JP2007303844A - 同期計数方法、同期計数プログラム並びに同期計数装置 - Google Patents
同期計数方法、同期計数プログラム並びに同期計数装置 Download PDFInfo
- Publication number
- JP2007303844A JP2007303844A JP2006129712A JP2006129712A JP2007303844A JP 2007303844 A JP2007303844 A JP 2007303844A JP 2006129712 A JP2006129712 A JP 2006129712A JP 2006129712 A JP2006129712 A JP 2006129712A JP 2007303844 A JP2007303844 A JP 2007303844A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- pulses
- counting
- synchronous counting
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
【課題】低速度域から高速度域に渡る全速度域において高精度な速度分解能での速度計測が可能な同期計数方法、同期計数プログラム並びに同期計数装置を提供する。
【解決手段】速度計数部と計数演算部とから構成される同期計数装置を用いて、速度計数部で所定のサンプリング周期内に計測したパルス数の変動時間を検出する変動時間検出工程と、計数演算部が検出した総パルス数とパルス数変動時間とから速度値を算出する速度値算出工程とからなる。
【選択図】図1
【解決手段】速度計数部と計数演算部とから構成される同期計数装置を用いて、速度計数部で所定のサンプリング周期内に計測したパルス数の変動時間を検出する変動時間検出工程と、計数演算部が検出した総パルス数とパルス数変動時間とから速度値を算出する速度値算出工程とからなる。
【選択図】図1
Description
本発明は、同期計数方法、同期計数プログラム並びに同期計数装置に関し、特に適用可能速度域の高低に関わりなく高い速度分解能で計測可能な同期計数方法、同期計数プログラム並びに同期計数装置に関するものである。
電動機等の回転速度を計測する際には、回転軸にP個のスリットが設けられた回転盤と光エンコーダを組み合わせて回転盤が1回転するとn×Pパルスを発生するパルス発生器が用いられる。ここでは、例としてn=1の場合について検討する。なお、n=2以上についても同様に取り扱うことができる。このパルス発生器より発生するパルスから電動機等の回転速度を計測する手法としてこれまでに3つの手法が提案されている。
第一の手法が計数法である。計数法は一定のサンプリング周期間Tsに発生するパルス数meを数え、そのパルス数meをサンプリング周期Tsで除することによって速度値ωを算出する手法である。
第二の手法は計時法である。計時法は、2つの連続する光学エンコーダパルス間の時間間隔Teを計測し、パルス間の距離あるいは角度Rp(2π/P)を、計測したパルス間の時間間隔Teで除することによって速度値ωを算出する手法である。
第三の手法はM/T法である。M/T法は、上記の計数法と計時法を組み合わせて低速度域では計時法と、高速度域では計数法と同様の方法によって速度値を算出する方法である。例えば、特許文献1において速度によって手法を変える計測法について開示されている。
第一の手法である計数法は全速度域で速度値を算出することができる長所を有するものの速度分解能はサンプリング周期に反比例するためサンプリング周期が短くなると速度分解能が低下するという課題を有している。
一方、第二の手法である計時法はパルスが低速域で計数法と比較して高精度な速度値を算出可能であるという長所を有するのに対して、計測できるパルスの速度域が限定されるという課題を有している。これは高速度域ではパルス間時間が短くなるためパルス間時間の計測がカウンタ等の分解能以下となり速度値の算出が事実上困難となるためである。
両者の課題を解決するのが第三の手法であるM/T法であり、低速度域で計時法同様に高精度な速度値が算出可能であると共に、高速度域でも速度値が算出可能であるという長所を有している。しかしながら、高速域での速度分解能が低速度域での速度分解能と比較して著しく低いという課題を有している。
そこで、本発明の目的は低速度域から高速度域に渡る全速度域において高精度な速度分解能での速度計測が可能な同期計数方法、同期計数プログラム並びに同期計数装置の提供にある。
前記の目的を達成するために本発明に係る同期計数方法は、速度計数部と計数演算部とから構成される同期計数装置を用いて、速度計数部で所定のサンプリング周期内に計測したパルス数の変動時間を検出する変動時間検出工程と、計数演算部が検出した総パルス数とパルス数変動時間とから速度値を算出する速度値算出工程とからなる。
また、変動時間検出工程は、計測したパルス数をカウントする工程と、パルス数変動時間を算出する工程と、パルス数を総和する工程と、パルス数の変動を検出する工程とから構成されても良い。
さらに、速度値算出工程は、パルス数の変動があった場合に総和したパルス数をパルス数変動時間で除する工程とから構成されても良い。
続いて、変動時間検出工程において予め速度推定値を算出するとともに変動時間が検出されない場合に速度推定値を出力されてもよい。
一方、前記の目的を達成すために本発明に係る同期計数プログラムは、速度計数部と計数演算部とから構成される同期計数装置を用いて、速度計数部で所定のサンプリング周期内に計測したパルス数の変動時間を検出する変動時間検出工程と、計数演算部が検出した総パルス数とパルス数変動時間とから速度値を算出する速度値算出工程とからなる。
また、前記の目的を達成すために本発明に係る同期計数装置は、速度計数部と計数演算部とから構成される同期計数装置において、速度計数部で所定のサンプリング周期内に計測したパルス数の変動時間を検出し、計数演算部が検出した総パルス数とパルス数変動時間とから速度値を算出する。
前記の速度計数部と計数演算部とから構成される同期計数装置を用いて、速度計数部で所定のサンプリング周期内に計測したパルス数の変動時間を検出する変動時間検出工程と、計数演算部が検出した総パルス数とパルス数変動時間とから速度値を算出する速度値算出工程とからなる同期計数方法を採用することによって、低速度域から高速度域に渡る全速度域において高精度な速度分解能での速度計測が可能となる。
以下に、本発明の実施の形態について複数の実施例を用いて説明する。
図1は本発明を使用した同期計数装置の第一の実施例である。モータ2の回転軸4に取り付けられたスリット6を有する回転盤8を挟み込むように光エンコーダ10が設けられる。光エンコーダ10はカウンタ12と電気的に接続され、このカウンタ12の出力は計数演算部14に接続される。
光エンコーダ10は、その内部に回転盤8を挟み込むようにレーザ16と検出器18が配置される。検出器18はレーザ16からのレーザ光のうち回転盤8のスリット6を通過したもののみを検出する。
計数演算部14は、CPU20にクロック発生回路22とRAM24とROM26がそれぞれ接続されて構成される。CPU20はROM26に格納されるLINUX(登録商標)やWINDOWS(登録商標)などのOSによって起動してRAM24に格納される同期計数プログラムに基づいて作動する。ここで、クロック発生回路22は同期計数に用いられる測定用クロックとして作動する。なお、CPU20を駆動するクロックについては図示していない。
図2に本発明に係る同期計数装置における光エンコーダ10の出力に対応して一サンプリング内に生じたパルス数を示すパルス表示波形とサンプリングクロックによるサンプリングパルスの動作波形図を示し、図3に本発明に係る同期計数プログラムの第一の実施例におけるフローチャートを示す。
図2は、上段が回転盤8の回転によって生じた出力に対応して一サンプリング内に生じたパルス数を示す波形であり、周期がTaで示される。
下段はクロック発生回路22で生成されたクロックから分周して生成された波形検出用のサンプリングクロックの波形である。サンプリングクロックの周期はTsである。
図3は、すなわち、パルス表示波形のパルス数変動を検出し、それに同期して速度計測を行う方法である。つまり、同期計数法は、パルス数変動に同期して2つのパルス数変動間の平均速度を求める手法である。より詳細には以下に速度計数の手順を示す。
まず、第一の工程ではそれぞれのサンプル点においてその周期間に発生したパルス数me(i)を数える。具体的には同期計数プログラムが、カウンタ12の計測するパルス表示波形のパルス数をme(i)としてRAM24に格納する(SA2)。
第二の工程として、同期計数プログラムはパルス表示波形のパルス数変動間時間Taにサンプリングクロックの周期Tsを加えてRAM24に格納する(SA4)。
第三の工程として、同期計数プログラムはパルス表示波形の総パルス数msにme(i)を加えてRAM24に格納する(SA6)。
第四の工程として、同期計数プログラムは今回のサンプリングクロックのパルス数me(i)と前回のサンプリングクロックのパルス数me(i−1)との差m(i)−me(i−1)であるパルス数変動を演算する(SA8)。
第五の工程として、同期計数プログラムはパルス数変動{me(i)−me(i−1)}が0であるか否かを判定する(SA10)。{me(i)−me(i−1)}が0である場合は速度値ωを更新しない。
一方で{me(i)−me(i−1)}が0でない場合は、パルス数me(i)が変化しており、速度計測を行い速度値を更新する。具体的には第六の工程として同期計数プログラムは総パルス数msをパルス数変動時間Taで除する(SA12)。
さらに詳細には図2に示すように2つのパルス表示波形におけるパルス変動間の時間であるTaは、サンプリングパルスの周期であるサンプリング周期Tsと、サンプリングパルスのパルス数変動間のサンプリング数であるmsaとを用いて、Ta=msa・Tsと計測される。また計測誤差はTs以下となる。これらの関係より計測速度ωは以下の式で示される。
すなわち、第七の工程として、同期計数プログラムにより式(1)で算出されて計測速度ωが更新されてRAM24に格納される(SA14)。(1)式は平均化をパルス数の変動に同期して行っていることが特徴である。
最後に、総パルス数msとパルス数変動間時間Taがリセット、すなわちms=0、Ta=0とされる(SA16)。
速度分解能Qvおよび計測時間Tmは次式で表される。
速度分解能Qvは計時法と等しい速度分解能が得られる。また、適用可能な速度域は低速度域に限定されず、全速度域において適用可能である。従って、本発明に係る同期計数法によって、計時法の高い速度分解能を全速度域へ拡張することが可能となる。
図4は本発明を使用した同期計数装置の第二の実施例である。モータ2の回転軸4に取り付けられたスリット6を有する回転盤8を挟み込むように光エンコーダ10が設けられる。光エンコーダ10はカウンタ12と電気的に接続され、このカウンタ12の出力は計数演算部30に接続される。
光エンコーダ10は、その内部に回転盤8を挟み込むようにレーザ16と検出器18が配置される。検出器18はレーザ16からのレーザ光のうち回転盤8のスリット6を通過したもののみを検出する。
計数演算部30は、DSP(デジタルシグナルプロセッサ)32にクロック発生回路22とRAM24とROM26がそれぞれ接続されて構成される。DSP32はROM26に格納されるOSによって起動してRAM24に格納される同期計数プログラムに基づいて作動する。ここで、クロック発生回路22はDSP32を駆動するクロックであるとともに分周されて同期計数に用いられる測定用クロックとしても作動する。第二の実施例では計数演算部30は、CPU20に対して計数演算部30のDSP32が対応する点で異なる。より演算に特化したDSP32を用いることでより高精度な演算が可能となる。
なお、動作についてはCPU20に代わりDSP32であることを除き略同様に作動する。
図5は本発明を使用した同期計数装置の第三の実施例である。モータ2の回転軸4に直接ポテンショメータ34が接続される。ポテンショメータ34は、A/Dコンバータ36に接続され、このA/Dコンバータ36の出力は計数演算部14に接続される。
ポテンショメータ34は、回転軸4と共に回転してその回転角度をアナログ値としてA/Dコンバータ36に出力する。A/Dコンバータ36は、回転角度に応じた電圧値をデジタルデータとして出力する。
計数演算部14は、CPU20にクロック発生回路22とRAM24とROM26がそれぞれ接続されて構成される。CPU20はROM26に格納される起動ソフトによって起動してRAM24に格納される同期計数プログラムに基づいて作動する。ここで、クロック発生回路22はCPU20を駆動するクロックであるとともに分周されて同期計数に用いられる測定用クロックとしても作動する。第三の実施例について光エンコーダに変わってポテンショメータ34が回転軸4と接続されることでアナログ信号として回転数を検出可能である。その際にA/Dコンバータがアナログ値からデジタル値へと量子化を行う。ここでのA/Dコンバータによる量子化は光エンコーダでの量子化と同様の効果を有する。ただし、前者はA/Dコンバータの分解能によって誤差の最大値が決まるのに対し、後者はスリットの間隔によって誤差の最大値が決まる。したがって量子化された値に対して実施例1と同様の処理を施すことで速度が計算される。
図6に本発明に係る同期計数プログラムの第四の実施例におけるフローチャートを示す。本発明に係る同期計数プログラムの第四の実施例と第一の実施例との違いは、速度推定法による推定を行っていることであり、さらにはパルス数変動が検出された場合には、同期計数法によって計測された速度計測値または速度推定値を、一方、パルス数変動が検出されない場合には、速度推定法による速度推定値を出力していることである。この推定値の計算、および出力に関しては、同期計数法とは異なる所定のアルゴリズムで行われている。速度推定法によって計算されたものを“速度推定値”、同期計数法によって計測されたものを“速度値”あるいは“速度計測値”とする。
図6を用いて詳細にその工程について説明する。
まず、第一の工程では、速度推定法を用いて速度を推定する(SB2)。例えば、光エンコーダ情報の得られないポイントでの速度を推定する瞬時速度オブザーバ法等によって推定する。
第二の工程としては、それぞれのサンプル点においてその周期間に発生したパルス数me(i)を数える。具体的には同期計数プログラムが、カウンタ12の計測するパルス表示波形のパルス数をme(i)としてRAM24に格納する(SB4)。
第三の工程として、同期計数プログラムはパルス表示波形のパルス数変動間時間Taにサンプリングクロックの周期Tsを加えてRAM24に格納する(SB6)。
第四の工程として、同期計数プログラムはパルス表示波形の総パルス数msにme(i)を加えてRAM24に格納する(SB8)。
第五の工程として、同期計数プログラムは今回のサンプリングクロックのパルス数me(i)と前回のサンプリングクロックのパルス数me(i−1)との差m(i)−me(i−1)であるパルス数変動を演算する(SB10)。
第六の工程として、同期計数プログラムはパルス数変動{me(i)−me(i−1)}が0であるか否かを判定する(SB12)。
第七の工程として、{me(i)−me(i−1)}が0である場合はSB2で推定した速度推定値を出力する(SB14)。出力方法としては計数演算部14に設けられる図示されていないディスプレイやプリンタ等若しくは制御コントローラへの計測値の出力がなされる。
一方で{me(i)−me(i−1)}が0でない場合は、パルス数me(i)が変化しており、速度計測を行い速度値を更新する。具体的には第八の工程として同期計数プログラムは総パルス数msをパルス数変動時間Taで除する(SB16)。
さらに詳細には図2に示すように2つのパルス表示波形におけるパルス変動間の時間であるTaは、サンプリングパルスの周期であるサンプリング周期Tsと、サンプリングパルスのパルス数変動間のサンプリング数であるmsaとを用いて、Ta=msa・Tsと計測される。また計測誤差はTs以下となる。これらの関係より計測速度ωは(1)式で示された通りである。
すなわち、第九の工程として、同期計数プログラムにより式(1)で算出されて計測速度ωが更新されてRAM24に格納される(SB18)。(1)式は平均化をパルス数の変動に同期して行っていることが特徴である。
続いて第十の工程として、速度推定値または速度計算値をディスプレイまたはプリンタ等若しくは制御コントローラへの計測値の出力がなされる(SB20)。
最後に、総パルス数msとパルス数変動間時間Taがリセット、すなわちms=0、Ta=0とされる(SB22)。
以上のように動作することで光エンコーダによるパルス数変動がない場合にも速度を推定して作動させることが可能である。
また、実施例1,2,4において、スリット6を有する回転盤8を挟み込むように光エンコーダ10が設けられる光エンコーダについて説明したが、この型の光エンコーダに限定されるものではなく他の型の光エンコーダでも実現可能である。
なお、以上の実施例では光エンコーダを用いたが、例えば回転盤に磁性体を塗布してその磁性体を検知することで回転数を検出する磁気エンコーダを上記実施例に適用してもよい。
さらに、上記実施例1,3,4では演算器としてCPUを用い、実施例2ではDSPを用いているが、これらのCPUとDSPがASIC内のコアマクロである場合や、FPGAの機能マクロである場合も当然に含まれる。
本発明に係る同期計数方法、同期計数プログラム並びに同期計数装置を活用することで速度測定ができるだけでなく、速度測定結果を電動機にフィードバックすることで速度制御装置として利用できることはいうまでも無い。その際には、鉄道や自動車、工作機械等の加工機械等の用途にも適用できる。
2 モータ
4 回転軸
6 スリット
8 回転盤
10 光エンコーダ
12 カウンタ
14 計数演算部
16 レーザ
18 検出器
20 CPU
22 クロック発生回路
24 RAM
26 ROM
30 計数演算部
32 DSP(デジタルシグナルプロセッサ)
34 ポテンショメータ
36 A/Dコンバータ
4 回転軸
6 スリット
8 回転盤
10 光エンコーダ
12 カウンタ
14 計数演算部
16 レーザ
18 検出器
20 CPU
22 クロック発生回路
24 RAM
26 ROM
30 計数演算部
32 DSP(デジタルシグナルプロセッサ)
34 ポテンショメータ
36 A/Dコンバータ
Claims (9)
- 速度計数部と計数演算部とから構成される同期計数装置を用いて、速度計数部で所定のサンプリング周期内に計測したパルス数の変動時間を検出する変動時間検出工程と、計数演算部が検出した総パルス数とパルス数変動時間とから速度値を算出する速度値算出工程とからなる同期計数方法。
- 変動時間検出工程は、計測したパルス数をカウントする工程と、パルス数変動時間を算出する工程と、パルス数を総和する工程と、パルス数の変動を検出する工程とからなることを特徴とする請求項1記載の同期計数方法。
- 速度値算出工程は、パルス数の変動があった場合に総和したパルス数をパルス数変動時間で除する工程であることを特徴とする請求項2記載の同期計数方法。
- 変動時間検出工程において予め速度推定値を算出するとともに変動時間が検出されない場合に速度推定値を出力することを特徴とする請求項1記載の同期計数方法。
- 速度計数部と計数演算部とから構成される同期計数装置を用いて、速度計数部で所定のサンプリング周期内に計測したパルス数の変動時間を検出する変動時間検出工程と、計数演算部が検出した総パルス数とパルス数変動時間とから速度値を算出する速度値算出工程とからなる同期計数プログラム。
- 変動時間検出工程は、計測したパルス数をカウントする工程と、パルス数変動時間を算出する工程と、パルス数を総和する工程と、パルス数の変動を検出する工程とからなることを特徴とする請求項5記載の同期計数プログラム。
- 速度値算出工程は、パルス数の変動があった場合に総和したパルス数をパルス数変動時間で除する工程とから成ることを特徴とする請求項6記載の同期計数プログラム。
- 変動時間検出工程において予め速度推定値を算出するとともに変動時間が検出されない場合に速度推定値を出力することを特徴とする請求項5記載の同期計数プログラム。
- 速度計数部と計数演算部とから構成される同期計数装置において、速度計数部で所定のサンプリング周期内に計測したパルス数の変動時間を検出し、計数演算部が検出した総パルス数とパルス数変動時間とから速度値を算出する同期計数装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006129712A JP2007303844A (ja) | 2006-05-08 | 2006-05-08 | 同期計数方法、同期計数プログラム並びに同期計数装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006129712A JP2007303844A (ja) | 2006-05-08 | 2006-05-08 | 同期計数方法、同期計数プログラム並びに同期計数装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007303844A true JP2007303844A (ja) | 2007-11-22 |
Family
ID=38837901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006129712A Pending JP2007303844A (ja) | 2006-05-08 | 2006-05-08 | 同期計数方法、同期計数プログラム並びに同期計数装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007303844A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020135603A1 (zh) * | 2018-12-29 | 2020-07-02 | 深圳市越疆科技有限公司 | 一种电机低速测量方法及电机测速系统 |
-
2006
- 2006-05-08 JP JP2006129712A patent/JP2007303844A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020135603A1 (zh) * | 2018-12-29 | 2020-07-02 | 深圳市越疆科技有限公司 | 一种电机低速测量方法及电机测速系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5341714B2 (ja) | 位相差式レゾルバ | |
JP6272508B2 (ja) | 位置検出器の角度誤差補正装置および角度誤差補正方法 | |
JP2016522420A (ja) | 運動体の位置を検出するポジションセンサ装置 | |
Ilmiawan et al. | An easy speed measurement for incremental rotary encoder using multi stage moving average method | |
Kennel | Encoders for simultaneous sensing of position and speed in electrical drives with digital control | |
CN109768755B (zh) | 半导体装置、角度值校正电路及其方法 | |
JP2010043981A (ja) | 回転体の角度位置検出装置及び回転数検出装置 | |
JP5115616B2 (ja) | 車両の走行用モータ制御装置、車両用のモータ制御システム、記憶媒体、モータの検出角度補正方法、及び回転検出装置 | |
JPS5913957A (ja) | 速度検出回路 | |
JP2007303844A (ja) | 同期計数方法、同期計数プログラム並びに同期計数装置 | |
JP4794509B2 (ja) | レゾルバを用いて回転体の回転位置を検出するための装置 | |
JP5865059B2 (ja) | 波形測定器 | |
JP3903478B2 (ja) | 永久磁石型同期電動機の制御装置 | |
JP2009095154A (ja) | モータ制御装置とその速度検出方法 | |
JP5381958B2 (ja) | 車両の走行用モータ制御装置、車両用のモータ制御システム、及び回転検出装置 | |
JP2008259347A (ja) | モータ制御装置 | |
JP2016148587A (ja) | レゾルバ信号処理装置 | |
JP4998789B2 (ja) | 速度検出装置 | |
JP2006300699A (ja) | 速度検出装置とその異常速度検出方法 | |
JP2013190289A (ja) | 電動機の回転速度検出方法及び電動機の回転速度検出装置 | |
JP2014202675A (ja) | 回転数検出装置及び回転数検出方法 | |
JP3449177B2 (ja) | 増分形エンコーダによる位置検出装置 | |
JP2002531834A (ja) | 混合した速度の推定 | |
JP4998788B2 (ja) | 速度検出装置 | |
Lee | Practical implementation schemes of motor speed measurement by magnetic encoder on electric power steering applications |