JP2005086466A

JP2005086466A - 利得切替方式によるバースト光受信装置

Info

Publication number: JP2005086466A
Application number: JP2003316185A
Authority: JP
Inventors: Kenji Tosaka; 健志登坂; Noburo Tajimi; 信朗多治見; Yoshinobu Morita; 佳伸森田; Yoshitaka Abe; 義孝阿部
Original assignee: Hitachi Ltd; Hitachi Communication Technologies Ltd
Current assignee: Hitachi Ltd; Hitachi Communication Technologies Ltd
Priority date: 2003-09-09
Filing date: 2003-09-09
Publication date: 2005-03-31
Anticipated expiration: 2023-09-09
Also published as: JP4045223B2

Abstract

【課題】
高速の光バースト信号受信における広い受信ダイナミックレンジと小型化を両立した受信装置を提供する。
【解決手段】
基地局の受信装置において前置増幅器への外部リセット信号入力後、各子局からの光バースト信号強度に応じて前置増幅器において利得切替を行い、利得切替が生じた際に後段のＡＴＣにリセット信号を送出して同ＡＴＣの受信信号レベル判別閾値の再設定を行う。
【効果】
本発明により、前置増幅器の利得切替に応じて後段のＡＴＣの信号判定閾値が再設定されるため、ＡＴＣは前置増幅器の出力に応じた適正な信号判定閾値を設定することが可能となる。
【選択図】図１

Description

本発明は、光信号を受信して電気信号を出力する光受信回路に関係し、特に高速でバースト信号の送受信を行うPON（Passive Optical Network）方式の光受信回路に適している。

PON方式では基地局と各子局との距離差により、基地局では光強度の異なる各子局からのバースト信号を受信する能力が求められる。光受信ダイナミックレンジを広げるため、前置増幅器には規定のレベル以上の入力信号をカットして出力するクランプ方式が知られている。しかし、光送信信号の消光比劣化及び、信号帯域制限に起因する波形なまりにより、従来のクランプ方式の前置増幅器を用いた受信装置の回路構成では、クランプ回路が動作する強度の大信号を受信した場合に受信出力波形が大きく歪むことになり、光受信ダイナミックレンジが制限される。これは伝送速度が高くなるほど顕著になる。

PON方式で求められる広い光受信ダイナミックレンジを実現する為にはこの受信出力信号のパルス幅歪みを抑制する必要があり、その手段として前置増幅器に利得切替方式が用いられている。利得切替方式では、前置増幅器の利得をコントロールすることで出力信号振幅の変化を一定範囲内に抑える。つまり、大信号入力時には利得を下げて振幅を制限することによって前置増幅器の受信出力の飽和を回避し、後段の自動閾値設定回路(以下ＡＴＣ(Automatic Threshold Control)と記す)にパルス幅歪みの小さい受信出力信号を伝達する。

利得切替方式としては、公開特許公報2001-196876号公報の図１及び図４にあるように、前記前置増幅器の利得切替中は後段の自動閾値設定回路(以下ＡＴＣ)の閾値設定動作を行わない方式がある。

特開２００１-１９６８７６号公報

利得切替方式の受信装置では受信信号の光強度に応じて前置増幅器が利得切替を行い、
規定範囲内のレベルに変換した受信信号を後段のＡＴＣに伝達する。
上記公開特許公報2001-196876号公報に記載の発明では、後段のＡＴＣにおいて、入力される電圧信号が前置増幅器から出力された正規の信号か又は外来のノイズであるかを判別するため、ＡＴＣの前段のゲート発生回路に信号検出閾値を設けている。ＡＴＣの前段のゲート発生回路に入力された電圧信号の大きさがこの信号検出閾値の値より小さければ、その電圧信号はノイズと判断される。

ここで、前置増幅器からの微弱な信号を処理するためにＡＴＣの前段のゲート発生回路の信号検出閾値を低く設定すると、その閾値より大きな外来ノイズを前置増幅器の出力と誤判定してＡＴＣのリセットが解除されてしまう。このため、ＡＴＣにおいて入力電圧がＨｉｇｈレベルであるかＬｏｗレベルであるかを判定するための信号判定閾値がこの外来ノイズにより設定され、誤動作を生ずることとなる。

この誤動作を回避するためにはＡＴＣの前段のゲート発生回路の信号検出閾値を高く設定する必要があるが、このようにゲート発生回路の信号検出閾値を高く設定すると、前置増幅器からの微弱信号がゲート発生回路を通過することができないためＡＴＣのリセットが解除されず、ＡＴＣが微弱信号に基づいて信号判定閾値を設定することができない。つまり、ゲート発生回路における信号検出閾値が受信装置の最小受光感度に制約を生じさせることとなる。

本発明では、基地局の受信装置において前置増幅器への外部リセット信号入力後、各子局からの光バースト信号強度に応じて前置増幅器において利得切替を行い、利得切替が生じた際に後段のＡＴＣにリセット信号を送出して同ＡＴＣの受信信号レベル判別閾値の再設定を行う方式(リセット方式)を用いる。

つまり、前置増幅器出力の先頭ビットをトリガーとしてＡＴＣのリセットを解除してＡＴＣの閾値を設定するのではなく、外部リセット信号の解除によるＡＴＣのリセット解除時点で一度ＡＴＣの信号判別閾値を設定可能状態とする。そして、ＡＴＣに入力されるノイズ又は正規の信号である入力電圧により信号判別閾値を設定する。その後、ＡＴＣの前段の前置増幅器において利得切替が生じた際には利得切替制御部からＡＴＣにリセット信号を送出し、ＡＴＣに入力される電圧信号によりＡＴＣの信号判別閾値を再設定する。

この方式によれば、前置増幅器における利得切替の信号検出閾値をノイズレベルよりも十分高く設定することで、利得切替制御部の誤動作、つまり不必要な利得切替を抑制することができる。また、微弱信号の受信に関してはＡＴＣが外部リセット信号の解除時点で信号の受信が可能となるため、前置増幅器から出力される微弱信号によりＡＴＣが信号判別閾値を設定することができ、最小受光感度に制約を生じない。

本発明により、前置増幅器の利得切替に応じて後段のＡＴＣの信号判定閾値が再設定されるため、ＡＴＣは前置増幅器の出力に応じた適正な信号判定閾値を設定することが可能となる。従って、ＡＴＣでは前置増幅器から出力される微弱信号に対しても、それがノイズであるのか信号であるのかを正しく判別することが可能となる。

以下、本発明の実施例を、実施例１（図１、図２）と実施例２（図３〜図９）及び実施例３（図１０、図１１）に分けて説明する。

本発明の構成として、受信装置35のブロック図を図１、タイミングチャートを図２に示す。PD1は受光素子であり、各子局から受信する光バースト信号を電流に変換する処理を行う。ＡＭＰ2は、受光素子から出力される電流を電圧に変換する処理を行う。ＡＭＰ2の利得は可変インピーダンス3を調整することにより制御することができる。利得切替制御部4はＡＭＰ2の出力する電圧値を監視し、その電圧値に応じて可変インピーダンス3のインピーダンス値を調整し、ＡＭＰ2の利得を制御する。また利得切替制御部4は後述するように、可変インピーダンス3の調整とともに、ＡＭＰ2の利得の切替に応じてＡＴＣ5の入力電圧に対する信号判定閾値が再設定されるように、ＡＴＣ5に対してリセット信号を送出する。

ＡＴＣ付きＡＭＰ5は、ＡＭＰ2の出力する電圧値がＡＴＣで設定された信号判定閾値よりも大きい場合に、Ｈｉｇｈレベル（デジタル信号レベルの１）の電圧信号を出力し、ＡＴＣで設定された閾値よりも小さい場合にＬｏｗレベル（デジタル信号レベルの０）の電圧信号をそれぞれ出力する。本実施例ではＡＭＰにＡＴＣの機能を組み込んでＡＴＣ付きＡＭＰとしているが、ＡＴＣとＡＭＰが別である構成であってもよい。その場合、ＡＭＰはＡＴＣと信号処理部の間に配置される。信号処理部３２は、ＴＩＡ３３及びＡＴＣ付きＡＭＰ5にて変換・増幅された電圧信号を処理する機構である。リセット信号送出部３７は、光バースト信号とその次に受信する光バースト信号の間に、外部リセット端子31を介して利得切替制御部4やＡＴＣ付きＡＭＰ5に対しリセット信号を送出する処理を行う。このリセット信号により、可変インピーダンス３の値が初期化され、又はＡＴＣがリセットされ、信号判定閾値を設定することができる状態となる。

次に、処理の流れを説明する。まず、各子局から光バースト信号が送信される間に、外部リセット端子31を介してリセット信号送出部３７からＡＴＣ5及び前置増幅器側へと外部リセット信号S1が信号処理部入力される。この外部リセット信号S1は、利得切替制御部4を介してInternal Reset信号S2として可変インピーダンス3に送出される。このInternal Reset信号S2を受信することで、可変インピーダンス3は初期値に設定され、TＩA33の利得も初期値に設定される。同様に、ＡＴＣ5の入力電圧に対する閾値も初期値に設定される。

受信装置各子局からの光バースト信号が受信装置に入力されると、受光素子であるフォトダイオード(PD)1で光信号が電流信号に変換される。そして、この電流信号は前置増幅器2(ＡＭＰ)及び可変インピーダンス3(前置増幅器2と可変インピーダンス3を合わせTrans Impedance ＡＭＰとし、以下ＴＩＡと略す。)で電圧信号に変換され、この電圧信号は利得切替制御部4及びＡＴＣ5へと送られる。

利得切替制御部4ではＴＩＡ33より出力された電圧信号の強度を判定する。この強度の判定方法としては、例えば電圧信号のピーク値を計測する方法などがある。利得切替制御部4は、計測した電圧信号の強度に応じて利得切替信号S4を送出して可変インピーダンス3を切替え、ＴＩＡ33の利得を変える。

また、利得切替制御部4はＴＩＡ33の利得を変更するとともに、後段のＡＴＣ５へリセット信号S3を送出する。リセット信号S3を受信したＡＴＣ5では、ＴＩＡ出力信号S5の信号レベル判別閾値の再設定が行われる。ＡＴＣ５における閾値の設定方法としては、例えば、前置増幅器5の出力する電圧信号のピーク値及びボトム値を保持する手段(コンデンサ等)をＡＴＣ５において具備し、保持した前置増幅器５の出力電圧信号のピーク値とボトム値の中間レベルを閾値に設定するなどすればよい。ＡＴＣ５はリセット信号を受信することで、保持した前記増幅器５の出力電圧信号のピーク値とボトム値を開放し、再び閾値を設定することができるようになる。

なお、各子局からの光バースト信号の強度が基地局と各子局との距離によって異なるため、ＴＩＡの利得切替回数及びそれに伴うＡＴＣ5へのリセット信号S3の送出回数は、各バースト信号毎に異なる。

信号処理部32においてATC付AMP５の出力信号S6を正確に受信するためには、ATC付AMP５の出力信号S6を基準にクロック(clk1)を生成し、そのクロック(clk1)と信号処理部32のクロック(clk2)との同期を取る必要がある。ここで、前置増幅器2の利得切替が行われた場合は、ATC付AMP５の出力信号(S6)の位相が変化し、又は利得切替時に歪みが生じる可能性があるため、利得切替後には信号処理部32でクロックの同期を取り直す必要がある。

本実施例では利得切替制御部４からのリセット信号Ｓ３を信号処理部３２にも送ることで、それをトリガーとしてクロックの同期を取り直す。つまり、利得切替制御部4からＡＴＣ付きＡＭＰ５へと送信されるリセット信号S3を、ＡＴＣ付ＡＭＰ5から信号処理部３２へリセット出力信号S7として送出する。信号Ｓ７を受信した信号処理部３２はクロック抽出部３７によりクロック抽出、つまりクロックの同期を再度行う。このように、前置増幅器２の利得切替が行われた場合に、信号処理部３２においてクロック抽出動作を行うことにより、利得切替に伴うデータ出力信号S6の位相変化に起因する信号処理部３２の誤動作を抑制することができる。

なお、本実施例では信号処理部３２においてクロックの同期を取る構成としたが、ＡＴＣ付きＡＭＰ５がクロック抽出部を備え、ＡＴＣ付きＡＭＰ５側において信号処理部３２とクロックの同期を取る構成としてもよい。

以上、実施例１の発明では、バースト信号の光強度に応じて利得切替制御部4から利得切替信号S4を送出してＴＩＡ３３の利得を切替え、合わせて利得切替制御部4からＡＴＣ５へのリセット信号S3により同ＡＴＣ５において信号レベル判別閾値の再設定を行う。ＴＩＡ３３からＡＴＣ付ＡＭＰ5へ送出されたデータ信号S5を同ＡＴＣ付ＡＭＰ5において一定レベルに変換し、データ出力信号S6として後段の信号処理部３２へ送出する。

ＴＩＡの利得切替を２段階とした場合の前置増幅器側の一構成例を図３、ＡＴＣ側の一構成例を図４に示す。

図３において、初期状態ではAND回路14及び19出力はLowであり、OR回路15出力がLowとなるため、外部リセット端子から入力された外部リセット信号S1はAND回路21を通ってInternal Reset信号S2として3つのフリップフロップ回路8(D‐FF1),11(D‐FF2),17(D-FF3)に入力され、同フリップフロップ回路は全てリセット状態となり、Q出力がLow、Qの反転出力がHighとなる。また合わせてInternal Reset信号S2は可変インピーダンス3にも入力され、インピーダンスを高い状態に設定し、初期状態としてＴＩＡの利得を高くする。

送信機からの光信号はフォトダイオード1(PD)において電流に変換され、ＴＩＡで電圧に変換されてデータ信号S5として後段のＡＴＣに送出される。比較器6(COMP1)でＴＩＡ出力電圧を信号検出閾値Vth1と比較し、Vth1以下の電圧を検出すると後段のフリップフロップ回路8(D-FF1)のQの反転出力がHighからLowへと遷移する。このQの反転出力のLowへの遷移を立下りエッジ遅延回路9(Fall Deley1)で遅らせている間(T1[s])、比較器7(COMP2)に入力されたデータ信号S5のうち過大入力判定閾値Vth2を下回った分の信号がAND回路10から出力される。

簡単のためフォトダイオード1(PD)からの出力信号を直流レベルで考え、まず光入力強度が大きい場合の動作をタイミングチャート図５を用いて説明する。

大信号が入力され、AND回路10出力がHighとなった時点でフリップフロップ回路11(D-FF2)のQ出力はHigh、Qの反転出力はLowとなる。ここで、Qの反転出力のLowへの遷移を立下りエッジ遅延回路12(Fall Deley2)で遅らせている間(T2[s])は、AND回路14への入力はともにHighとなるためその出力もエッジ遅延回路12による遅延時間の間はHighとなる。このAND回路14出力のHigh出力は、OR回路15出力のHigh出力となり、リセット信号S3としてＡＴＣ側へ送られる。また、同時点でフリップフロップ回路11(D-FF2)のQ出力のHighへの遷移がトリガーとなり、可変インピーダンス3のインピーダンスを低下させ、ＴＩＡの利得を下げる。ここで、T4[s]は可変インピーダンス3におけるインピーダンス切替遅延時間である。

ＴＩＡの利得切替後においてもまだＴＩＡ出力が比較器7(COMP2)の過大入力判定閾値Vth2よりも小さい場合には、引き続きAND回路10の出力はHighとなる。、そして、立下りエッジ遅延回路12(Fall Deley2)出力が遅延時間T2[s]の後にLowに遷移した時点でAND回路16の出力がHighとなって、フリップフロップ回路17(D-FF3)のQ出力がHigh、Qの反転出力がLowとなる。

Qの反転出力のLowへの遷移を立下りエッジ遅延回路18(Fall Deley3)で遅らせている間(T3[s])、AND回路19の出力及びOR回路15の出力がHighとなって、前記AND回路14がHighとなった場合と同様にＡＴＣ側へとリセット信号S3が送出される。また、同時点でフリップフロップ回路17(D-FF3)のQ出力のHighへの遷移をトリガーとして可変インピーダンス3を低下させ、ＴＩＡの利得を更に下げる。

次に、光入力強度が中程度の場合の動作をタイミングチャート図６を用いて説明する。まず比較器7(COMP2)への過大入力判定閾値Vth2を下回った入力信号により、光入力強度が大きい場合と同様にＴＩＡの一段階の利得切替とＡＴＣ側へのリセット信号S3の送出とが生じる。しかし、この利得切替によってＴＩＡ出力が過大入力判定閾値Vth2を超え、比較器7(COMP2)出力がLowとなってAND回路10出力はLow固定になる。従ってAND回路10より後段の回路は動作せず、更なる利得切替及びＡＴＣ側へのリセット信号S3の送出は生じない。

続いて、光入力強度が小さい場合の動作をタイミングチャート図７を用いて説明する。比較器7(COMP2)への入力信号が過大入力判定閾値Vth2を下回らない限りAND回路10出力はLow固定となる。従って、ＴＩＡの利得切替及びＡＴＣ側へのリセット信号S3の送出は生じない。

ここで、光入力強度が時間的にふらついた場合について、光入力強度が大きい場合をタイミングチャート図８、中程度の場合をタイミングチャート図９を用いて説明する。

図８において、前述の光入力強度が大きい場合(タイミングチャート図５の場合）と同様にＴＩＡの2段階の利得切替及びＡＴＣへのリセット信号S3の送出が生じている。その後光入力強度がふらついてＴＩＡ出力が過大入力判定閾値Vth2を下回った場合でも、既にフリップフロップ回路11(D-FF2)、17(D-FF3)の各Q出力が共にHigh固定となっているため、それ以上ＴＩＡの利得切替が生じない。また、この時点では立下りエッジ遅延回路12(Fall Deley2)、18(Fall Deley3)の各出力が共にLowに遷移しているためにAND回路14出力及びAND回路19出力はLow固定となっているため、OR回路15の出力もLowに固定されておりＡＴＣへのリセット信号S3の送出は生じない。

また、図９に示す場合においては、入力された光バースト信号に応じて前記光入力強度が中程度の場合(タイミングチャート図６の場合）と同様にＴＩＡの1段階の利得切替及びＡＴＣへのリセット信号の送出が生じている。その後光入力強度がふらついてＴＩＡ出力が過大入力判定閾値Vth2を下回った場合には、前記光入力強度が大きい場合のＴＩＡの2段階目の利得切替と同様に、ＴＩＡの2段階目の利得切替及びＡＴＣへのリセット信号の送出が生じる。

なお、光入力強度のふらつきが立下りエッジ遅延回路9(Fall Deley1)の立下り遅延時間T1[s]以降に生じた場合には、AND回路10出力がLow固定となるため、TＩAの利得切替及びＡＴＣへのリセット信号送出は生じない。このように、光入力強度によらず、立下りエッジ遅延回路9(Fall Deley1)の立下り遅延時間T1[s]がTＩAの利得切替の収束時間を決定し、信号強度のふらつき度合いや利得切替回数、各ブロックでの遅延等により設計者が任意に決定できる。

以上の説明ではＡＴＣ側から前置増幅器側への外部リセット信号S1と前置増幅器側からＡＴＣ側へのリセット信号S3の伝達を2本の独立した信号線を用いて行った。しかし、前置増幅器は高速動作と外部からのノイズ受信低減の目的で、図1のPD-CAN34として示すようにフォトダイオードのCANパッケージ（PD-CAN)内に実装する必要がある。一方のＡＴＣは一般的に前置増幅器に比べチップ面積が大きく、またＡＴＣの出力がノイズとして前置増幅器の出力に悪影響を及ぼす問題からPD-CAN内に実装することは困難である。

従って前置増幅器とＡＴＣを空間的に離して実装し、PD-CANとＡＴＣとの間にＡＴＣ側から前置増幅器側への外部リセット信号線と前置増幅器側からＡＴＣ側へのリセット信号線を配線することになる。ここで、複数の配線によるPD-CANのピン数増加はPD-CANが大型化する等、実装面での課題となる。この実装上の課題は、ＡＴＣ側から前置増幅器側への外部リセット信号線と前置増幅器側からＡＴＣ側へのリセット信号線とを一本のリセット信号線として共有化することによって解決することができる。つまり、PD-CANのピン数削減のためには以下に示すように一本のリセット信号線を用いて双方向にリセット信号を伝達する方法を用いればよい。

まず、双方向リセット信号を正論理とした場合の一実施例を図１０に示し、以下に説明する。初期状態においてOR回路15出力はLowであるため、双方向リセット信号レベル(双方向リセット部のレベル)はLowであり、外部リセット端子から入力されたリセット信号S1がＴＩＡ及びＡＴＣへと伝達される。また、ＴＩＡの利得切替に伴ってOR回路15から出力されたリセット信号によってMOSスイッチ20がONとなり、双方向リセット信号レベルがHighへと遷移する。この双方向リセット信号レベルのHighへの遷移がリセット信号S3としてＡＴＣ側へ伝達される。

また、双方向リセット信号線は負論理を用いても構成可能であり、その一実施例を図１１に示し、以下に説明する。すなわち、外部からのリセット信号S1がNPNトランジスタ28を駆動して定電流源30に電流が流れ、インピーダンス24での電圧降下によって双方向リセット信号レベルはHighからLowに変化する。また同様に、ＴＩＡの利得切替に伴ってOR回路15から出力されたリセット信号がNPNトランジスタ27を駆動して定電流源29に電流が流れ、インピーダンス24での電圧降下によって双方向リセット信号レベルはHighからLowに変化する。以上の双方向リセット信号レベルのHighからLowへの遷移をインバーター25、インバーター26で変換することにより、ＴＩＡ及びＡＴＣへとリセット信号S1及びリセット信号S3が伝達される。

以上の図１０及び図１１に示す実施例においては、受信装置の構造上配線数に制約が生じる前置増幅器‐ＡＴＣ間において単一の配線上で双方向にリセット信号の伝達を行うことで実装上の問題を解決することができる。

本発明を説明する受信装置のブロック図である。本発明の動作を説明するタイミング図である。本発明の一実施例であるＴＩＡの2段階の利得切替に伴って前置増幅器側からＡＴＣ側へリセット信号を送出するブロック図である。本発明の一実施例において前置増幅器側からのリセット信号を受信するＡＴＣ側のブロック図である。本発明の一実施例の動作を説明するためのタイミング図であり、入力信号の光強度が大の場合の図である。本発明の一実施例の動作を説明するためのタイミング図であり、入力信号の光強度が中の場合の図である。本発明の一実施例の動作を説明するためのタイミング図であり、入力信号の光強度が小の場合の図である。本発明の一実施例の動作を説明するためのタイミング図であり、入力信号の光強度が大で、かつ強度が安定していない場合の動作を説明する図である。本発明の一実施例の動作を説明するためのタイミング図であり、入力信号の光強度が中で、かつ強度が安定していない場合の動作を説明する図である。本発明の一実施例において、前置増幅器側-ＡＴＣ側間のリセット信号を、一本のリセット信号線上で双方向に送受信する構成において、双方向リセット信号を正論理で構成する場合の一実施例である。本発明の一実施例において、前置増幅器側-ＡＴＣ側間のリセット信号を、一本のリセット信号線上で双方向に送受信する構成において、双方向リセット信号を負論理で構成する場合の一実施例である。

符号の説明

1 フォトダイオード
2 前置増幅器
3 可変インピーダンス
4 利得切替制御回路
5 自動閾値制御回路付増幅器
6、7 コンパレータ
8、11、17 D-フリップフロップ回路
9、12、18 HighからLowへの遷移(立下りエッジ)の遅延回路
10、14、16、19 ANDゲート
21 負論理入力付ANDゲート
13、25、26 インバータ
15、23 ORゲート
20 MOSスイッチ
22、24 インピーダンス
27、28 トランジスタ
29、30 定電流源
31 外部リセット端子
32 信号処理部
33 ＴＩＡ
34 ＰＤ-ＣＡＮ
35 受信装置
36 クロック抽出部
37 リセット信号送出部
S1 外部からのリセット入力信号
S2 前置増幅器の内部リセット信号
S3 前置増幅器側からＡＴＣへのリセット信号
S4 利得切替信号
S5 前置増幅器からＡＴＣへのデータ信号
S6 信号処理部へのデータ出力信号
S7 信号処理部へのリセット出力信号

Claims

光信号を受信して電流信号に変換して出力する光信号受信部と、前記受信部の出力する電流信号を電圧信号に変換して出力する第1の増幅部と、信号判定閾値が設定され、前記第1の増幅部の出力する電圧信号が前記信号判定閾値より大きい場合は高レベルの電圧信号を出力し、小さい場合は低レベルの電圧信号を出力する第2の増幅部とを有する受信装置において、
前記第1の増幅部により出力された電圧信号の大きさに応じて前記第1の増幅部の利得を変更する利得切替制御部と、
前記第1の増幅部により出力された電圧信号の大きさに応じて前記信号判定閾値の設定を行う閾値設定部とを有し、
前記利得切替制御部は前記第1の増幅部の利得を変更する場合に、前記閾値設定部に前記信号判定閾値の再設定を行わせるリセット信号を送出し、
前記リセット信号を受信した前記閾値設定部は、前記リセット信号を受信した後で前記第1の増幅部により出力された電圧信号の大きさに応じて前記信号判定閾値を再設定することを特徴とする受信装置。
前記光信号の受信の毎に前記閾値制御部にリセット信号を送出することで前記閾値制御部に前記閾値の再設定を行わせるリセット信号送出部を有し、
前記利得切替制御部と前記閾値制御部の間で、前記利得切替制御部からのリセット信号と前記リセット信号送出部からのリセット信号とを、単一の信号線上で双方向に送受信することを特徴とする請求項1に記載の受信装置。
前記第2の増幅部の出力する電圧信号を処理する信号処理部を有し、
前記閾値制御部は前記リセット信号を受信すると前記リセット信号を前記信号処理部に出力し、
前記閾値制御部からのリセット信号を受信した前記信号処理部は、前記第2の増幅部との間でクロックの同期を取ることを特徴とする請求項１に記載の受信装置。