JP2005086086A - Cvd装置及び半導体装置の製造方法 - Google Patents

Cvd装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2005086086A
JP2005086086A JP2003318447A JP2003318447A JP2005086086A JP 2005086086 A JP2005086086 A JP 2005086086A JP 2003318447 A JP2003318447 A JP 2003318447A JP 2003318447 A JP2003318447 A JP 2003318447A JP 2005086086 A JP2005086086 A JP 2005086086A
Authority
JP
Japan
Prior art keywords
substrate
film
thin film
dummy substrate
cvd apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003318447A
Other languages
English (en)
Inventor
Takeshi Ito
武史 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003318447A priority Critical patent/JP2005086086A/ja
Publication of JP2005086086A publication Critical patent/JP2005086086A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】ダミー基板を新品のものと交換した場合であっても、交換後、最初の成膜処理において製品となる基板の膜厚が極端に薄くなることがなく、膜厚の均一化を実現する。
【解決手段】ボート2の少なくとも下層部に配設するダミー基板110として、表面に予め薄膜が形成されたものを使用することで、ダミー基板110を新品のものと交換した後の最初の成膜処理においても、下層部周辺に略均一な上昇気流を発生させることができ、製品となる基板1に対して十分な成膜ガスを供給して膜厚の均一化を実現する。
【選択図】図3

Description

本発明は、ボートの下層部に配設するダミー基板の表面に薄膜を予め形成しておくようにしたCVD装置、及び、このCVD装置を用いた半導体装置の製造方法に関する。
半導体製造工程では、例えば特開平5−112870号公報に開示されているように、バッチ処理方式の縦型CVD(Chemical Vapor Deposition )装置を使用して、多数枚の基板の表面に酸化シリコン膜、窒化シリコン膜、多結晶シリコン膜などの薄膜を生成する。
又、縦型CVD装置を用いた成膜工程において、ボートに載置した各基板に生成される薄膜の膜厚分布を均一にするためには、各基板の温度を一定にすることが重要であるが、実際にはボートの上部及び下部の近傍は温度変化の影響を受け易く、一定温度に保持することは困難である。
従って、ボートの上部及び下部の近傍には数枚のダミー基板を載置し、中間層に製品となる基板を載置し、製品となる基板の温度が一定になるようにしている。
ところで、製品となる基板の表面に薄膜を生成する過程では、ダミー基板の表面にも薄膜が同様に生成される。ダミー基板は繰り返し使用されるため次第に薄膜が堆積し、やがて剥離する。従って、パーティクルの発生を抑制するためにはダミー基板をあるサイクル毎に交換する必要がある。
特開平5−112870号公報
ところで、図6に、ボートの特定部位に載置された基板表面の膜厚を、成膜処理毎に測定した結果を示す。同図からも明らかなように、あるチューブサイクルP毎に膜厚が極端に薄い基板が検出されることが解る。
これは、ダミー基板を新品のものと交換するサイクルに合致している。ダミー基板を交換した最初の成膜処理において、製品となる基板1の表面に生成される薄膜の膜厚が、この程度に薄い場合であっても直ちに製品不良となる訳ではないが、成膜処理において生成される膜厚は常に均一であることが好ましい。
この対策として、基板の表面に生成する薄膜の膜厚を、チューブサイクルPにおける膜厚を基準として生成することも考えられるが、常に新品のダミー基板を使用しなければならないので実現性に乏しい。
本発明は、上記事情に鑑み、ダミー基板を新品のものと交換した場合であっても、交換後、最初の成膜処理において、製品となる基板の膜厚が極端に薄くなることがなく、品質の均一化を実現することのできるCVD装置を提供することを目的とする。
上記目的を達成するため第1発明は、炉本体内に、上層部と下層部とにダミー基板を配設すると共に中間層に製品となる複数の基板を配設するボートを挿入して、上記製品となる各基板の表面に薄膜を生成するCVD装置において、少なくとも上記下層部に配設される上記ダミー基板の表面に薄膜が予め形成されていることを特徴とする。
このような構成では、少なくとも下層部に配設されるダミー基板の表面に薄膜を予め形成したので、ダミー基板を新品のものと交換しても、最初の成膜処理において、製品となる基板に生成される薄膜の膜厚が薄くならず、品質の均一化が実現できる。
又、第2発明は、第1発明において、上記ダミー基板の表面に形成されている薄膜を、製品となる基板の表面に生成する薄膜と同一の材質とすることで、炉本体内への不純物の混入を未然に防止することができる。
更に、第3発明は、第1或いは第2発明において、上記ダミー基板を耐熱性を有する透明基板とすることで、良好な成膜性を得ることができる。
又、本発明による半導体の製造方法は、第1〜第3発明のいずれかに記載のCVD装置を用て半導体装置を製造することを特徴とする。
このような構成では、第1〜第3発明のいずれかに記載のCVD装置を用いて半導体装置を製造することで、半導体装置を構成する基板上に形成される複数の薄膜トランジスタ等の膜厚が均一化し、製品の歩留まりが向上すると共に、信頼性が向上する。
本発明によれば、ダミー基板を新品のものと交換した場合であっても、交換後、最初の成膜処理において、製品となる基板の膜厚が極端に薄くなることがなく、品質の均一化を実現することができる。
以下、図1〜図5の図面に基づいて本発明の一形態を説明する。図1に縦型減圧CVD装置の概略構成図を示す。
同図に示す縦型減圧CVD装置の炉本体100は、石英製のチューブ101を有している。チューブ101は、アウターチューブ101aとインナーチューブ101bとで構成されている。アウターチューブ101a内は、その外周に配設されたヒータ102で所定の温度(例えば600℃)に保持され、インナーチューブ101b内に設置される基板1に対し、外部から供給される成膜ガスによって化学反応などにより成膜処理を行う。尚、成膜処理時には炉本体100内が真空引きされる。
又、基板1としては、例えば、ガラス基板、石英基板等の絶縁基板、及びシリコン基板等の単結晶基板がある。
又、チューブ101の下端の開口103は、基板1の挿入/排出口となっている。チューブ101の下端開口103を開閉するボートベース104には、複数の基板1を載置する石英製のボート2が立設されている。
本形態によるボート2には、最大140枚の基板1を載置することができる。図2に示すように、ボート2の上層部2aと下層部2bにダミー基板110を載置し、中間層に製品となる基板1を載置する。更に、中間層に載置した基板1に対し、おおよそ20枚毎にモニタ基板120が介装されている。モニタ基板120は、各階層で生成される薄膜の厚さ、及びパーティクル付着数等を計測するために配設するものであり、一回の成膜処理毎に、表面に成膜処理の施されていない新品のモニタ基板120が使用される。
又、ダミー基板110は、炉本体100内での成膜等の処理条件を整えるために配置されるもので、本形態では、5枚のダミー基板110を1組としている。
図4に示すように、本形態で採用するダミー基板110は、製品となる基板1と同一の径D、切欠き部の長さL、及び厚さのフリオラ(オリエンテーションフラット)形状を有している。更に、表面には製品となる基板1に生成される薄膜の材質と同一の材質で、膜厚が数十[nm]以上の薄膜110aが形成されている。従って、成膜処理において、製品となる基板1の表面にアモルファスシリコン膜が生成される場合は、薄膜110aもアモルファスシリコン膜で形成する。又、製品となる基板1の表面にDポリシリコン膜が生成される場合は、薄膜110aはDポリシリコン膜となる。
又、モニタ基板120をダミー基板110に転用しても良い。モニタ基板120をダミー基板110に転用することで、一度しか使用しないモニタ基板120を有効活用することができる。
図5に、表面に予め薄膜110aを有するダミー基板110をボート2の上層部2aと下層部2bとに各々5枚一組として配設したときの、各成膜処理によって特定階層に載置したモニタ基板120の表面に生成される薄膜の膜厚測定結果を示す。
同図に示すように、ダミー基板110を新品と交換したときの、チューブサイクルPでは、図6に示す従来のものに比し、薄膜の膜厚分布が大幅に改善され、品質が均一化される。
ここで、製品となる基板1に成膜処理を施すに際し、ダミー基板110として、表面に薄膜110aを形成したものと、表面処理が施されていない無垢のものとを用いた場合、基板1の表面に生成される薄膜の膜厚がなぜ相違するのかについて考察する。
新品のダミー基板が透明の無垢である場合、ダミー基板に熱が加わり難くなり、ダミー基板からの輻射熱が不足気味となる。その結果、成膜ガスが下層部2b周辺で滞留して上昇し難くなり、ダミー基板の近傍に配設されている製品となる基板1に対する薄膜の生成が阻害され、膜厚分布にばらつきが生じ易くなる。
一方、ダミー基板に薄膜が予め形成されている場合は、ダミー基板からの輻射熱により、成膜ガスに略均一な上昇気流が発生し、製品となる基板1に対して成膜ガスが十分に供給されると考えられる。
従って、ボート2の下層部2bに配設されているダミー基板110側にのみ表面に成膜処理が施されているものを使用し、上層部2aに配設されているダミー基板は従来と同様、無垢のものを使用しても、ダミー基板を交換した後の最初の成膜処理では同等の効果を得ることができる。
以上のことから、ダミー基板110に形成する薄膜110aは、製品となる基板1に生成する薄膜と異なる材質としても良いが、成膜処理の際に不純物となってしまうため、基板1の表面に生成する薄膜と同一の材質で形成することが好ましい。
一方、ダミー基板110の材質は、基板1の材質と同一である必要はないが、基板1と同一の材質、すなわち、ガラス基板、石英基板等の絶縁基板、及びシリコン基板等の単結晶基板であっても良い。更に、下層部2b周辺に略均一な上昇気流を発生させることができれば、下層部2bに配設される複数枚のダミー基板110の全てに薄膜110aを形成する必要はない。
又、上述した縦型減圧CVD装置を用いて、電気光学装置などに採用される半導体装置を製造することができる。この場合、基板1は半導体装置を構成し、その表面に生成された薄膜にて複数の薄膜トランジスタ等を形成する。
本形態による縦型減圧CVD装置を用いて、半導体装置を製造することで、製品の歩留まり、及び信頼性が向上する。
縦型減圧CVD装置の概略構成図である。 縦型減圧CVD装置の要部構成図である。 ボートの下層部を示す説明図である。 (a)はダミー基板の平面図、(b)はダミー基板の側面図である。 成膜処理におけるチューブサイクル毎の膜厚を示す図表である。 従来の成膜処理におけるチューブサイクル毎の膜厚を示す図表である。
符号の説明
1 基板、2 ボート、2a 上層部、2b 下層部、100 炉本体、101 チューブ、101a アウターチューブ、101b インナーチューブ、102 ヒータ、103 下端開口、104 ボートベース、110 ダミー基板、110a 薄膜、120 モニタ基板

代理人 弁理士 伊 藤 進

Claims (4)

  1. 炉本体内に、上層部と下層部とにダミー基板を配設すると共に中間層に製品となる複数の基板を配設するボートを挿入して、上記製品となる各基板の表面に薄膜を生成するCVD装置において、
    少なくとも上記下層部に配設される上記ダミー基板の表面に薄膜が予め形成されていることを特徴とするCVD装置。
  2. 上記ダミー基板の表面に形成されている薄膜は、上記製品となる基板の表面に生成される薄膜と同一の材質を有していることを特徴とする請求項1に記載のCVD装置。
  3. 上記ダミー基板が耐熱性を有する透明基板であることを特徴とする請求項1或いは2に記載のCVD装置。
  4. 請求項1〜3のいずれか一項に記載のCVD装置を用いて半導体装置を製造することを特徴とする半導体装置の製造方法 。
JP2003318447A 2003-09-10 2003-09-10 Cvd装置及び半導体装置の製造方法 Withdrawn JP2005086086A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003318447A JP2005086086A (ja) 2003-09-10 2003-09-10 Cvd装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003318447A JP2005086086A (ja) 2003-09-10 2003-09-10 Cvd装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005086086A true JP2005086086A (ja) 2005-03-31

Family

ID=34417732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003318447A Withdrawn JP2005086086A (ja) 2003-09-10 2003-09-10 Cvd装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005086086A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117646A (ja) * 2007-11-07 2009-05-28 Hitachi Kokusai Electric Inc 基板処理装置及びベーキング方法
JP2013197116A (ja) * 2012-03-15 2013-09-30 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
JP2015018102A (ja) * 2013-07-11 2015-01-29 セイコーエプソン株式会社 表面処理方法、及び電気光学装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117646A (ja) * 2007-11-07 2009-05-28 Hitachi Kokusai Electric Inc 基板処理装置及びベーキング方法
JP2013197116A (ja) * 2012-03-15 2013-09-30 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
JP2015018102A (ja) * 2013-07-11 2015-01-29 セイコーエプソン株式会社 表面処理方法、及び電気光学装置の製造方法

Similar Documents

Publication Publication Date Title
US7700376B2 (en) Edge temperature compensation in thermal processing particularly useful for SOI wafers
JP3184000B2 (ja) 薄膜の形成方法およびその装置
KR20020033441A (ko) 반도체 기판 지지 장치
EP0884407A1 (en) Method and apparatus for producing thin films using colliding currents of process gas and inert gas
US11031270B2 (en) Substrate processing apparatus, substrate holder and mounting tool
JPH09129562A (ja) 成膜装置及びその方法
JPH03287770A (ja) 枚葉式常圧cvd装置
US7241345B2 (en) Cylinder for thermal processing chamber
US7304002B2 (en) Method of oxidizing member to be treated
JP2005086086A (ja) Cvd装置及び半導体装置の製造方法
JP2011021253A (ja) 成膜装置
US9846084B2 (en) Vacuum heat treatment apparatus
KR100393751B1 (ko) 씨브이디성막방법
JP5352156B2 (ja) 熱処理装置
CN107641796B (zh) 制程设备及化学气相沉积制程
JPH10158842A (ja) 成膜装置
JP2009158504A (ja) 半導体製造装置および半導体装置の製造方法
JP2003213421A (ja) 基板処理装置
JP2004104014A (ja) 半導体装置の製造方法
JP3514254B2 (ja) 熱処理装置およびシリコンエピタキシャルウェーハの製造方法
JP3183599B2 (ja) Cvd装置のガス吹き出しノズル
JP2006019583A (ja) 加熱処理装置及び加熱処理方法
JP2000077346A (ja) 熱処理装置
JP2005333032A (ja) モニタ用被処理体の温度換算関数の形成方法、温度分布の算出方法及び枚葉式の熱処理装置
JP2008244389A (ja) 真空処理装置、真空処理方法及びプラズマcvd方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060221

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD04 Notification of resignation of power of attorney

Effective date: 20070403

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A977 Report on retrieval

Effective date: 20080626

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A761 Written withdrawal of application

Effective date: 20080729

Free format text: JAPANESE INTERMEDIATE CODE: A761