JP2005074822A - サーマルヘッド及びその製造方法 - Google Patents
サーマルヘッド及びその製造方法 Download PDFInfo
- Publication number
- JP2005074822A JP2005074822A JP2003308365A JP2003308365A JP2005074822A JP 2005074822 A JP2005074822 A JP 2005074822A JP 2003308365 A JP2003308365 A JP 2003308365A JP 2003308365 A JP2003308365 A JP 2003308365A JP 2005074822 A JP2005074822 A JP 2005074822A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- thermal head
- layer
- insulating layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【目的】 導体の腐食を防止可能であり、且つ、発熱抵抗部及び導体の抵抗値のばらつきを抑制可能なサーマルヘッド及びその製造方法を提供する。
【構成】 複数の発熱抵抗部4aを有する抵抗層4上に、該複数の発熱抵抗部4aの抵抗長方向の両端部に導通する導体5を積層形成したサーマルヘッドにおいて、少なくとも導体5をすべて覆う絶縁層8を形成し、導体5に導通接続させる電極(コモン電極10及び電極パッド11)を形成すべき領域内の絶縁層8を除去して導体5を露出させる開放部8a、8bを形成し、露出させた導体表面に導通接続するメッキシード層9a、9bを開放部8a、8b内に設けて、該開放部8a、8bから導体5を通電する。
【選択図】 図1
【構成】 複数の発熱抵抗部4aを有する抵抗層4上に、該複数の発熱抵抗部4aの抵抗長方向の両端部に導通する導体5を積層形成したサーマルヘッドにおいて、少なくとも導体5をすべて覆う絶縁層8を形成し、導体5に導通接続させる電極(コモン電極10及び電極パッド11)を形成すべき領域内の絶縁層8を除去して導体5を露出させる開放部8a、8bを形成し、露出させた導体表面に導通接続するメッキシード層9a、9bを開放部8a、8b内に設けて、該開放部8a、8bから導体5を通電する。
【選択図】 図1
Description
本発明は、フォトプリンタやサーマルプリンタ等に搭載されるサーマルヘッド及びその製造方法に関する。
図9は、従来構造を有するサーマルヘッドを示す断面図である。図9に示されるサーマルヘッド1’は例えば、以下の工程により形成されている。
先ず、保温層103を有する基板102上に、抵抗層104及び導体105を順番に成膜する。次に、フォトリソグラフィ技術を用いて、抵抗層104の表面を露出させる開放部α’を導体105に形成すると共に、不要な抵抗層104及び導体105を除去してドット幅(抵抗幅及び導体幅)を規定するギャップ領域(穴部)を形成する。ここで、開放部α’から露出する抵抗層104の各領域は、通電により発熱する複数の発熱抵抗部104Aとなる。導体105は、開放部α’を介してコモン導体105Aと個別導体105Bに分離され、さらにギャップ領域を介して個別導体105Bが各々に分離されて各発熱抵抗部104Aに個別に接続される。
続いて、コモン導体105A上及び各個別導体105B上にメッキシード層の形成領域を空間とするレジストを形成した後、該レジストを含む基板表面上にメッキシード層を形成し、上記レジストをリフトオフにより除去する。これにより、コモン導体105A上にはメッキシード層109Aが形成され、各個別導体105B上にはメッキシード層109Bが形成される。メッキシード層109Aの上には、コモン導体105での電圧降下を抑制するためのコモン電極110をメッキにより形成する。コモン電極110を形成したら、次工程で形成する耐磨耗保護層112との密着性を高めるため、逆スパッタやイオンビームエッチング等により、複数の発熱抵抗部104A、導体105及びコモン電極110の表面に生じた酸化層を除去する(プリクリーニング工程)。そして、コモン導体105A、個別導体105Bの一部、複数の発熱抵抗部104A及び保温層103を覆う耐摩耗保護層112を形成し、該耐磨耗保護層112から露出している各個別導体105B上のメッキシード層109Bの上に電極パッド111をメッキにより形成する。このとき基板表面には、個別導体105B、メッキシード層109B及び電極パッド層111が露出している。以上により、図9に示すサーマルヘッドが完成する。
特開平7−32634号公報
従来では、低抵抗及び低コストであることから、導体105にはAl導体膜が一般に用いられる。しかしながら、Al導体膜を用いると、メッキシード層109A、109Bを形成する際に用いるレジスト現像液によって導体105が腐食されやすく、腐食により導体105が断線してしまう問題があった。また従来のサーマルヘッドでは、図10に示すように、電極パッド111周辺で導体105及びメッキシード層109Bが露出している。このため、使用環境下において、導体105が水で濡らされたり、人間の手で直接触れられたりすることによっても、導体105が腐食してしまう問題があった。この露出部分からの腐食を防止するには、該露出部分を有機絶縁層などで覆う必要がある。
また従来の製造方法では、上述したように耐磨耗保護層112の形成直前にプリクリーニング工程を行なっているが、逆スパッタやイオンビームエッチングでは表面酸化層を一様に除去すること(複数の発熱抵抗部104Aの初期膜厚を維持すること)が難しく、複数の発熱抵抗部104A及び導体105の抵抗値がばらついてしまう問題もある。
本発明は、上記問題点に鑑み、導体の腐食を防止可能であり、且つ、発熱抵抗部及び導体の抵抗値のばらつきを抑制可能なサーマルヘッド及びその製造方法を提供することを目的としている。
本発明は、基板表面に導体が露出していなければ、レジスト現像液によって腐食されることがなく、また、エッチングによるダメージを受けることもないことから、導体の腐食を防止できることに着目してなされたものである。
すなわち、本発明は、複数の発熱抵抗部を有する抵抗層上に、該複数の発熱抵抗部の抵抗長方向の両端部に導通する導体を積層形成したサーマルヘッドにおいて、少なくとも前記導体をすべて覆う絶縁層を形成し、前記導体に導通接続させるメッキ電極を形成すべき領域内の前記絶縁層を除去して前記導体を露出させる開放部を形成し、この開放部内から前記導体を通電することを特徴としている。
上記サーマルヘッドには、絶縁層上に耐磨耗保護層を備えることが可能である。通常、耐磨耗保護層を形成する際には、該耐磨耗保護層との密着性を高めるために、逆スパッタやイオンビームエッチング等によるプリクリーニングを行い、絶縁層上に存在する表面酸化層をすべて除去することが好ましい。このとき導体及び複数の発熱抵抗部は、絶縁層によってすべて覆われていて露出しないことから、プリクリーニングによるダメージを受けることがなく、複数の発熱抵抗部の抵抗値や導体の抵抗値がばらついてしまうこともない。
抵抗層の上には、複数の発熱抵抗部の表面をそれぞれ覆って各発熱抵抗部の面積を定める絶縁バリア層を備えることが好ましい。絶縁バリア層を備えていれば、発熱抵抗部の面積を正確に規定できるだけでなく、発熱抵抗部の表面酸化を防止したり、製造工程時にエッチングによるダメージから発熱抵抗部を保護したりすることができる。さらに絶縁バリア層は、発熱抵抗部への印加電力が増大したときに該印加電力によるアニール効果(発熱抵抗部を構成する元素の結晶化)を遅らせ、印加電力に対するサーマルヘッドの抵抗値変化を抑制する機能も備えている。
具体的な態様として、導体は、複数の発熱抵抗部すべてに導通するコモン導体と、複数の発熱抵抗部に個別に導通する複数の個別導体とを有しており、絶縁層に形成される開放部は、コモン導体の表面を露出させるコモン開放部と、各個別導体の表面を露出させる複数のパッド開放部である。各開放部内には、露出させた導体表面に導通接続するメッキシード層を設けることが好ましく、このメッキシード層を介して、導体に導通接続する電極を設けることができる。例えば、コモン開放部内に設けたメッキシード層上にはコモンドロップを抑制するためのコモン電極が形成され、パッド開放部内に設けたメッキシード層上には外部端子接続用の電極パッドが形成される。
絶縁層は、SiO2、SiON、AlSiO、Al2O3のいずれかにより形成することができる。導体は、低抵抗及び低コストであることから、Al導体を用いることが実際的である。メッキシード層は、Al導体との密着性が良好であることが好ましく、具体的にはTi/Au、Cr/Au、Ti/FeNi、Cr/FeNi、Ti/CuNi、Cr/CuNi、Cr/Cu、Ti/Cuにより形成することができる。
本発明は、製造方法の態様によれば、複数の発熱抵抗部及び該複数の発熱抵抗部の抵抗長方向の両端部に導通する導体の上に、絶縁層を全面的に成膜する工程と、この絶縁層の上に、導体に導通接続させる電極を形成する領域を空間としたリフトオフレジストを形成する工程と、このリフトオフレジストで覆われていない絶縁層を除去して、導体を露出させる開放部を形成する工程と、リフトオフレジストを除去する工程とを有していることを特徴としている。
上記製造方法において、開放部を形成する工程とリフトオフレジストを除去する工程の間には、開放部内にメッキシード層を形成し、該メッキシード層と前記導体を導通接続させる工程を有することが好ましい。開放部がメッキシード層で埋められると、導体は完全に覆われて露出することがない。
導体は、複数の発熱抵抗部すべてに導通するコモン導体と、複数の発熱抵抗部に個別に導通する複数の個別導体とに分離されており、開放部として、コモン導体の表面を露出させるコモン開放部と、各個別導体の表面を露出させる複数のパッド開放部とが形成されることが実際的である。そして、リフトオフレジスト除去後は、コモン開放部内に形成されたメッキシード層上にコモン電極が形成され、パッド開放部内に形成されたメッキシード層上に電極パッドが形成される。
コモン電極を形成した後には、該コモン電極及び絶縁層の表面酸化層を除去し、該コモン電極及び絶縁層の新たな膜面上に耐磨耗保護層を形成することが好ましい。電極パッドは、コモン電極と同時に形成しても、耐磨耗保護層を形成した後に形成してもよい。
本発明によれば、少なくとも導体を絶縁層ですべて覆い、この絶縁層に開放部を形成して、該開放部内に電極形成用のメッキシード層を設けるので、メッキシード層形成用のレジストを形成する際に、導体は、絶縁層に覆われて露出せず、レジスト現像液に触れることがない。これにより、導体の腐食を防止することができる。また、耐磨耗保護層を形成する前処理としてプリクリーニングする際には、絶縁層とメッキシード層によって導体が覆われているので、導体はエッチングによるダメージを受けずに済み、導体の抵抗値変動を防止することができる。同様に、複数の発熱抵抗部も絶縁層(及び絶縁バリア)によって覆われているため、複数の発熱抵抗部がエッチングによるダメージを受けることがなく、各発熱抵抗部の抵抗値変動を防止することができる。
図1は本発明の一実施形態によるサーマルヘッド1を示す断面図であり、図2はサーマルヘッド1(耐磨耗保護層12を除く)を示す平面図である。サーマルヘッド1は、抵抗層4、導体5、絶縁バリア層7、絶縁層8、メッキシード層9a、9b、コモン電極10、電極パッド11及び耐磨耗保護層12を備えている。
抵抗層4は、平坦なグレーズ保温層(ガラス)3を有するアルミナセラミックス基板2上に設けられていて、高抵抗化しやすいTa−Si−O、TaSiONb、Ti−Si−O、Cr−Si−O等の高融点金属のサーメット材料により、例えば100nm程度の膜厚で形成されている。この抵抗層4において、絶縁バリア層7によって表面が覆われた領域は、通電により発熱する複数の発熱抵抗部4aとなっている。隣接する発熱抵抗部4a間には、図2に示すように、各発熱抵抗部4aの抵抗幅Wを規制するギャップ領域6が設けられている。ギャップ領域6は、発熱抵抗部4aの抵抗長方向(図1及び図2の左右方向)に平行な方向に細長く延びて形成された穴部である。ギャップ領域6には絶縁層8が存在している。
絶縁バリア層7は、複数の発熱抵抗部4aの表面を覆うことで該発熱抵抗部の面積(抵抗長L及び抵抗幅W)を規定しており、発熱抵抗部4aの表面酸化を防止する酸化防止層、製造工程時にエッチングダメージから発熱抵抗部4aを保護する保護層としてもはたらく。また絶縁バリア層7は、ヘッド動作中、各発熱抵抗部4aへの印加電力が増大したときに該印加電力によるアニール効果(発熱抵抗部4aを構成する元素の結晶化)を遅らせ、印加電力に対するサーマルヘッドの抵抗値変化を抑制する機能を有している。絶縁バリア層7は、絶縁性を有する無機酸化物により形成されることが好ましく、具体的にはSiO2、SiON、AlSiO、Al2O3等により、約200Å以上2000Å以下程度の膜厚で形成されている。なお、本実施形態では絶縁バリア層7を備えているが、絶縁バリア層を備えない態様としてもよい。絶縁バリア層を備えない場合には、複数の発熱抵抗部4aの上に絶縁層8が直接形成され、複数の発熱抵抗部4aの抵抗長L及び抵抗幅Wは導体5の開放部α及びギャップ領域6によってそれぞれ規定される。
導体5は、抵抗層4上に積層形成されていて、絶縁バリア層7の表面を露出させる開放部αを備えている。別言すれば導体5は、開放部αを挟んで、全ての発熱抵抗部4aに導通する1つのコモン導体5aと、各発熱抵抗部4aに独立して導通する複数の個別導体5bとに分離され、各発熱抵抗部4aの抵抗長方向の両端部にそれぞれ接している。隣接する個別導体5b間にはギャップ領域(穴部)6が設けられており、ギャップ領域6には絶縁層8が存在している。各個別電極5bの電極幅はギャップ領域6により規制される。導体5には、例えば0.2〜0.7μmの膜厚で形成されたAl導体を用いる。
絶縁層8は、導体5、絶縁バリア層7、抵抗層4及びグレーズ保温層3を覆って形成されている。絶縁層8には、コモン導体5aの表面を露出させるコモン開放部8aと各個別導体5bの表面を露出させるパッド開放部8bとが設けられており、このコモン開放部8a及びパッド開放部8bからコモン導体5a及び各個別導体5bは通電される。コモン開放部8a及びバッド開放部8bの内部には、メッキシード層9a、9bが埋入形成されている。この絶縁層8は、メッキシード層9a、9bを形成する際に用いるレジスト現像液から導体5を保護すると共に、耐磨耗保護層12を形成する前処理としてプリクリーニングする際にエッチングによるダメージから導体5を保護する機能を有している。絶縁層8は、SiO2、SiON、AlSiO、Al2O3のいずれかにより形成することができ、絶縁バリア層7と同一材料で形成されていてもよい。絶縁層8の膜厚は、例えば20〜200nm程度である。
メッキシード層9aは、コモン開放部8a内に形成され、コモン導体5aに導通接続する電極形成用のメッキシード層である。このメッキシード層9aの上には、コモン導体5aでの電圧降下(コモンドロップ)を抑制するコモン電極10が形成されている。コモン電極10は、例えば、メッキにより形成された厚いCu膜とキャップ機能を有する薄いNi膜との2層構造で形成することができる。一方、メッキシード層9bは、パッド開放部8b内に形成され、個別導体5bに導通接続する電極形成用のメッキシード層である。このメッキシード層9bの上には、個別導体5bと不図示の外部端子とをボンディング接続するための電極パッド11(図3)が形成されている。電極パッド11(パッド開放部8b、メッキシード層9b及び電極パッド11)は、各個別導体5b毎に独立して備えられている。この電極パッド11は、例えばAuを用いて約0.3〜1.0μm程度の膜厚で形成される。電極パッド11及びコモン電極10は、同一材料により形成されていてもよい。メッキシード層9a、9bは、例えばTi/Au、Cr/Au、Ti/FeNi、Cr/FeNi、Ti/CuNi、Cr/CuNi、Cr/Cu、Ti/Cuにより形成することができる。本実施形態のメッキシード層9a、9bは、Ti/Auにより形成されている。
耐磨耗保護層12は、コモン電極10及び絶縁層8の一部覆っており、ヘッド動作時に生じる摩擦から複数の発熱抵抗部4a、導体5、絶縁バリア層7、絶縁層8の一部及びコモン電極10を保護する。この耐摩耗保護層12は、例えばSiAlONやTa2O5等の耐摩耗性材料により、約6μmの膜厚で形成されている。電極パッド11及び該電極パッド11周辺の絶縁層8は、耐磨耗保護層12に覆われておらず、露出している。本実施形態では、耐磨耗保護層12と電極パッド11の間に挟まれた領域の絶縁層8の上には何も形成されていないが、該絶縁層8上には、ピンホールや欠陥を塞ぐ有機絶縁層が形成されていてもよい。
不図示であるが、サーマルヘッド1にはさらに、複数の発熱抵抗部4aを通電制御するための駆動ICやPCB(Print Circuit Board)等も備えられている。このサーマルヘッド1は、フォトプリンタやサーマルプリンタ等に搭載され、複数の発熱抵抗部4aの発する熱を感熱紙またはインクリボンに与えることで印刷を行なう。
次に、図4〜図8を参照し、図1及び図2に示すサーマルヘッド1の製造方法の一実施形態について説明する。ただし、各層の材料及び膜厚は、図1に示された完成状態のサーマルヘッド1と同一であるため、説明を省略する。
先ず、グレーズ保温層3を有するアルミナセラミック基板2を準備する。次に、グレーズ保温層3の上に、抵抗層4と絶縁バリア層7を同一真空中で連続成膜した後、アニール処理を施す。このアニール処理は、予め大きい熱的負荷を加えて抵抗層4の抵抗値を安定させる加速処理である。アニール処理後は、形成すべき発熱抵抗部の抵抗長Lを定める第1レジスト層を絶縁バリア層7の上に形成し、第1レジスト層で覆われていない部分の絶縁バリア層7を例えばRIE(反応性イオンエッチング)により除去する。さらに第1レジスト層を除去する。これにより絶縁バリア層7は、図4に示すように、一部範囲上にだけ残る。抵抗層4の絶縁バリア層7で覆われた範囲は、後工程で、通電により発熱する複数の発熱抵抗部4aとなる。
続いて、絶縁バリア層7及び抵抗層4の上に導体5を全面的に成膜する。導体5にはAl導体を用いる。導体5を成膜したら、フォトリソグラフィ技術を用いて、絶縁バリア層7の上に位置する導体5を除去し、絶縁バリア層7の表面を露出させる開放部αを形成する。すると、導体5は、形成された開放部αを挟んでコモン導体5aと個別導体5bとに分離される。導体5は、開放部αを形成したときに同時に長さ寸法(図1の左右方向の寸法)が規制される。さらにフォトリソグラフィ技術を用いて、不要な抵抗層4及び導体5を除去し、形成すべき発熱抵抗部の抵抗幅Wを定めるギャップ領域6を形成する。ギャップ領域6は、形成すべき発熱抵抗部の抵抗長方向(図1の左右方向)に平行な方向に細長く延びる穴部であり、グレーズ保温層3を露出させる。このギャップ領域6が形成されると、つながっていた絶縁バリア層7及び個別導体5bが個々に離され、絶縁バリア層7に覆われた抵抗層4の各領域がそれぞれ発熱抵抗部4aとなる。複数の発熱抵抗部4aの面積(抵抗長L及び抵抗幅W)は、絶縁バリア層7の平面的な大きさによって規定される。
続いて、図5に示すように、基板表面上に絶縁層8を全面的に成膜し、絶縁層8によって少なくとも導体5を完全に覆う。そして絶縁層8の上に、図6に示すように、導体5に導通接続させるメッキ電極(本実施形態ではコモン電極10及び電極パッド11)を形成すべき領域を空間としたリフトオフレジストRを形成する。リフトオフレジストRは、絶縁層8上にレジストを均一に塗布した後、露光し、現像することで得られる。本実施形態では絶縁層8が導体5をすべて覆っているので、このリフトオフレジスト形成工程中、導体5は基板表面に露出しない。よって、導体5は、レジスト現像液に触れずに済み、該レジスト現像液による腐食も回避できる。
リフトオフレジストRを形成したら、逆スパッタやイオンビームエッチング等によりプリクリーニングを行い、該リフトオフレジストRで覆われていない絶縁層8を除去する。絶縁層8の除去部分には、コモン導体5a及び各個別導体5bの表面が露出する。すなわち、絶縁層8には、同図6に示すように、コモン導体5aの表面が露出するコモン開放部8aと、各個別導体5bの表面が露出する複数のパッド開放部8bとが形成される。
続いて、図7に示すように、リフトオフレジストRを残したままの状態で、絶縁層8のコモン開放部8a内及び複数のパッド開放部8b内にメッキシード層9a、9bを成膜する。メッキシード層9a、9bの成膜後は、リフトオフにより、リフトオフレジストRを除去する。これにより、メッキシード層9a、9bは、コモン開放部8a内及び複数のパッド開放部8b内に埋入されて設けられる。この状態で基板表面には、図8に示すように絶縁層8とメッキシード層9a、9bのみが露出し、導体5は露出しない。
続いて、コモン開放部8a内に設けたメッキシード層9a上にコモン電極10をメッキにより形成し、さらに、パッド開放部8b内に設けたメッキシード層9b上に電極パッド11をメッキにより形成する。この状態で基板表面には、絶縁層8とコモン電極10と電極パッド11(図3)が露出する。コモン導体5a及び各個別導体5bは、メッキシード層9a、9bを介して、コモン開放部8a内及びパッド開放部8b内から通電される。
ここで、電極パッド11と該電極パッド11に接続される不図示の外部端子とのボンディング強度は、導体5とメッキシード層9aと電極パッド11の総膜厚に関連している。すなわち、導体5の膜厚が十分に厚ければ、電極パッド11の膜厚が薄くても、あるいは電極パッド11を設けずにメッキシード層9bを用いてボンディング接続しても、十分なボンディング強度が得られる。具体的に導体5の膜厚が0.7μm以上であれば、メッキシード層9bの膜厚が0.1〜0.2μm程度であることを条件に、電極パッド11を設けなくてもボンディング接続可能である。逆に、導体5の膜厚が0.3μm〜0.7μm程度であれば、0.5〜1μm程度の膜厚の電極パッド11が必要である。
なお、電極パッド11は、後述する耐磨耗性保護層の成膜工程後に、形成することも可能である。また、コモン電極10と電極パッド11を同一材料で形成する場合には、コモン電極10及び電極パッド11を同時にメッキにより形成することができる。
コモン電極10及び電極パッド11を形成したら、後に形成する耐磨耗保護層との密着性を高めるため、前処理としてプリクリーニングを行なう。このプリクリーニング工程では、逆スパッタやイオンビームエッチング等により積層界面(コモン電極10及び絶縁層8)に生じている表面酸化層を除去し、コモン電極10及び絶縁層8の新たな膜面を露出させる。この際、導体5は、絶縁層8及びメッキシード層9a、9bに覆われているため、プリクリーニング(エッチング)によるダメージを受けずに済み、抵抗値が変動してしまうこともない。同様に、複数の発熱抵抗部4aは、絶縁バリア層7(及び絶縁層8)によって覆われているため、導体5と同様にプリクリーニング(エッチング)によるダメージを受けずに済み、抵抗値がばらつくことがない。
そして、新たな膜面を露出させた絶縁層8及びコモン電極10上に、耐磨耗保護層12を形成する。耐磨耗保護層12の形成には、バイアススパッタ法を用いることができる。以上により、図1及び図2に示すサーマルヘッド1を得ることができる。
以上のように本実施形態では、少なくとも導体5をすべて覆う絶縁層8を成膜した後、この絶縁層8に開放部8a、8bを形成し、この開放部8a、8b内に電極形成用のメッキシード層9a、9bをそれぞれ設けている。よって、メッキシード層形成用のリフトオフレジストRを形成する際には、導体5が絶縁層8ですべて覆われて、基板表面に露出しない。このように導体5が基板表面に露出しなければ、導体5がレジスト現像液に触れることがなく、該レジスト現像液による導体5の腐食を防止することができる。また、従来の、露出している導体を有機絶縁層等で覆う処理も不要になる。
また本実施形態では、絶縁層8とメッキシード層9a、9bによって導体5が覆われていることから、耐磨耗保護層12を形成する前にプリクリーニングを行なっても、導体5がエッチングによるダメージを受けずに済み、導体5の抵抗値を成膜状態と同じ規定値で保持することができる。同様に、複数の発熱抵抗部4aは絶縁層8(及び絶縁バリア7)によって覆われているので、複数の発熱抵抗部4aもエッチングによるダメージを受けずに済み、各発熱抵抗部4aの抵抗値の変動を防止することができる。
さらに本実施形態では、メッキシード層9a、9bを絶縁層8のコモン開放部8a、パッド開放部8bに埋入して設けてあるので、メッキシード層9b上に電極パッド層11を形成すると、基板表面には図3に示すように電極パッド11のみが露出することになる。よって、図10に示すように基板表面に露出している導体の上にメッキシード層と電極パッドを積層形成する場合よりも、基板表面に露出する層が2層少なくなり、電極パッド11を形成するための基板表面上のスペースを縮小することができる。つまり、サーマルヘッド1の高密度化に貢献できる。
上記本実施形態では、平坦なグレーズ保温層3を基板全面に有するサーマルヘッド1について説明したが、本発明は、一部を突出させたグレーズ保温層を基板全面に有する全面グレーズタイプにも、また、部分グレーズやリアルエッジ、ダブルグレーズ、DOS等の他タイプにも適用可能である。また本実施形態では、基板としてアルミナセラミック基板1を用いているが、アルミナセラミック基板1に替えてシリコン基板を用いることも可能である。さらに本発明は、シリアルヘッドにもラインヘッドにも適用可能である。
1 サーマルヘッド
2 アルミナセラミック基板
3 グレーズ保温層
4 抵抗層
4a 発熱抵抗部
5 導体
5a コモン導体
5b 個別導体
6 ギャップ領域
7 絶縁バリア層
8 絶縁層
8a コモン開放部
8b パッド開放部
9a メッキシード層
9b メッキシード層
10 コモン電極
11 電極パッド
12 耐磨耗保護層
α 開放部
R リフトオフレジスト
2 アルミナセラミック基板
3 グレーズ保温層
4 抵抗層
4a 発熱抵抗部
5 導体
5a コモン導体
5b 個別導体
6 ギャップ領域
7 絶縁バリア層
8 絶縁層
8a コモン開放部
8b パッド開放部
9a メッキシード層
9b メッキシード層
10 コモン電極
11 電極パッド
12 耐磨耗保護層
α 開放部
R リフトオフレジスト
Claims (15)
- 複数の発熱抵抗部を有する抵抗層上に、該複数の発熱抵抗部の抵抗長方向の両端部に導通する導体を積層形成したサーマルヘッドにおいて、
少なくとも前記導体をすべて覆う絶縁層を形成し、前記導体に導通接続させるメッキ電極を形成すべき領域内の前記絶縁層を除去して前記導体を露出させる開放部を形成し、この開放部内から前記導体を通電することを特徴とするサーマルヘッド。 - 請求項1記載のサーマルヘッドにおいて、前記絶縁層の上に耐磨耗保護層を備えたサーマルヘッド。
- 請求項1又は2記載のサーマルヘッドにおいて、前記抵抗層の上に、前記複数の発熱抵抗部の表面をそれぞれ覆って各発熱抵抗部の面積を定める絶縁バリア層を備えたサーマルヘッド。
- 請求項1ないし3のいずれか一項に記載のサーマルヘッドにおいて、前記導体は、前記複数の発熱抵抗部すべてに導通するコモン導体と、前記複数の発熱抵抗部に個別に導通する複数の個別導体とを有しており、前記絶縁層に形成された開放部は、前記コモン導体の表面を露出させるコモン開放部と、前記各個別導体の表面を露出させる複数のパッド開放部とであるサーマルヘッド。
- 請求項1ないし4のいずれか一項に記載のサーマルヘッドにおいて、前記絶縁層はSiO2、SiON、AlSiO、Al2O3のいずれかで形成されているサーマルヘッド。
- 請求項1ないし5のいずれか一項に記載のサーマルヘッドにおいて、前記導体の開放部内に、露出させた導体表面に導通接続するメッキシード層を設けたサーマルヘッド。
- 請求項1ないし6のいずれか一項に記載のサーマルヘッドにおいて、前記導体はAl導体であり、前記メッキシード層はTi/Au、Cr/Au、Ti/FeNi、Cr/FeNi、Ti/CuNi、Cr/CuNi、Cr/Cu、Ti/Cuにより形成されているサーマルヘッド。
- 複数の発熱抵抗部及び該複数の発熱抵抗部の抵抗長方向の両端部に導通する導体の上に、絶縁層を全面的に成膜する工程と、
この絶縁層の上に、前記導体に導通接続させる電極を形成すべき領域を空間としたリフトオフレジストを形成する工程と、
このリフトオフレジストで覆われていない絶縁層を除去して、前記導体を露出させる開放部を形成する工程と、
前記リフトオフレジストを除去する工程と、
を有することを特徴とするサーマルヘッドの製造方法。 - 請求項8記載のサーマルヘッドの製造方法において、前記開放部を形成する工程と前記リフトオフレジストを除去する工程の間に、
前記開放部内にメッキシード層を形成し、該メッキシード層と前記導体を導通接続させる工程を有するサーマルヘッドの製造方法。 - 請求項9記載のサーマルヘッドの製造方法において、前記導体は、前記複数の発熱抵抗部すべてに導通するコモン導体と、前記複数の発熱抵抗部に個別に導通する複数の個別導体とに分離されていて、前記開放部としては、前記コモン導体の表面を露出させるコモン開放部と、前記各個別導体の表面を露出させる複数のパッド開放部とが形成されており、前記リフトオフレジスト除去後は、前記コモン開放部内に形成されたメッキシード層上にコモン電極が形成され、前記パッド開放部内に形成されたメッキシード層上に電極パッドが形成されるサーマルヘッドの製造方法。
- 請求項10記載のサーマルヘッドの製造方法において、前記コモン電極を形成した後に、該コモン電極及び前記絶縁層の表面酸化層を除去し、該コモン電極及び前記絶縁層の新たな膜面上に耐磨耗保護層を形成するサーマルヘッドの製造方法。
- 請求項11記載のサーマルヘッドの製造方法において、前記電極パッドは、前記コモン電極と同時に形成される又は前記耐磨耗保護層を形成した後に形成されるサーマルヘッドの製造方法。
- 請求項8ないし12のいずれか一項に記載のサーマルヘッドの製造方法において、前記導体を形成する前に、該複数の発熱抵抗部の表面を覆って各発熱抵抗部の面積を定める絶縁バリア層を形成するサーマルヘッドの製造方法。
- 請求項8ないし13のいずれか一項に記載のサーマルヘッドの製造方法において、前記絶縁層はSiO2、SiON、AlSiO、Al2O3のいずれかで形成されているサーマルヘッドの製造方法。
- 請求項9ないし14のいずれか一項に記載のサーマルヘッドの製造方法において、前記導体はAl導体であり、前記メッキシード層はTi/Au、Cr/Au、Ti/FeNi、Cr/FeNi、Ti/CuNi、Cr/CuNi、Cr/Cu、Ti/Cuにより形成されているサーマルヘッドの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003308365A JP2005074822A (ja) | 2003-09-01 | 2003-09-01 | サーマルヘッド及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003308365A JP2005074822A (ja) | 2003-09-01 | 2003-09-01 | サーマルヘッド及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005074822A true JP2005074822A (ja) | 2005-03-24 |
Family
ID=34410856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003308365A Withdrawn JP2005074822A (ja) | 2003-09-01 | 2003-09-01 | サーマルヘッド及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005074822A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010274466A (ja) * | 2009-05-27 | 2010-12-09 | Kyocera Corp | ヘッド基体およびその製法ならびに記録ヘッド、記録装置 |
-
2003
- 2003-09-01 JP JP2003308365A patent/JP2005074822A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010274466A (ja) * | 2009-05-27 | 2010-12-09 | Kyocera Corp | ヘッド基体およびその製法ならびに記録ヘッド、記録装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7692677B2 (en) | Thermal Print Head | |
JP2005193535A (ja) | サーマルヘッド及びその製造方法、並びにサーマルヘッドのドットアスペクト比調整方法 | |
KR100910679B1 (ko) | 서멀 프린트 헤드 및 그 제조 방법 | |
JP4541229B2 (ja) | サーマルヘッド及びその製造方法 | |
JP2005074822A (ja) | サーマルヘッド及びその製造方法 | |
JP4227799B2 (ja) | サーマルヘッド及びその製造方法 | |
US7697020B2 (en) | Thermal print head and method for manufacturing same | |
JP3124870B2 (ja) | サーマルヘッドおよびその製造方法 | |
JP3169518B2 (ja) | サーマルヘッド | |
JP3231951B2 (ja) | サーマルヘッドおよびその製造方法 | |
JP2006272851A (ja) | サーマルヘッド | |
JP3298794B2 (ja) | サーマルヘッドおよびその製造方法 | |
EP0955171A2 (en) | Thermal head | |
JP4034143B2 (ja) | サーマルヘッド及びその製造方法 | |
JP2004181788A (ja) | 擬似端面型サーマルヘッド及びその製造方法 | |
KR101390153B1 (ko) | 감열 기록 소자 및 감열 기록 소자의 제조 방법 | |
JP4309700B2 (ja) | サーマルヘッド基板、サーマルヘッド及びその製造方法 | |
JP4164064B2 (ja) | サーマルヘッドの製造方法 | |
WO2013094877A1 (ko) | 감열 기록 소자 및 감열 기록 소자의 제조 방법 | |
JP2004351867A (ja) | サーマルヘッド | |
JP3639115B2 (ja) | ラインサーマルヘッド | |
JP2731445B2 (ja) | サーマルヘッド | |
JP4068899B2 (ja) | サーマルヘッドの製造方法 | |
JP2004017523A (ja) | サーマルヘッド及びその製造方法 | |
JPH1034989A (ja) | サーマルヘッド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080912 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080924 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A761 | Written withdrawal of application |
Effective date: 20081024 Free format text: JAPANESE INTERMEDIATE CODE: A761 |