JP2005072463A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005072463A
JP2005072463A JP2003302969A JP2003302969A JP2005072463A JP 2005072463 A JP2005072463 A JP 2005072463A JP 2003302969 A JP2003302969 A JP 2003302969A JP 2003302969 A JP2003302969 A JP 2003302969A JP 2005072463 A JP2005072463 A JP 2005072463A
Authority
JP
Japan
Prior art keywords
light
semiconductor device
semiconductor element
optical semiconductor
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003302969A
Other languages
English (en)
Inventor
Masaaki Yamaguchi
政明 山口
Masaki Kasahara
正樹 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2003302969A priority Critical patent/JP2005072463A/ja
Publication of JP2005072463A publication Critical patent/JP2005072463A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】 本発明は封止樹脂内に受光素子が封止された半導体装置に関し、外乱光による影響を防止することにより精度及び信頼性の向上を図ることを課題とする。
【解決手段】 光半導体素子１１と、この光半導体素子１１を搭載する基板１２と、光半導体素子１１を封止する封止樹脂１３とを有する半導体装置において、封止樹脂１３内に侵入した外乱光Ｂ１を吸収するソルダーレジスト材３０（光吸収部材）を基板１２の表面に設ける。
【選択図】 図３

Description

本発明は半導体装置に係り、特に封止樹脂内に受光素子が封止された半導体装置に関する。
例えば、携帯電話に代表される携帯端末装置においては、液晶表示画面の輝度を使用環境の明るさに応じて変更することにより、視認性の向上及びバッテリーの省電力化を図ることができる。このため、携帯端末装置には使用環境の明るさを測定する半導体装置が組み込まれている。
この種の半導体装置は、配線及び電極等が形成された基板上に、光半導体素子を搭載した構成とされている。また、光半導体素子は封止樹脂により封止されるが、光半導体素子に形成された受光面に光を入射させるため、封止樹脂は透明樹脂が用いられていた（例えば、特許文献１参照）。
図１７は、封止樹脂として透明樹脂が用いられた半導体装置１００の一例を示している。同図に示すように、半導体装置１００は大略すると光半導体素子１０１、基板１０２、及び封止樹脂１０３等により構成されている。
基板１０２は、基板本体１１５の上面にダイパッド１０５、ボンディングパッド部１１０、グランド端子１０８，１０９、信号端子１１３、電源端子１１４等が形成されている。光半導体素子１０１は、ダイ付け材１１９を介してダイパッド１０５上に搭載される。ダイパッド１０５は、グランド配線１０６，１０７によりグランド端子１０８，１０９に引き出されている。
光半導体素子１０１は、上面に光を受光する受光部１０４が形成されている。光半導体素子１０１は、受光部１０４に入射した輝度を測定し、その測定結果を出力する。この光半導体素子１０１は、基板１０２とワイヤ接続された構成とされている。具体的には、光半導体素子１０１と基板１０２は、ワイヤ１１６〜１１８により接続されている。
ワイヤ１１６は、光半導体素子１０１と信号配線１１１の一端部とを接続している。この信号配線１１１の他端部には、信号端子１１３が形成されている。また、ワイヤ１１７は、光半導体素子１０１と電源配線１１２の一端部とを接続している。この電源配線１１２の他端部には、電源端子１１４が形成されている。更に、ワイヤ１１８は光半導体素子１０１とボンディングパッド部１１０とを接続している。このボンディングパッド部１１０は、前記したダイパッド１０５に一体的に形成されている。
封止樹脂１０３は、透明樹脂（例えば、エポキシ樹脂）により形成されている。この封止樹脂１０３は、少なくとも光半導体素子１０１及びワイヤ１１６〜１１８を封止するよう基板１０２上に形成される。これにより、光半導体素子１０１及びワイヤ１１６〜１１８は封止樹脂１０３により保護される。また、封止樹脂１０３が透明樹脂で形成されることにより、輝度測定を行なう光は封止樹脂１０３を介して受光部１０４に入射する。これより、光半導体素子１０１は受光部１０４に入射した光の強さに対応した輝度信号を生成し、生成された輝度信号は信号端子１１４から出力される。
特開平９−１２９７８０号公報
上記した従来の半導体装置１００は、基板１０２上に光半導体素子１０１を搭載すると共にこれを封止樹脂１０３に封止したＢＧＡ(Ball Grid Array)に類似したパッケージ構造であるため、高密度化及び装置の小型化を図ることができる。
しかしながら、上記のように封止樹脂１０３は全て透明樹脂により形成されていたため、図１８及び図１９に矢印Ａで示す正常光（輝度測定を行なう光）以外にも、矢印Ｂ１，Ｂ２で示す外乱光（輝度測定に寄与しない光）が封止樹脂１０３内に侵入してしまう。
図１８に矢印Ｂ１で示すような外乱光が封止樹脂１０３内に入射した場合、この外乱光Ｂ１は基板１０２の上面（図で示す例ではすダイパッド１０５）で反射されて図中斜め上方に反射し、更に封止樹脂１０３の上面１０３Ａで反射されて光半導体素子１０１の受光部１０４に至る。また、図１９に矢印Ｂ２で示すような外乱光が封止樹脂１０３内に入射した場合、この外乱光Ｂ１は封止樹脂１０３の内側面１０３Ｂで反射されて図中斜め左下方に反射して光半導体素子１０１の外周面１０１Ａに至る。
このような正常光Ａと異なる経路で光半導体素子１０１に入射する外乱光Ｂ１は、単数或いは複数回にわたり屈折されているため、この屈折の度に光強度は低下して測定しようとする環境の輝度とは異なった輝度となる。このため、正常光Ａと外乱光Ｂ１，Ｂ２が同時に光半導体素子１０１で測定されると、光半導体素子１０１は実際の測定しようとする環境の輝度と異なった輝度信号（誤輝度信号）を生成してしまう。このため、従来構成の半導体装置１００では、測定精度及び信頼性が低下してしまうという問題点があった。
本発明は上記の点に鑑みてなされたものであり、外乱光による影響を防止することにより、高精度でかつ信頼性の高い半導体装置を提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
光半導体素子（１１）と、
該光半導体素子（１１）を搭載する基板（１２）と、
前記光半導体素子（１１）を封止する封止樹脂（１３）とを有する半導体装置において、
前記封止樹脂（１３）内に侵入した外乱光（Ｂ１）を吸収する光吸収部材（３０，４０）を設けたことを特徴とするものである。
上記発明によれば、封止樹脂内に侵入した外乱光は光吸収部材で吸収されるため、外乱光が光半導体素子に侵入することを防止でき、半導体装置の動作の安定性を高めることができる。
また、請求項２記載の発明は、
請求項１記載の半導体装置において、
前記光吸収部材（３０）を前記基板（１２）に設けたことを特徴とするものである。
上記発明によれば、光吸収部材を基板に設けたことにより、封止樹脂に侵入した外乱光の内、基板に入射したものは光吸収部材により吸収されるため、外乱光が基板で反射して光半導体素子に入射することを防止できる。
また、請求項３記載の発明は、
請求項２記載の半導体装置において、
前記光吸収部材（３０）は、ソルダーレジスト材であることを特徴とするものである。
上記発明によれば、光吸収部材をソルダーレジスト材としたことにより、レジスト材は暗色であり、またプリント基板の絶縁用材料として広く用いられているため、基板に対し光吸収部材を容易かつ安価に設けることができる。
また、請求項４記載の発明は、
請求項１記載の半導体装置において、
前記光吸収部材（４０）を前記封止樹脂（１３）の外周側面（１３Ｃ）に設けたことを特徴とするものである。
上記発明によれば、光吸収部材を封止樹脂の外周側面に設けたことにより、封止樹脂に侵入した外乱光の内、封止樹脂の側面に入射したものは光吸収部材により吸収されるため、外乱光が封止樹脂の側面で反射して光半導体素子に入射することを防止できる。
また、請求項５記載の発明は、
請求項４記載の半導体装置において、
前記光吸収部材（４０）は、染料または塗料であることを特徴とするものである。
上記発明によれば、光吸収部材を染料または塗料としたことにより、塗布により光吸収部材を配設できるため、光吸収部材を容易に封止樹脂の外周側面に配設することができる。
また、請求項６記載の発明は、
光半導体素子（１１）と、
該光半導体素子（１１）を搭載する基板（１２）と、
前記光半導体素子（１１）を封止する封止樹脂（１３）とを有する半導体装置において、
前記封止樹脂（１３）内に侵入した外乱光（Ｂ２）が前記光半導体素子（１１）内に侵入するのを阻止する遮光部材（４５）を設けたことを特徴とするものである。
上記発明によれば、封止樹脂内に侵入した外乱光は遮光部材により光半導体素子内に侵入するのを阻止されるため、光半導体素子が外乱光により誤作動することを防止でき、よって半導体装置の動作の安定性を高めることができる。
また、請求項７記載の発明は、
請求項６記載の半導体装置において、
前記遮光部材（４５）を前記光半導体素子（１１）の外周側面（１１Ａ）に設けたことを特徴とするものである。
上記発明によれば、遮光部材が光半導体素子の外周側面に直接設けられているため、遮光部材により外乱光が光半導体素子に侵入するのを確実に防止することができる。
また、請求項８記載の発明は、
請求項７記載の半導体装置において、
前記遮光部材（４５）は、前記光半導体素子（１１）を前記基板（１２）に接合させるダイ付け材であることを特徴とするものである。
上記発明によれば、ダイ付け材は光半導体素子を基板に接合するためにもともと使用するものであり、このダイ付け材を遮光部材として用いたことにより、部品点数を増やすことなく、容易かつ確実に外乱光が光半導体素子に侵入するのを防止できる。
また、請求項９記載の発明は、
光半導体素子（１１）と、
該光半導体素子（１１）を搭載する基板（１２）と、
前記光半導体素子（１１）を封止する封止樹脂（１３）とを有する半導体装置において、
前記封止樹脂（１３）に、外乱光（Ｂ１，Ｂ２）が前記封止樹脂（１３）内に侵入するのを阻止する遮光部（５０）を設けたことを特徴とするものである。
上記発明によれば、封止樹脂に遮光部を設けたことにより、外乱光が封止樹脂内に侵入するのを阻止することができ、従って封止樹脂に封止されている光半導体素子に外乱光が入射することを防止することができる。
また、請求項１０記載の発明は、
光半導体素子（１１）と、
該光半導体素子（１１）を搭載する基板（１２）と、
前記光半導体素子（１１）を封止する封止樹脂（１３）とを有する半導体装置において、
前記封止樹脂（１３）を、正常光Ａを前記光半導体素子（１１）に導く第１の樹脂部（５５）と、該第１の樹脂部（５５）に外乱光（Ｂ１，Ｂ２）が侵入を阻止する第２の樹脂部（５６）とにより構成したことを特徴とするものである。
上記発明によれば、正常光は第１の樹脂部により光半導体素子に導かれる。また、外乱光は第２の樹脂部により第１の樹脂部に侵入するのを阻止される。よって、正常光のみが光半導体素子に導かれるため、光半導体素子の感度を安定化することができる。
本発明によれば、外乱光が光半導体素子に侵入することを阻止できるため、光半導体素子の感度を安定化することができ、よって半導体装置の信頼性を高めることができる。
次に、本発明を実施するための最良の形態について、図面を参照しつつ以下説明する。
図１乃至図３は本発明の第１実施例である半導体装置１０Ａを説明するための図であり、図４は半導体装置１０Ａの製造方法を説明するための図である。この半導体装置１０Ａは、例えば携帯電話に代表される携帯端末装置等に搭載され、この携帯端末装置が使用される使用環境の明るさを測定する機能を奏するものである。
まず、図１乃至図３を参照して半導体装置１０Ａの構成について説明する。半導体装置１０Ａは、半導体装置１０Ａは大略すると光半導体素子１１、基板１２、及び封止樹脂１３等により構成されている。
基板１２はプリント配線基板であり、ガラス−エポキシ製の基板本体２５の上面には、銅よりなるダイパッド１５、ボンディングパッド部２０、グランド配線１６，１７、信号配線２１，電源配線２２、信号端子２３、電源端子２４等が形成されている。ダイパッド１５は、後述するように光半導体素子１１が搭載される。このダイパッド１５は、グランド配線１６，１７を介してグランド端子１８，１９に引き出されている。
更に、基板本体２５の上面には、ソルダーレジスト材３０（梨地で示す）が形成されている。このソルダーレジスト材３０は、封止樹脂１３内に侵入した外乱光を吸収する光吸収部材として機能するものであるが、説明の便宜上、ソルダーレジスト材３０の詳細については後述するものとする。
尚、本実施例では、基板本体２５としてガラス−エポキシ材を用いているが、ＢＴ樹脂等の他の樹脂基板やセラミック基板等を用いることも可能である。また本実施例では、基板本体２５の上面に銅によりダイパッド１５等を形成したが、他の導電性金属を用いることも可能である。この際、いずれの導電性金属もその表面には金属光沢を有しているため、外乱光が封止樹脂１３を介して導電性金属に入射した場合、外乱光は高い反射率で反射してしまう。
光半導体素子１１は、上面に光を受光する受光部１４が形成されると共に、この受光部１４に入射した光を光電変換するための各種回路が形成されている。この光半導体素子１１は、受光部１４に入射した輝度を測定してその測定結果を出力する光センサーとして機能する。また、光半導体素子１１は、シリコン基板（ウェハ）上に受光部１４及び光電変換回路を微細形成したものである。尚、外乱光は光半導体素子１１の外周面１１Ａから光半導体素子１１内に侵入するおそれがある。
上記の光半導体素子１１は、ダイ付け材２９を介してダイパッド１５上にフェイスアップで接合されることにより基板１２に搭載される。また、光半導体素子１１は、ワイヤ２６〜２８により基板１２に電気的に接続される。
ワイヤ２６は、光半導体素子１１と信号配線２１の一端部とを接続している。この信号配線２１の他端部には、信号端子２３が形成されている。また、ワイヤ２７は、光半導体素子１１と電源配線２２の一端部とを接続している。この電源配線２２の他端部には、電源端子２４が形成されている。更に、ワイヤ２８は光半導体素子１１とボンディングパッド部２０とを接続している。このボンディングパッド部２０は、前記したダイパッド１５に一体的に形成されている。また、上記の各端子１８，１９，２３，２４は、スルーホール電極として形成されたものである。
封止樹脂１３は、本実施例ではその全体が透明樹脂（例えば、エポキシ樹脂）により形成されている。この封止樹脂１３は、少なくとも光半導体素子１１及びワイヤ２６〜２８を封止するよう基板１２上に形成される。これにより、光半導体素子１１及びワイヤ２６〜２８は封止樹脂１３により保護される。また、封止樹脂１３が透明樹脂で形成されることにより、輝度測定を行なう光は封止樹脂１３を介して受光部１４に入射する。しかしながら、封止樹脂１３は全て透明樹脂により形成されているため、正常光（輝度測定を行なう光）以外にも外乱光（輝度測定に寄与しない光）が封止樹脂１３内に侵入するおそれがあることは前述した通りである。
ここで、基板１２の上面に注目する。前記のように、基板１２を構成する基板本体２５の上面には、ダイパッド１５及び各種配線１６，１７，２１，２２等が配設されるが、本実施例ではこれらダイパッド１５及び各種配線１６，１７，２１，２２等の上部にソルダーレジスト材３０を形成したことを特徴としている。
このソルダーレジスト材３０は、一般にプリント配線基板のはんだ不要位置にはんだが付着しないように設けられるものである。また、ソルダーレジスト材３０は、通常暗色（緑黒色が多い）であり、光を吸収する機能を有している。即ち、ソルダーレジスト材３０は、光吸収部材として機能させることができる。
ソルダーレジスト材３０は、基板本体２５上の少なくとも封止樹脂１３の形成範囲を含んだ領域に形成される。従って、封止樹脂１３は、ソルダーレジスト材３０上に形成された構成となる。尚、ソルダーレジスト材３０には開口部３１〜３３および素子用開口３４が形成されている。開口部３１〜３３は、ワイヤ２６〜２８をボンディングパッド部２０及び各配線２１，２２に接合するための開口であり、素子用開口３４は光半導体素子１１をダイパッド１５に接合するための開口である。
上記構成とされた半導体装置１０Ａにおいて、図３に矢印Ｂ１で示すような外乱光が封止樹脂１３内に入射した場合、この外乱光Ｂ１は基板１２の上面に形成されたソルダーレジスト材３０に入射する。前記のように、ソルダーレジスト材３０は光吸収率の高い緑黒色であるため、外乱光Ｂ１はソルダーレジスト材３０に吸収され、ソルダーレジスト材３０で反射することを防止できる。よって、外乱光Ｂ１が光半導体素子１１に侵入することを防止でき、光半導体素子１１に照射されるのは正常光Ａのみとなる。これにより、光半導体素子１１は正常光Ａのみによる信号を生成し出力するため、半導体装置１０Ａの動作の安定性を高めることができる。
また上記のように本実施例では、光吸収部材としてプリント基板の絶縁用材料として広く用いられているソルダーレジスト材３０を用いているため、基板１２に対しソルダーレジスト材３０（光吸収部材）を容易かつ安価に設けることができる。
続いて、図４を参照して半導体装置１０Ａの製造方法について説明する。半導体装置１０Ａを製造するには、まず図４（Ａ）に示す基板１２を用意する。この基板１２には、予め周知のメッキ法，エッチング法を用いてダイパッド１５、各配線１６，１７，２１，２２、各端子１８，１９，２３，２４、及びボンディングパッド部２０が形成されている。
続いて、図４（Ｂ）に示すように、この基板１２の上面にソルダーレジスト材３０を形成する。このソルダーレジスト材３０の形成方法としては、例えばスクリーン印刷を用いることができる。この際、前記した開口部３１及び素子用開口３４も同時形成される。
次に、図４（Ｃ）に示すように、光半導体素子１１を基板１２に搭載する処理が行なわれる。具体的には、光半導体素子１１の下面にダイ付け材２９を配設した後、素子用開口３４を介して光半導体素子１１を基板１２に形成されたダイパッド１５に固定する。光半導体素子１１が基板１２に固定されると、光半導体素子１１と基板１２との間にワイヤ２６〜２８がボンディングされる。この際、ソルダーレジスト材３０には開口部３１〜３３が形成されているため、ソルダーレジスト材３０がワイヤ２６〜２８のボンディング処理の邪魔になるようなことはない。
上記のように基板１２上に光半導体素子１１が搭載されると、基板１２は図４（Ｄ）に示すように、金型３５に装着される。金型３５は上金型３６と下金型３７とにより構成されている。基板１２は、下金型３７に形成されたキャビティ３９に装着される。また、上金型３６にはキャビティ３８が形成されており、封止樹脂１３となる樹脂はこのキャビティ３８に導入される。この際、封止樹脂１３はソルダーレジスト材３０の上部に形成され、またソルダーレジスト材３０も樹脂であるため、封止樹脂１３とソルダーレジスト材３０との接合性は良好である。
このように封止樹脂１３が形成されると、金型３５から離型処理が行われ、図４（Ｅ）に示す半導体装置１０Ａが形成される。上記のように、外乱光Ｂ１の光半導体素子１１への侵入を防止するためのソルダーレジスト材３０は、スクリーン印刷法を用いて容易に形成することができる。よって、動作安定性の高い半導体装置１０Ａを容易かつ安価に製造することができる。
尚、上記した実施例では、基板１２を予め１個の半導体装置１０Ａ大きさに個片化した構成としたが、いわゆる多数個取りを行なうため、一枚の基礎基板に複数の半導体装置１０Ａを形成し、その後に個々の半導体装置１０Ａに個片化する方法を用いてもよい。また、上記した実施例では、基板１２にダイパッド１５を形成して素子用開口３４を設けているが、素子用開口３４を設けずに構成してもよいし、ダイパッド１５を形成せずに、素子用開口３４を設けずに構成し、光半導体素子１１の裏面からの外乱光を防止する方法を用いてもよい。
続いて、本発明の第２実施例について説明する。
図５及び図６は本発明の第２実施例である半導体装置１０Ｂを説明するための図であり、図７は半導体装置１０Ｂの製造方法を説明するための図である。尚、図５乃至図７において、図１乃至図４に示した構成と同一構成については同一符号を付して、その説明を省略する。また、第２実施例の説明以降に説明する各実施例についても同様とする。
前記した第１実施例では、光吸収部材をソルダーレジスト材３０により構成し、基板１２の上面に形成する構成とした。これに対して本実施例に係る半導体装置１０Ｂは、光吸収部材を光吸収塗料４０により構成すると共に、この光吸収塗料４０を封止樹脂１３の外周面１３Ｃに設けたことを特徴とするものである。
光吸収塗料４０は、暗色の光吸収率の高いものが選定されている。また、光吸収塗料４０の材質は、封止樹脂１３との付着性（接合性）が良好なものであれば、有機材料或いは無機材料に限定されるものではなく、授受の塗料或いは染料から広く選定することが可能である。また、本実施例においては、光吸収塗料４０は基板１２を構成する基板本体２５の外周面にも形成されているが、必ずしも基板本体２５の外周面は設ける必要はなく、封止樹脂１３の外周面１３Ｃのみ設けられていれば後述する本実施例の効果を実現できる。
尚、第１実施例に係る半導体装置１０Ａでは、基板１２の側面に各端子１８，１９，２３，２４を形成したが、上記のように本実施例では基板本体２５の外周面に光吸収塗料４０が形成されている。このため、本実施例では基板１２（基板本体２５）の背面に背面端子４１，４２を形成した構成としている。この背面端子４１，４２と各配線１６，１７，２１，２２は、基板本体２５を貫通して形成されたビア４３により電気的に接続されている。
上記構成とされた半導体装置１０Ｂにおいて、図６に矢印Ｂ２で示すような外乱光が封止樹脂１３内に入射した場合、この外乱光Ｂ２は封止樹脂１３の外周面１３Ｃに形成された光吸収塗料４０に入射する。前記のように、光吸収塗料４０は光吸収率の高い暗黒色であるため、外乱光Ｂ２は光吸収塗料４０に吸収され、封止樹脂１３の内側面１３Ｂで反射することを防止できる。
よって、外乱光Ｂ２が光半導体素子１１に侵入することを防止でき、光半導体素子１１に照射されるのは正常光Ａのみとなる。これにより、光半導体素子１１は正常光Ａのみによる信号を生成し出力するため、本実施例においても半導体装置１０Ｂの動作の安定性を高めることができる。また本実施例では、上記のように光吸収部材として染料または塗料を用いているため、基板１２に対し光吸収塗料４０（光吸収部材）を容易かつ安価に設けることができる。
続いて、図７を参照して半導体装置１０Ｂの製造方法について説明する。半導体装置１０Ａを製造するには、まず図７（Ａ）に示す基板本体２５を用意する。この基板１２には、予め周知のメッキ法，エッチング法を用いてダイパッド１５、各配線１６，１７，２１，２２、各端子４１，４２、及びボンディングパッド部２０が形成されている。また本実施例では、基板本体２５は個片化（個々の半導体装置１０Ｂ単位の基板１２に個片化）されていないものを用いている。
この基板本体２５に対しては、図７（Ｂ）に示すように光半導体素子１１が搭載され、続いて光半導体素子１１と基板本体２５との間にワイヤ２６〜２８（ワイヤ２８のみ図示する）が配設される。このようにして基板本体２５上に光半導体素子１１が搭載されると、続いて基板本体２５は金型（図示せず）に装着されて封止樹脂１３の形成処理が行なわれる。本実施例では、個片化されていない基板本体２５の上面全面に封止樹脂１３が形成される。図７（Ｃ）は、基板本体２５上に封止樹脂１３が形成された状態を示している。
続いて、封止樹脂１３が形成された基板本体２５の下面には、ダイシングテープ４４が配設される。そして、ダイシングソーを用いて図中ＤＬで示すダイシングラインで封止樹脂１３及び基板本体２５をダイシング（１回目のダイシング）し、基板本体２５及び封止樹脂１３を個々の半導体装置単位に個片化する。この１回目のダイシングで用いるダイシングソーは、後述する２回目のダイシングで用いるダイシングソーに比べ、刃幅が広いものが選定されている。
図７（Ｄ）は、このダイシング処理が終了した状態を示している。同図に示すように、基板本体２５及び封止樹脂１３を個々の半導体装置単位に個片化しても、各個片化された基板１２はダイシングテープ４４に接着されているため、ダイシング前の位置を維持している。また、個片化された隣接する基板本体２５及び封止樹脂１３の間には、ダイシングソーの刃幅に応じた間隙５３が形成されている。
続いて、この間隙５３に光吸収塗料４０を充填する処理を行なう。図７（Ｅ）は、間隙５３に光吸収塗料４０が充填された状態を示している。この光吸収塗料４０の充填処理は、例えばディスペンサーを用いることにより容易に行なうことができる。また、紫外線硬化樹脂に塗料を混入した光吸収塗料４０を用い、スピナーで間隙５３内に光吸収塗料４０を充填した後、紫外線照射することにより硬化させる方法を用いてもよい。
上記のようにして間隙５３内に光吸収塗料４０が充填されると、再びダイシングソーを用いて図中ＤＬで示すダイシングラインで光吸収塗料４０をダイシング（２回目のダイシング）する。この２回目のダイシングで用いるダイシングソーは、前記のように１回目のダイシングで用いたダイシングソーに比べて刃幅が狭いため、光吸収塗料４０は封止樹脂１３の外周面及び基板１２の外周面に残った状態となり、これにより半導体装置１０Ｂは完成する。図７（Ｆ）は、ダイシングテープ４４から剥離した状態の半導体装置１０Ｂを示している。
上記のように、本実施例では光吸収塗料４０を封止樹脂１３の外周面に形成するのに、ダイシング処理を利用している。このため、半導体装置１０Ｂの製造工程を大きく増やすことなく、容易に封止樹脂１３の外周面に光吸収塗料４０を形成することができる。よって、動作安定性の高い半導体装置１０Ｂを容易かつ安価に製造することができる。
続いて、本発明の第３実施例について説明する。
図８及び図９は本発明の第３実施例である半導体装置１０Ｃを説明するための図であり、図１０は半導体装置１０Ｃの製造方法を説明するための図である。前記した第１及び第２実施例では、光吸収部材により外乱光Ｂ１，Ｂ２を吸収し、これにより光半導体素子１１内に外乱光Ｂ１，Ｂ２が侵入するのを防止する構成とした。
これに対して本実施例に係る半導体装置１０Ｃは、外乱光Ｂ１，Ｂ２が光半導体素子１１に侵入するのを直接阻止（遮光）する遮光部材４５を設けたことを特徴とするものである。
本実施例では、遮光部材４５として光半導体素子１１を基板１２に接合させるダイ付け材２９を用いている。具体的には、通常は光半導体素子１１の下面（ダイパッド１５と接合される面）のみに配設されているダイ付け材２９を、光半導体素子１１の外周面１１Ａにも配設し、これを遮光部材４５とした構成としている。
ダイ付け材２９は、ロウ材或いは接着剤が一般に用いられている。ロウ材は金属であるため、光を遮光する特性を有している。また、接着剤としては、透明なものも用いられるが、この場合には遮光材を混入して光を遮光する特性を持たせる。即ち、本実施例で用いるダイ付け材２９（遮光部材４５）は、光を透過させない遮光特性を有するものが選定されている。
本実施例では、遮光部材４５を光半導体素子１１の外周面１１Ａにのみ形成した構成としている。しかしながら、正常光Ａが入射される受光部１４を除き、他の部分全体に遮光部材４５を形成する構成としてもよい。
上記構成とされた半導体装置１０Ｃにおいて、図９に矢印Ｂ２で示すような外乱光が封止樹脂１３内に入射した場合、この外乱光Ｂ２は封止樹脂１３の内側面１３Ｂにおいて反射することにより光半導体素子１１の外周面１１Ａに至る。しかしながら、本実施例に係る半導体装置１０Ｃは、光半導体素子１１の外周面１１Ａに光の透過を阻止する遮光部材４５が形成されている。
このため、封止樹脂１３内に侵入した外乱光Ｂ２は、遮光部材４５により光半導体素子１１内に侵入するのを直接阻止される。よって、光半導体素子１１が外乱光Ｂ２により誤作動することを確実に防止でき、半導体装置１０Ｃの動作の安定性を高めることができる。
続いて、図１０を参照して半導体装置１０Ｃの製造方法について説明する。半導体装置１０Ｃを製造するには、まず光半導体素子１１にダイ付け材２９（遮光部材４５）を配設する処理を行なう。具体的には、図１０（Ａ）に示すように、ダイ付け材２９が充填された容器４６を用意し、容器４６に充填・加熱されたダイ付け材２９内に光半導体素子１１を浸漬させる。この際、光半導体素子１１の回路形成面（上面）にダイ付け材２９が付着しないよう、ダイ付け材２９内への光半導体素子１１の沈め量を調整する。
光半導体素子１１をダイ付け材２９に浸漬した後引き上げると、図１０（Ｂ）に示すように、光半導体素子１１にはダイ付け材２９が付着する。本実施例では、光半導体素子１１をダイ付け材２９に浸漬させるため、図示されるように、ダイ付け材２９は光半導体素子１１の外周面１１Ａにも付着した状態となっている。またダイ付け材２９の付着量も、ダイ付けのみを行なう場合の付着量に比べて多くなっている。
ダイ付け材２９が下面及び外周面１１Ａに付着した光半導体素子１１を基板１２に搭載すると、光半導体素子１１の下面のダイ付け材２９は外周に押し出され、表面張力により光半導体素子１１の外周面１１Ａに移動する。よって、図１０（Ｃ）に示すように、遮光部材４５が光半導体素子１１の外周面１１Ａを覆った状態となる。
その後、遮光部材４５を所定の温度まで冷却した後、図１０（Ｄ）に示すように、基板１２を金型３５に装着して封止樹脂１３の形成処理を行なう。そして、封止樹脂１３の形成後、離型を行なうことにより図１０（Ｅ）に示す半導体装置１０Ｃが完成する。
上記のように、本実施例では遮光部材４５を光半導体素子１１の外周面１１Ａに形成するのに、光半導体素子１１をダイ付け材２９が充填された容器４６に浸漬させる方法を用いている。このため、半導体装置１０Ｃの製造工程を大きく増やすことなく、容易かつ確実に光半導体素子１１の外周面１１Ａに遮光部材４５を形成することができる。よって、動作安定性の高い半導体装置１０Ｃを容易かつ安価に製造することができる。
続いて、本発明の第４実施例について説明する。
図１１及び図１２は本発明の第４実施例である半導体装置１０Ｄを説明するための図であり、図１３は半導体装置１０Ｄの製造方法を説明するための図である。前記した第３実施例では、遮光部材４５を光半導体素子１１の外周面１１Ａに設け、光半導体素子１１に侵入しようとする外乱光Ｂ２を光半導体素子１１の外周面１１Ａにおいて遮光（阻止）する構成とした。
これに対して本実施例に係る半導体装置１０Ｄは、封止樹脂１３に遮光部５０を形成することにより、外乱光が封止樹脂１３内に侵入するのを阻止する構成としたことを特徴とするものである。
遮光部５０は、封止樹脂１３の正常光Ａが光半導体素子１１に入射する位置（光入射口５１という）を除き、封止樹脂１３の表面全面（上面１３Ａ及び外周面１３）に形成されている。この遮光部５０は、微細な凹凸が形成された擦りガラス状の構成とされている。このため、図１２に示すように、外乱光Ｂ１，Ｂ２が封止樹脂１３に向け侵入しても、この外乱光Ｂ１，Ｂ２は遮光部５０で拡散されてしまい、封止樹脂１３内に侵入することはない。即ち、外乱光Ｂ１，Ｂ２は、遮光部５０により遮光される。
上記構成とされた半導体装置１０Ｄにおいて、図１２に矢印Ｂ１，Ｂ２で示すような外乱光が封止樹脂１３内に入射しようとしも、この外乱光Ｂ１，Ｂ２は封止樹脂１３の表面に形成された遮光部５０において拡散されて封止樹脂１３内に侵入するのを阻止される。このため、光半導体素子１１が外乱光Ｂ１，Ｂ２により誤作動することを確実に防止でき、半導体装置１０Ｄの動作の安定性を高めることができる。尚、遮光部５０は外乱光Ｂ１，Ｂ２が封止樹脂１３内に侵入しない拡散効果を実現できる構成であれば、その構成（表面形状等）は特に限定されるものではない。
続いて、図１３を参照して半導体装置１０Ｄの製造方法について説明する。尚、本実施例では封止樹脂１３の形成工程に特徴があり、他の製造工程は先に説明した実施例と変わるところがないため、封止樹脂１３の形成工程についてのみ説明するものとする。
本実施例では、封止樹脂１３を形成する金型３５に粗面部５２を形成した構成としている。具体的には、上金型３６に形成されたキャビティ３８の内面で、少なくとも受光部１４と対向する位置を除き、粗面部５２が形成された構成とされている。
従って、封止樹脂１３となる樹脂がキャビティ３８内に導入されると、粗面部５２は封止樹脂１３の表面に転写される。これにより、封止樹脂１３の上面１３Ａ及び外周面１３Ｃに遮光部５０を形成することができる。従って、新たに遮光部５０の形成工程を設ける必要はなく、封止樹脂１３に遮光部５０を形成する処理を容易に行なうことができる。
続いて、本発明の第５実施例について説明する。
図１４及び図１５は本発明の第５実施例である半導体装置１０Ｅを説明するための図であり、図１６は半導体装置１０Ｅの製造方法を説明するための図である。本実施例に係る半導体装置１０Ｅは、封止樹脂１３を、正常光Ａを光半導体素子１１に導く透明樹脂部５５（第１の樹脂部）と、透明樹脂部５５の外周に配設されて透明樹脂部５５に外乱光Ｂ１，Ｂ２が侵入を阻止する遮光樹脂部５６（第２の樹脂部）とにより構成したことを特徴とするものである。
具体的には、本実施例では透明樹脂部５５の屈折率と遮光樹脂部５６の屈折率とを異ならせた構成としている。また、透明樹脂部５５は、少なくとも受光部１４の形成位置を含むよう形成されている。更に、遮光樹脂部５６は、内部において外乱光Ｂ１，Ｂ２を吸収するため、光吸収率の高い特性を有するよう構成してもよい（具体的には、暗色に着色する等）。
上記構成とされた半導体装置１０Ｅにおいて、図１５に遮光樹脂部５６に矢印Ｂ１，Ｂ２で示すような外乱光が侵入しても、この外乱光Ｂ１，Ｂ２は遮光樹脂部５６と屈折率の異なる透明樹脂部５５との界面において反射され、外乱光Ｂ１，Ｂ２が透明樹脂部５５に侵入することを防止することができる。更に、上記のように遮光樹脂部５６を光吸収率の高い特性を有するよう構成することにより、外乱光Ｂ１，Ｂ２は遮光樹脂部５６に吸収されてより確実に外乱光Ｂ１，Ｂ２が透明樹脂部５５に侵入することを防止することができる。このため、光半導体素子１１が外乱光Ｂ１，Ｂ２により誤作動することを確実に防止でき、光半導体素子１１は正常光Ａのみを検出するため、半導体装置１０Ｅの動作の安定性を高めることができる。
続いて、図１６を参照して半導体装置１０Ｅの製造方法について説明する。尚、本実施例においても封止樹脂１３の形成工程に特徴があり、他の製造工程は先に説明した実施例と変わるところがないため、封止樹脂１３の形成工程についてのみ説明するものとする。
図１６（Ａ）は、封止樹脂１３が形成される前の基板１２を示している。この基板１２に対し、まず透明樹脂部５５を形成する処理を行なう。具体的には、透明樹脂部５５の形状に対応した金型（図示せず）を用い、この金型に基板１２を装着して透明樹脂部５５の形成処理を行なう。
図１６（Ｂ）は、透明樹脂部５５が形成された基板１２を示している。本実施例では、この透明樹脂部５５により光半導体素子１１及びワイヤ２８を封止する構成としている。しかしながら、透明樹脂部５５を受光部１４の形成位置にのみ形成する構成としてもよい。
更に、本実施例では金型を用いて透明樹脂部５５を形成（樹脂モールド成型）する構成としているが、予め透明樹脂或いはガラス等よりなるブロック体を用意し、光半導体素子１１の上部に配設することとしてもよい。
上記のように基板１２上に透明樹脂部５５が形成されると、続いて遮光樹脂部５６の形状に対応した金型（図示せず）を用い、この金型に透明樹脂部５５が形成された基板１２を装着して遮光樹脂部５６の形成処理を行なう。これにより、図１６（Ｃ）に示されるように、透明樹脂部５５及び遮光樹脂部５６よりなる封止樹脂１３を有した半導体装置１０Ｅが形成される。
尚、上記した第１乃至第４実施例は、必ずしも独立して実施しなければならないものではなく、複数の実施例を組み合わせてもよいものである。これにより、外乱光Ｂ１，Ｂ２の光半導体素子１１に対する影響を更に効果的に低減することができる。
本発明の第１実施例である半導体装置を説明するための斜視図である。 本発明の第１実施例である半導体装置を構成する基板を拡大して示す斜視図である。 本発明の第１実施例である半導体装置を説明するための断面図である。 本発明の第１実施例である半導体装置の製造方法を説明するための図である。 本発明の第２実施例である半導体装置を説明するための斜視図である。 本発明の第２実施例である半導体装置を説明するための断面図である。 本発明の第２実施例である半導体装置の製造方法を説明するための図である。 本発明の第３実施例である半導体装置を説明するための斜視図である。 本発明の第３実施例である半導体装置を説明するための断面図である。 本発明の第３実施例である半導体装置の製造方法を説明するための図である。 本発明の第４実施例である半導体装置を説明するための斜視図である。 本発明の第４実施例である半導体装置を説明するための断面図である。 本発明の第４実施例である半導体装置の製造方法を説明するための図である。 本発明の第５実施例である半導体装置を説明するための斜視図である。 本発明の第５実施例である半導体装置を説明するための断面図である。 本発明の第５実施例である半導体装置の製造方法を説明するための図である。 従来の一例である半導体装置を説明するための斜視図である。 従来の半導体装置で発生していた問題点を説明するための図である。 従来の半導体装置で発生していた問題点を説明するための図である。
符号の説明
１０Ａ〜１０Ｅ 半導体装置
１２ 基板
１３ 封止樹脂
１３Ａ 上面
１３Ｂ 内側面
１３Ｃ 外周面
１４ 受光部
１５ ダイパッド
２０ ボンディングパッド部
２５ 基板本体
２９ ダイ付け材
３０ ソルダーレジスト材
３５ 金型
３６ 上金型
３７ 下金型
３８，３９ キャビティ
４０ 光吸収塗料
４５ 遮光部材
５０ 遮光部
５１ 光入射口
５２ 粗面部
５５ 透明樹脂部
５６ 遮光樹脂部
５７ 界面

Claims (10)

  1. 光半導体素子と、
    該光半導体素子を搭載する基板と、
    前記光半導体素子を封止する封止樹脂とを有する半導体装置において、
    前記封止樹脂内に侵入した外乱光を吸収する光吸収部材を設けたことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記光吸収部材を前記基板に設けたことを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記光吸収部材は、ソルダーレジスト材であることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記光吸収部材を前記封止樹脂の外周側面に設けたことを特徴とする半導体装置。
  5. 請求項４記載の半導体装置において、
    前記光吸収部材は、染料または塗料であることを特徴とする半導体装置。
  6. 光半導体素子と、
    該光半導体素子を搭載する基板と、
    前記光半導体素子を封止する封止樹脂とを有する半導体装置において、
    前記封止樹脂内に侵入した外乱光が前記光半導体素子内に侵入するのを阻止する遮光部材を設けたことを特徴とする半導体装置。
  7. 請求項６記載の半導体装置において、
    前記遮光部材を前記光半導体素子の外周側面に設けたことを特徴とする半導体装置。
  8. 請求項７記載の半導体装置において、
    前記遮光部材は、前記光半導体素子を前記基板に接合させるダイ付け材であることを特徴とする半導体装置。
  9. 光半導体素子と、
    該光半導体素子を搭載する基板と、
    前記光半導体素子を封止する封止樹脂とを有する半導体装置において、
    前記封止樹脂に、外乱光が前記封止樹脂内に侵入するのを阻止する遮光部を設けたことを特徴とする半導体装置。
  10. 光半導体素子と、
    該光半導体素子を搭載する基板と、
    前記光半導体素子を封止する封止樹脂とを有する半導体装置において、
    前記封止樹脂を、正常光を前記光半導体素子に導く第１の樹脂部と、該第１の樹脂部に外乱光が侵入を阻止する第２の樹脂部とにより構成したことを特徴とする半導体装置。
JP2003302969A 2003-08-27 2003-08-27 半導体装置 Pending JP2005072463A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003302969A JP2005072463A (ja) 2003-08-27 2003-08-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003302969A JP2005072463A (ja) 2003-08-27 2003-08-27 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008169626A Division JP2008235939A (ja) 2008-06-27 2008-06-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2005072463A true JP2005072463A (ja) 2005-03-17

Family

ID=34407097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003302969A Pending JP2005072463A (ja) 2003-08-27 2003-08-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2005072463A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005687A (ja) * 2005-06-27 2007-01-11 New Japan Radio Co Ltd 光半導体装置およびその製造方法
WO2012098595A1 (ja) * 2011-01-19 2012-07-26 パナソニック株式会社 配線基板およびそれを用いた半導体装置
JP2017228729A (ja) * 2016-06-24 2017-12-28 京セラ株式会社 蓋体、撮像素子収納用パッケージおよび撮像装置ならびに蓋体の製造方法
JP2018014462A (ja) * 2016-07-22 2018-01-25 キヤノン株式会社 光学センサー及びスキャナユニット、画像形成装置
JP2020167422A (ja) * 2020-06-03 2020-10-08 キヤノン株式会社 光学センサー及びスキャナユニット、画像形成装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005687A (ja) * 2005-06-27 2007-01-11 New Japan Radio Co Ltd 光半導体装置およびその製造方法
WO2012098595A1 (ja) * 2011-01-19 2012-07-26 パナソニック株式会社 配線基板およびそれを用いた半導体装置
JP2017228729A (ja) * 2016-06-24 2017-12-28 京セラ株式会社 蓋体、撮像素子収納用パッケージおよび撮像装置ならびに蓋体の製造方法
JP2018014462A (ja) * 2016-07-22 2018-01-25 キヤノン株式会社 光学センサー及びスキャナユニット、画像形成装置
US11269177B2 (en) 2016-07-22 2022-03-08 Canon Kabushiki Kaisha Optical sensor, scanner unit, and image forming apparatus
JP2020167422A (ja) * 2020-06-03 2020-10-08 キヤノン株式会社 光学センサー及びスキャナユニット、画像形成装置
JP2022087112A (ja) * 2020-06-03 2022-06-09 キヤノン株式会社 光学センサー及びスキャナユニット、画像形成装置

Similar Documents

Publication Publication Date Title
JP7339164B2 (ja) Ｌｅｄデバイス、及び該ｌｅｄデバイスを含む発光装置
JP3507251B2 (ja) 光センサｉｃパッケージおよびその組立方法
CN100452450C (zh) 光学表面安装技术封装件
US7939901B2 (en) Optical device for reducing disturbance light and manufacturing method thereof
CN113167863B (zh) 光学传感器装置、设备和光学传感器装置的制造方法
US6342406B1 (en) Flip chip on glass image sensor package fabrication method
US8097895B2 (en) Electronic device package with an optical device
US6849916B1 (en) Flip chip on glass sensor package
US20090152665A1 (en) Fabricating methods of photoelectric devices and package structures thereof
KR20190053926A (ko) Cob 디스플레이 모듈 및 그 제조방법, led 디바이스 및 그 제조방법
KR20070064273A (ko) 반도체 장치
KR20120101374A (ko) 적층 리드리스 캐리어 패키지 및 그 제조방법
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
US6765801B1 (en) Optical track drain package
US20020053742A1 (en) IC package and its assembly method
JP2007165696A (ja) 半導体装置及びその製造方法
US20080231693A1 (en) Optical device, camera module, mobile phone, digital still camera, and medical endoscope
JPH1012915A (ja) 光学式パターン読取りセンサ
TWI521671B (zh) The package structure of the optical module
JP2008235939A (ja) 半導体装置
JP2008186875A (ja) 光学デバイス
JP2005072463A (ja) 半導体装置
JP7448344B2 (ja) ガスセンサ
JP2002198572A (ja) 赤外線データ通信モジュール、およびその製造方法
US20120007148A1 (en) Solid-state image pickup device and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020