JP2005071370A - 回路設計のアクティビティファクタを決定するためのシステムおよび方法 - Google Patents
回路設計のアクティビティファクタを決定するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2005071370A JP2005071370A JP2004241980A JP2004241980A JP2005071370A JP 2005071370 A JP2005071370 A JP 2005071370A JP 2004241980 A JP2004241980 A JP 2004241980A JP 2004241980 A JP2004241980 A JP 2004241980A JP 2005071370 A JP2005071370 A JP 2005071370A
- Authority
- JP
- Japan
- Prior art keywords
- activity factor
- network
- signal
- circuit design
- node type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】VLSI回路設計の信号に関連したスイッチング電力必要量を決定するに当たり、多くの場合、平均アクティビティファクタが推定され、全信号に適用されいる。この結果スイッチング電力必要量の精度が低下していた。精度の良いアクティビティファクタ決定方法の提供。
【解決手段】アクティビティファクタは、1つまたは複数のノードタイプに割り当てられる。1つまたは複数の信号網が、回路設計116の網リスト118から読み出され、信号網のそれぞれにノードタイプの1つが関連付けられる。ノードタイプに基づいて、信号網(A-F)のそれぞれのアクティビティファクタが決定される。
【選択図】図1
【解決手段】アクティビティファクタは、1つまたは複数のノードタイプに割り当てられる。1つまたは複数の信号網が、回路設計116の網リスト118から読み出され、信号網のそれぞれにノードタイプの1つが関連付けられる。ノードタイプに基づいて、信号網(A-F)のそれぞれのアクティビティファクタが決定される。
【選択図】図1
Description
本発明は、回路設計のアクティビティファクタを決定することに関する。
関連出願
本発明は、同日付けで出願され同時係属中の以下の米国特許出願の題材に関係した要素を含む。すなわち、係る米国特許出願は、System And Method For Determining Wire Capacitance For A VLSI Circuitと題する米国特許出願第10/647,597号、System And Method For Determining Applicable Configuration Information For Use In Analysis Of A Computer Aided Designと題する米国特許出願第10/647,595号、Systems And Methods Utilizing Fast Analysis Information During Detailed Analysis Of A Circuit Designと題する米国特許出願第10/647,687号、System And Method For Determining A Highest Level Signal Name In A Hierarchical VLSI Designと題する米国特許出願第10/647,768号、System And Method For Determining Connectivity Of Nets In A Hierarchical Circuit Designと題する米国特許出願第10/647,606号、System And Method Analyzing Design Elements In Computer Aided Design Toolsと題する米国特許出願第10/647,596号、System And Method For Determining Unmatched Design Elements In A Computer-Automated Designと題する米国特許出願第10/647,608号、Computer Aided Design Systems And Methods With Reduced Memory Utilizationと題する米国特許出願第10/647,598号、System And Method For Iteratively Traversing A Hierarchical Circuit Designと題する米国特許出願第10/647,688号、Systems And Methods For Establishing Data Model Consistency Of Computer Aided Design Toolsと題する米国特許出願第10/647,769号、Systems And Methods For Identifying Data Sources Associated With A Circuit Designと題する米国特許出願第10/647,607号、Systems And Methods For Performing Circuit Analysis On A Circuit Designと題する米国特許出願第10/647,605号である。これらの米国特許出願のすべては、2003年8月25日に出願されている。
本発明は、同日付けで出願され同時係属中の以下の米国特許出願の題材に関係した要素を含む。すなわち、係る米国特許出願は、System And Method For Determining Wire Capacitance For A VLSI Circuitと題する米国特許出願第10/647,597号、System And Method For Determining Applicable Configuration Information For Use In Analysis Of A Computer Aided Designと題する米国特許出願第10/647,595号、Systems And Methods Utilizing Fast Analysis Information During Detailed Analysis Of A Circuit Designと題する米国特許出願第10/647,687号、System And Method For Determining A Highest Level Signal Name In A Hierarchical VLSI Designと題する米国特許出願第10/647,768号、System And Method For Determining Connectivity Of Nets In A Hierarchical Circuit Designと題する米国特許出願第10/647,606号、System And Method Analyzing Design Elements In Computer Aided Design Toolsと題する米国特許出願第10/647,596号、System And Method For Determining Unmatched Design Elements In A Computer-Automated Designと題する米国特許出願第10/647,608号、Computer Aided Design Systems And Methods With Reduced Memory Utilizationと題する米国特許出願第10/647,598号、System And Method For Iteratively Traversing A Hierarchical Circuit Designと題する米国特許出願第10/647,688号、Systems And Methods For Establishing Data Model Consistency Of Computer Aided Design Toolsと題する米国特許出願第10/647,769号、Systems And Methods For Identifying Data Sources Associated With A Circuit Designと題する米国特許出願第10/647,607号、Systems And Methods For Performing Circuit Analysis On A Circuit Designと題する米国特許出願第10/647,605号である。これらの米国特許出願のすべては、2003年8月25日に出願されている。
電子コンピュータ支援設計(「E−CAD」)パッケージは、電力解析ツール内のアクティビティファクタ(activity factor)を使用して、超大規模集積(「VLSI」)回路設計の信号に関連したスイッチング電力必要量を決定する。アクティビティファクタは、信号がクロックサイクルの半分のサイクルの間に行う遷移の数を規定する。したがって、クロック基準信号は、1のアクティビティファクタを有する。VLSI回路設計において全信号のアクティビティファクタを決定することによって、電力解析ツールは、VLSI回路設計全体のスイッチング電力必要量を計算することができる。特定の信号によって消費されるスイッチング電力は、その信号によって行われる遷移の周波数と、その信号を伝送する信号網の静電容量とに依存する。信号の周波数が高いほど、信号網の静電容量(以降、網静電容量と称する)の充放電の回数も多くなり、スイッチング電力必要量が増加する。
電力解析ツールは、ベクトル論理シミュレータを使用して、VLSI回路設計の各信号網に関連付けられたアクティビティファクタをシミュレートして決定する。VLSI回路設計は、一般に、数十億個のエンジニアリングコンポーネントを有することから、このシミュレーションには、数時間または数日を要することがある。シミュレーションに関連した遅延によって、生産性は減少する。長期にわたる技術開発によって生産性が連続的に失われると、技術進歩が遅くなり、著しいコストおよびビジネスの損失をもたらす可能性がある。
VLSI回路設計のスイッチング電力必要量を決定することに関連した時間を削減するために、多くの場合、平均アクティビティファクタが推定されて、VLSI回路設計の全信号網に適用される。それによって、各信号網のアクティビティファクタを別個に計算する必要性がなくなる。この推定により、VLSI回路設計のスイッチング電力必要量を決定するのに必要な計算数は削減されるが、結果の精度も低下する。
したがって、本発明は、上述したような問題点を部分的にまたは完全に解決することを目的とする。
一実施形態において、方法は、回路設計のアクティビティファクタを決定する。アクティビティファクタは、1つまたは複数のノードタイプに割り当てられる。1つまたは複数の信号網が、回路設計の網リストから読み出される。信号網は処理され、信号網のそれぞれにノードタイプの1つが関連付けられる。ノードタイプに基づいて、信号網のそれぞれのアクティビティファクタが決定される。
別の実施形態において、システムは、回路設計のアクティビティファクタを決定する。E−CADツールによる制御に応答して、回路認識ツールが、回路設計の1つまたは複数の信号網のノードタイプを決定する。メモリが、ノードタイプに関連付けられたアクティビティファクタを格納し、ノードタイプによってアクティビティファクタが決定されるようになっている。解析ツールは、メモリにアクセスして、ノードタイプに基づいて信号網のそれぞれのアクティビティファクタを決定するように動作可能である。
別の実施形態において、システムは回路設計のアクティビティファクタを決定し、そのシステムは、回路設計の網リストから1つまたは複数の信号網を読み出すための手段と、信号網を処理して、信号網のそれぞれのノードタイプを決定するための手段と、ノードタイプに基づいて、信号網のそれぞれのアクティビティファクタを決定するための手段とを含む。
別の実施形態において、ソフトウェア製品が、コンピュータ読取り可能媒体に格納された命令を有する。これらの命令は、コンピュータによって実行されると、回路設計のアクティビティファクタを決定するためのステップ、すなわち、1つまたは複数の信号網を回路設計の網リストから読み出すステップと、信号網のそれぞれにノードタイプを関連付けるために信号網を処理するステップと、ノードタイプに基づいて、信号網のそれぞれのアクティビティファクタを決定するステップとを実行する。
本発明によれば、従来技術の問題点が克服され、特に回路設計のアクティビティファクタを決定するためのシステムおよび方法が提供される。
図1は、回路設計(例えば、回路設計116)のアクティビティファクタを決定するための一システム100を示すブロック図である。後述するように、このようなアクティビティファクタは、例えば、回路設計の一部またはすべてに関連したスイッチング電力必要量を決定する際に有用である。システム100は、コンピュータ102を有する。コンピュータ102は、コンピュータメモリ104、プロセッサ106、記憶ユニット108、およびユーザインターフェース110を有する。記憶ユニット108は、例えば、コンピュータ102のプログラムおよびデータを格納するディスクドライブとすることができる。記憶ユニット108は、E−CADツール114、回路設計116、およびアクティビティファクタルックアップテーブル124を格納するものとして例示的に示されている。回路設計116は、例えば、E−CADツール114によって作成された超大規模集積(「VLSI」)回路設計である。E−CADツール114は、解析ツール120および回路認識ツール122をさらに有する。
回路設計116は、網リスト118を含む。この網リスト118は、回路設計116のさまざまな設計要素を相互接続する信号網を規定する。「設計要素」は、例えば、コンデンサ、論理ゲート、抵抗、端子、トランジスタなどである。1つの「信号網」は、回路内の単一の電気経路であり、そのポイントのすべてにおいて同じ電気特性を有する電気経路である。設計要素間で同じ信号を伝送するワイヤの集合はいずれも、信号網である。設計要素が、(端子の場合のように)信号を変化させることなく通過させる場合には、その信号網は、引き続いて接続されたワイヤに続いている。しかしながら、設計要素が、(トランジスタまたは論理ゲートの場合のように)信号を変更する場合には、その信号網は、その設計要素で終了し、新たな信号網が、他方の側で開始する。
さらに図1に関して、図示されるように、E−CADツール114がプロセッサ106によって実行可能となり、回路設計116およびアクティビティファクタルックアップテーブル124にアクセスできるように、プロセッサ106は、E−CADツール114、回路設計116、およびアクティビティファクタルックアップテーブル124を記憶ユニット108からコンピュータメモリ104にロードする。解析ツール120および回路認識ツール122も同様に、コンピュータメモリ104にロードされる。ユーザインターフェース110は、コンピュータ102の外部にある端末112(例えば、キーボード)に接続される。端末112およびユーザインターフェース110を通じて、設計技術者は、E−CADツール114(同様に、解析ツール120および回路認識ツール122)と対話し、これを制御して、さまざまな機能を実行する。設計技術者は、例えば、後述するように、解析ツール120を使用して、回路設計116のスイッチング電力必要量を求めるようにE−CADツール114に命令することができる。
動作の例証として、設計技術者は、回路設計116のスイッチング電力必要量を決定するためにE−CADツール114、それ故に解析ツール120に命令する。解析ツール120は、起動されると、例えば以下の式1を使用して計算を行い、網リスト118の1つまたは複数の信号網のスイッチング電力を決定する。式1は、アクティビティファクタを利用して、回路設計116の1つの信号網により必要とされるスイッチング電力を求める1つの計算を示す。
式1
スイッチング電力=アクティビティファクタ*網静電容量*ボルト2*クロック周波数。この式1において、スイッチング電力は、その信号網により必要とされるスイッチング電力である。網静電容量は、電力が計算されている信号網の静電容量である。ボルトは、信号網がスイッチングする電圧差である。クロック周波数は、アクティビティファクタが基づいているクロックの周波数である。
スイッチング電力=アクティビティファクタ*網静電容量*ボルト2*クロック周波数。この式1において、スイッチング電力は、その信号網により必要とされるスイッチング電力である。網静電容量は、電力が計算されている信号網の静電容量である。ボルトは、信号網がスイッチングする電圧差である。クロック周波数は、アクティビティファクタが基づいているクロックの周波数である。
解析ツール120は、回路認識ツール122を利用して、網リスト118の1つまたは複数の信号網のノードタイプを判定する。回路認識ツール122は、信号網を処理して、その信号網に最も厳密に類似しているノードタイプを判定する。例えば、ノードタイプは、スタティック、ダイナミック、クロック、または非トグル(non-toggling)とすることができる。各ノードタイプは、関連するアクティビティファクタを有する。解析ツール120は、ノードタイプを利用して、信号網を別個にシミュレートすることなく、各信号網のアクティビティファクタを決定する。次いで、解析ツール120は、アクティビティファクタを利用して、回路設計116を特徴付け、これにより、例えば、設計技術者は、アンドゥ遅延(undo delay)なしに回路設計116のスイッチング電力必要量を推定することが可能になる。
表1は、以下のノードタイプ、すなわち、スタティック、ダイナミック、クロック、および非トグルに割り当てられたアクティビティファクタの一例である。各ノードタイプのアクティビティファクタは、例えばベクトルベースのスイッチレベルシミュレータ上で実行されるシミュレーションの結果から決定され得る。他のノードタイプ(表に示されるような「その他」)は、設計上の選択の問題として、スイッチング電力必要量を決定する際の精度をさらに増大するように定義され得る。
図2は、(a)網リスト118’によって規定された信号網のノードタイプと、(b)信号網に関連付けられたアクティビティファクタとを決定するための網リスト118’の例示的な解析を示すブロック図である。図2では、網リスト118’は、説明上、網A、網B、網C、網D、網E、および網Fの6つの網で示されている。解析ツール120は、網リスト118’の1つまたは複数の信号網を処理するように回路認識ツール122に命令する。回路認識ツール122は、各信号網のノードタイプを決定する。解析ツール120は、この決定されたノードタイプを使用して、アクティビティファクタルックアップテーブル124からアクティビティファクタを検索する。1つの例示的な例において、解析ツール120は、このアクティビティファクタを使用して、網リスト118’の選択された信号網A〜Fのスイッチング電力必要量を決定する。これらの必要量を合計して、回路設計116の一部またはすべてのスイッチング電力必要量を推定することができる。
1つの例示的な例において、図示されるように、解析ツール120は、網リスト118’からデータ経路134を介して信号網Aを読み出し、データ経路140を介してテーブル130に信号網Aの情報を格納する。解析ツール120は、信号網Aを処理するように、制御経路136を介して回路認識ツール122に命令する。回路認識ツール122は、データ経路138を介して網リスト118’から信号網Aを読み出す。回路認識ツール122は、信号網Aを処理して、信号網Aがスタティックなノードタイプであると判定し、データ経路141を介して解析ツール120にスタティックなノードタイプを通知する。次いで、解析ツール120は、データ経路142を介して、このノードタイプによりテーブル130を更新する。解析ツール120は、図示されるように、スタティックなノードタイプを使用して、アクティビティファクタルックアップテーブル124からデータ経路144を介して0.1のアクティビティファクタを検索し、そして、データ経路146を介してテーブル130を更新する。解析ツール120は、データ経路148を介してテーブル130からアクティビティファクタを読み出して、信号網Aのスイッチング電力必要量を求めて、(矢印149によって示すように)出力する。解析ツール120および回路認識ツール122は、設計技術者によって命令されたように、網リスト118’の選択された各信号網を処理し、テーブル130を完成させる。この例では、回路認識ツール122は、信号網Bがダイナミックなノードタイプであり、信号網Cがクロックのノードタイプであり、信号網Dが非トグルのノードタイプであり、信号網Eがスタティックなノードタイプであり、信号網Fがクロックのノードタイプであると判定している。表1の例を続けると、信号網Bは、0.2のアクティビティファクタを有し、信号網Cは、1.0のアクティビティファクタを有し、信号網Dは、0.0のアクティビティファクタを有し、信号網Eは、0.1のアクティビティファクタを有し、信号網Fは、1.0のアクティビティファクタを有する。次いで、解析ツール120は、すべての信号網A〜Fのスイッチング電力必要量を有する結果149を出力することができる。
当業者ならば、この開示を読んで十分に理解する際に、表1および図2が、例示的に示され、限定するものとすべきでないことを理解するであろう。例えば、一実施形態において、解析ツール120は、回路認識ツール122から直接、各網についてノードタイプを取得し、次いで、アクティビティファクタを網に関連付けて、スイッチング電力必要量を求める。別の例では、アクティビティファクタルックアップテーブル124は、本発明の範囲から逸脱することなく、同様の機能を有する異なる形態で存在してもよい。例えば、テーブル124は、図1のシステム100内のデータ構造体として存在してもよい。同様に、別の例では、当業者ならば、テーブル130も、本発明の範囲から逸脱することなく、同様の機能を有する異なる形態で存在できることを理解するであろう。一例として、一実施形態では、テーブル130は、図1の解析ツール120またはシステム100内のデータ構造体によって機能的に置き換えられる。したがって、テーブル130の行は、各網(例えば、網A)をそのノードタイプ(例えば、「スタティック」)およびそのアクティビティファクタ(例えば、0.1)に関連付けるためのデータ構造体を例示的に定義することができる。
VLSIおよび他のタイプの回路設計の重要な特徴は、階層的な記述に依存することである。階層的な記述を使用する主な理由は、回路設計116の膨大な量の細部を隠すためである。気を散らすような細部を階層の下位にある単一のオブジェクトに削減することによって、多くのE−CADオペレーションを大幅に簡素化することができる。例えば、シミュレーション、検証、設計ルールチェック、およびレイアウトの制約条件は、すべて、階層的表現から利益を得ることができ、階層的表現は、それらを計算的に一層扱いやすくする。多くの回路は、複雑すぎて、それらの全体として容易に考察することができないので、完成した設計は、再帰的かつ階層的な態様で部分集合にさらに分割されるコンポーネント集合の集まりとみなされることが多い。VLSI回路設計では、これらの集合は、一般にブロック(またはセル)と呼ばれる。所与の階層レベルでブロックを使用することは、「インスタンス」と呼ばれる。
図3は、回路設計116の一部分150の例示的な概略図であり、4つの異なるノードタイプを有する信号網を示している。部分150は、3つのブロック154、156、および158、ならびに5つの信号網160、162、164、166、および168を有する。ブロック154は、信号網162上にクロック信号を出力するクロック発生器である。ブロック156は、信号網162からのクロック信号を入力し、信号網164上にカウント信号を出力するカウンタである。ブロック158は、信号網164を介してカウンタ信号を受け取って復号し、復号した信号を網166上に出力するデコーダである。信号網160および信号網168は、ブロック154、156、および158の電力供給接続(それぞれVDDおよびGND)を表し、非トグルのノードタイプを例示する。信号網162は、クロックのノードタイプの一例であり、信号網164は、ダイナミックなノードタイプの一例であり、信号網166は、スタティックなノードタイプの一例である。回路認識ツール122は、信号網160、162、164、166、および168、ならびに接続された設計要素の特徴(例えば、信号名)を利用して、ノードタイプを判定し、そのノードタイプを各網に関連付けることができる。一例において、回路認識ツール122は、信号網162が網リストにおいて「クロック信号」という名で呼ばれ、したがって、クロックタイプのノードを信号網162に関連付けることを決定する。
図4は、回路設計116のアクティビティファクタを決定するための一プロセス200を示すフローチャートである。E−CADツールが、網リスト(例えば、網リスト118)の1つまたは複数の信号網のアクティビティファクタを決定する際に、このプロセス200は、例えば回路認識ツール122によって実施される。ステップ202において、回路認識ツール122は、網リストから信号網(例えば、信号網A)を読み出す。ステップ204において、回路認識ツール122は、ステップ202において読み出された信号網を処理して、ノードタイプを判定する。このノードタイプは、格納されるか、または矢印206によって示される出力として利用可能にされ、解析ツール120によって使用される。図2および表1の例を使用すると、ステップ204において、回路認識ツール122は、信号網Aが、スタティックなノードタイプであることを判定する。
ステップ202および204は、網リスト内の他の信号網を処理する必要がある場合、または処理が望まれる場合に繰り返される。一例として、網リストのすべての信号網が処理されて、設計116のすべてのノードタイプが判定される。
図5は、プロセス200から判定されたノードタイプを利用して、例えば、回路設計116のスイッチング電力必要量を決定する一プロセス300を示すフローチャートである。このプロセス300は、例えば、解析ツール120によって実施される。ステップ302において、解析ツール120は、網リストから信号網(例えば、信号網A)の情報を読み出す。ステップ304において、解析ツール120は、プロセス200のステップ204において判定されたノードタイプを読み出す(矢印306)。プロセス300は、回路認識ツール122から直接的にアクティビティファクタを受け取ることもできるし(矢印206)、あるいは例えば、図2のテーブル130で述べたように1つまたは複数のデータ構造体からアクティビティファクタを受け取ることもできる。
ステップ308において、解析ツール120は、ステップ304において読み出されたノードタイプに基づいてアクティビティファクタを決定する。図2の例では、解析ツール120は、表1を利用し、「スタティック」のノードタイプに基づいて、信号網Aが0.1のアクティビティファクタを有することを決定する。ステップ310において、解析ツール120は、ステップ308において決定されたアクティビティファクタを使用して、ステップ302において読み出された信号網の解析計算(例えば、スイッチング電力必要量)を実行する。式1をステップ310において使用することができる。計算結果は、矢印312によって示されるように出力され、後の使用のために格納されるか、または印刷され得る。ステップ302、304、308、および310は、網リスト内の他の信号網を処理する必要がある場合、または処理が望まれる場合に繰り返される。一例として、網リスト118のすべての信号網が処理されて、設計116のすべてのスイッチング電力必要量が出力312として求められる。
本発明の範囲から逸脱することなく、上記の方法およびシステムに変更を行うことができる。したがって、上記の説明に含まれる事項または添付図面に示された事項は、例示として解釈されるべきであり、限定の意味に解釈されるべきでないことに留意すべきである。電力解析ツールによるアクティビティファクタの使用は、一例として与えられている。また、アクティビティファクタは、本方法および本システムの範囲内にある状態のまま、他の処理にも使用され得る。添付の特許請求の範囲は、本明細書で説明した一般的な特徴および具体的な特徴のすべて、ならびに言葉の理由でそこに含まれると言うことができる、本方法および本システムの範囲のすべての記述をカバーすることを目的としている。
100 システム
102 コンピュータ
104 コンピュータメモリ
106 プロセッサ
108 記憶ユニット
110 ユーザインターフェース
112 端末
114 E−CADツール
116 回路設計
120 解析ツール
122 回路認識ツール
124 アクティビティファクタルックアップテーブル
102 コンピュータ
104 コンピュータメモリ
106 プロセッサ
108 記憶ユニット
110 ユーザインターフェース
112 端末
114 E−CADツール
116 回路設計
120 解析ツール
122 回路認識ツール
124 アクティビティファクタルックアップテーブル
Claims (10)
- 回路設計(116)のアクティビティファクタを決定する(308)ための方法(200、300)であって、
1つまたは複数のノードタイプにアクティビティファクタを割り当てるステップと、
前記回路設計(116)の網リスト(118、118’)から1つまたは複数の信号網(A〜F)を読み出すステップ(202)と、
前記信号網のそれぞれに前記ノードタイプの1つを関連付けるために、前記信号網を処理するステップ(204)と、および
ノードタイプに基づいて、前記信号網のそれぞれのアクティビティファクタを決定するステップ(308)とを含む、方法。 - 前記処理するステップ(204)が、スタティック、ダイナミック、クロック、および非トグルからなるグループから選択されたノードタイプを判定することを含む、請求項1に記載の方法。
- 前記割り当てるステップが、ルックアップテーブル(124)内に前記アクティビティファクタを格納することを含む、請求項1に記載の方法。
- 前記信号網のそれぞれのアクティビティファクタに基づいてスイッチング電力必要量を求めることをさらに含む、請求項1に記載の方法。
- 前記スイッチング電力必要量を求めるステップが、前記信号網のそれぞれの前記ノードタイプに割り当てられた前記アクティビティファクタを使用することを含む、請求項4に記載の方法。
- 回路設計(116)のアクティビティファクタを決定するためのシステム(100)であって、
E−CADツール(114)による制御に応答して、前記回路設計(116)の1つまたは複数の信号網(A〜F)のノードタイプを判定する回路認識ツール(122)と、
前記ノードタイプに関連付けられ、ノードタイプによって決定されるアクティビティファクタを格納するためのメモリ(104)と、および
前記メモリ(104)にアクセスして、ノードタイプに基づいて前記信号網(A〜F)のそれぞれのアクティビティファクタを決定するように動作可能な解析ツール(120)とを備える、システム。 - 前記解析ツール(120)が、前記E−CADツール(114)による制御に応答して、前記アクティビティファクタを使用して前記回路設計(116)を解析する、請求項6に記載のシステム。
- 前記メモリ(104)が、アクティビティファクタルックアップテーブル(124)を格納し、前記解析ツール(120)が、そのアクティビティファクタルックアップテーブル(124)にアクセスして、ノードタイプに基づいて前記信号網のそれぞれのアクティビティファクタを決定する、請求項6に記載のシステム。
- 前記メモリ(104)に格納されたアクティビティファクタを特定するために、ユーザ入力を受け取るための手段(110、112)をさらに含む、請求項6に記載のシステム。
- 前記ノードタイプが、スタティック、ダイナミック、クロック、および非トグルのうちの1つからなる、請求項6に記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/647,594 US7086019B2 (en) | 2003-08-25 | 2003-08-25 | Systems and methods for determining activity factors of a circuit design |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005071370A true JP2005071370A (ja) | 2005-03-17 |
Family
ID=34216542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004241980A Withdrawn JP2005071370A (ja) | 2003-08-25 | 2004-08-23 | 回路設計のアクティビティファクタを決定するためのシステムおよび方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7086019B2 (ja) |
JP (1) | JP2005071370A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100752509B1 (ko) * | 2005-12-30 | 2007-08-27 | 엘지.필립스 엘시디 주식회사 | 전자 방출 소자 및 그의 제조 방법 및 그를 이용한 전자방출 표시장치 및 그의 제조 방법 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050159907A1 (en) * | 2004-01-16 | 2005-07-21 | International Business Machines Corporation | Method and apparatus for VLSI clock gated power estimation using LCB counts |
US7343499B2 (en) * | 2005-01-27 | 2008-03-11 | International Business Machines Corporation | Method and apparatus to generate circuit energy models with multiple clock gating inputs |
US7346866B2 (en) * | 2005-01-27 | 2008-03-18 | International Business Machines Corporation | Method and apparatus to generate circuit energy models with clock gating |
US7503025B2 (en) * | 2005-01-27 | 2009-03-10 | International Business Machines Corporation | Method to generate circuit energy models for macros containing internal clock gating |
US7996987B2 (en) * | 2006-10-17 | 2011-08-16 | Broadcom Corporation | Single footprint family of integrated power modules |
US9058454B1 (en) * | 2009-09-30 | 2015-06-16 | Xilinx, Inc. | Method and apparatus to reduce power segmentation overhead within an integrated circuit |
US8423843B2 (en) * | 2009-10-23 | 2013-04-16 | Atrenta, Inc. | Method and system thereof for optimization of power consumption of scan chains of an integrated circuit for test |
US8948712B2 (en) | 2012-05-31 | 2015-02-03 | Skyworks Solutions, Inc. | Via density and placement in radio frequency shielding applications |
US9201994B1 (en) | 2013-03-13 | 2015-12-01 | Calypto Design Systems, Inc. | Flexible power query interfaces and infrastructures |
US20140282322A1 (en) * | 2013-03-15 | 2014-09-18 | Atrenta, Inc. | System and method for filtration of error reports respective of static and quasi-static signals within an integrated circuit design |
US11842132B1 (en) * | 2022-03-09 | 2023-12-12 | Synopsys, Inc. | Multi-cycle power analysis of integrated circuit designs |
Family Cites Families (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US237067A (en) * | 1881-01-25 | Printing-press | ||
US23255A (en) * | 1859-03-15 | Peach cutting and stoning apparatus | ||
US78767A (en) * | 1868-06-09 | Improved mosqurro-sgkeeu | ||
US2701A (en) * | 1842-07-02 | Improvement in telegraphy | ||
US51222A (en) * | 1865-11-28 | Sash-lock | ||
US44972A (en) * | 1864-11-08 | Improvement in apparatus for supplying the pneumatic springs of railroad-cars | ||
US5301318A (en) * | 1988-05-13 | 1994-04-05 | Silicon Systems, Inc. | Hierarchical netlist extraction tool |
US5249133A (en) * | 1991-04-10 | 1993-09-28 | Sun Microsystems, Inc. | Method for the hierarchical comparison of schematics and layouts of electronic components |
JPH07334532A (ja) | 1994-06-03 | 1995-12-22 | Mitsubishi Denki Semiconductor Software Kk | 配線容量値抽出装置 |
US5696694A (en) * | 1994-06-03 | 1997-12-09 | Synopsys, Inc. | Method and apparatus for estimating internal power consumption of an electronic circuit represented as netlist |
US5673420A (en) * | 1994-06-06 | 1997-09-30 | Motorola, Inc. | Method of generating power vectors for cell power dissipation simulation |
US5831869A (en) * | 1995-12-15 | 1998-11-03 | Unisys Corporation | Method of compacting data representations of hierarchical logic designs used for static timing analysis |
JP3022315B2 (ja) * | 1996-04-26 | 2000-03-21 | 松下電器産業株式会社 | 回路抽出方法 |
US5815402A (en) * | 1996-06-07 | 1998-09-29 | Micron Technology, Inc. | System and method for changing the connected behavior of a circuit design schematic |
JPH1063707A (ja) * | 1996-08-15 | 1998-03-06 | Nec Corp | 論理回路検証装置および論理回路検証方法 |
US6321369B1 (en) * | 1996-10-28 | 2001-11-20 | Altera Corporation | Interface for compiling project variations in electronic design environments |
US5903476A (en) * | 1996-10-29 | 1999-05-11 | Synopsys, Inc. | Three-dimensional power modeling table having dual output capacitance indices |
US5838579A (en) * | 1996-10-29 | 1998-11-17 | Synopsys, Inc. | State dependent power modeling |
JP4077899B2 (ja) * | 1997-03-13 | 2008-04-23 | 株式会社日立製作所 | 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路 |
US6185722B1 (en) * | 1997-03-20 | 2001-02-06 | International Business Machines Corporation | Three dimensional track-based parasitic extraction |
US6836877B1 (en) | 1998-02-20 | 2004-12-28 | Lsi Logic Corporation | Automatic synthesis script generation for synopsys design compiler |
US6378123B1 (en) * | 1998-02-20 | 2002-04-23 | Lsi Logic Corporation | Method of handling macro components in circuit design synthesis |
US6449757B1 (en) | 1998-02-26 | 2002-09-10 | Micron Technology, Inc. | Hierarchical semiconductor design |
US6230299B1 (en) * | 1998-03-31 | 2001-05-08 | Mentor Graphics Corporation | Method and apparatus for extracting and storing connectivity and geometrical data for a deep sub-micron integrated circuit design |
US6272671B1 (en) * | 1998-09-11 | 2001-08-07 | Lsi Logic Corporation | Extractor and schematic viewer for a design representation, and associated method |
US6308304B1 (en) * | 1999-05-27 | 2001-10-23 | International Business Machines Corporation | Method and apparatus for realizable interconnect reduction for on-chip RC circuits |
US6529861B1 (en) * | 1999-07-02 | 2003-03-04 | Intel Corporation | Power consumption reduction for domino circuits |
US6363516B1 (en) * | 1999-11-12 | 2002-03-26 | Texas Instruments Incorporated | Method for hierarchical parasitic extraction of a CMOS design |
US6966045B2 (en) * | 1999-12-27 | 2005-11-15 | Kabushiki Kaisha Toshiba | Method and computer program product for estimating wire loads |
US6480987B1 (en) * | 2000-01-31 | 2002-11-12 | Hewlett-Packard Company | Method and system for estimating capacitive coupling in a hierarchical design |
JP3853576B2 (ja) | 2000-06-29 | 2006-12-06 | 株式会社東芝 | 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記載した記録媒体 |
WO2002003161A2 (en) * | 2000-07-03 | 2002-01-10 | Broadcom Corporation | Bis circuit for establishing a plurality of bias voltages |
US6523149B1 (en) * | 2000-09-21 | 2003-02-18 | International Business Machines Corporation | Method and system to improve noise analysis performance of electrical circuits |
JPWO2002039508A1 (ja) * | 2000-11-08 | 2004-03-18 | 三菱電機株式会社 | ボロメーター材料、ボロメーター薄膜、ボロメーター薄膜の製造方法、及びそれを用いた赤外線検知素子 |
US6807520B1 (en) | 2000-12-11 | 2004-10-19 | Synopsys, Inc. | System and method for simulation of an integrated circuit design using a hierarchical input netlist and divisions along hierarchical boundaries thereof |
US6801884B2 (en) * | 2001-02-09 | 2004-10-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus for traversing net connectivity through design hierarchy |
US6598211B2 (en) * | 2001-03-30 | 2003-07-22 | Intel Corporation | Scaleable approach to extracting bridges from a hierarchically described VLSI layout |
US6587999B1 (en) * | 2001-05-15 | 2003-07-01 | Lsi Logic Corporation | Modeling delays for small nets in an integrated circuit design |
US7103863B2 (en) | 2001-06-08 | 2006-09-05 | Magma Design Automation, Inc. | Representing the design of a sub-module in a hierarchical integrated circuit design and analysis system |
US6493864B1 (en) * | 2001-06-20 | 2002-12-10 | Ammocore Technology, Inc. | Integrated circuit block model representation hierarchical handling of timing exceptions |
US6564365B1 (en) * | 2001-08-03 | 2003-05-13 | Hewlett-Packard Development Company, L.P. | Method of simultaneously displaying schematic and timing data |
US7243323B2 (en) | 2001-08-29 | 2007-07-10 | Infineon Technologies Ag | Integrated circuit chip design |
US6571376B1 (en) * | 2002-01-03 | 2003-05-27 | Intel Corporation | Method and apparatus for analog compensation of driver output signal slew rate against device impedance variation |
US7240316B2 (en) * | 2002-04-16 | 2007-07-03 | Micron Technology, Inc. | Apparatus and method to facilitate hierarchical netlist checking |
US20030221173A1 (en) * | 2002-05-24 | 2003-11-27 | Fisher Rory L. | Method and apparatus for detecting connectivity conditions in a netlist database |
US6931613B2 (en) | 2002-06-24 | 2005-08-16 | Thomas H. Kauth | Hierarchical feature extraction for electrical interaction calculations |
US6925621B2 (en) | 2002-06-24 | 2005-08-02 | Agilent Technologies, Inc. | System and method for applying timing models in a static-timing analysis of a hierarchical integrated circuit design |
US6895562B2 (en) | 2002-08-27 | 2005-05-17 | Agilent Technologies, Inc. | Partitioning integrated circuit hierarchy |
JP2004178285A (ja) * | 2002-11-27 | 2004-06-24 | Renesas Technology Corp | 寄生素子抽出装置 |
US6918100B2 (en) | 2003-03-31 | 2005-07-12 | Mentor Graphics Corp. | Hierarchical evaluation of cells |
-
2003
- 2003-08-25 US US10/647,594 patent/US7086019B2/en not_active Expired - Fee Related
-
2004
- 2004-08-23 JP JP2004241980A patent/JP2005071370A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100752509B1 (ko) * | 2005-12-30 | 2007-08-27 | 엘지.필립스 엘시디 주식회사 | 전자 방출 소자 및 그의 제조 방법 및 그를 이용한 전자방출 표시장치 및 그의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US7086019B2 (en) | 2006-08-01 |
US20050050481A1 (en) | 2005-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6631502B2 (en) | Method of analyzing integrated circuit power distribution in chips containing voltage islands | |
TW322562B (ja) | ||
JP2005071370A (ja) | 回路設計のアクティビティファクタを決定するためのシステムおよび方法 | |
CN109241026A (zh) | 数据管理的方法、装置及系统 | |
CN116402007B (zh) | 版图移植方法、装置、终端以及介质 | |
JP5029096B2 (ja) | 電源ノイズモデル生成方法及び電源ノイズモデル生成装置 | |
WO2019040672A1 (en) | SYSTEMS AND METHODS FOR DETERMINING EFFECTS AT A CIRCUIT LEVEL ON THE PRECISION OF A CLASSIFIER | |
US20100162185A1 (en) | Electronic circuit design | |
US6668356B2 (en) | Method for designing circuits with sections having different supply voltages | |
US6874134B1 (en) | Conversion of an HDL sequential truth table to generic HDL elements | |
JPH113366A (ja) | 遅延時間算出方法、遅延時間算出装置、テーブル作成方法及び記憶媒体 | |
KR20020079320A (ko) | Emi 시뮬레이션용 반도체 집적 회로 전원 모델의 작성방법, 장치 및 프로그램 | |
US20200089729A1 (en) | Optimization problem arithmetic method and optimization problem arithmetic apparatus | |
US7392170B1 (en) | System and method for dynamically compressing circuit components during simulation | |
US7689401B2 (en) | Method of circuit simulation for delay characteristic evaluation, circuit simulation program and circuit simulation device | |
US7283943B1 (en) | Method of modeling circuit cells for powergrid analysis | |
JP3851771B2 (ja) | 電圧降下解析システム | |
CN110619132B (zh) | 用于适应性电压缩放的方法与装置 | |
US7269541B1 (en) | System and method for supporting multi-rate simulation of a circuit having hierarchical data structure | |
US20190384868A1 (en) | Method and apparatus for adaptive voltage scaling to eliminate delay variation of whole design | |
JP4355930B2 (ja) | 半導体集積回路電源モデル作成方法、プログラムおよび情報処理装置 | |
US20050039150A1 (en) | Process and device for circuit design by means of high-level synthesis | |
TWI783773B (zh) | 用來建立關於電路特性之製程飄移模型以供進行電路模擬之方法及電路模擬系統 | |
JP2000113024A (ja) | ネットリスト生成方法及びネットリスト生成装置 | |
US20030018460A1 (en) | Method to preserve comments of circuit simulation text file |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070309 |