JP2005071104A - データ転送制御装置 - Google Patents

Abstract

【課題】 連続して実行されるＤＭＡ転送処理において、最後に実行されるＤＭＡ転送処理が終了した場合にのみＤＭＡ転送処理の終了を中央処理装置に通知するデータ転送制御装置を提供する。
【解決手段】 バス２２を介して画像メモリ１４にアクセスするＤＭＡコントローラ３において、制御部３０が、第１レジスタ群３１に格納してある値に基づくＤＭＡ転送処理の実行を制御し、このＤＭＡ転送処理が終了した場合、第２レジスタ群３２に、次に実行すべきＤＭＡ転送処理に係る値が格納してあるか否かを判断する。ここで、第２レジスタ群３２に値が格納してある場合、この値を第１レジスタ群３１に読み出し、同様に、第１レジスタ群３１に読み出した値に基づくＤＭＡ転送処理の実行を制御する。また、第２レジスタ群３２に値が格納していない場合、制御部３０は、ＤＭＡ転送処理の終了を通知する割込信号をＣＰＵ１０へ入力する。
【選択図】 図１

Description

本発明は、バスを介して中央処理装置及びメモリと接続され、メモリに対するＤＭＡ転送処理の実行を制御するデータ転送制御装置に関するものである。

公衆電話回線網を介して外部の装置とファクシミリ通信を行なうファクシミリ装置は、原稿画像を読み取り、得られた画像データを一旦メモリに記憶させ、このメモリから読み出した画像データをファックスモデム等を用いて公衆電話回線網を介して外部の装置へ送信する。また、ファクシミリ装置にプリンタ機能を備えた複合機は、読み取った画像データを記録用紙に出力する場合、原稿画像から読み取った画像データを一旦メモリに記憶させて、順次メモリから読み出した画像データに基づく画像をプリンタ部にて記録用紙に印刷する。

このような複合機は、中央処理装置（以下、ＣＰＵ：Central Processing Unit という）、メモリ、原稿画像を読み取る読取部等の入力部、ファックスモデム及びプリンタ部等の出力部等を備えており、夫々はバスを介して接続されている。このような構成において、ＣＰＵが、バスを介して接続される上述したハードウェア各部を制御することにより、ファクシミリ装置又は複合機としての動作を実現している。

また、上述した構成の装置においては、ＤＭＡ（Direct Memory Access）データ転送方式にてメモリにアクセスするＤＭＡコントローラを備えた装置があり、ＤＭＡコントローラを備えることにより、読み取った画像データをメモリに記憶させるために行なうメモリへの転送処理、メモリから読み出した画像データをファクシミリ通信にて外部の装置へ送信するために行なうファックスモデムへの転送処理、メモリから読み出した画像データを記録用紙に記録するために行なうプリンタ部への転送処理等を、ＣＰＵからの制御を介することなく実行することが可能となり、高速なデータ転送処理を実行することができる。

このＤＭＡコントローラは、ＤＭＡ転送処理における転送開始アドレスを格納するアドレスレジスタ、転送回数を格納するカウンタレジスタ等の複数のレジスタを有するＤＭＡ転送用レジスタを備えており、ＣＰＵからの指示に従って、実行すべきＤＭＡ転送処理における転送開始アドレス及び転送回数を示す値を、夫々対応するレジスタに格納してある。従って、バスを介して行なうデータ転送処理の制御権をＣＰＵから獲得したＤＭＡコントローラは、アドレスレジスタに設定された転送開始アドレスを基準として、アドレスレジスタが示すアドレスにアクセスし、データの読出処理、又はデータの書込処理を実行する。

ＤＭＡコントローラは、アドレスレジスタが示すアドレスへのアクセスを行なった後、当該アドレスへのアクセスの終了を示す信号をＣＰＵに入力するとともに、アドレスレジスタの値をインクリメントし、カウンタレジスタの値をデクリメントする。また、ＤＭＡコントローラは、アドレスへのアクセスの終了を示す信号に対する返信信号としてＡＣＫ（ACKnowledgement）信号をＣＰＵから受信した場合、インクリメントされたアドレスレジスタが示すアドレスにアクセスして、このアドレスに対してデータの読出処理、又はデータの書込処理を実行する。

ＤＭＡコントローラは、カウンタレジスタの値が０となるまで上述した処理を繰り返すことにより、ＣＰＵから指示された転送開始アドレス及び転送回数に対応したデータの転送処理を実行し、ＣＰＵによる制御を介さずに、高速なデータ転送処理を実行することができる。尚、ＤＭＡコントローラを用いて高速にＤＭＡ転送処理を行なう構成を備えた装置としては、以下の特許文献１に示すものがある。

また、ＤＭＡコントローラは、ＣＰＵからの指示に従って制御するＤＭＡ転送処理が終了した場合に、ＤＭＡ転送処理の終了をＣＰＵへ通知すべく割込信号をＣＰＵに入力し、これによりＣＰＵは、複合機に備えるハードウェア各部の制御を続行し、複合機としての動作を実行する。

上述したようなＤＭＡコントローラは、リロード機能と呼ばれる、ＤＭＡ転送処理を連続して実行する機能を備えており、ＤＭＡ転送用レジスタに格納された転送開始アドレス及び転送回数に基づくＤＭＡ転送処理が終了した後に実行すべきＤＭＡ転送処理における転送開始アドレス及び転送回数を夫々格納するリロード用アドレスレジスタ及びリロード用カウンタレジスタ等の複数のレジスタを有するリロード用レジスタを備えている。

従って、リロード機能を有するＤＭＡコントローラは、上述したように、ＤＭＡ転送用レジスタに格納してある転送開始アドレス及び転送回数に基づく１回目のＤＭＡ転送処理が終了した場合に、このＤＭＡ転送処理の終了をＣＰＵに通知すべく割込信号をＣＰＵに入力するとともに、リロード用レジスタに、次に実行すべきＤＭＡ転送処理における転送開始アドレス及び転送回数が設定されているか否かを判断する。ここで、リロード用レジスタに転送開始アドレス及び転送回数の値が設定されていない場合には、ＤＭＡコントローラはＤＭＡ転送処理を終了する。

一方、リロード用レジスタに値が格納されている場合には、このリロード用レジスタに格納されている転送開始アドレス及び転送回数の値を、ＤＭＡ転送用レジスタのアドレスレジスタ及びカウンタレジスタに夫々読み出し、同様に、格納された転送開始アドレスを基準として、アドレスレジスタの値を順次インクリメントしながら、アドレスレジスタが示すアドレスに対してデータの読出処理又は書込処理を行なうことにより、ＤＭＡ転送処理を連続して実行することができる。尚、ＤＭＡコントローラは、ＤＭＡ転送処理が終了する都度、ＤＭＡ転送処理の終了をＣＰＵに通知すべく割込信号をＣＰＵに入力する。
特開２００２−１４０２８６号公報

しかし、上述したように、リロード用レジスタに、次に実行すべきＤＭＡ転送処理における転送開始アドレス及び転送回数が設定されており、連続してＤＭＡ転送処理を実行すべき場合であっても、ＤＭＡコントローラは、ＤＭＡ転送処理が終了する都度、逐次ＣＰＵに割込信号を入力するため、ＣＰＵにおける処理負担が増大するという問題がある。

本発明はかかる事情に鑑みてなされたものであり、連続してＤＭＡ転送処理が実行される場合に、最後に実行されるＤＭＡ転送処理が終了した場合にのみ、ＤＭＡ転送処理の終了を中央処理装置に通知することにより、中央処理装置における処理負担を軽減するデータ転送制御装置を提供することを目的とする。また、連続してＤＭＡ転送処理が実行される場合であっても、夫々のＤＭＡ転送処理が終了する都度、ＤＭＡ転送処理の終了を中央処理装置に通知することを可能とするデータ転送制御装置を提供することを他の目的とする。更に、ＤＭＡ転送処理の対象となるメモリが複数ある場合に、夫々のメモリ毎に、ＤＭＡ転送処理の終了を中央処理装置に通知するタイミングを切り替えることができるデータ転送制御装置を提供することを他の目的とする。

本発明に係るデータ転送制御装置は、バスを介して中央処理装置及びメモリと接続され、前記メモリに対するＤＭＡ転送処理に係る情報を記憶する第１記憶手段と、該第１記憶手段に記憶してある情報に基づくＤＭＡ転送処理を制御する制御手段と、該制御手段が制御するＤＭＡ転送処理が終了した場合に、前記中央処理装置にＤＭＡ転送処理の終了を通知する通知手段とを備えるデータ転送制御装置において、前記第１記憶手段に記憶してある情報に基づくＤＭＡ転送処理の後に前記制御手段が制御すべきＤＭＡ転送処理に係る情報を記憶する第２記憶手段を備え、前記制御手段は、前記第１記憶手段に記憶してある情報に基づくＤＭＡ転送処理が終了した場合に、前記第２記憶手段に情報が記憶されているか否かを判断する判断手段と、該判断手段が、前記第２記憶手段に情報が記憶されていると判断した場合に、前記第２記憶手段に記憶してある情報を前記第１記憶手段に記憶させる手段とを備え、前記通知手段は、前記判断手段が、前記第２記憶手段に情報が記憶されていないと判断した場合に、前記中央処理装置にＤＭＡ転送処理の終了を通知するように構成してあることを特徴とする。

本発明による場合は、バスを介して接続されるメモリに対するＤＭＡ転送処理に係る情報を記憶する第１記憶手段と、この第１記憶手段に記憶してある情報に基づくＤＭＡ転送処理の後に行なうべきＤＭＡ転送処理に係る情報を記憶する第２記憶手段とを備え、第１記憶手段に記憶してある情報に基づくＤＭＡ転送処理が終了した場合に、第２記憶手段に情報が記憶されていれば、第２記憶手段に記憶してある情報を第１記憶手段に記憶させ、第１記憶手段に記憶させた情報に基づくＤＭＡ転送処理を実行する。また、第２記憶手段に情報が記憶されておらず、全てのＤＭＡ転送処理が終了した場合には、ＤＭＡ転送処理の終了を中央処理装置に通知する。

本発明に係るデータ転送制御装置は、第１条件又は第２条件を選択する選択手段を備え、前記通知手段は、前記選択手段が第１条件を選択した場合、前記第２記憶手段に情報が記憶されているか否かに関わらず、前記制御手段が制御するＤＭＡ転送処理が終了した場合に、前記中央処理装置にＤＭＡ転送処理の終了を通知するように構成してあり、前記選択手段が第２条件を選択した場合、前記判断手段が前記第２記憶手段に情報が記憶されていないと判断した場合に、前記中央処理装置にＤＭＡ転送処理の終了を通知するように構成してあることを特徴とする。

本発明による場合は、第１条件が選択された場合、第２記憶手段に情報が記憶されているか否かに関わらず、ＤＭＡ転送処理が終了する都度ＤＭＡ転送処理の終了を中央処理装置に通知し、第２条件が選択された場合、第２記憶手段に情報が記憶されていないと判断した場合にのみＤＭＡ転送処理の終了を中央処理装置に通知する。

本発明に係る画像処理装置は、前記メモリを複数備え、前記選択手段は、夫々のメモリに対応して第１条件又は第２条件を選択するように構成してあることを特徴とする。

本発明による場合は、複数のメモリを備えた場合に、夫々のメモリ毎に第１条件又は第２条件を設定することにより、ＤＭＡ転送処理の対象となるメモリ毎に、ＤＭＡ転送処理の終了を中央処理装置へ通知するタイミングを設定することができる。

本発明によれば、バスを介して接続されるメモリに対するＤＭＡ転送処理において、連続して実行すべきＤＭＡ転送処理がある場合に、全てのＤＭＡ転送処理が終了した場合にのみＤＭＡ転送処理の終了を中央処理装置に通知することにより、ＤＭＡ転送処理の終了を通知される中央処理装置における処理負担を軽減することができる。従って、特に、テストパターン等のように１ページ分の画像データのデータ量が予め分かっており、リロード処理の回数が分かっている場合には効果的である。

また、複数のＤＭＡ転送処理を連続して実行する場合であっても、ＤＭＡ転送処理の終了を中央処理装置に通知するタイミングを、夫々のＤＭＡ転送処理の終了時、又は全てのＤＭＡ転送処理の終了時に設定できることにより、例えば、１ページ分の画像データを複数の領域に分割し、夫々の領域毎にＤＭＡ転送処理を行なう場合であって、分割された領域の数が不明であるため、リロードの回数が分からない場合には、夫々のＤＭＡ転送処理が終了する都度中央処理装置に通知することで、中央処理装置は、ＤＭＡ転送処理の終了が通知される都度、更に次のＤＭＡ転送処理の実行が必要であるか否かを判断することができる。従って、ＤＭＡ転送処理を行なうべき画像データが無く、更に実行すべきＤＭＡ転送処理がないと判断した場合には、ＤＭＡ転送処理を終了することができる。更に、複数のメモリを備える場合に、夫々のメモリ毎にＤＭＡ転送処理の終了を中央処理装置に通知するタイミングを設定できることにより、中央処理装置は、効率よくＤＭＡ転送処理の終了を把握することができる。

以下に、本発明に係るデータ転送制御装置を備えた複合機による実施の形態を示す図面に基づいて詳述する。図１は本発明に係るデータ転送制御装置を備えた複合機の構成例を示すブロック図であり、図中１は本発明のデータ転送制御装置を備えた複合機を示している。この複合機１は、装置全体としての動作を制御する中央処理装置としてのＣＰＵ１０、ＲＯＭ１１、ＲＡＭ１２、ＣＯＤＥＣ１３、画像メモリ（メモリ）１４、ＮＣＵ(Network Control Unit)１５、モデム１６、表示部１７、操作部１８、読取部１９、記録部２０、外部のコンピュータ等と接続するためのＵＳＢインタフェース２１等を備えており、夫々はバス２２を介して相互に接続されている。

ＣＰＵ１０は、バス２２を介して接続されるハードウェア各部を制御するとともに、ＲＯＭ１１に記憶してある制御プログラムを順次実行する。ＲＯＭ１１は、本実施の形態に係る複合機１としての動作に必要な種々の制御プログラムを予め記憶している。また、ＲＡＭ１２は、ＳＲＡＭ又はフラッシュメモリ等で構成され、ＣＰＵ１０による制御プログラムの実行時に発生するデータを一時的に記憶する。

モデム１６は、ファクシミリ通信が可能なファックスモデムで構成されており、ＮＣＵ１５と直接的にも接続されている。ＮＣＵ１５は、公衆電話回線網Ｌと接続されており、必要に応じてモデム１６を公衆電話回線網Ｌと接続し、公衆電話回線網Ｌを介して外部の装置との間でのファクシミリ通信を可能としている。表示部１７は、液晶ディスプレイ（ＬＣＤ）等で構成されており、複合機１の動作状況、ユーザへ報知すべきデータ、及び操作部１８から入力された文字等を表示する。操作部１８は、複合機１を操作するために必要なテンキー及び各種のファンクションキー等を備えている。尚、表示部１７をタッチパネル方式のものとすることにより、操作部１８の各種のキーのうちの一部又は全部を代用することも可能である。

読取部１９は、ＣＣＤ(Charge Coupled Device)等を利用したスキャナで原稿を読み取ることにより画像データを取得し、取得した画像データをＣＯＤＥＣ１３又は画像メモリ１４に入力する。ＣＯＤＥＣ１３は、読取部１９から入力された画像データを符号化して画像メモリ１４に記憶させ、また、画像メモリ１４に記憶してある符号化された画像データを記録部２０にて記録用紙に記録する際に復号する。画像メモリ１４は、ＤＲＡＭ等により構成されており、読取部１９にて読み取った画像データ、及びＣＯＤＥＣ１３にて符号化された画像データを記憶する。

記録部２０は、電子写真方式のプリンタ装置であって、画像メモリ１４に記憶してある画像データを、ハードコピーとしてＡ３縦，Ｂ４縦，Ａ４縦，Ｂ５横及びＡ５横等の各サイズの普通紙、厚紙又はＯＨＰ(Over Head Projector) シート等の記録シートから、指定された用紙サイズ及び紙種の記録シートを選択して記録する。ＵＳＢインタフェース２１は、図示しないネットワークを介して接続される外部のコンピュータ等との間で画像データ等の各種のデータを送受信する。

また、本実施の形態の複合機１は、バス２２を介して画像メモリ１４に行なうＤＭＡ（Direct Memory Access）転送処理を制御するデータ転送制御装置としてのＤＭＡコントローラ３を備えており、ＤＭＡコントローラ３をバス２２に接続してある。このＤＭＡコントローラ３は、ＤＭＡ転送処理の実行を制御する制御部（制御手段）３０、制御部３０が制御するＤＭＡ転送処理に係る情報を記憶する第１レジスタ群（第１記憶手段）３１、第１レジスタ群３１に記憶してある情報に基づくＤＭＡ転送処理の後に実行すべきＤＭＡ転送処理に係る情報を記憶する第２レジスタ群（第２記憶手段）３２等を備えている。

また、第１レジスタ群３１には、制御部３０が制御するＤＭＡ転送処理における転送開始アドレスを格納するアドレスレジスタ３１ａと、転送回数を格納するカウンタレジスタ３１ｂとが備えてあり、第２レジスタ群３２には、第１レジスタ群３１に格納してある情報に基づくＤＭＡ転送処理の後に実行すべきＤＭＡ転送処理における転送開始アドレスを格納するアドレスレジスタ３２ａと、転送回数を格納するカウンタレジスタ３２ｂとが備えてある。ＤＭＡコントローラ３の制御部３０は、ＣＰＵ１０からの指示に従って、第１レジスタ群３１のアドレスレジスタ３１ａ及びカウンタレジスタ３１ｂに値を格納し、また、ＣＰＵ１０からの指示に従って、次に実行すべきＤＭＡ転送処理がある場合には、第２レジスタ群３２のアドレスレジスタ３２ａ及びカウンタレジスタ３２ｂに夫々値を格納する。

ＤＭＡコントローラ３は、バス２２を介して、画像メモリ１４に対するＤＭＡ転送処理の実行を制御する場合、制御部３０が、第１レジスタ群３１のアドレスレジスタ３１ａに格納してある値が示すアドレスにアクセスし、このアドレスに対してデータの読出処理又は書込処理を実行する。また制御部３０は、アドレスレジスタ３１ａの値が示すアドレスへのアクセスを行なった後、当該アドレスへのアクセスの終了を示す信号をＣＰＵ１０に入力するとともに、アドレスレジスタ３１ａの値をインクリメントし、カウンタレジスタ３１ｂの値をデクリメントする。制御部３０は、当該アドレスへのアクセスの終了を示す信号に対する返信信号としてＡＣＫ信号をＣＰＵ１０から取得した場合、インクリメントされたアドレスレジスタ３１ａの値が示すアドレスにアクセスする。尚、制御部３０は、上述した処理を、カウンタレジスタ３１ｂの値が０になるまで繰り返すことにより、逐次インクリメントするアドレスレジスタ３１ａの値が示すアドレスにアクセスして、データの読出処理又は書込処理を実行する。

また、ＤＭＡコントローラ３は、リロード機能を備えており、第１レジスタ群３１のアドレスレジスタ３１ａ及びカウンタレジスタ３１ｂに格納された値に基づくＤＭＡ転送処理が終了した場合、制御部３０は、第２レジスタ群３２に、次に実行すべきＤＭＡ転送における転送開始アドレス及び転送回数が格納してあるか否かを判断する判断手段として動作し、格納してあると判断した場合、第２レジスタ群３２のアドレスレジスタ３２ａ及びカウンタレジスタ３２ｂに格納してある各値を、第１レジスタ群３１のアドレスレジスタ３１ａ及びカウンタレジスタ３１ｂに記憶させる。また、制御部３０は、上述したように、カウンタレジスタ３１ｂの値が０になるまで、順次インクリメントされるアドレスレジスタ３１ａの値が示すアドレスへのアクセスを行なう。

ＤＭＡコントローラ３の制御部３０は、第１レジスタ群３１に格納された各値に基づくＤＭＡ転送処理が終了した場合に、このＤＭＡ転送処理の終了をＣＰＵ１０へ通知する通知手段として動作しており、ＤＭＡ転送処理の終了を示す割込信号を入力する。ここで、制御部３０は、第１レジスタ群３１に格納された値に基づくＤＭＡ転送処理が終了する都度、ＣＰＵ１０に割込信号を入力する第１モード（第１条件）と、リロード用の第２レジスタ群３２に格納された値に基づくＤＭＡ転送処理が全て終了した際に、ＣＰＵ１０に割込信号を入力する第２モード（第２条件）とを選択する選択手段として動作しており、ＣＰＵ１０からの指示に従って選択したモードに応じたタイミングにて、ＣＰＵ１０に割込信号を入力する。尚、ＣＰＵ１０からの指示により選択される第１モード又は第２モードは、ＤＭＡコントローラ３が備える図示しないレジスタに設定してある。また、複数のメモリを備えた装置においては、このようなモードの設定を、夫々のメモリ毎に行なうようにすることもできる。

以下に、上述した構成の複合機１においてＤＭＡコントローラ３による画像メモリ１４へのアクセス処理について説明する。図２は本発明に係る複合機１における画像メモリ１４へのアクセス処理手順を示すフローチャートである。複合機１において、バス２２を介したデータ転送処理の制御権をＣＰＵ１０から獲得したＤＭＡコントローラ３の制御部３０は、画像メモリ１４に対して、第１レジスタ群３１のアドレスレジスタ３１ａに記憶してある値が示すアドレスにアクセスし（Ｓ１）、ＣＰＵ１０からの指示に従って、このアドレスに記憶してあるデータの読出処理、又はこのアドレスへのデータの書込処理を実行する。また、制御部３０は、アドレスレジスタ３１ａが示すアドレスへのアクセスの終了を示す信号をＣＰＵ１０に入力するとともに、第１レジスタ群３１のアドレスレジスタ３１ａの値をインクリメントし、カウンタレジスタ３１ｂの値をデクリメントする（Ｓ２）。更に、制御部３０は、カウンタレジスタ３１ｂの値が０であるか否かを判断する（Ｓ３）。

ここで、カウンタレジスタ３１ｂの値が０でない場合は（Ｓ３：ＮＯ）、第１レジスタ群３１に記憶してある値に基づくＤＭＡ転送が終了していないため、制御部３０は、ステップＳ１に戻り、アドレスレジスタ３１ａの値が示すアドレスにアクセスする（Ｓ１）。一方、カウンタレジスタ３１ｂの値が０である場合は（Ｓ３：ＹＥＳ）、第１レジスタ群３１に記憶してある値に基づくＤＭＡ転送が終了しているため、制御部３０は、第２レジスタ群３２に値が格納してあるか否かを判断する（Ｓ４）。

ここで、第２レジスタ群３２に値が格納してある場合（Ｓ４：ＹＥＳ）、即ち、次に実行すべきＤＭＡ転送処理に係る値が格納してある場合、制御部３０は、所定のレジスタの値に従って、第１モードが設定してあるか否かを判断し（Ｓ５）、第１モードが設定してある場合（Ｓ５：ＹＥＳ）、ＣＰＵ１０に、ＤＭＡ転送処理の終了を示す割込信号を入力する（Ｓ６）。一方、第１モードが設定していない場合（Ｓ５：ＮＯ）、即ち、第２モードが設定してある場合、制御部３０は、ステップＳ６の処理をスキップし、第２レジスタ群３２のアドレスレジスタ３２ａ及びカウンタレジスタ３２ｂに記憶してある値を夫々、第１レジスタ群３１のアドレスレジスタ３１ａ及びカウンタレジスタ３１ｂに記憶し（Ｓ７）、ステップＳ１の処理に戻る。

また、制御部３０は、ステップＳ１からＳ３までの処理を繰り返すことにより、第２レジスタ群３２から第１レジスタ群３１へ読み出した値に基づくＤＭＡ転送処理の実行を制御しており、第１レジスタ群３１に格納してある値に基づくＤＭＡ転送処理が終了し（Ｓ３：ＹＥＳ）、更に、第２レジスタ群３２に値が格納していない場合（Ｓ４：ＮＯ）、即ち、第１レジスタ群３１にリロードして実行すべきＤＭＡ転送処理が全て終了した場合、ＤＭＡ転送処理の終了を通知する割込信号をＣＰＵ１０に入力し（Ｓ８）、画像メモリ１４へのアクセス処理を終了する。

上述したように、第１レジスタ群３１の各レジスタに記憶してある値に基づくＤＭＡ転送処理の次に実行すべきＤＭＡ転送処理に係る各値を第２レジスタ群３２に記憶してあり、連続してＤＭＡ転送処理を実行する場合に、全てのＤＭＡ転送処理の実行が終了した場合にのみＣＰＵ１０に割込信号を入力することにより、ＤＭＡ転送処理の終了の都度ＣＰＵ１０へ割込信号を入力する場合と比較してＣＰＵ１０における処理負担を軽減することができる。また、第１レジスタ群３１にリロードして順次実行されるＤＭＡ転送のリロード回数が不明である場合を考慮して、ＤＭＡ転送処理が終了する都度ＣＰＵ１０へ割込信号を入力する場合には、ＣＰＵ１０は、割込信号が入力される都度、ＤＭＡ転送処理を続行すべきか否かの判断を行なうことができ、リロード処理の実行回数を把握することができる。

上述した実施の形態では、ＤＭＡコントローラ３は、画像メモリ１４に対するＤＭＡ転送処理の実行を制御するように構成されているが、画像メモリ１４に限られず、複合機１に備えるシステムメモリ、外部の装置と接続される各種の入出力部（図示せず）に対するＤＭＡ転送処理の実行についても制御することができる。

本発明に係るデータ転送制御装置を備えた複合機の構成例を示すブロック図である。 本発明に係る複合機における画像メモリへのアクセス処理手順を示すフローチャートである。

符号の説明

１ 複合機
１０ ＣＰＵ（中央処理装置）
１４ 画像メモリ（メモリ）
２２ バス
３ ＤＭＡコントローラ（データ転送制御装置）
３０ 制御部（制御手段、通知手段、判断手段）
３１ 第１レジスタ群（第１記憶手段）
３２ 第２レジスタ群（第２記憶手段）

Claims (3)

1. バスを介して中央処理装置及びメモリと接続され、前記メモリに対するＤＭＡ転送処理に係る情報を記憶する第１記憶手段と、該第１記憶手段に記憶してある情報に基づくＤＭＡ転送処理を制御する制御手段と、該制御手段が制御するＤＭＡ転送処理が終了した場合に、前記中央処理装置にＤＭＡ転送処理の終了を通知する通知手段とを備えるデータ転送制御装置において、
   前記第１記憶手段に記憶してある情報に基づくＤＭＡ転送処理の後に前記制御手段が制御すべきＤＭＡ転送処理に係る情報を記憶する第２記憶手段を備え、
   前記制御手段は、
   前記第１記憶手段に記憶してある情報に基づくＤＭＡ転送処理が終了した場合に、前記第２記憶手段に情報が記憶されているか否かを判断する判断手段と、
   該判断手段が、前記第２記憶手段に情報が記憶されていると判断した場合に、前記第２記憶手段に記憶してある情報を前記第１記憶手段に記憶させる手段とを備え、
   前記通知手段は、
   前記判断手段が、前記第２記憶手段に情報が記憶されていないと判断した場合に、前記中央処理装置にＤＭＡ転送処理の終了を通知するように構成してあることを特徴とするデータ転送制御装置。
2. 第１条件又は第２条件を選択する選択手段を備え、
   前記通知手段は、
   前記選択手段が第１条件を選択した場合、前記第２記憶手段に情報が記憶されているか否かに関わらず、前記制御手段が制御するＤＭＡ転送処理が終了した場合に、前記中央処理装置にＤＭＡ転送処理の終了を通知するように構成してあり、
   前記選択手段が第２条件を選択した場合、前記判断手段が前記第２記憶手段に情報が記憶されていないと判断した場合に、前記中央処理装置にＤＭＡ転送処理の終了を通知するように構成してあることを特徴とする請求項１に記載のデータ転送制御装置。
3. 前記メモリを複数備え、
   前記選択手段は、夫々のメモリに対応して第１条件又は第２条件を選択するように構成してあることを特徴とする請求項２に記載のデータ転送制御装置。
   
   
   

Images