JP2005064903A - 広帯域増幅器及びｉ−ｖ変換器 - Google Patents

広帯域増幅器及びｉ−ｖ変換器 Download PDF

Info

Publication number
JP2005064903A
JP2005064903A JP2003292984A JP2003292984A JP2005064903A JP 2005064903 A JP2005064903 A JP 2005064903A JP 2003292984 A JP2003292984 A JP 2003292984A JP 2003292984 A JP2003292984 A JP 2003292984A JP 2005064903 A JP2005064903 A JP 2005064903A
Authority
JP
Japan
Prior art keywords
amplifier
input terminal
amplifying means
output
current feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003292984A
Other languages
English (en)
Other versions
JP4364579B2 (ja
Inventor
Shingo Sofukawa
慎吾 曽布川
Kazuyuki Yamauchi
一幸 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NF Corp
Original Assignee
NF Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NF Corp filed Critical NF Corp
Priority to JP2003292984A priority Critical patent/JP4364579B2/ja
Publication of JP2005064903A publication Critical patent/JP2005064903A/ja
Application granted granted Critical
Publication of JP4364579B2 publication Critical patent/JP4364579B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】 広い周波数帯域での動作が可能で、しかも設計の自由度の向上を図ることができる広帯域増幅器及びＩ−Ｖ変換器を提供する。
【解決手段】 電流帰還型ＯＰアンプＡ２の反転入力端子に出力が接続された高入力インピーダンスを有するバッファＡ１と、このバッファＡ１の入力信号及び予め定められた基準電圧が入力されるとともに、電流帰還型ＯＰアンプＡ２の同相入力端子に出力が接続された演算増幅器Ａ３から成る複数の増幅手段で構成されている。
【選択図】 図１

Description

本発明は、電流帰還型ＯＰアンプ（別名：電流入力型ＯＰアンプ）を用いた、広い周波数帯域で動作する増幅器及びＩ−Ｖ変換器に関するものである。
従来、広く使用されているＯＰアンプは、高周波領域（例えばビデオ信号のように数ＭＨｚの帯域を持つもの）まで使用しようとしても、利得を大きくしようとすると使用可能な周波数帯域（カットオフ周波数）が狭くなるという性質を有している。即ち、あるＯＰアンプを使用する場合、利得をＧ、帯域幅をＢとすると、その積であるＧＢはその使用するＯＰアンプに固有であり一定であった。そして当業者は、このことを「ＯＰアンプのＧＢ積は一定である」と称している。即ち、積が一定であるから、帯域幅Ｂを広くすると必然的に利得Ｇは少なくなるため、設計の自由度が狭まり扱いにくいものであった。
このため、ＯＰアンプは高周波領域に余り使用されていなかったが、１９８０年代の初め、この問題を解決する回路技術として電流帰還型ＯＰアンプが登場してきた。電流帰還型ＯＰアンプは、利得を変えても周波特性はほとんど影響を受けないという特徴を持っている。
この電流帰還型ＯＰアンプという呼び名に対して、今まで広く用いられていたＯＰアンプは電圧帰還型ＯＰアンプと称されている。これは当該ＯＰアンプの入力インピーダンスが高く、従って帰還は電圧の形でかかるため、そのように呼ばれている。
これに対し、電流帰還型ＯＰアンプは、その詳しい動作は後述するが、入力段の構成から、その入力インピーダンスが低いために電圧でなく電流の形で帰還がかかるためその名前が付いている。
＜同相増幅器を構成した場合＞
図３は電流帰還型ＯＰアンプを用いて同相増幅器を構成した場合の回路構成である。
図において、Viは入力信号電圧、Ａは電流帰還型ＯＰアンプであり、この同相入力（＋）にはViが印加されており、出力には抵抗Ｒ１とＲ２の直列回路が接続されており、このＲ１とＲ２の接続点に反転端子（−）が接続されている。
図においては、電流帰還型ＯＰアンプＡの内部を電流源Ｉn、トランスインピーダンスＺ等を用い等価的に示している。
電流帰還型ＯＰアンプＡの同相入力と反転入力の間には、利得１倍のバッファが入っている。そして、この入力バッファに流れる電流Inを検知して電流帰還型ＯＰアンプＡ内に図示した電流源Ｉnで同じ電流を発生し、この電流を高インピーダンスＺに流し込む事により、高い利得を得ており、この発生した電圧（In×Z）をバッファして出力電圧Voを得ている。
以下では、この電流帰還型ＯＰアンプを同相増幅器として使用する場合について動作説明を行う。
図３において、出力電圧Voは次のように表すことができる。
Vｏ=Z×In （１）
（＋）及び（−）の入力端子間に接続された利得１のバッファアンプの効果によりVi=Vp=Vnであるので、次の式が成立する。
Figure 2005064903
ここで、T(jf)はループ利得、すなわち帰還路を切断したときの利得であり、電流帰還型ＯＰアンプＡのトランスインピーダンスZ(jf)を用いて次のように表される。
Figure 2005064903
尚、トランスインピーダンスZ(jf)は、周波数＝０のときのインピーダンスをZo、これが−３ｄＢとなるポイントの周波数をfaとすると、次のように表される。
Figure 2005064903
Figure 2005064903
ここで、このA(jf)の式の第２項に注目すると、仕上がり利得の帯域幅に関係する外付け抵抗はR2のみである。従って、一度R2で必要な帯域fAを決めれば、次にR1で利得を変えたとしても、帯域幅を表す項にはＲ1が含まれないので、仕上がりの帯域幅は変化しない。
実際の設計法としてはR2で必要な利得を決定し、次にＲ2に合わせてR1で所望の帯域幅を決めればよい。
市販製品の一例を示すと、Z0＝７１０ｋΩ、fa＝３５０ｋＨｚ、R2＝１５００Ωであり、この数値から、式（６）’を用いて閉ループ帯域幅、即ち仕上がりの帯域幅fAを計算すると１６５ＭＨｚとなる。現実の回路では２０倍の利得で１５０ＭＨｚ、５０倍の利得で７０ＭＨｚ程度の帯域幅となり、ちなみにＧＢ積を計算すると３０００ＭＨｚを超えており、電圧帰還型ＯＰアンプの最高クラス製品のＧＢ積が５００ＭＨｚ程度であることを考えると、桁違いに優れた性能である。
以上述べたように、電流帰還型ＯＰアンプにおいては利得と帯域幅とは無関係であることがわかる。これに対して、従来の電圧帰還型ＯＰアンプにおいては、利得と帯域幅との積（ＧＢ積）は一定という関係があり、利得Ｇを大きくすると帯域幅Ｂは狭くなってしまった。
＜反転増幅器を構成した場合＞
図４は電流帰還型ＯＰアンプを反転増幅器として使用した場合である。図より、次の関係が得られる。
Figure 2005064903
従って、この増幅器の利得は次のようになる。
Figure 2005064903
右辺の第２項は、前述の非反転増幅器の式を参考にして次のように変形できる。
Figure 2005064903
この式から、図４の利得は、従来からよく知られている電圧帰還型ＯＰアンプによる反転増幅器の通過域の利得である(R2/R1)と、帯域幅を規定する１次低域通過特性の
Figure 2005064903
 ＜Ｉ−Ｖ変換器を構成した場合＞
図５は電流帰還型ＯＰアンプを用いてＩ−Ｖ変換器を構成した例である。
反転増幅器の式（１０）を変形して次の式を得る。
Figure 2005064903
ところが、前述の電流帰還型ＯＰアンプを図４に示す反転アンプ及び図５に示すＩ−Ｖ変換器として使用すると、次のような問題点がある。
（１）高利得を実現するためにはR2を大きくしたいが、そうするとfAの式からも分かるように周波数帯域が狭くなる。
（２）R2には電流帰還型ＯＰアンプの製造業者による推奨値があり、性能維持のためにはこの推奨値を使用する必要があるので設計の自由度があまりない。
（３）電流帰還型ＯＰアンプを用いてI−V（電流−電圧）変換器を構成する場合、電流帰還型ＯＰアンプの負入力端子（−）のインピーダンスはバッファの出力であるため出力インピーダンスが低く、またバイアス電流が流れるため、高精度（すなわち微小電流測定）のI−V変換器は構成できない。
本発明は、上記事情に鑑みてなされたもので、広い周波数帯域での動作が可能で、しかも設計の自由度の向上を図ることができる広帯域増幅器及びＩ−Ｖ変換器を提供することを目的とする。
請求項１記載の発明は、電流帰還型ＯＰアンプと、前記電流帰還型ＯＰアンプの反転入力端子に出力が接続された高入力インピーダンスを有する第１の増幅手段と、前記第１の増幅手段の入力信号及び予め定められた基準電圧が入力され、前記電流帰還型ＯＰアンプの同相入力端子に出力が接続された第２の増幅手段とを具備したことを特徴としている。
請求項２記載の発明は、信号入力端子に一端が接続された入力抵抗素子と、前記入力抵抗素子の他端が接続される高入力インピーダンスを有する第１の増幅手段と、反転入力端子と同相入力端子を有する電流帰還型ＯＰアンプからなり、前記第１の増幅手段の出力端が第１の抵抗素子を介して前記反転入力端子に接続された第２の増幅手段と、反転入力端子と同相入力端子を有し、該反転入力端子が第２の抵抗素子を介して前記第１の増幅手段の入力端に接続されるとともに、キャパシタを含む回路素子を介して出力端に接続され、前記同相入力端子が予め定めた基準電位に接続され、前記出力端より出力される電圧を前記第２の増幅手段の同相入力端子に与える第３の増幅手段と、前記第２の増幅手段の出力を前記第１の増幅手段の入力側に負帰還させる負帰還素子を有する帰還手段とを具備したことを特徴としている。
請求項３記載の発明は、高入力インピーダンスを有する第１の増幅手段と、前記第１の増幅手段に縦続接続された電流帰還型ＯＰアンプからなる第２の増幅手段と、前記第２の増幅手段の出力を前記第１の増幅手段の入力側に負帰還させる負帰還素子を有する帰還手段と、前記第１の増幅手段に接続され、該第１の増幅手段でのオフセット電圧をキャンセルさせる第３の増幅手段とを具備したことを特徴としている。
請求項４記載の発明は、高入力インピーダンスを有する第１の増幅手段と、反転入力端子と同相入力端子を有する電流帰還型ＯＰアンプからなり、前記第１の増幅手段の出力端が第１の抵抗を介して前記反転入力端子に接続された第２の増幅手段と、反転入力端子と同相入力端子を有し、前記反転入力端子が第２の抵抗を介して前記第１の増幅手段の入力端に接続されるとともに、キャパシタを含む回路素子を介して出力端に接続され、前記同相入力端子が予め定めた基準電位に接続され、前記出力端より出力される電圧を前記第２の増幅手段の同相入力端子に与える第３の増幅手段と、前記第２の増幅手段の出力を前記第１の増幅手段の入力側に負帰還させる負帰還素子を有する帰還手段とを具備したことを特徴としている。
請求項５記載の発明は、請求項２又は４記載の発明において、前記第１の抵抗は、一部あるいは全部を前記第１の増幅手段の等価的な出力抵抗により代用されることを特徴としている。
請求項６記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記電流帰還型ＯＰアンプのトランスインピーダンスＺの絶対値|Ｚ|が呈する−３ｄＢカットオフ周波数fa、前記第２の抵抗及び前記キャパシタとの間にfa=1/2πCRなる関係を有することを特徴としている。
本発明では、電流帰還型ＯＰアンプに外付けした、バッファ等のインピーダンス変換素子及び該インピーダンス変換素子のオフセット補正用素子を用いることにより、広帯域増幅器及び広帯域Ｉ−Ｖ変換器を構成することができる。また、従来の電流帰還型ＯＰアンプ単体のものに比べて帰還抵抗などの値をより自由に設定できるため、設計の自由度の向上を図ることができるという効果がある。
以下、本発明の実施例を図面に従い説明する。
（第１の実施例）
図１は、本発明を反転型増幅器に適用した場合の回路構成を示した図である。
この場合、電流帰還型ＯＰアンプを用いて反転型増幅器を構成すると、前述したように反転入力端子のインピーダンスが低く、更にバイアス電流が流れるという問題点があった。
そこで、本本発明は、第２の増幅手段としての電流帰還型ＯＰアンプＡ２の反転入力端子（−）に、第１の抵抗素子である抵抗R3を介して高入力インピーダンスで、かつ利得が大略１の広帯域の第１の増幅手段としてのバッファＡ１を接続し、また、電流帰還型ＯＰアンプＡ２の同相入力端子（＋）に高入力インピーダンス、低オフセットの第３の増幅手段としての演算増幅器Ａ３を接続する。演算増幅器Ａ３には、第２の抵抗素子である抵抗RとキャパシタCを外付けすることにより積分器を構成している。
なお、バッファＡ１は、直流オフセットＥ(V)を有していてもかまわない。また、抵抗R3は、一部あるいは全部をバッファＡ１の等価的な出力抵抗により代用してもよい。
そして、これらバッファＡ１、電流帰還型ＯＰアンプＡ２および演算増幅器Ａ３で一つの複合増幅器Ａ’を構成しており、この複合増幅器Ａ’に、図示のように負帰還素子としての帰還抵抗R2と入力抵抗素子としての入力抵抗R1を接続することで反転型増幅器を構成している。
次に、このように構成した反転型増幅器について式を用いて動作を詳細に説明する。
Figure 2005064903
式（１４）を変形し、トランスインピーダンスＺが非常に大いとすると、上式は次のようになる。
Figure 2005064903
この条件（ｅ＝０）を式（１３）に代入すると
Figure 2005064903
 従って、入力電圧ei=0とすると、出力電圧もe0=0となる。
また、e0=Z×Inなる関係から、In=0であることが分かる。
即ち、次のようになる。
Figure 2005064903
以上のように、演算増幅器Ａ３の積分器効果により、バッファＡ１にオフセット電圧が存在してもこれをキャンセルすることができる。
＜交流特性＞
図１に示す反転型増幅器において、演算増幅器Ａ３による積分器の影響を含んだ交流特性、すなわち周波数特性は次の通りである。
R3を流れる電流の関係より次式を得る。
Figure 2005064903
一方、R1を流れた電流はR2、Rに分流するので
Figure 2005064903
 となり、もし上式の右辺において1+jωCR=１+j(ω/ωａ)が成立すれば、即ち、ωａCR=1であればG(jω)の分母は１次式に簡略化される。これはトランスインピーダンスＺの絶対値|Ｚ|が呈する−３ｄＢカットオフ周波数をｆａとすると、ｆａ=1/2πCRが成立することである。
この条件を用いると上記の利得G(jω)は次のようになる。
Figure 2005064903
上式において、右辺の第２項は周波数特性を表しており、この項は前述した単体の反転型増幅器の特性と比較して
Figure 2005064903
 が余分に入っている。このため図１の反転型増幅器の場合、単体のものに比べて帯域幅は減少するが、ωAは通常の電圧帰還型ＯＰアンプに比べて非常に大きいので広帯域の反転増幅器が構成できる。
また、図４に示した従来の電流帰還型ＯＰアンプ単体のものは、与えられたＯＰアンプに対して帰還抵抗には推奨値が決められていたため、入力抵抗と帰還抵抗を自由に設定することは難しかった。これに対して本発明の場合は、入力抵抗R1、帰還抵抗R2の値を抵抗Ｒ3とは独立に設定できるため、設計の自由度が向上するというメリットがある。
なお、図１に示すバッファＡ１は、利得が１倍のバッファアンプとして説明したが、利得を有していてもかまわないし、利得が１以下であってもかまわない。また、負帰還ループを安定に動作させるため、バッファＡ１の帯域幅は電流帰還型ＯＰアンプＡ２の帯域幅に比べて十分広いことが必要である。
（第２の実施例）
図２は、本発明をＩ−Ｖ変換器に適用した場合の回路構成を示すもので、ここでは、図１と同一部分には、同符号を付している。
Ｉ−Ｖ変換器は、入力電流（I）を電圧（V）に変換して出力する機能を有するもので、このようなＩ−Ｖ変換器は、前述の反転増幅器を一部変形することにより解析できる。
反転増幅器の入出力関係は前述の通り、次のように表される。
Figure 2005064903
と表すことができる。
次に、Ｉ−Ｖ変換器においては、入力は電流源であり、そのインピーダンスは無限大であるのでR1→∞とすると、結局、式は次のようになる。
Figure 2005064903
この結果を考察すると、項(1+R2/R)の存在によって、電流帰還型ＯＰアンプ単体に比べて帯域幅は減少する。しかし、抵抗Rについてみると、演算増幅器Ａ３の反転端子は仮想接地点となっているため、バッファＡ１と電流帰還型ＯＰアンプＡ２は、R2/Rなる電圧利得を持つことになる。このため、RをR2の１０倍以上に選べば、ノイズ利得は１．１倍以下となり、Rを無限大にしたときの１倍に比べ１０％以下の増加ですむことになる。このように、抵抗雑音等の観点からRをR2の１０倍以上に選べば項(1+R2/R)は１に近い値となり、項(1+R2/R)の影響は無視できる。
従って、本発明のＩ−Ｖ変換器においては、単体の電流帰還型ＯＰアンプの持つ広帯域特性をそのまま享受することができる。
以上、本発明の、電流帰還型ＯＰアンプＡ２を使用した複合型増幅器によるＩ−Ｖ変換器によれば、R3で帯域幅ωAを決め、抵抗R2で電流／電圧変換利得を決める。そして、仕上がりの帯域幅はωA/(1+R2/R)であるが、R≫R2なる条件で使用すれば概ねωAとなる。
ところで、上述の図５に示した単体の電流帰還型ＯＰアンプにおいては、Ｉ−Ｖ変換器の変換利得はR2により決まるが、同時に、このR2は電流帰還型ＯＰアンプの帯域幅を決定しており、更に製造業者による推奨値もあるため、その値は自由に決定できなかった。
これに対して、図２に示す本発明のＩ−Ｖ変換器では、帯域幅の設定はR3により行い、電流−電圧の変換利得を決める抵抗R2とは無関係である。このため、変換利得の値R2は帯域幅とは無関係に自由に決めることができるというメリットがある。
なお、本発明は、上記実施の形態に限定されるものでなく、実施段階では、その要旨を変更しない範囲で種々変形することが可能である。
さらに、上記実施の形態には、種々の段階の発明が含まれており、開示されている複数の構成要件における適宜な組み合わせにより種々の発明が抽出できる。例えば、実施の形態に示されている全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出できる。
本発明の第１の実施例における反転増幅器の回路構成を示す図。 本発明の第２の実施例におけるＩ−Ｖ変換器の回路構成を示す図。 従来の電流帰還型ＯＰアンプによる同相増幅器の回路構成を示す図。 従来の電流帰還型ＯＰアンプによる反転増幅器の回路構成を示す図。 従来の電流帰還型ＯＰアンプによるＩ−Ｖ変換器の回路構成を示す図。
符号の説明
ei 入力電圧
eo 出力電圧
Ｒ１、Ｒ２、Ｒ３、Ｒ 抵抗
Ｃ キャパシタ
Ｚ トランスインピーダンス
Ａ１ バッファ
Ａ２ 電流帰還型ＯＰアンプ
Ａ３ 低オフセットＯＰアンプ
Ａ 複合型増幅器

Claims (6)

  1. 電流帰還型ＯＰアンプと、
    前記電流帰還型ＯＰアンプの反転入力端子に出力が接続された高入力インピーダンスを有する第１の増幅手段と、
    前記第１の増幅手段の入力信号及び予め定められた基準電圧が入力され、前記電流帰還型ＯＰアンプの同相入力端子に出力が接続された第２の増幅手段と
    を具備したことを特徴とする広帯域増幅器。
  2. 信号入力端子に一端が接続された入力抵抗素子と、
    前記入力抵抗素子の他端が接続される高入力インピーダンスを有する第１の増幅手段と、
    反転入力端子と同相入力端子を有する電流帰還型ＯＰアンプからなり、前記第１の増幅手段の出力端が第１の抵抗素子を介して前記反転入力端子に接続された第２の増幅手段と、
    反転入力端子と同相入力端子を有し、該反転入力端子が第２の抵抗素子を介して前記第１の増幅手段の入力端に接続されるとともに、キャパシタを含む回路素子を介して出力端に接続され、前記同相入力端子が予め定めた基準電位に接続され、前記出力端より出力される電圧を前記第２の増幅手段の同相入力端子に与える第３の増幅手段と、
    前記第２の増幅手段の出力を前記第１の増幅手段の入力側に負帰還させる負帰還素子を有する帰還手段と
    を具備したことを特徴とする広帯域増幅器。
  3. 高入力インピーダンスを有する第１の増幅手段と、
    前記第１の増幅手段に縦続接続された電流帰還型ＯＰアンプからなる第２の増幅手段と、
    前記第２の増幅手段の出力を前記第１の増幅手段の入力側に負帰還させる負帰還素子を有する帰還手段と、
    前記第１の増幅手段に接続され、該第１の増幅手段でのオフセット電圧をキャンセルさせる第３の増幅手段と
    を具備したことを特徴とするＩ−Ｖ変換器。
  4. 高入力インピーダンスを有する第１の増幅手段と、
    反転入力端子と同相入力端子を有する電流帰還型ＯＰアンプからなり、前記第１の増幅手段の出力端が第１の抵抗を介して前記反転入力端子に接続された第２の増幅手段と、
    反転入力端子と同相入力端子を有し、前記反転入力端子が第２の抵抗を介して前記第１の増幅手段の入力端に接続されるとともに、キャパシタを含む回路素子を介して出力端に接続され、前記同相入力端子が予め定めた基準電位に接続され、前記出力端より出力される電圧を前記第２の増幅手段の同相入力端子に与える第３の増幅手段と、
    前記第２の増幅手段の出力を前記第１の増幅手段の入力側に負帰還させる負帰還素子を有する帰還手段と
    を具備したことを特徴とするＩ−Ｖ変換器。
  5. 前記第１の抵抗は、一部あるいは全部を前記第１の増幅手段の等価的な出力抵抗により代用されることを特徴とする請求項２又は４記載の広帯域増幅器及びＩ−Ｖ変換器。
  6. 前記電流帰還型ＯＰアンプのトランスインピーダンスＺの絶対値|Ｚ|が呈する−３ｄＢカットオフ周波数fa、前記第２の抵抗及び前記キャパシタとの間にfa=1/2πCRなる関係を有することを特徴とする請求項１乃至５記載のいずれかに記載の広帯域増幅器及びＩ−Ｖ変換器。
JP2003292984A 2003-08-13 2003-08-13 広帯域増幅器及びｉ−ｖ変換器 Expired - Lifetime JP4364579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003292984A JP4364579B2 (ja) 2003-08-13 2003-08-13 広帯域増幅器及びｉ−ｖ変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003292984A JP4364579B2 (ja) 2003-08-13 2003-08-13 広帯域増幅器及びｉ−ｖ変換器

Publications (2)

Publication Number Publication Date
JP2005064903A true JP2005064903A (ja) 2005-03-10
JP4364579B2 JP4364579B2 (ja) 2009-11-18

Family

ID=34370122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003292984A Expired - Lifetime JP4364579B2 (ja) 2003-08-13 2003-08-13 広帯域増幅器及びｉ−ｖ変換器

Country Status (1)

Country Link
JP (1) JP4364579B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009005014A (ja) * 2007-06-20 2009-01-08 Hioki Ee Corp 電流電圧変換回路
EP2566048A2 (en) 2011-09-01 2013-03-06 NF Corporation Amplifier circuit
CN113406381A (zh) * 2021-06-23 2021-09-17 温州大学 一种微弱电流测量装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009005014A (ja) * 2007-06-20 2009-01-08 Hioki Ee Corp 電流電圧変換回路
EP2566048A2 (en) 2011-09-01 2013-03-06 NF Corporation Amplifier circuit
EP2849340A1 (en) 2011-09-01 2015-03-18 NF Corporation Amplifier circuit
US9024686B2 (en) 2011-09-01 2015-05-05 Nf Corporation Amplifier circuit and feedback circuit
US9252720B2 (en) 2011-09-01 2016-02-02 Nf Corporation Amplifier circuit and feedback circuit
CN113406381A (zh) * 2021-06-23 2021-09-17 温州大学 一种微弱电流测量装置
CN113406381B (zh) * 2021-06-23 2022-11-08 温州大学 一种微弱电流测量装置

Also Published As

Publication number Publication date
JP4364579B2 (ja) 2009-11-18

Similar Documents

Publication Publication Date Title
US8254598B2 (en) Programmable integrated microphone interface circuit
US20060176108A1 (en) Frequency stabilization of chopper-stabilized amplifiers
JP2007049220A (ja) Ｂｔｌ方式の増幅回路
US6781464B2 (en) Balanced amplifier and filter using the same
JP4343060B2 (ja) 受信信号強度測定回路、受信信号強度検出回路および無線受信機
US7466192B2 (en) Low-pass filter and voltage-current conversion circuit used in the same
JP4364579B2 (ja) 広帯域増幅器及びｉ−ｖ変換器
US7417439B2 (en) Impedance conversion circuit and integrated circuit including thereof
US20090140808A1 (en) Gain control circuit
JP6512826B2 (ja) 差動増幅装置
JPS5830212A (ja) イコライザ回路
JPH0575362A (ja) 平衡増幅器
JP6853064B2 (ja) 増幅回路
JP2016220104A (ja) 増幅手段を備える電子回路の切替回路および電子回路
US6501332B1 (en) Apparatus and method for electrical signal amplification
US10263567B2 (en) Amplifier circuit
US20240106400A1 (en) Differential amplifier arrangement and converter arrangement
JP2019092103A (ja) 計装アンプ
JP3396415B2 (ja) Ｄｃ帰還型ハイパスフィルタ
JPH0936702A (ja) アクティブロ−パスフィルタ
JP3085203B2 (ja) プリアンプ
JPH0511526U (ja) 複合増幅回路
JPH0355907A (ja) 演算増幅器
JP2023068566A (ja) アナログフロントエンド回路、及び大規模集積回路
JP2021114325A (ja) 半導体装置、電池監視システム、及び基準電圧生成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4364579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term