JP2005064290A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】加熱テスト工程におけるチップクラックの発生を低減し、歩留まりの向上をはかる。
【解決手段】 半導体素子搭載部に一端が近接するように配設された、複数のリードを具備したリードフレームに、半導体素子チップを搭載する工程と、複数のパッケージをゲートで接続し、複数のキャビティがゲートで連結された金型内で同時に樹脂封止を行い、連結ゲートで連結された樹脂封止工程と、加熱テスト工程とを含む半導体装置の製造方法において、前記樹脂封止工程後、加熱工程を含む保証テスト工程に先立ち、前記ゲートによって形成された連結ゲート７をカットするゲートカット工程を含む。
【選択図】図１

Description

本発明は、半導体装置の製造方法にかかり、特に樹脂封止型半導体装置の半導体素子チップの割れや欠けの低減に関する。

近年、環境汚染の問題が深刻化しており、パーソナルコンピュータ、携帯電話に代表される電子機器などの電子部品の分野でも、鉛を使用しない半田いわゆる鉛フリー半田の使用が進められている。
共晶半田の融点が約１８３℃であったのに対し、鉛フリー半田の場合、半田融点が、通常は約２２０℃と、共晶半田に比べ約４０℃程度高い。そこで従来はせいぜい２３０℃程度に設定されていたリフロー温度が、最近では２４０℃から２４５℃となっており、高い物では２６０℃とされているのもある。
すなわち、半導体装置を鉛フリー半田を用いてプリント配線基板上の配線パターンに実装する場合、前述したように、２４５℃程度の高温となるため、熱ストレスにより、チップにクラックが入りやすいという問題があった。
このように、リフロー工程で使用する半田が、共晶半田から鉛フリーとなるのに伴い、リフロー炉の温度設定を高くしているものが多い。

このため、半導体装置のテスト工程においても、リフロー温度に耐えうるかどうかを判断しなければならず、テストのための温度も従来は、２５５℃１５秒程度であったのに対し、鉛フリー対応の半導体装置については、２７０℃１５秒と高温となっている。

例えばミニパワー３端子型のトランジスタでは、図１０に示すように、樹脂パッケージ１から3本のリード２ａ、２ｂ、３ａが導出されたシングルインライン型の半導体装置が用いられている。

この半導体装置は図１０に示すように、樹脂パッケージ１内にトランジスタチップ（半導体素子チップ）４（図１３参照）を搭載してなるもので、リードフレームに形成された半導体素子搭載部であるダイパッド３ｄにそれぞれ搭載されている。これらダイパッド３ｄはリード２ａ、２ｂとともにサイドバー８に支持された吊りリード３ａに支持されており、放熱のために３方に伸長部３ｅを具備している。
製造に際しては、図１１にフローチャートを示すように、リードフレーム１０（ステップ２０１）に、半導体素子チップ４を搭載する工程（ステップ２０２）と、複数のパッケージをゲートで接続し、複数のキャビティがゲートで連結された金型内で同時に樹脂封止を行い（ステップ２０３）、連結ゲート７で連結された樹脂パッケージ１を形成するモールド品とりだし工程（ステップ２０４）と、加熱工程を含む保証テスト工程を実施する工程（ステップ２０６）とを経て最後に、ゲートによって形成された連結ゲート７をカットするゲートカット工程（ステップ２０５）とを含む。
すなわち樹脂封止に際しては、金型装置を用いてトランスファモールド法によって成形されるが、金型のキャビティは６個づつ連結ゲート７を介して接続され、１つの樹脂注入口から注入された樹脂によって６個分の樹脂パッケージの成形がなされる構造となっている。このため樹脂成形後の半導体装置は、図１０に示すように、連結ゲート７で連結された構造となる。

そして、この連結状態のまま、２５５℃１５秒の加熱テストを行い、最後に、ゲート接続部をカットする（ゲートカット工程）とともに、リードをカットして、個々の半導体装置を得る。

この加熱テスト後の半導体装置は図１２に示すように、ゲート接続部で連結された状態を維持しているため、リードフレームの熱膨張率と樹脂の熱膨張率との差により、歪が生じ、変形し易い。
この加熱テストは従来のように２５５℃程度の温度条件では問題ではなかったが、近年の鉛フリー化に伴い、前述したように２７０℃程度もの高温の加熱テストを実施するようになっており、リードフレームがストレスを受けやすくチップクラックが生じ易いという問題があった。すなわち、ゲート接続部で連結された状態で高温工程を経るため、特にチップクラックを生じ易いという問題があった。つまり、実際の製品としては良品であるはずのものが、製造時の加熱テストによってチップクラックを生じ、不良品と判断されるという問題があった。

従来、鉛半田を用いた実装工程を用いる場合には、熱ストレス（熱歪）を減少させ収縮応力の低減をはかりチップクラックの発生を低減すべく、半導体素子搭載部の角部に切欠きを設けた方法も提案されている。（特許文献１参照）

特開平４−１１６９６２号公報

しかしながら、上述した従来の加熱テストでは、ゲート接続部で連結された状態で高温工程を経るため、特にチップクラックを生じ易くなる。このため、実際の製品としては良品であるはずのものが、製造時の加熱テストによってチップクラックを生じ、不良品と判断されるという問題があった。
さらに近年、鉛フリー化により、従来よりもリフロー温度は４０℃程度も高くなっており、この温度差は大きいため、種々のプロセスで不良発生の原因となっている。このため特許文献１で示されているような従来の手法では到底対応しえない程度の大きな熱歪が発生する。
また、鉛フリー半田対応の工程でない場合にも、高温の加熱工程を経ることになるため、長手方向に連結された状態で熱処理を行おうとすると熱歪を生じやすくチップクラックの原因となり易いという問題があった。

本発明は、前記実情に鑑みてなされたものであり、加熱テスト工程におけるチップクラックの発生を低減し、歩留まりの向上をはかることを目的とする。

本発明の方法は、半導体素子搭載部に一端が近接するように配設された、複数のリードを具備したリードフレームに、半導体素子チップを搭載する工程と、複数のパッケージをゲートで接続し、複数のキャビティがゲートで連結された金型内で同時に樹脂封止を行い、連結ゲートで連結された樹脂封止工程と、加熱テスト工程とを含む半導体装置の製造方法において、前記樹脂封止工程後、加熱工程を含む保証テスト工程に先立ち、前記ゲートによって形成された連結ゲートをカットするゲートカット工程を含むことを特徴とする。

この方法により、保証テスト工程に先立ち、連結ゲートをカットするようにしているため、高温に加熱されても、樹脂パッケージ部分は個々に分断されているため、樹脂パッケージの長手方向の応力の増大を防ぐことができ、チップクラックの発生を低減することができる。従って歩留まりが向上する。

また、本発明は、前記半導体装置の製造方法において、前記半導体素子搭載部は、前記半導体素子チップよりも大面積の放熱板である。

半導体素子搭載部が大きいと、樹脂パッケージの歪を受けて変形しやすいが、この方法によれば、加熱工程に先立ち、連結ゲートが分断されているため、パッケージの受ける変形を低減することができる。

また、本発明は、前記半導体装置の製造方法において、前記半導体素子搭載部は、前記樹脂パッケージから外方に導出されている。

半導体素子搭載部が大きく樹脂パッケージから外方に導出されていると、樹脂パッケージの歪を受けて変形しやすいが、この方法によれば、加熱工程に先立ち、連結ゲートが分断されているため、パッケージの受ける変形を低減することができる。

また、本発明は、前記半導体装置の製造方法において、前記リードが前記パッケージに対して一方向に導出されているシングルインライン型である。

半導体素子搭載部が大きいと、樹脂パッケージの歪を受けて変形しやすいが、この方法によれば、加熱工程に先立ち、連結ゲートが分断されて個々の樹脂パッケージに分離されているため、パッケージの受ける変形を低減することができる。

また、本発明は、前記半導体装置の製造方法において、前記半導体素子樹脂パッケージは主面が長方形である。
また、本発明は、前記半導体装置の製造方法において、前記半導体素子チップは、鉛フリー半田を介して前記半導体素子搭載部に固着される。

本発明の半導体装置によれば、高温での加熱テスト工程を経ても、チップクラックの発生もなく、高歩留まりの半導体装置を提供することが可能となる。
また、特に、鉛フリー半田対応の高温テスト工程を経る場合にもチップクラックの発生を防止することができる。

次に本発明の実施の形態について図面を参照して詳細に説明する。
（第1の実施の形態）
図１は本実施の形態の工程を示すフローチャート、図２乃至５は、本発明の第１の実施の形態の半導体装置の実装工程を示す工程図、図６は同半導体装置の斜視図（分割前）、図７はこの工程で形成される半導体装置を示す図、図８および図９は同実施の形態に用いられる樹脂封止前のリードフレームおよび半導体素子チップを示す斜視図および断面図である。
この半導体装置は、トランジスタを搭載したもので半導体素子搭載部が、矩形の半導体素子搭載領域としてのダイパッド３ｄと、このダイパッド３ｄに連続的に形成された伸長部３ｅとを備え、縦横２．５ｍｍ×４．５ｍｍ×１．５ｍｍの樹脂パッケージ１を具備しているもので、樹脂封止装置の都合上、複数個連結構造で樹脂封止がなされるものであって、その保証テスト工程に特徴を有する。すなわち、図１にフローチャートを示すように本実施の形態の半導体装置の製造方法は、リードフレーム１０（ステップ１０１）に、半導体素子チップ４を搭載する工程（ステップ１０２）と、複数のパッケージをゲートで接続し、複数のキャビティがゲートで連結された金型内で同時に樹脂封止を行い（ステップ１０３）、連結ゲート７で連結された樹脂パッケージ１を得るモールド品とりだし工程（ステップ１０４）と、ゲートによって形成された連結ゲート７をカットするゲートカット工程（ステップ１０５）と、２７０℃１５秒の保証テスト工程を実施する工程（ステップ１０６）とを含むことを特徴とする。

まず、金属製の板状体（銅板）からなる条材を打ち抜き法によって形状加工を行い、図２に示すように、送り孔９を有するサイドレール８に２本のリード２ａ、２ｂと、吊りリード３ａとが一端を支持せしめられ、この吊りリード３ａが半導体素子搭載領域であるダイパッド３ｄを担持してなるリードフレーム１０を形成する。このダイパッド３ｄは吊りリードの伸長方向を除く３方に伸長部３ｅを備えている（ステップ１０１）。
次に、図３に示すように、ダイパッド３ｄに半導体素子チップ４を搭載し、半導体素子チップ４とボンディングワイヤ６を介してリード２ａ、ｂとの電気的接続を行う（ステップ１０２）。

この後、６個連結の金型装置にこのリードフレームをセットし、トランスファモールド法により、樹脂封止を行う（ステップ１０３）。この金型装置はゲートにより、６個連結されており、１個の注入口で６個の樹脂パッケージ１が形成されるようになっている。金型装置からモールド成形品をとりだした状態の半導体装置（トランジスタ装置）を図４に示す（ステップ１０４）。このようにして得られるモールド後の半導体装置は連結ゲート７で樹脂パッケージ１が接続された状態である。
この後加熱工程を含む保証テスト工程に先立ち、図５に示すように連結ゲート７をカットする（ステップ１０５）。

そして、２７０℃１５秒の保証テスト工程を実施する（ステップ１０６）。
図６はこの半導体装置の斜視図である。
そして最後にサイドレール８を切除すると共に図７に示すように個々の半導体装置に分割する。
このようにして得られる半導体装置は、図８に樹脂パッケージの内部を示すと共に図９にダイパッドの断面図を示すように、半導体素子搭載領域３ｄから３方向に伸長する伸長部３ｅを具備しており、半導体素子チップ４は半田層５を介して接続されているがチップクラックの発生もなく良好な高歩留まりで半導体装置を得ることができる。
これは、連結ゲート７をカットした状態で保証テストを行ったためである。

これに対し、従来の方法により図１０に示したように連結ゲート７を残したままの状態で熱処理を行った場合、図１２に示したようにリードフレームが変形を生じ、その結果、図１３に示すようにチップにクラックＣを生じていた。

本実施の形態では、リードフレームのダイパッド３ｄから3方向に伸長する伸長部３ｅを備えており、リードフレームの伸びによりチップクラックが生じ易いが、樹脂パッケージの連結ゲート7を切除して個々に分離した状態で熱処理を行うようにすることで、樹脂パッケージの熱歪が半導体素子チップに伝搬してチップクラックが発生する確率は大きく低減される。このように、この構成によれば、熱により樹脂パッケージが歪を生じるのを防止することが可能となる。高温での熱処理を経た場合にも、チップクラックの発生を抑制することができ、高歩留まりで半導体装置を形成することが可能となる。

なお、前記実施の形態では伸長部を持つ場合について説明したが、伸長部を持つ場合には特にチップクラックが発生しやすく、本発明の方法が有効に作用するが、伸長部を持たないリードフレームに対しても有効である。

また、本発明のリードフレームの製造方法では、打ち抜き法によって形成したが、打ち抜き法とエッチング法との組み合わせあるいはエッチング法を用いるようにしてもよい。

さらにまた、前記実施の形態では、トランジスタの実装について説明したが、トランジスタ以外の素子チップを実装する場合にも適用可能であり、またこのようなディスクリート素子に限定されることなく、ICやLSIなどにも適用可能であることはいうまでもない。

加えて、製造工程は前記実施の形態に限定されることなく、適宜変更可能であり、歪を生じるような加熱処理工程を必要とするものについては適用可能であり、加熱処理工程に先立ち連結ゲートをカットするのみで歪によるクラックの発生を大幅に低減することができる。

以上説明してきたように、本発明の半導体装置の製造方法によれば、高温の加熱工程を含む保証テストを必要とする半導体装置の歩留まりの向上に有効である。

本発明の実施の形態に係る半導体装置の製造工程を示すフローチャート図 本発明の実施の形態に係る半導体装置の製造工程図 本発明の実施の形態に係る半導体装置の製造工程図 本発明の実施の形態に係る半導体装置の製造工程図 本発明の実施の形態に係る半導体装置の製造工程図 本発明の実施の形態の方法で形成された半導体装置を示す図 本発明の実施の形態の方法で形成された半導体装置を示す図 本発明の実施の形態の方法で形成された半導体装置の樹脂パッケージを除いた状態を示す斜視図 本発明の実施の形態の方法で形成された半導体装置の樹脂パッケージを除いた状態を示す断面図 従来例の半導体装置の製造工程の一部を示す図 従来例の半導体装置の製造工程を示すフローチャート図 従来例の半導体装置の製造工程で得られた半導体装置を示す図 従来例の半導体装置の製造工程で得られた半導体装置の内部を示す説明図

符号の説明

１ 樹脂パッケージ
２ａ、２ｂリード端子
３ａ 吊りリード
３ｄ ダイパッド（半導体素子搭載部）
３ｅ 伸長部
４ 半導体素子チップ
６ ボンディングワイヤ
７ 連結ゲート
８ サイドバー
９ 送り穴

Claims (4)

1. 半導体素子搭載部に一端が近接するように配設された、複数のリードを具備したリードフレームに、半導体素子チップを搭載する工程と、
   複数のパッケージをゲートで接続し、複数のキャビティがゲートで連結された金型内で同時に樹脂封止を行い、連結ゲートで連結された樹脂封止工程と、
   加熱テスト工程とを含む半導体装置の製造方法において、
   前記樹脂封止工程後、加熱工程を含む保証テスト工程に先立ち、前記ゲートによって形成された連結ゲートをカットするゲートカット工程を含むことを特徴とする半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法であって、
   前記半導体素子搭載部は、前記半導体素子チップよりも大面積の放熱板である半導体装置の製造方法。
3. 請求項１または２に記載の半導体装置の製造方法であって、
   前記半導体素子搭載部は、前記樹脂パッケージから外方に導出されている半導体装置の製造方法。
4. 請求項1乃至３のいずれかに記載の半導体装置の製造方法であって、
   前記半導体素子チップは、鉛フリー半田を介して前記半導体素子搭載部に固着される半導体装置の製造方法。

Images