JP2005064057A - シリコン基板の評価方法、及び半導体装置の製造方法 - Google Patents
シリコン基板の評価方法、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005064057A JP2005064057A JP2003207700A JP2003207700A JP2005064057A JP 2005064057 A JP2005064057 A JP 2005064057A JP 2003207700 A JP2003207700 A JP 2003207700A JP 2003207700 A JP2003207700 A JP 2003207700A JP 2005064057 A JP2005064057 A JP 2005064057A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- wafer
- heat treatment
- silicon
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】p/p−エピタキシャルウエハ(シリコン基板)6aの酸素含有量を測定する工程と、半導体集積回路を作製するのに必要な全ての熱処理をp/p−エピタキシャルウエハ6aに対して行う工程と、熱処理の後、p/p−エピタキシャルウエハ6aの酸素含有量を測定する工程と、熱処理の前後における酸素含有量との差を、熱処理によってp/p−エピタキシャルウエハ6a内に生成された酸素析出物の量として求める工程と、予め求めておいたp/p−エピタキシャルウエハ6aのゲッタリング能力と酸素析出物の量との相関関係とを利用することにより、上記求められた酸素析出物の量からp/p−エピタキシャルウエハ6aのゲッタリング能力を評価する工程と、を有することを特徴とするシリコン基板の評価方法による。
【選択図】 図5
Description
【発明の属する技術分野】
本発明は、シリコン基板の評価方法、及び半導体装置の製造方法に関する。より詳細には、本発明は、シリコン基板のゲッタリング能力を正確に評価することができるシリコン基板の評価方法、及び半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体業界は、1995年、CZ(Czochralski)法により形成されたシリコンウエハ(以下、CZウエハという)にボイド欠陥が発見されたことに大きな衝撃を受けた。ウエハ表層のデバイス活性領域にこのボイド欠陥が存在するとき、そのボイド欠陥はCrystal Originated Particleの頭文字をとってCOPと呼ばれる。その後、このCOPは、シリコンウエハの表面を酸化して形成されるゲート絶縁膜の耐圧を低下させる致命的な欠陥であることが明らかとなり、COPが存在する限り今後のデバイスの微細化が達成できないという深刻な問題を浮き彫りにした。
【0003】
COPに関する上記のような問題を解決するため、CZウエハ上にシリコン薄膜をエピタキシャル成長させてなるエピタキシャルウエハが考案された。このエピタキシャルウエハによれば、CZウエハ内のボイド欠陥がその上のシリコン薄膜に反映されず、デバイス活性領域となるシリコン薄膜中にはCOPが存在しなくなるので、シリコン薄膜を酸化して得られるゲート絶縁膜の耐圧を良好にすることが可能となる。
【0004】
このようなエピタキシャルウエハは、ウエハにゲッタリング能力を持たせるため、CZウエハとその上のシリコン薄膜にボロンがドーピングされる。特に、基体となるCZウエハは、ゲッタリング能力を高めるためにシリコン薄膜よりも高濃度にボロンがドーピングされ、p+シリコン基板とも呼ばれる。その場合、このp+シリコン基板とその上のシリコン層とを合わせたエピタキシャルウエハはp/p+エピタキシャルウエハと書かれる。
【0005】
ところが、このp/p+エピタキシャルウエハでは、シリコン層を成膜している最中にp+シリコン基板の裏面からボロンが飛び出し、このボロンが成膜途中のシリコン層に混入してシリコン層のボロン濃度が目標値から外れ、シリコン層の比抵抗が所定の値にならなくなってしまう。このような現象は、一般にオートドーピングと呼ばれる。
【0006】
そこで、このオートドーピングを避けるため、通常はp+シリコン基板の裏面に低温成長酸化膜(LTO: Low Temperature Oxide)と呼ばれるシリコン酸化膜を形成し、p+シリコン基板の裏面からボロンが飛び出すのを防いでいる。
【0007】
しかしながら、半導体集積回路の微細化が進み、その最小加工寸法が70nm以下になると、ウエハ表面の超平坦度を達成するため、ウエハの両面を鏡面にする必要がある。このためには、ウエハ裏面のLTOを外さなければならないが、これでは既述のオートドーピングが発生してしまう。
【0008】
よって、この場合は、高濃度にボロンをドーピングしたp+シリコン基板を使用する代わりに、比抵抗が10Ω・cm程度となるようにボロンが比較的低濃度にドーピングされたp−シリコン基板をエピタキシャルウエハの基体として使用し、ウエハの裏面からのボロンの飛び出し量を低減することが検討されている。このようなエピタキシャルウエハは、p/p−ウエハとも称される。p/p−ウエハは、p−シリコン基板のボロン濃度が低いので、p/p+ウエハのような強力なゲッタリング能力を期待することはできない。従って、p/p−ウエハに対して如何にゲッタリング能力を持たせるかが課題となる。
【0009】
このゲッタリング能力は、特許文献1〜4に記載されるように、p−シリコン基板内の酸素析出物に依存することが従来から知られている。酸素析出物とは、p−シリコン基板を引き上げ法で作製したときにp−シリコン基板内に取り込まれた酸素が、p/p−ウエハ上にデバイスを作製する際の種々の加熱・冷却工程において凝縮して形成されるものである。形成された酸素析出物は、周囲のシリコンマトリックスとの体積差によって自身の周りに歪場(応力場)を発生させ、この歪場によって重金属原子が引きつけられて捕獲される。このようなゲッタリング作用は一般にイントリンシック・ゲッタリングと呼ばれる。以下において単にゲッタリングと言う場合には、このイントリンシック・ゲッタリングを指すものとする。
【0010】
ところで、上記のようなエピタキシャルウエハに対しては、ウエハが所望のゲッタリング能力を有しているか否かを評価する必要があり、その評価方法として従来様々な方法が提案されている。その方法の大部分は、上記の酸素析出物を利用した方法である。
【0011】
例えば、特許文献1では、ウエハに対して赤外線を照射して赤外線吸収度の半値幅を求め、歪み場が大きくなるほどその半値幅が小さくなることを利用して、上記の半値幅に基づいてウエハのゲッタリング能力を推定している。
【0012】
また、特許文献2では、酸素析出物の大きさと密度とを計算機シミュレーションにより求め、その結果からウエハのゲッタリング能力を推定している。
【0013】
なお、本発明に関連する技術として、特許文献3には、ウエハに対して冷却工程や加熱工程を行うことにより、十分な量の酸素析出物を含有したウエハを作成する方法が開示されている。そして、特許文献4には、SOI(Silicon on Insulator)ウエハの埋め込み酸化膜に炭素を含有させることにより、その炭素を核にした酸素析出物をSOI層と埋め込み酸化膜との界面に生成し、所望のゲッタリング能力を備えたSOI基板を作製する方法が開示されている。
【0014】
【特許文献1】
特開2000−18831号公報
【特許文献2】
特開2000−6828号公報
【特許文献3】
特開平11−243093号公報
【特許文献4】
特開平5−55230号公報
【0015】
【発明が解決しようとする課題】
しかしながら、酸素析出物は、その形状が板状、八面体、棒状等と様々であり、このような形状に依存して歪場が変わるため、種々の形状の酸素析出物を含むウエハの歪場を特許文献1のような方法で実験的に求めるのは難しい。ましてや、特許文献2のようにシミュレーションを用いたのでは、その結果に正確さが欠けてしまう。
【0016】
更に、特許文献1では、ウエハの表面をFeにより故意に汚染し、その後、ウエハを1000℃で1時間だけ簡易的に熱処理することにより、ウエハ表面に残留するFe濃度と赤外線吸収の半値幅との関係を求めているが、実際の半導体装置の量産工程で行われる種々の熱工程はこのように単純なものではない。従って、このように簡易的な熱処理を行ったのでは、様々な熱工程が行われる実際の量産工程を通った後のウエハのゲッタリング能力を評価することができず、得られたゲッタリング能力が、量産工程を経た製品ウエハの実際のゲッタリング能力から乖離してしまう。
【0017】
本発明は係る従来例の問題点に鑑みて創作されたものであり、従来よりもゲッタリング能力を正確に把握することができるシリコン基板の評価方法、及び半導体装置の製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】
本発明の一観点によれば、シリコン基板の酸素含有量を測定する工程と、前記酸素含有量を測定した後、前記シリコン基板に対して熱処理を行う工程と、前記熱処理の後、前記シリコン基板の酸素含有量を測定する工程と、前記熱処理の前に測定された前記酸素含有量と前記熱処理の後に測定された前記酸素含有量との差を、前記熱処理によって前記シリコン基板内に生成された酸素析出物の量として求める工程と、予め求めておいたシリコン基板のゲッタリング能力と酸素析出物の量との相関関係とを利用することにより、前記求められた酸素析出物の量から前記シリコン基板のゲッタリング能力を評価する工程と、を有することを特徴とするシリコン基板の評価方法が提供される。
【0019】
本発明によれば、予め求めておいたシリコン基板のゲッタリング能力と酸素析出物の量との相関関係を利用し、シリコン基板のゲッタリング能力を評価するので、評価したいシリコン基板を実際に金属で汚染する必要が無く、シリコン基板が通る装置内が鉄等の金属で汚染されるのを防ぐことができる。
【0020】
なお、上記の相関関係は、実験用シリコン基板の表面を汚染元素で汚染した後、該実験用シリコン基板に対して上記の熱処理を行い、該熱処理後に実験用シリコン基板の表層に残留する汚染元素の量と、該熱処理によって実験用シリコン基板に生成された酸素析出物量とを対応付けることにより得ることができる。
【0021】
また、上記の熱処理としては、シリコン基板の表面酸化工程、又はシリコン基板内に導入された不純物の拡散工程が採用される。
【0022】
そして、上記シリコン基板として、窒素又は炭素が添加されたものを使用してもよい。そのようなシリコン基板によれば、窒素や炭素によって酸素析出物の生成が促進され、シリコン基板のゲッタリング能力が高められる。
【0023】
更に、上記したゲッタリング能力と酸素析出物の量との相関関係は、酸素析出物が存在する部分としない部分との間に明確な界面ができるエピタキシャルウエハにおいて明瞭に現れるので、上記の評価方法はエピタキシャルウエハに対して特に有効となる。
【0024】
また、本発明の別の観点によれば、シリコンインゴットから複数のシリコン基板を切り出す工程と、前記複数のシリコン基板の中から評価用シリコン基板を一枚抽出する工程と、上記したシリコン基板の評価方法を用い、前記評価用シリコン基板のゲッタリング能力を評価する工程と、前記評価されたゲッタリング能力が要求仕様を満たすか否かを判断する工程と、前記ゲッタリング能力が要求仕様を満たすと判断された場合、前記複数のシリコン基板のそれぞれに前記半導体集積回路を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【0025】
本発明によれば、既述の方法を用いて評価用シリコンウエハのゲッタリング能力を評価するので、その評価の際に、評価用ウエハが通る装置内が鉄等の金属で汚染されるのを防ぐことができる。
【0026】
【発明の実施の形態】
以下に、本発明の実施の形態について、添付図面を参照しながら詳細に説明する。
【0027】
(第1実施形態)
図1(a)〜(c)は、本実施形態に係るシリコン基板の評価方法について説明するための断面図である。
【0028】
まず最初に、図1(a)に示すように、比抵抗が10Ω・m程度になるようにCZ法を行う際にボロンがドーピングされたp−シリコン基板1a上に、モノシランを反応ガスとして使用するCVD法によりシリコン薄膜1bを厚さ3μmにエピタキシャルに成長させる。そのシリコン薄膜1bは濃度が1×1015atms/cm3程度のボロンを含有し、このシリコン薄膜1bとp−シリコン基板1aとにより実験用エピタキシャルウエハ1が構成される。
【0029】
なお、p−シリコン基板1aに、窒素又は炭素の少なくとも一方をドープしてもよい。このようにすると、窒素や炭素によって基板1a内で酸素析出物の生成が促進され、実験用エピタキシャルウエハ1のゲッタリング能力を高めることができる。
【0030】
その後に、この状態、即ち始状態における実験用エピタキシャルウエハ1に赤外線を照射し、ウエハ1内に孤立して含まれる酸素の濃度Oiを赤外線吸収法により測定する。なお、孤立した酸素とは、酸素析出物のように凝縮した酸素ではなく、酸素析出物になる前にウエハ1内に均一に分散している酸素のことを言う。
【0031】
次いで、図1(b)に示すように、JCSS規格原子吸光用の鉄標準溶液2を実験用エピタキシャルウエハ1上にスピンコートし、実験用エピタキシャルウエハ1の表面を鉄(汚染元素)で故意に汚染する。
【0032】
続いて、図1(c)に示すように、実際の半導体装置の量産工程で行われる種々の熱工程と同じ熱処理を実験用エピタキシャルウエハ1に対して行う。そのような熱処理は、例えば図2に示すような履歴を有し、ウエハの表面酸化工程Aや、ウエハ内に導入された不純物の拡散工程B等のように、エピタキシャルウエハ1上に半導体集積回路を作製するのに必要な全ての熱処理が含まれる。
【0033】
このような熱処理を行うと、図1(c)に示すように、p−シリコン基板1a内に孤立して含まれていた酸素が凝縮して酸素析出物3が形成される。この酸素析出物3は、既述のように、その周りに歪場を生成し、汚染元素を引き込むゲッタリングの役割を担う。
【0034】
次に、上記の熱処理を行った後の状態、即ち終状態における実験用エピタキシャルウエハ1に含まれる孤立した酸素の濃度Ofを赤外線吸収法により測定し、その値Ofと始状態の値Oiとの差ΔOiを算出する。酸素析出物3は、孤立していた酸素が凝縮して得られたものであるから、この差ΔOiは、エピタキシャルウエハ1に含まれる酸素析出物3の単位体積当たりの析出量に等しい。
【0035】
その後に、実験用エピタキシャルウエハ1の表層に残留する鉄の濃度DFeをDLTS(Deep Level Transient Spectroscopy)法を用いて測定する。エピタキシャルウエハ1のゲッタリング能力が高いほどウエハ1内により多くの鉄元素が捕獲され、表層の鉄の濃度DFeが小さくなる。すなわち、鉄の濃度DFeは、ウエハ1のゲッタリング能力を示す指標であり、その値が小さいほどゲッタリング能力に優れていることになる。
【0036】
上記のような工程を行うことにより、一枚の実験用エピタキシャルウエハ1に対し、ΔOi(単位体積当たりの酸素析出物3の析出量)とDFe(残留鉄濃度)との対が得られることになる。そのような対を様々な種類のエピタキシャルウエハ1で取得し、それをグラフにしたところ図3のような結果が得られた。
【0037】
なお、図3の実験では、各エピタキシャルウエハに対する熱処理の履歴として、図2の「ウエハの表面酸化工程A」だけを行うものと、「ウエハの表面酸化工程A」よりも基板温度が低い「不純物の拡散工程B」だけを行うものとを採用した。そして、図3において黒色でプロットされる系列は「ウエハの表面酸化工程A」だけを行ったウエハを示し、白色でプロットされる系列は「不純物の拡散工程B」だけを行ったウエハを示す。更に、図3において、丸、四角、三角等の形状の違いは調査したエピタキシャルウエハ1の種類の違いを表す。ここで、種類の違いとは、エピタキシャルウエハ1内にドープされた窒素や炭素の濃度の違いのことを言う。
【0038】
図3に示されるように、熱履歴やウエハの種類が上記のように異なるにもかかわらず、ΔOiとDFeとには相関関係があるのが明らかとなった。
【0039】
よって、ゲッタリング能力を評価したいエピタキシャルウエハに対して図2の熱処理を行い、上記と同様な方法でΔOiを取得し、そのΔOiに対応するDFeを予め求めておいた図3の相関関係から読み取れば、ウエハを実際に鉄で汚染すること無しに、そのウエハのゲッタリング能力を評価することが可能となるので、ウエハが通る装置内が鉄等で汚染されることが無い。
【0040】
しかも、このゲッタリング能力は、評価したいウエハに対し、実際の半導体装置の量産工程で行われる種々の熱工程と同じ熱処理を施して得られるので、量産工程を経た後の実際の製品ウエハに近い値となり、現実をより反映したものとなる。
【0041】
なお、上記では、エピタキシャルウエハ1に対して図3の相関関係を得たので、シリコン薄膜の無いCZウエハに対してもエピタキシャルウエハと同様の相関関係があると推測されがちである。ところが、エピタキシャルウエハ1では、図1(c)に示したように、酸素析出物3が存在する部分と存在しない部分とに明確な界面ができるに対し、CZウエハではそのような界面が明確に現れないので、図3のような明瞭な相関関係が得られない。よって、上記の方法は、CZウエハに対してではなく、エピタキシャルウエハに対して特に有効な方法である。
【0042】
(第2実施形態)
次に、第1実施形態で説明したシリコン基板の評価方法を用いた半導体装置の製造方法について説明する。
【0043】
まず最初に、図4の斜視図に示すように、CZ法により作製されたシリコンインゴット4から複数のp−シリコン基板4a〜4fを切り出す。
【0044】
次いで、図5の断面図に示すように、図1(a)で説明したのと同様の方法により、p−シリコン基板4a上にシリコン薄膜5aをエピタキシャル成長させ、p−シリコン基板4aとシリコン薄膜5aとで構成されるp/p−エピタキシャルウエハ6aを作製する。そして、これと同じ方法により、残りのp−シリコン基板4b〜4fにもシリコン薄膜を形成し、図6の斜視図に示すようなp/p−エピタキシャルウエハ6b〜6fを作製する。
【0045】
続いて、上記で作製されたp/p−エピタキシャルウエハ6a〜6fの中から評価用ウエハ(シリコン基板)を一枚、例えばp/p−エピタキシャルウエハ6aを評価用ウエハとして抽出する。
【0046】
その後に、この評価用ウエハ6aの始状態における酸素の濃度Oiを赤外線吸収法により測定する。
【0047】
続いて、実際の半導体装置の量産工程にこの評価用ウエハ6aを流し、評価用ウエハ6a上に半導体集積回路を形成する。この半導体集積回路は、特に限定されないが、例えば図7に示すような断面構造を有し、SiO2等の素子分離絶縁膜7で囲まれたトランジスタ形成領域に、MOSトランジスタTRが形成される。
【0048】
そのMOSトランジスタTR上には、SiO2膜等の層間絶縁膜8が形成され、MOSトランジスタTRのソース・ドレイン領域として機能する第1、第2不純物拡散領域9a、9bに至るコンタクトホールが層間絶縁膜8に形成される。そして、TiN膜とタングステンとで構成される第1、第2導電性プラグ10a、10bがこのコンタクトホール内に埋め込まれ、これら第1、第2導電性プラグ10a、10bと電気的に接続される第1、第2配線11a、11bが層間絶縁膜8上に形成される。その第1、第2配線11a、11bは、TiN膜、Ti膜、及びアルミニウム膜によって構成される。
【0049】
上記のような構造を形成したことで、評価用ウエハ6aには、半導体集積回路を作製するのに必要な全ての熱処理が施されたことになる。
【0050】
次に、半導体集積回路を形成した後のウエハ6aの酸素の濃度を、ウエハ6aの終状態における酸素の濃度Ofとして測定した後、終状態と始状態における酸素濃度の差ΔOiを算出する。
【0051】
そして、図3で説明した相関関係を用い、ΔOiに対応する残留鉄濃度Dfeを求め、得られたDfeから評価用ウエハ6aのゲッタリング能力を評価し、そのゲッタリング能力がp/p−エピタキシャルウエハの要求仕様を満足するか否かを判断する。
【0052】
ここで要求仕様を満たすと判断された場合は、抽出されなかった残りのp/p−エピタキシャルウエハ6b〜6fを製品ウエハとして採用し、その各々に実験用ウエハ6aと同様の半導体集積回路を形成する。
【0053】
一方、ゲッタリング能力が要求仕様を満たさないと判断された場合は、シリコンインゴット4に添加するボロン濃度を変更し、再度上記の工程を行うことにより、p/p−エピタキシャルウエハが要求仕様を満足するようにする。
【0054】
上記した本実施形態によれば、評価用ウエハ6aを実際の半導体装置の量産工程に流し、半導体集積回路を形成した後における評価用ウエハ6aのゲッタリング能力を得る。従って、その半導体集積回路と同じ回路が形成される残りのp/p−エピタキシャルウエハ6b〜6fを直接測定すること無しに、各p/p−エピタキシャルウエハ6b〜6fのゲッタリング能力を評価することができる。
【0055】
しかも、ゲッタリング能力は、評価用ウエハ6aの終状態と始状態における酸素濃度の差ΔOiを求め、そのΔOiと図3に示した相関関係からとから評価されるので、評価用ウエハ6aを金属元素等で汚染する必要がなく、半導体装置の量産工程が汚染されることがない。
【0056】
このような評価方法は、例えば、ゲッタリング能力が不明な新規のウエハを半導体装置の量産工程に流す場合や、量産工程におけるウエハのサイズを例えば200mmから300mmに変更する場合に、新しいウエハのゲッタリング能力を評価するのに特に有用である。
【0057】
以下に、本発明の特徴を付記する。
【0058】
(付記1) シリコン基板の酸素含有量を測定する工程と、
前記酸素含有量を測定した後、前記シリコン基板に対して熱処理を行う工程と、
前記熱処理の後、前記シリコン基板の酸素含有量を測定する工程と、
前記熱処理の前に測定された前記酸素含有量と前記熱処理の後に測定された前記酸素含有量との差を、前記熱処理によって前記シリコン基板内に生成された酸素析出物の量として求める工程と、
予め求めておいたシリコン基板のゲッタリング能力と酸素析出物の量との相関関係とを利用することにより、前記求められた酸素析出物の量から前記シリコン基板のゲッタリング能力を評価する工程と、を有することを特徴とするシリコン基板の評価方法。
【0059】
(付記2) 前記相関関係は、実験用シリコン基板の表面を汚染元素で汚染した後、該実験用シリコン基板に対して前記熱処理を行い、該熱処理後に前記実験用シリコン基板の表層に残留する前記汚染元素の量と、該熱処理によって前記実験用シリコン基板に生成された酸素析出物量とを対応付けることにより得られることを特徴とする付記1に記載のシリコン基板の評価方法。
【0060】
(付記3) 前記熱処理として、前記シリコン基板の表面酸化工程、又は前記シリコン基板内に導入された不純物の拡散工程を採用することを特徴とする付記1に記載のシリコン基板の評価方法。
【0061】
(付記4) 前記シリコン基板として、窒素又は炭素が添加されたシリコン基板を使用することを特徴とする付記1に記載のシリコン基板の評価方法。
【0062】
(付記5) 前記シリコン基板としてエピタキシャルシリコン基板を使用することを特徴とする付記1に記載のシリコン基板の評価方法。
【0063】
(付記6) シリコンインゴットから複数のシリコン基板を切り出す工程と、前記複数のシリコン基板の中から評価用シリコン基板を一枚抽出する工程と、付記1に記載のシリコン基板の評価方法を用い、前記評価用シリコン基板のゲッタリング能力を評価する工程と、
前記評価されたゲッタリング能力が要求仕様を満たすか否かを判断する工程と、
前記ゲッタリング能力が要求仕様を満たすと判断された場合、前記複数のシリコン基板のそれぞれに前記半導体集積回路を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【0064】
【発明の効果】
以上説明したように、本発明によれば、予め求めておいたシリコン基板のゲッタリング能力と酸素析出物の量との相関関係を利用し、シリコン基板のゲッタリング能力を評価するので、シリコン基板が通る装置内が鉄等の金属で汚染されるのを防ぐことができる。
【0065】
更に、このゲッタリング能力は、実際の半導体装置の量産工程で行われる全ての熱処理をシリコン基板に対して施すことに評価されるので、現実を反映したものとなる。
【0066】
また、窒素又は炭素をシリコン基板に添加することにより、シリコン基板のゲッタリング能力を高めることができる。
【0067】
そして、シリコンインゴットから切り出した複数のシリコン基板の中から評価用シリコン基板を一枚抽出し、その評価用シリコン基板のゲッタリング能力を上記の方法で評価するので、評価用シリコンウエハが通る装置内が金属で汚染されるのを防ぎつつ、シリコンインゴットから切り出された他のシリコン基板に半導体集積回路を実際に作製した場合のゲッタリング能力を評価することができる。
【図面の簡単な説明】
【図1】図1(a)〜(c)は、本発明の第1の実施の形態に係るシリコン基板の評価方法について説明するための断面図である。
【図2】図2は、本発明の第1の実施の形態で行われる熱処理の履歴を示すグラフである。
【図3】図3は、本発明の第1の実施の形態で得られた酸素析出物の量と残留鉄濃度との相関関係を示すグラフである。
【図4】図4は、本発明の第2の実施の形態に係る半導体装置の製造方法について説明するための斜視図(その1)である。
【図5】図5は、本発明の第2の実施の形態に係る半導体装置の製造方法について説明するための断面図(その1)である。
【図6】図6は、本発明の第2の実施の形態に係る半導体装置の製造方法について説明するための斜視図(その2)である。
【図7】図7は、本発明の第2の実施の形態に係る半導体装置の製造方法について説明するための断面図(その2)である。
【符号の説明】
1…実験用エピタキシャルウエハ、1a、4a〜4f…p−シリコン基板、1b、5a…シリコン薄膜、2…鉄標準溶液、3…酸素析出物、4…シリコンインゴット、6a〜6f…p/p−エピタキシャルウエハ、7…素子分離絶縁膜、8…層間絶縁膜、9a、9b…第1、第2不純物拡散領域、10a、10b…第1、第2導電性プラグ、11a、11b…第1、第2配線。
Claims (5)
- シリコン基板の酸素含有量を測定する工程と、
前記酸素含有量を測定した後、前記シリコン基板に対して熱処理を行う工程と、
前記熱処理の後、前記シリコン基板の酸素含有量を測定する工程と、
前記熱処理の前に測定された前記酸素含有量と前記熱処理の後に測定された前記酸素含有量との差を、前記熱処理によって前記シリコン基板内に生成された酸素析出物の量として求める工程と、
予め求めておいたシリコン基板のゲッタリング能力と酸素析出物の量との相関関係とを利用することにより、前記求められた酸素析出物の量から前記シリコン基板のゲッタリング能力を評価する工程と、を有することを特徴とするシリコン基板の評価方法。 - 前記相関関係は、実験用シリコン基板の表面を汚染元素で汚染した後、該実験用シリコン基板に対して前記熱処理を行い、該熱処理後に前記実験用シリコン基板の表層に残留する前記汚染元素の量と、該熱処理によって前記実験用シリコン基板に生成された酸素析出物量とを対応付けることにより得られることを特徴とする請求項1に記載のシリコン基板の評価方法。
- 前記熱処理として、前記シリコン基板の表面酸化工程、又は前記シリコン基板内に導入された不純物の拡散工程を採用することを特徴とする請求項1に記載のシリコン基板の評価方法。
- 前記シリコン基板としてエピタキシャルシリコン基板を使用することを特徴とする請求項1に記載のシリコン基板の評価方法。
- シリコンインゴットから複数のシリコン基板を切り出す工程と、
前記複数のシリコン基板の中から評価用シリコン基板を一枚抽出する工程と、請求項1に記載のシリコン基板の評価方法を用い、前記評価用シリコン基板のゲッタリング能力を評価する工程と、
前記評価されたゲッタリング能力が要求仕様を満たすか否かを判断する工程と、
前記ゲッタリング能力が要求仕様を満たすと判断された場合、前記複数のシリコン基板のそれぞれに前記半導体集積回路を形成する工程と、を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003207700A JP2005064057A (ja) | 2003-08-18 | 2003-08-18 | シリコン基板の評価方法、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003207700A JP2005064057A (ja) | 2003-08-18 | 2003-08-18 | シリコン基板の評価方法、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005064057A true JP2005064057A (ja) | 2005-03-10 |
JP2005064057A5 JP2005064057A5 (ja) | 2006-09-21 |
Family
ID=34364072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003207700A Pending JP2005064057A (ja) | 2003-08-18 | 2003-08-18 | シリコン基板の評価方法、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005064057A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11147789A (ja) * | 1997-11-11 | 1999-06-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶中の酸素析出挙動を割り出す方法、およびシリコン単結晶ウエーハ製造工程の決定方法、並びにシリコン単結晶中の酸素析出挙動を割り出すためのプログラムを記録した記録媒体 |
JP2000068280A (ja) * | 1998-08-24 | 2000-03-03 | Sumitomo Metal Ind Ltd | 半導体シリコン基板におけるig能の評価方法、半導体シリコン基板及びその製造方法 |
JP2002076005A (ja) * | 2000-08-24 | 2002-03-15 | Toshiba Ceramics Co Ltd | シリコン単結晶ウエハ |
-
2003
- 2003-08-18 JP JP2003207700A patent/JP2005064057A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11147789A (ja) * | 1997-11-11 | 1999-06-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶中の酸素析出挙動を割り出す方法、およびシリコン単結晶ウエーハ製造工程の決定方法、並びにシリコン単結晶中の酸素析出挙動を割り出すためのプログラムを記録した記録媒体 |
JP2000068280A (ja) * | 1998-08-24 | 2000-03-03 | Sumitomo Metal Ind Ltd | 半導体シリコン基板におけるig能の評価方法、半導体シリコン基板及びその製造方法 |
JP2002076005A (ja) * | 2000-08-24 | 2002-03-15 | Toshiba Ceramics Co Ltd | シリコン単結晶ウエハ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7846252B2 (en) | Silicon wafer for IGBT and method for producing same | |
US9496373B2 (en) | Damage-resistant fin structures and FinFET CMOS | |
JP2006073580A (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
US5951755A (en) | Manufacturing method of semiconductor substrate and inspection method therefor | |
US6673640B2 (en) | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process | |
CN100468679C (zh) | 半导体器件及半导体器件的制造方法和评估方法 | |
TWI261896B (en) | Method for manufacturing a semiconductor device having polysilicon plugs | |
US6599816B2 (en) | Method of manufacturing silicon epitaxial wafer | |
JP3279527B2 (ja) | 半導体シリコン基板におけるig能の評価方法、及び半導体シリコン基板の製造方法 | |
US7259027B2 (en) | Low energy dose monitoring of implanter using implanted wafers | |
JP2005064057A (ja) | シリコン基板の評価方法、及び半導体装置の製造方法 | |
JP5652379B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
US5702973A (en) | Method for forming epitaxial semiconductor wafer for CMOS integrated circuits | |
JP5729098B2 (ja) | シリコン単結晶ウェーハの評価方法 | |
JP2007311672A (ja) | Soi基板の製造方法 | |
JP2008147461A (ja) | 半導体基板の評価方法および半導体基板評価用素子 | |
JP2002343800A (ja) | シリコン半導体装置及びその製造方法 | |
JPH08321443A (ja) | 半導体装置の製造方法 | |
JPH06196459A (ja) | 半導体シリコンウェーハの製造方法 | |
JP6031971B2 (ja) | 半導体試料の電気的評価方法および評価装置 | |
JP2002012496A (ja) | シリコンエピタキシャルウエーハ及びその製造方法 | |
JPH11297704A (ja) | 酸素析出物密度の評価方法 | |
JP2004063721A (ja) | シリコンウエーハのNi汚染の評価方法 | |
JPH10509276A (ja) | Cmos集積回路用のエピタキシャル半導体ウエーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20060809 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060809 |
|
A977 | Report on retrieval |
Effective date: 20100301 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100316 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |