JP2005062418A - 基板装置の製造方法及び基板装置、並びにこれを備えた電気光学装置及び電子機器 - Google Patents
基板装置の製造方法及び基板装置、並びにこれを備えた電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2005062418A JP2005062418A JP2003291638A JP2003291638A JP2005062418A JP 2005062418 A JP2005062418 A JP 2005062418A JP 2003291638 A JP2003291638 A JP 2003291638A JP 2003291638 A JP2003291638 A JP 2003291638A JP 2005062418 A JP2005062418 A JP 2005062418A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- conductive layer
- electrode
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】 基板装置の製造方法は、基板上に、蓄積容量の下部容量電極となる下部導電層、蓄積容量の誘電体膜となる中間層及び蓄積容量の上部容量電極となる上部導電層をこの順に積層する成膜工程と、上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、マスクを介してのエッチングにより上部導電層を所定平面パターンにパターニングする第1パターニング工程と、マスクを介してのエッチングにより中間層を所定平面パターンにパターニングする第2パターニング工程と、マスクを後退させるマスク後退工程と、後退されたマスクを介しての上部導電層用のエッチングにより上部導電層を後退されたマスクに対応する平面形状にパターニングする第3パターニング工程と、マスクを剥離する剥離工程とを備える。
【選択図】 図7
Description
まず、本発明の電気光学装置に係る実施形態の全体構成について、図1及び図2を参照して説明する。ここに、図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図2は、図1のH−H’断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
以下では、本発明の本実施形態における電気光学装置の画素部における構成について、図3から図7を参照して説明する。ここに図3は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図4は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。また、図5は、図4のうち特に蓄積容量の構成例を説明するために、該蓄積容量と一部の構成要素を抜き出して描いた平面図であり、図6も蓄積容量の構成について説明するため、特に該蓄積容量の上部電極の構成に係る当該蓄積容量の特性をグラフに表して示してある。
図3において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
以下では、上記データ線6a、走査線11a及びゲート電極3a、TFT30等による、上述のような回路動作が実現される電気光学装置の、具体的の構成について、図4乃至図7を参照して説明する。
まず、第1層には、例えば、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線11aが設けられている。この走査線11aは、平面的にみて、図4のX方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線11aは、図4のX方向に沿うように延びる本線部と、データ線6a或いは容量配線400が延在する図4のY方向に延びる突出部とを備えている。なお、隣接する走査線11aから延びる突出部は相互に接続されることはなく、したがって、該走査線11aは1本1本分断された形となっている。
次に、第2層として、ゲート電極3aを含むTFT30が設けられている。TFT30は、図7に示すように、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したゲート電極3a、例えばポリシリコン膜からなりゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a´、ゲート電極3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。
以上説明した走査線11aの上、かつ、TFT30の下には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。下地絶縁膜12は、走査線11aからTFT30を層間絶縁する機能のほか、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。
さて、前述の第2層に続けて第3層には、蓄積容量70が設けられている。蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下部電極71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。本実施形態に係る蓄積容量70は、図4及び図5の平面図を見るとわかるように、画素電極9aの形成領域にほぼ対応する光透過領域には至らないように形成されているため(換言すれば、遮光領域内に収まるように形成されているため)、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。
ただし、下部電極71は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。
以上説明したTFT30ないしゲート電極3a及び中継電極719の上、かつ、蓄積容量70の下には、例えば、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第1層間絶縁膜41が形成されている。
さて、前述の第3層に続けて第4層には、データ線6aが設けられている。このデータ線6aは、図7に示すように、下層より順に、アルミニウムからなる層(図7における符号41A参照)、窒化チタンからなる層(図7における符号41TN参照)、窒化シリコン膜からなる層(図7における符号401参照)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている
以上説明した蓄積容量70の上、かつ、データ線6aの下には、例えばNSG、PSG,BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第2層間絶縁膜42が形成されている。この第2層間絶縁膜42には、TFT30の高濃度ソース領域1dとデータ線6aとを電気的に接続する、前記のコンタクトホール81が開孔されているとともに、前記容量配線用中継層6a1と蓄積容量70の上部電極たる容量電極300とを電気的に接続するコンタクトホール801が開孔されている。さらに、第2層間絶縁膜42には、第2中継電極6a2と中継電極719とを電気的に接続するための、前記のコンタクトホール882が形成されている。
さて、前述の第4層に続けて第5層には、容量配線400が形成されている。この容量配線400は、平面的にみると、図4に示すように、図中X方向及びY方向それぞれに延在するように、格子状に形成されている。該容量配線400のうち図中Y方向に延在する部分については特に、データ線6aを覆うように、且つ、該データ線6aよりも幅広に形成されている。また、図中X方向に延在する部分については、後述の第3中継電極402を形成する領域を確保するために、各画素電極9aの一辺の中央付近に切り欠き部を有している。
以上説明した前述のデータ線6aの上、かつ、容量配線400の下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、TEOSガスを用いたプラズマCVD法で形成された第3層間絶縁膜43が形成されている。この第3層間絶縁膜43には、前記の容量配線400と容量配線用中継層6a1とを電気的に接続するためのコンタクトホール803、及び、第3中継電極402と第2中継電極6a2とを電気的に接続するためのコンタクトホール804がそれぞれ開孔されている。
最後に、第6層には、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。そして、この画素電極9a下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第4層間絶縁膜44が形成されている。この第4層間絶縁膜44には、画素電極9a及び前記の第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。画素電極9aとTFT30との間は、このコンタクトホール89及び第3中継層402並びに前述したコンタクトホール804、第2中継層6a2、コンタクトホール882、中継電極719、コンタクトホール881、下部電極71及びコンタクトホール83を介して、電気的に接続されることとなる。
以下では、上述した実施形態の電気光学装置の製造プロセスについて、図8乃至図14を参照して説明する。ここに図8乃至図14は、製造プロセスの各工程における電気光学装置の積層構造を、図7の断面図、及び図5のうち蓄積容量70を抜き出した平面図に関して、順を追って示す工程図である(前者は図中(a)に、後
者は図中(b)に示されている。)。なお、以下においては、本実施形態において特徴的な蓄積容量70の製造工程について特に詳しく説明することとし、それ以前及び蓄積容量70形成後の製造工程の説明に関しては省略することとする。
先ず、図8を参照して成膜工程について説明する。図8の工程においては、TFTアレイ基板10上に形成された第1層間絶縁膜41上に、蓄積容量70の下部電極71となる下部導電層71a、蓄積容量70の誘電体膜75となる中間層75a及び蓄積容量70の容量電極300となる上部導電層300aをこの順に積層する。
図8の成膜工程に続いて、図9のマスク形成工程が行われる。図9の工程においては、例えばレジストを上部導電層300a上の一面に形成した後にフォトリソグラフィ及びエッチングの手法によるパターニングによってマスク310を形成する。
図9のマスク形成工程に続いて、図10の第1パターニング工程が行われる。図10の工程においては、マスク310を介しての上部導電層300a用のエッチングによりパターニングする。図10の工程において、上部導電層300aについては、例えば導電性のポリシリコン膜等から構成されていれば、フッ素を含んだエッチングガス(例えば、CF4、O2等を含むガス)を用いて、ドライエッチングすればよい。。
図10の第1パターニング工程に続いて、図11の第2パターニング工程が行われる。図11の工程においては、マスク310を介してのエッチングにより、中間層75aをパターニングする。図10の工程において、中間層75aについては、例えば酸化シリコン膜等から構成されていれば、酸化膜除去用のエッチングガス(例えば、CF4、O2等に加えてSF6+CHF3等のガスを含むガス)を用いて、ドライエッチングすればよい。
図11の第2パターニング工程に続いて、図12のマスク後退工程が行われる。図12の工程においては、マスク310の平面形状が小さくなるようにマスク310を後退させる。より具体的には、酸素プラズマによるクリーニング処理(所謂“O2クリーニング”)によって、図11(b)に示すマスク310の輪郭をその周囲に渡って等距離dだけ後退させる。
図12のマスク後退工程に続いて、図13の第3パターニング工程が行われる。図13の工程においては、後退されたマスク310を介しての上部導電層300a用のエッチングにより上部導電層300aをパターニングする。
図13の第3パターニング工程に続いて、図14のマスク剥離工程が行われる。図14の工程において、マスクが剥離された後、蓄積容量70が形成される。
次に、本実施形態の変形例について説明する。本変形例では、電気光学装置の製造方法において、マスク後退工程を、第1、第2又は第3パターニング工程中のエッチングと並行して行う。
次に、以上詳細に説明した電気光学装置を各種の電子機器に適用される場合について説明する。
まず、この電気光学装置たる液晶装置をライトバルブとして用いたプロジェクタについて説明する。図15は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶装置1110R、1110Bおよび1110Gに入射される。液晶装置1110R、1110Bおよび1110Gの構成は、上述した電気光学装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶装置によって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
次に、この電気光学装置たる液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図16は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた電気光学装置にバックライトを付加することにより構成されている。
さらに、この電気光学装置たる液晶装置を、携帯電話に適用した例について説明する。図17は、この携帯電話の構成を示す斜視図である。図において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。
Claims (16)
- 基板上に蓄積容量を備えた基板装置の製造方法であって、
前記基板上に、前記蓄積容量の下部容量電極となる下部導電層、前記蓄積容量の誘電体膜となる中間層及び前記蓄積容量の上部容量電極となる上部導電層をこの順に積層する成膜工程と、
前記上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、
前記マスクを介しての前記上部導電層用のエッチングにより前記上部導電層を前記所定平面パターンにパターニングする第1パターニング工程と、
前記マスクを介しての前記中間層用のエッチングにより前記中間層を前記所定平面パターンにパターニングする第2パターニング工程と、
前記マスクの平面形状が小さくなるように前記マスクを後退させるマスク後退工程と、
前記後退されたマスクを介しての前記上部導電層用のエッチングにより前記上部導電層を前記後退されたマスクに対応する平面形状にパターニングする第3パターニング工程と、
前記マスクを剥離する剥離工程と
を備えたことを特徴とする基板装置の製造方法。 - 前記所定平面パターンは、前記下部容量電極の平面形状に対応しており、
前記第3パターニング工程は、前記上部導電層をパターニングすると共に、前記後退されたマスク及び前記中間層を介しての前記下部導電層用のエッチングにより前記下部導電層を前記中間層の平面形状にパターニングすることを特徴とする請求項1に記載の基板装置の製造方法。 - 前記第3パターニング工程において、前記上部導電層用のエッチングと前記下部導電層用のエッチングとは一括エッチングであることを特徴とする請求項2に記載の基板装置の製造方法。
- 前記上部導電層と前記下部導電層とは、同一材料からなることを特徴とする請求項3に記載の基板装置の製造方法。
- 前記上部導電層と前記下部導電層とは、更に同一膜厚からなることを特徴とする請求項4に記載の基板装置の製造方法。
- 前記第2パターニング工程後且つ前記マスク後退工程前において、前記マスクを介しての前記下部導電層用のエッチングにより前記下部導電層を前記マスクに対応する平面形状にパターニングする他のパターニング工程を更に備えたことを特徴とする請求項1に記載の基板装置の製造方法。
- 前記マスク後退工程は、酸素プラズマによるクリーニング処理によって前記マスクを後退させることを特徴とする請求項1から6のいずれか一項に記載の基板装置の製造方法。
- 前記マスク後退工程は、前記第2パターニング工程後であり且つ前記第3パターニング工程前に、行われることを特徴とする請求項1から7のいずれか一項に記載の基板装置の製造方法。
- 前記マスク後退工程は、前記第1、第2又は第3パターニング工程中に、前記エッチングと並行して行われることを特徴とする請求項1から6のいずれか一項に記載の基板装置の製造方法。
- 前記マスク後退工程は、前記基板上における前記マスクの輪郭をその周囲に渡って等距離だけ後退させることを特徴とする請求項1から9のいずれか一項に記載の基板装置の製造方法。
- 請求項1から10のいずれか一項に記載の基板装置の製造方法によって製造された基板装置であって、
前記基板上に、前記下部容量電極、前記誘電体膜及び前記上部容量電極がこの順に積層されており、
前記上部容量電極は、前記誘電体膜と比べて平面形状が小さく、
前記下部容量電極は、前記誘電体膜と比べて平面形状が同じか又は大きいことを特徴とする基板装置。 - 前記下部容量電極、前記誘電体膜及び前記上部容量電極は、平面形状が相互に相似形であることを特徴とする請求項11に記載の基板装置。
- 前記下部容量電極の下層側に層間絶縁膜を介して形成されると共に前記下部容量電極に前記層間絶縁膜に開孔されたコンタクトホールを介して接続された半導体素子を更に備えており、
前記下部容量電極における前記コンタクトホールに接続された個所における幅は、前記コンタクトホールの径よりも大きいことを特徴とする請求項11又は12に記載の基板装置。 - 請求項11から13のいずれか一項に記載の基板装置を備えたことを特徴とする電気光学装置。
- 請求項13に記載の基板装置を備え、
前記基板上における画像表示領域に複数配列された画素電極を更に備えており、
前記下部容量電極は、前記画素電極に接続されており、
前記半導体素子は、そのソース又はドレインが前記コンタクトホールを介して前記下部容量電極に接続された薄膜トランジスタからなり、
前記蓄積容量は、前記画像表示領域内において各画素の非開口領域内に配置されていることを特徴とする電気光学装置。 - 請求項14又は15に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003291638A JP4360151B2 (ja) | 2003-08-11 | 2003-08-11 | 基板装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003291638A JP4360151B2 (ja) | 2003-08-11 | 2003-08-11 | 基板装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005062418A true JP2005062418A (ja) | 2005-03-10 |
JP4360151B2 JP4360151B2 (ja) | 2009-11-11 |
Family
ID=34369264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003291638A Expired - Fee Related JP4360151B2 (ja) | 2003-08-11 | 2003-08-11 | 基板装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4360151B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1701559A2 (en) | 2005-03-07 | 2006-09-13 | Sony Corporation | Communication method and system that can perform wired communication with a simple configuration of the devices by minimizing the number of lines for connecting the device |
JP2006317904A (ja) * | 2005-04-11 | 2006-11-24 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
JP2009063955A (ja) * | 2007-09-10 | 2009-03-26 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
WO2020059125A1 (ja) * | 2018-09-21 | 2020-03-26 | シャープ株式会社 | 表示装置 |
-
2003
- 2003-08-11 JP JP2003291638A patent/JP4360151B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1701559A2 (en) | 2005-03-07 | 2006-09-13 | Sony Corporation | Communication method and system that can perform wired communication with a simple configuration of the devices by minimizing the number of lines for connecting the device |
JP2006317904A (ja) * | 2005-04-11 | 2006-11-24 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
US7952094B2 (en) | 2005-04-11 | 2011-05-31 | Seiko Epson Corporation | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
JP2009063955A (ja) * | 2007-09-10 | 2009-03-26 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
WO2020059125A1 (ja) * | 2018-09-21 | 2020-03-26 | シャープ株式会社 | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4360151B2 (ja) | 2009-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006276118A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP4821183B2 (ja) | 電気光学装置及びこれを備えた電子機器 | |
TW200424661A (en) | Electro-optic device and electronic equipment | |
JP4650153B2 (ja) | 電気光学装置、電子機器及び電気光学装置の製造方法 | |
JP4301227B2 (ja) | 電気光学装置及びその製造方法、電子機器並びにコンデンサー | |
JP4655943B2 (ja) | 電気光学装置及びその製造方法、並びに導電層の接続構造 | |
JP4069906B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4211674B2 (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 | |
JP4274108B2 (ja) | 電気光学装置及び電子機器 | |
JP4123245B2 (ja) | 電気光学装置及び電子機器 | |
JP2008233149A (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
JP4360151B2 (ja) | 基板装置の製造方法 | |
JP2008276252A (ja) | 電気光学装置及び電子機器 | |
JP4428059B2 (ja) | 電気光学装置及び電子機器 | |
JP3997979B2 (ja) | 電気光学装置用基板の製造方法及び電気光学装置用基板、、電気光学装置及び電子機器、並びに半導体装置用基板の製造方法及び半導体装置用基板 | |
JP5098682B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2009069247A (ja) | 電気光学装置、その製造方法及び電子機器、並びに配線構造 | |
JP3767607B2 (ja) | 電気光学装置及び電子機器 | |
JP4075691B2 (ja) | 電気光学装置の製造方法並びに基板装置の製造方法 | |
JP2006228921A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2005062759A (ja) | 基板装置、並びにこれを備えた電気光学装置及び電子機器 | |
JP2005062761A (ja) | 基板装置の製造方法及び電気光学装置の製造方法 | |
JP4797453B2 (ja) | 電気光学装置の製造方法、電気光学装置、及び電子機器、並びに半導体基板の製造方法 | |
JP2010145820A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
KR100830381B1 (ko) | 전기 광학 장치와 그 제조 방법, 전자 기기, 및 콘덴서 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060221 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090803 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |