JP2005050153A - Method of clock synchronized serial data transfer - Google Patents
Method of clock synchronized serial data transfer Download PDFInfo
- Publication number
- JP2005050153A JP2005050153A JP2003281834A JP2003281834A JP2005050153A JP 2005050153 A JP2005050153 A JP 2005050153A JP 2003281834 A JP2003281834 A JP 2003281834A JP 2003281834 A JP2003281834 A JP 2003281834A JP 2005050153 A JP2005050153 A JP 2005050153A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- transmission
- clock
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
本発明はクロック同期シリアルデータ転送方式に関し、特に可変長データ転送を行うことができるクロック同期シリアルデータ転送方式に関する。 The present invention relates to a clock synchronous serial data transfer system, and more particularly to a clock synchronous serial data transfer system capable of performing variable length data transfer.
従来のクロック同期シリアルデータ転送方式では、バイト(Byte)あるいはワード(Word)データを連続して順次転送し、連続して転送されるデータ数は送信側で変更できる可変長データ転送を行う場合に、データ送信側からデータ受信側へのデータ転送終了の通知を行う方法として、送信側で転送するデータに転送データ量を示す情報を付与して送信し、受信側ではこの情報に基づいて転送されてくるデータ数の識別を行う方法(特開平5−63755号公報参照)や、送信側から受信側へデータ転送の終了を通知する信号を設けデータ転送終了の際にこの信号を用いて送信側から受信側へデータ転送の終了を通知するという方法が行われている。 In the conventional clock synchronous serial data transfer method, when byte (byte) or word (word) data is transferred successively and sequentially, the number of data transferred continuously is variable length data transfer that can be changed on the transmission side. As a method of notifying the end of data transfer from the data transmission side to the data reception side, information indicating the amount of transfer data is added to the data to be transferred on the transmission side, and the data is transferred on the reception side. A method for identifying the number of incoming data (see Japanese Patent Laid-Open No. 5-63755) and a signal for notifying the end of data transfer from the transmission side to the reception side are provided, and this signal is used when the data transfer is completed. In this method, the end of data transfer is notified from the receiver to the receiver.
前者の方法では、送信側には転送データ量を示す情報を付与するためのコード回路やソフトウェア処理が必要となり、受信側には転送データ量を示す上記情報に基づいて転送データ量を識別するためのデコード回路や転送データ量の解析のためのソフトウェア処理が必要となるので、回路の増加やソフトウェアの処理の増加が発生するという問題があった。 In the former method, a code circuit and a software process for giving information indicating the amount of transfer data are required on the transmission side, and the amount of transfer data is identified on the reception side based on the information indicating the amount of transfer data. Therefore, there is a problem that the number of circuits and the number of software processes increase.
また、後者の方法では、データ転送の終了を通知する信号のために、通常のクロック同期シリアルデータ転送に必要な信号線以外に、可変長データ転送の場合はさらに別の信号線を追加しなければならないという問題があった。 In the latter method, in addition to the signal line necessary for normal clock synchronous serial data transfer, another signal line must be added in the case of variable-length data transfer for the signal to notify the end of data transfer. There was a problem that had to be done.
このように、従来の方法で可変長データ転送を行う場合には、回路の追加やソフトウェアの処理、あるいは信号線の追加が必要となり、クロッ同期シリアルデータ転送方式における可変長データ転送は、携帯機器など省スペース化および省電力化を要求される装置には適した転送方式ではなかった。 As described above, when variable length data transfer is performed by the conventional method, it is necessary to add a circuit, process software, or add a signal line. The variable length data transfer in the clock synchronous serial data transfer method is a portable device. It was not a transfer method suitable for devices that required space saving and power saving.
従って、クロッ同期シリアルデータ転送方式を用いた携帯機器など省スペース化および省電力化を要求される装置で可変長データ転送を行うときに、可変長データ転送を行うための信号線を追加する必要もなく、かつ回路やソフトウェア処理の追加を極力抑えた方法で可変長データ転送を実現することができるクロッ同期シリアルデータ転送方式が望まれていた。 Therefore, it is necessary to add a signal line for variable length data transfer when variable length data transfer is performed in a device that requires space saving and power saving such as a portable device using a clock synchronous serial data transfer method. There is also a demand for a clock synchronous serial data transfer system that can realize variable length data transfer by a method that minimizes the addition of circuits and software processing.
上述した従来のクロック同期シリアルデータ転送方式では、送信側から受信側へのデータ転送終了の通知を行う方法として、データ転送の送信側で転送するデータに転送データ量を示す情報を付与し、受信側ではこの情報に基づいて転送されてくるデータ数の識別を行うという方法があるが、この方法の場合は、送信側には転送データ量を示す情報を付与するためのコード回路やソフトウェア処理が必要であり、また受信側には転送データ量を示す上記情報から転送データ量を判定するためのデコード回路や転送データ量の解析のためのソフトウェア処理が必要となるので、回路の増加やソフトウェアの処理の増加が発生するという欠点を有していた。 In the conventional clock synchronous serial data transfer system described above, as a method for notifying the end of data transfer from the transmission side to the reception side, information indicating the amount of transfer data is added to the data transferred on the transmission side of the data transfer, and reception is performed. There is a method of identifying the number of data transferred based on this information on the side, but in this method, a code circuit or software processing for giving information indicating the amount of transferred data is provided on the transmission side. It is necessary, and the receiving side requires a decoding circuit for determining the transfer data amount from the above information indicating the transfer data amount and software processing for analyzing the transfer data amount. It has the disadvantage of increasing processing.
また、送信側から受信側へのデータ転送の終了を通知する信号を新たに設け、この信号を用いてデータ転送終了の際に送信側から受信側へデータ転送終了を通知するという方法もあるが、この方法の場合は、データ転送の終了を通知する信号のために、クロック同期シリアルデータ転送に必要な信号線以外に、さらに別の信号線を追加しなければならないという欠点を有していた。 There is also a method of newly providing a signal for notifying the end of data transfer from the transmitting side to the receiving side, and using this signal to notify the end of data transfer from the transmitting side to the receiving side when the data transfer ends. In the case of this method, there is a disadvantage that another signal line must be added in addition to the signal line necessary for clock synchronous serial data transfer for the signal notifying the end of data transfer. .
本発明の目的は、クロッ同期シリアルデータ転送方式を用いた携帯機器など、省スペース化および省電力化を要求される装置で可変長データ転送を行う場合に、可変長データ転送を行うための信号線を追加する必要もなく、かつ回路やソフトウェア処理の追加を極力抑えた方法で可変長データ転送を実現することができるクロック同期シリアルデータ転送方式を提供することにある。 An object of the present invention is to provide a signal for performing variable length data transfer when performing variable length data transfer in a device that requires space saving and power saving, such as a portable device using a clock synchronous serial data transfer method. It is an object of the present invention to provide a clock synchronous serial data transfer method that can realize variable-length data transfer by a method that does not require the addition of a line and suppresses addition of circuits and software processing as much as possible.
第1の発明のクロック同期シリアルデータ転送方式は、データ送信側からデータ受信側に向けてのN(Nは少なくとも1の正の整数)個の、予め定められたビット構成のデータの送信ごとに、前記データ受信側に対して前記各データの取り込みのタイミングを指示するためのデータ取込指示信号を前記データに同期して前記データ送信側から前記データ受信側に送信し、前記データ受信側は、前記データ送信側からの前記データの転送が無くなり、かつ前記データの受信に同期して前記データ送信側から送信される前記データ取込指示信号が検出されなかった場合に前記データ送信側から前記データ受信側へのデータ転送が終了したものと判定することを特徴として構成される。 In the clock synchronous serial data transfer system according to the first aspect of the present invention, N (N is a positive integer of at least 1) pieces of data having a predetermined bit structure are transmitted from the data transmission side to the data reception side. The data receiving side is transmitted from the data transmitting side to the data receiving side in synchronization with the data, and the data receiving side When the data transmission from the data transmission side is lost, and the data take-in instruction signal transmitted from the data transmission side in synchronization with reception of the data is not detected, the data transmission side It is characterized by determining that the data transfer to the data receiving side has been completed.
また、第2の発明のクロック同期シリアルデータ転送方式は、データ送信側からデータ受信側に向けてN(Nは少なくとも1の正の整数)個の、予め定められたビット構成のデータの送信ごとに、前記データ受信側に対して個々の前記データの取り込みのタイミングを指示するためのデータ取込指示信号を前記データに同期して前記データ送信側から前記データ受信側に送信し、前記データ送信側は、前記データ送信側から転送する最後の前記データの送信終了後も前記クロック信号については1個のデータの送信に必要な数のクロックパルスと同数のクロックパルスの送信を終了するまでさらに前記クロック信号の送信を継続し、前記データ受信側は、前記データ送信側からの前記単位データの転送が無くなり、かつ前記クロック信号に基づき、前記転送単位データの受信に同期して前記データ送信側から送信される前記データ取込指示信号が検出されなかった場合、前記データ送信側から前記データ受信側へのデータ転送が終了したものと判定することを特徴として構成される。 The clock-synchronized serial data transfer system according to the second invention is for each transmission of N (N is a positive integer of at least 1) pieces of data having a predetermined bit structure from the data transmission side to the data reception side. In addition, the data transmission instruction signal for instructing the data reception side of the timing of the individual data acquisition is transmitted from the data transmission side to the data reception side in synchronization with the data, and the data transmission The side further continues to transmit the same number of clock pulses as the number of clock pulses necessary for the transmission of one data for the clock signal even after the transmission of the last data transferred from the data transmission side is completed. The transmission of the clock signal is continued, and the data receiving side has no transfer of the unit data from the data transmitting side and is based on the clock signal. The data transfer from the data transmission side to the data reception side is completed when the data capture instruction signal transmitted from the data transmission side is not detected in synchronization with the reception of the transfer unit data. It is characterized by determining.
また、第3の発明のクロック同期シリアルデータ転送方式は、データ送信側からデータ受信側に向けてクロック信号に同期してデータ転送のため送信される転送データを構成するN(Nは少なくとも1の正の整数)個のデータの送信ごとに、前記データ受信側に対して前記各データの取り込みのタイミングを指示するためのデータ取込指示信号を前記データに同期して前記データ送信側から前記データ受信側に送信し、前記データ送信側は、前記データ送信側から転送する最後の前記データの送信終了後も前記クロック信号については1個の転送単位データの送信に必要なクロックパルスの数と同数のクロックパルスの送信を終了するまでさらに前記クロック信号の送信を継続し、前記データ受信側は、前記データ送信側からの前記データの転送が無くなり、かつ、前記クロック信号に基づき、前記データの受信に同期して前記データ送信側から送信される前記データ取込指示信号が検出されず、転送データ終了信号が検出された場合、前記データ送信側から前記データ受信側へのデータ転送が終了したものと判定することを特徴として構成される。 In the clock synchronous serial data transfer system according to the third aspect of the invention, N (N is at least 1) constituting transfer data transmitted for data transfer in synchronization with a clock signal from the data transmission side to the data reception side. Each time a positive integer) data is transmitted, a data acquisition instruction signal for instructing the data reception side of the timing of acquisition of each data is synchronized with the data from the data transmission side. The data transmission side transmits the same number of clock pulses as the number of clock pulses necessary for transmission of one transfer unit data after the transmission of the last data transferred from the data transmission side is completed. The clock signal is further transmitted until the transmission of the clock pulse is completed, and the data receiving side transmits the data from the data transmitting side. When the transmission data end signal is detected without the transmission, and based on the clock signal, the data capture instruction signal transmitted from the data transmission side in synchronization with the reception of the data is not detected, It is characterized in that it is determined that the data transfer from the data transmitting side to the data receiving side has been completed.
また、第4の発明のクロック同期シリアルデータ転送方式は、第1、2または3の発明のクロック同期シリアルデータ転送方式において、前記データはバイト構成のデータであることを特徴として構成される。 A clock-synchronized serial data transfer system according to a fourth aspect of the present invention is characterized in that, in the clock-synchronized serial data transfer system according to the first, second or third invention, the data is byte-structured data.
また、第5の発明のクロック同期シリアルデータ転送方式は、第1、2または3の発明のクロック同期シリアルデータ転送方式において、前記データはワード構成のデータであることを特徴として構成される。 According to a fifth aspect of the present invention, there is provided a clock synchronous serial data transfer system according to the first, second or third aspect of the invention, wherein the data is word-structured data.
また、第6の発明のクロック同期シリアルデータ転送方式は、転送されるデータを送信する側のCPUシステムである第1のシステムと、前記第1のシステムから送信される前記データを転送データとして受信する第2のシステムとを備え、前記第1のシステムは、
(A)前記データがバイト単位で格納されているメモリ、
(B)前記データをバイト単位のパラレルデータで入力しシリアルデータとして前記第2のシステムに送信するシリアルデータ送信部、
(C)前記メモリから前記バイト単位のパラレルデータである前記データをバイト単位で順次読み出して、読み出した転送データを前記シリアルデータ送信部に出力し、前記シリアルデータ送信部の転送データ送信動作の制御を行う第1のCPU、
を備え、前記第2のシステムは、
(D)前記第1のシステムからシリアルデータとして送信されてきた前記データを受信しバイト単位のパラレルデータで出力するシリアルデータ受信部、
(E)前記第1のシステムから送信されてきたバイト単位の前記データを格納する第2のメモリ、
(F)前記シリアルデータ受信部の転送データ受信動作の制御を行い、前記シリアルデータ受信部が出力するバイト単位の前記データを入力して前記メモリに順次書き込む第2のCPU、
を備え、前記シリアルデータ受信部が、
(G)受信した前記1バイトのシリアルデータを格納するシフトレジスタ、
(H)前記シリアルデータ送信部から出力されるクロック信号のクロックパルス数をカウントするカウンタ、
(I)データ取込指示信号の検出を行うデータ取込指示信号検出部、
を備えたことを特徴として構成される。
According to a sixth aspect of the present invention, a clock synchronous serial data transfer system receives a first system as a CPU system that transmits data to be transferred, and receives the data transmitted from the first system as transfer data. A second system, wherein the first system comprises:
(A) a memory in which the data is stored in units of bytes;
(B) a serial data transmission unit for inputting the data as parallel data in units of bytes and transmitting the data as serial data to the second system;
(C) sequentially reading the data, which is the parallel data in byte units, from the memory in byte units, outputting the read transfer data to the serial data transmission unit, and controlling the transfer data transmission operation of the serial data transmission unit A first CPU that performs
The second system comprises:
(D) a serial data receiving unit that receives the data transmitted as serial data from the first system and outputs the data as parallel data in units of bytes;
(E) a second memory for storing the data in bytes transmitted from the first system;
(F) a second CPU that controls a transfer data reception operation of the serial data reception unit, inputs the data in byte units output from the serial data reception unit, and sequentially writes the data in the memory;
Comprising the serial data receiving unit,
(G) a shift register for storing the received 1-byte serial data;
(H) a counter that counts the number of clock pulses of the clock signal output from the serial data transmission unit;
(I) a data capture instruction signal detector for detecting a data capture instruction signal;
It is characterized by having.
以上説明したように、本発明のクロック同期シリアルデータ転送方式は、データ送信側からデータ受信側に向けてN(Nは少なくとも1の正の整数)個の、予め定められたビット構成の各データの送信ごとに、前記各データが送信されたことをデータ受信側に示すためのデータ取込指示信号をデータに同期してデータ送信側からデータ受信側に送信し、データ受信側は、データ送信側からのデータの転送が無くなり、かつデータの受信に同期してデータ送信側から送信されるデータ取込指示信号が検出されなかった場合に、データ送信側からデータ受信側へのデータ転送が終了したものと判定するように構成したことにより、クロッ同期シリアルデータ転送方式を用いた携帯機器など省スペース化および省電力化を要求される装置で可変長データ転送を行う場合に、可変長データ転送を行うための信号線を追加する必要もなく、かつ回路やソフトウェア処理の追加を極力抑えた方法で可変長データ転送を実現することができるという効果を有している。 As described above, the clock synchronous serial data transfer system of the present invention has N (N is a positive integer of at least 1) pieces of data having a predetermined bit configuration from the data transmission side to the data reception side. Data transmission instruction signal for indicating to the data reception side that each data has been transmitted is transmitted from the data transmission side to the data reception side in synchronization with the data. Data transfer from the data transmission side to the data reception side is completed when there is no data transfer from the data transmission side and no data capture instruction signal transmitted from the data transmission side is detected in synchronization with the data reception. With this configuration, it is possible to use variable length data in devices that require space and power saving, such as portable devices that use the clock synchronous serial data transfer method. When transferring data, there is no need to add signal lines for variable-length data transfer, and variable-length data transfer can be realized in a way that minimizes the addition of circuits and software processing. Have.
本発明は、データの送信側とデータの受信側との間でシリアルデータ転送のタイミングの同期を取るためにクロック信号が用いられ、バイトあるいはワードなどの予め定められたビット構成を有するデータ、例えばバイトの場合であれば、1バイト(8ビット)のデータを送信側から受信側に連続転送するときに、連続転送される各データの取り込み処理を受信側に指示するためのデータ取込指示信号を用いたクロック同期シリアルデータ転送方式であって、データ送信側からデータ受信側に転送される前記データの数が必ずしも一定ではなく変化する場合がある可変長データ転送を行う場合に、データ送信側から連続して転送される最後のデータの転送終了後において予め定められたタイミングで、さらに上記データ取込指示信号が検出されるか否かを調べ検出されなかったときには、データ送信側からのデータ転送が終了したものと判定するように構成されたクロック同期シリアルデータ転送方式である。 The present invention uses a clock signal to synchronize the timing of serial data transfer between a data transmission side and a data reception side, and data having a predetermined bit structure such as a byte or a word, for example, In the case of bytes, a data acquisition instruction signal for instructing the reception side to take in each piece of continuously transferred data when 1 byte (8 bits) of data is continuously transferred from the transmission side to the reception side. The clock transmission serial data transfer system using the data transmission side when performing variable length data transfer in which the number of data transferred from the data transmission side to the data reception side is not necessarily constant and may vary The data capture instruction signal is further detected at a predetermined timing after the transfer of the last data transferred continuously from When not detected examine whether Luke is a configuration clock synchronous serial data transfer method to be determined that the data transfer from the data transmission side is terminated.
次に、本発明の実施の形態について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明のクロック同期シリアルデータ転送方式の実施の一形態を示すブロック図である。 FIG. 1 is a block diagram showing an embodiment of the clock synchronous serial data transfer system of the present invention.
図1に示す本実施の形態のクロック同期シリアルデータ転送方式は、転送データとして受信側へビットシリアルに送信されるビット列をバイト単位で区分して扱うもので、バイト単位に区分された8ビットのビット列で構成された各データをN(Nは少なくとも1の正の整数)個含んだデータ信号12としてクロック信号11に同期させてクロック信号11とともに送信し、かつデータ信号12を構成する各データの取り込み処理を上記受信側に対して指示するためのデータ取込指示信号13を出力するデータ送信部1と、データ送信部1から送信されるデータ信号12をクロック信号11に同期して受信するとともに、上記データ取込指示信号13を受信することにより、データ送信部1から送信されてくるデータ信号12を構成する各データを順次取り込むことにより、データ送信部1からの転送データを受け取るデータ受信部2とから構成される。
The clock-synchronized serial data transfer system of the present embodiment shown in FIG. 1 handles a bit string transmitted as bit data to the receiving side in a bit-serial manner in byte units, and handles 8-bit data divided in byte units. A
次に、動作を説明する。 Next, the operation will be described.
図2は、本発明のクロック同期シリアルデータ転送方式の動作を説明するための信号の波形の一例を示す波形図である。なお、図2(a)に示される、各信号の波形を示す線の点線部分は、図2(b)に示される点線部分に接続され、図2(a)と図2(b)とで上記信号の全体の波形が示されている。 FIG. 2 is a waveform diagram showing an example of a signal waveform for explaining the operation of the clock synchronous serial data transfer system of the present invention. 2A is connected to the dotted line portion shown in FIG. 2B, and is shown in FIGS. 2A and 2B. The overall waveform of the signal is shown.
図1において、データ送信部1は、データ転送のためデータ受信部2に送信する転送データをビットシリアルに送信するとき、ビットシリアルに送信されるビット列をバイト単位で区分し、図2に示すように、バイト単位に区分したビット列で構成されるデータをN個含んだデータ信号12としてクロック信号11に同期させてデータ受信部2に送信する。
In FIG. 1, when the data transmission unit 1 transmits the transfer data transmitted to the
すなわち、データ送信部1は、最小のデータ転送の単位である8ビット(1バイト)で構成されるデータをN個順次連続してクロック信号11に同期させデータ信号12としてデータ受信部2に送信する。
That is, the data transmitting unit 1 sequentially synchronizes N pieces of data composed of 8 bits (1 byte), which is the minimum data transfer unit, with the clock signal 11 and transmits the data signal 12 to the
このとき、データ送信部1は、各データを構成するそれぞれの1バイトのビット列の最後の8ビット目のタイミングで、データ取込指示信号13をデータ受信部2へ出力する。このデータ取込指示信号13は、データ信号12によって送信される転送データを構成し連続転送される各データの取り込み処理を送信側から受信側に対して指示するために、すなわち、各データの取り込みのタイミングを指示するためにデータ受信部2へ出力される。
At this time, the data transmission unit 1 outputs a data capture instruction signal 13 to the
一方、データ受信部2は、データ送信部1から送信されるデータ信号12をクロック信号11に同期して受信するが、データ送信部1から送信されるデータ信号12を構成する各データの8ビット目のタイミングでデータ取込指示信号13を検出することによって、データ受信部2は、データ取込指示信号13と同じタイミングで受信された、データ信号12のデータビットが、そのデータ信号12に含まれる各データを構成するビット列の8ビット目のビットであると判定し、そのビットを含むデータを直前の他のデータと識別することができそのデータを取り込むことができる。
On the other hand, the
このように、データ送信部1からデータ受信部2への転送予定のN個のデータが全て転送されるまで、上記データ送信部1からデータ受信部2への転送動作がN回繰り返される。
Nバイト目のデータの転送を終了すると、データ信号12の送信動作は停止されるが、クロック信号11については、データ送信部1は、さらに継続して図2に示すように8個のクロックパルスを送信してからクロックパルスの送信を停止する。
As described above, the transfer operation from the data transmission unit 1 to the
When the transfer of the Nth byte of data is completed, the transmission operation of the data signal 12 is stopped. However, for the clock signal 11, the data transmission unit 1 further continues with eight clock pulses as shown in FIG. After sending, stop sending clock pulses.
一方、データ受信部2はクロック信号11の8個のクロックパルスを順次受信するが、このときクロック信号11のクロックパルスをカウントし、データ信号12の送信が行われていない状態で送信されていた最後の8個目のクロックパルスが入力されるタイミングではデータ取込指示信号13が検出されないことを認識すると、データ信号12に含まれる全てのデータの受信が完了したものと判定する。
On the other hand, the
次に、本発明のクロック同期シリアルデータ転送方式の実施例について説明する。 Next, an embodiment of the clock synchronous serial data transfer system of the present invention will be described.
図3は、本発明のクロック同期シリアルデータ転送方式の実施例を示すブロック図である。 FIG. 3 is a block diagram showing an embodiment of the clock synchronous serial data transfer system of the present invention.
図3に示す本発明のクロック同期シリアルデータ転送方式は、転送されるデータを送信する側のCPU(Central Processing Unit)システムである送信システム100と、転送されるデータを受信する側のCPUシステムである受信システム200とから構成されている。
The clock-synchronized serial data transfer system of the present invention shown in FIG. 3 includes a
また、送信システム100は、データ信号12によって受信システム200に転送すべき各データがバイト単位(8ビット)で格納されているメモリ102と、図1に示すデータ送信部1と同じデータ送信機能を有し、メモリ102に格納されている8ビットパラレルの上記データを順次入力し、入力した各データの8 ビットのパラレルビットを順次シリアルデータとして受信システム200に送信するシリアルデータ送信部103と、メモリ102から8ビットパラレルの各データをバイト単位で順次読み出し、読み出した各データを順次シリアルデータ送信部103に出力し、シリアルデータ送信部103の転送データの送信動作制御を行うCPU101とから構成される。
The
また、受信システム200は、図1に示すデータ受信部2と同じデータ受信機能を有し、送信システム100からシリアルデータとして送信されてきたデータ信号12を受信し、データ信号12を構成する各データを順次バイト単位のパラレルデータで出力するシリアルデータ受信部203と、シリアルデータ受信部203から出力される上記各データを順次入力して送信システム100からのデータ信号として格納するメモリ202と、シリアルデータ受信部203の転送データの受信動作制御を行い、かつシリアルデータ受信部203から出力される上記各データをビットパラレルで順次入力し、入力した各データをビットパラレルでメモリ202に順次書き込むCPU201とから構成される。
The
また、受信システム200のシリアルデータ受信部203は、データ信号12を受信し、データ信号12に含まれる転送データを構成する各データの1バイトのシリアルデータを順次格納するシフトレジスタ204と、送信システム100のシリアルデータ送信部103から出力されるクロック信号11のクロックパルスの入力回数をカウントするカウンタ205と、送信システム100からのデータ取込指示信号13を検出するデータ取込指示信号検出部206とから構成される。
The serial
次に、動作を説明する。 Next, the operation will be described.
図3において、送信システム100から受信システム200へNバイトのデータを転送する場合、CPU101は、転送データを構成する、8ビットで構成されるバイトデータN個をメモリ102から順次ビットパラレルに読み出して転送のためのデータとして順次ビットパラレルにシリアルデータ送信部103へ入力する。
In FIG. 3, when transferring N bytes of data from the
上記シリアルデータ送信部103は、CPU101によって入力される、それぞれの8ビットのパラレルデータをデータ転送のため順次8ビットのシリアルデータに変換し、得られたビット列をバイト単位で区分し、図2に示すように、バイト単位に区分したビット列で構成された各データをN個含んだデータ信号12としてクロック信号11に同期させて受信システム200のシリアルデータ受信部203へ順次送信する。
The serial
シリアルデータ送信部103からのデータ信号12に含まれる1バイトの各データの転送時におけるタイミングは図2に示すように、クロック信号11のクロックパルスに同期して転送され、また、データ信号12を構成し連続転送される各データの取り込み処理を送信側から受信側に対して指示するために、シリアルデータ送信部103からシリアルデータ受信部203へ送信されるデータ取込指示信号13もクロック信号11に同期して、データ信号12の各データの先頭ビットから数えて8ビット目のビットのタイミングでシリアルデータ送信部103からシリアルデータ受信部203へ送信される。
As shown in FIG. 2, the timing at the time of transfer of each byte of data included in the data signal 12 from the serial
一方、データ信号12を受信したシリアルデータ受信部203は、クロック信号11と同期したタイミングでデータ信号12の各データのビット列をシフトレジスタ204に順次取り込む。このときカウンタ205はクロック信号11のクロックパルスをカウントし、データ信号12を構成する各データの8個目のクロックが入力されるタイミングをデータ取込指示信号検出部206へ通知する。
On the other hand, the serial
データ取込指示信号検出部206はカウンタ205から通知された、各データの8個目のクロックが入力されるタイミングでデータ取込指示信号13を検出すると、データ取込指示信号13と同じタイミングで受信された、データ信号12のビットがそのデータ信号12を構成する各データの構成ビットの8ビット目のビットであると判定し、そのビットを8番目のビットとして含むデータを、直前のデータに続くデータとして識別して取り込む。そして、そのデータについての受信を完了したことを示すデータ取込完了通知信号303をCPU201に出力する。
When the data capture instruction
CPU201はデータ取込完了通知信号303を受けて、送信システム100から転送されシフトレジスタ204に格納された1バイトのデータを読み出してメモリ202へ書き込む。
In response to the data capture
このように、送信システム100から受信システム200への転送予定のN個のデータが全て転送されるまで、上記の送信システム100から受信システム200への転送動作がN回繰り返される。
As described above, the transfer operation from the
Nバイト目のデータの転送を終了すると、送信システム100のCPU101は、シリアルデータ送信部103へのデータ信号12の送信動作の終了を指示する。この指示によってシリアルデータ送信部103からのデータ信号12の送信動作は停止されるが、クロック信号11については、シリアルデータ送信部103は、さらに継続して図2に示すように8個のクロックパルスを送信してから、クロックパルスの送信を停止する。シリアルデータ送信部103は、データ信号12の送信が行われない状態で上記のようにシリアルデータ受信部203へ送信されていた8個のクロックパルスの送信をもってシリアルデータ受信部203への送信を終了する。
When the transfer of the Nth byte data is completed, the CPU 101 of the
一方、シリアルデータ受信部203のカウンタ205はクロック信号11の8個のクロックパルスを順次受信するが、このときもカウンタ205はクロック信号11のクロックパルスをカウントし、データ信号12の送信が行われていない状態で送信されていたクロックパルスの8個目のクロックパルスが入力されるタイミングをデータ取込指示信号検出部206へ通知する。
On the other hand, the
上記タイミングをカウンタ205から通知されたデータ取込指示信号検出部206は、最後の8個目のクロックパルスが入力される上記タイミングではデータ取込指示信号13が検出されないことを認識すると、データ信号12に含まれる全てのデータの受信が完了してデータ信号12の転送が終了したことを示すデータ転送終了通知信号304をCPU201に出力する。なお、図2(b)に示す、最後の8個目のクロックパルスを囲む楕円形の線内にはデータ取込指示信号13の信号パルスが無く、最後の8個目のクロックパルスが入力されるタイミングではデータ取込指示信号13が検出されない状態が示される。
When the data capture instruction
CPU201はデータ取込指示信号検出部206からデータ転送終了通知信号304を受けてシリアルデータ送信部103からのデータ転送が終了したものと判定する。
The
以上で図3に示す本発明のクロック同期シリアルデータ転送方式の詳細動作の説明を終了する。 This is the end of the detailed operation of the clock synchronous serial data transfer method of the present invention shown in FIG.
なお、上記の説明では、データ転送のためシリアルに送信されるビット列がバイト単位で区分されて扱われることで説明したが、バイト単位に区分するのではなく、ワード単位で区分した場合であってもよい。 In the above description, the bit string transmitted serially for data transfer has been described as being divided and handled in units of bytes. However, the bit string is not divided in units of bytes but is divided in units of words. Also good.
また、上記の説明では、データ送信側が送信する転送データを構成する各1バイトの8ビット目のタイミングでデータ取込指示信号をデータ受信側に送信し、データ受信側は、データ送信側から送信される転送データを構成する各1バイトの8ビット目のタイミングでデータ取込指示信号を受信することにより各バイトの境界を識別することで説明したが、データ送信側が送信する転送データの各1バイト中の予め定めた特定ビットの送信タイミング時にデータ取込指示信号をデータ受信側に出力し、上記データ受信側もその特定ビットの送信タイミング時にデータ取込指示信号を受信することにより各バイトの境界を識別するようにしてもよい。 In the above description, the data acquisition instruction signal is transmitted to the data receiving side at the timing of the 8th bit of each 1 byte constituting the transfer data transmitted from the data transmitting side, and the data receiving side transmits from the data transmitting side. As described above, the boundary of each byte is identified by receiving the data capture instruction signal at the timing of the eighth bit of each 1 byte constituting the transferred data. A data capture instruction signal is output to the data receiving side at the transmission timing of a specific bit determined in advance in the byte, and the data reception side also receives the data capture instruction signal at the transmission timing of the specific bit. You may make it identify a boundary.
また、上記の説明では、データ送信側が、データ送信側からデータ受信側に転送するデータ信号12の最後のデータ(Nバイト目)の送信終了後にもクロック信号11として所定数(8ビット)のクロックパルスを継続して送信し、データ受信側では、データ送信側からの最後のデータの受信後にもなお継続して送信されてくる上記クロック信号11の8ビットのクロックパルスを受信しデータ取込指示信号13の検出動作を行い、データ取込指示信号13が検出されなかった場合、データ送信側から前記データ受信側へのデータ転送が終了したものと判定することで説明したが、図4に示すように、データ取込指示信号が検出されず、データ送信側から送信された、転送データ終了信号14が7番目および8番目のクロックパルスのタイミングで検出されたときに、データ送信側からデータ受信側へのデータ転送が終了したものと判定するようにしてもよい。なお、図4(a)に示される、各信号の波形を示す線の点線部分は、図4(b)に示される点線部分に接続され、図4(a)と図4(b)とで上記信号の全体の波形が示されている。
In the above description, a predetermined number (8 bits) of clocks are used as the clock signal 11 even after the data transmission side finishes transmitting the last data (Nth byte) of the data signal 12 transferred from the data transmission side to the data reception side. The pulse is continuously transmitted, and the data receiving side receives the 8-bit clock pulse of the clock signal 11 that is continuously transmitted after the last data is received from the data transmitting side, and receives the data. The detection operation of the signal 13 is performed, and when the data capture instruction signal 13 is not detected, it has been described that the data transfer from the data transmission side to the data reception side is completed, as shown in FIG. As described above, the transfer data end
1 データ送信部
2 データ受信部
11 クロック信号
12 データ信号
13 データ取込指示信号
14 転送データ終了信号
100 送信システム
101 CPU
102 メモリ
103 シリアルデータ送信部
200 受信システム
201 CPU
202 メモリ
203 シリアルデータ受信部
204 シフトレジスタ
205 カウンタ
206 データ取込指示信号検出部
303 データ取込完了通知信号
304 データ転送終了通知信号
DESCRIPTION OF SYMBOLS 1
102
202
Claims (6)
(A)前記データがバイト単位で格納されているメモリ、
(B)前記データをバイト単位のパラレルデータで入力しシリアルデータとして前記第2のシステムに送信するシリアルデータ送信部、
(C)前記メモリから前記バイト単位のパラレルデータである前記データをバイト単位で順次読み出して、読み出した転送データを前記シリアルデータ送信部に出力し、前記シリアルデータ送信部の転送データ送信動作の制御を行う第1のCPU、
を備え、前記第2のシステムは、
(D)前記第1のシステムからシリアルデータとして送信されてきた前記データを受信しバイト単位のパラレルデータで出力するシリアルデータ受信部、
(E)前記第1のシステムから送信されてきたバイト単位の前記データを格納する第2のメモリ、
(F)前記シリアルデータ受信部の転送データ受信動作の制御を行い、前記シリアルデータ受信部が出力するバイト単位の前記データを入力して前記メモリに順次書き込む第2のCPU、
を備え、前記シリアルデータ受信部が、
(G)受信した前記1バイトのシリアルデータを格納するシフトレジスタ、
(H)前記シリアルデータ送信部から出力されるクロック信号のクロックパルス数をカウントするカウンタ、
(I)データ取込指示信号の検出を行うデータ取込指示信号検出部、
を備えたことを特徴とするクロック同期シリアルデータ転送方式。
A first system that is a CPU system that transmits data to be transferred, and a second system that receives the data transmitted from the first system as transfer data, the first system comprising: ,
(A) a memory in which the data is stored in units of bytes;
(B) a serial data transmission unit for inputting the data as parallel data in units of bytes and transmitting the data as serial data to the second system;
(C) sequentially reading the data, which is the parallel data in byte units, from the memory in byte units, outputting the read transfer data to the serial data transmission unit, and controlling the transfer data transmission operation of the serial data transmission unit A first CPU that performs
The second system comprises:
(D) a serial data receiving unit that receives the data transmitted as serial data from the first system and outputs parallel data in units of bytes;
(E) a second memory for storing the data in bytes transmitted from the first system;
(F) a second CPU that controls a transfer data reception operation of the serial data reception unit, inputs the data in byte units output from the serial data reception unit, and sequentially writes the data in the memory;
Comprising the serial data receiving unit,
(G) a shift register for storing the received 1-byte serial data;
(H) a counter that counts the number of clock pulses of the clock signal output from the serial data transmission unit;
(I) a data capture instruction signal detector for detecting a data capture instruction signal;
A clock-synchronized serial data transfer system characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003281834A JP4427991B2 (en) | 2003-07-29 | 2003-07-29 | Clock synchronous serial data transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003281834A JP4427991B2 (en) | 2003-07-29 | 2003-07-29 | Clock synchronous serial data transfer method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005050153A true JP2005050153A (en) | 2005-02-24 |
JP4427991B2 JP4427991B2 (en) | 2010-03-10 |
Family
ID=34267227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003281834A Expired - Fee Related JP4427991B2 (en) | 2003-07-29 | 2003-07-29 | Clock synchronous serial data transfer method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4427991B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094665A (en) * | 2007-10-05 | 2009-04-30 | Mitsubishi Electric Corp | Transmission circuit |
JP2012147494A (en) * | 2012-04-20 | 2012-08-02 | Mitsubishi Electric Corp | Transmission circuit |
JP2022066247A (en) * | 2017-03-03 | 2022-04-28 | 株式会社ジャパン・アイディー | Slave side device and bus system |
-
2003
- 2003-07-29 JP JP2003281834A patent/JP4427991B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094665A (en) * | 2007-10-05 | 2009-04-30 | Mitsubishi Electric Corp | Transmission circuit |
JP2012147494A (en) * | 2012-04-20 | 2012-08-02 | Mitsubishi Electric Corp | Transmission circuit |
JP2022066247A (en) * | 2017-03-03 | 2022-04-28 | 株式会社ジャパン・アイディー | Slave side device and bus system |
JP7269610B2 (en) | 2017-03-03 | 2023-05-09 | 株式会社ジャパン・アイディー | Slave side device |
Also Published As
Publication number | Publication date |
---|---|
JP4427991B2 (en) | 2010-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100240873B1 (en) | Serial interface unit having the same register for reception/transmission | |
US8023602B2 (en) | Serial data communication apparatus and methods of using a single line | |
JP4917901B2 (en) | Receiver | |
JP4427991B2 (en) | Clock synchronous serial data transfer method | |
JP5915105B2 (en) | Data transfer system, receiving circuit, and receiving method | |
JPWO2004064351A1 (en) | Asynchronous transmission method and circuit thereof | |
JP4879846B2 (en) | FRAME SYNCHRONIZATION DATA TRANSFER METHOD, TRANSMITTER DEVICE AND RECEPTION DEVICE | |
JP5383856B2 (en) | Transmitter circuit | |
KR100386558B1 (en) | fast detection method for data rate | |
US7526017B2 (en) | Transmitting device, receiving device, transmission system, and transmission method | |
JP2000232371A (en) | Serial/parallel conversion circuit | |
KR100994356B1 (en) | Communication system and method | |
JP2007329670A (en) | Data receiving device and data receiving method | |
RU2516586C1 (en) | Method for automatic synchronisation of reception and processing of data stream on start symbol and apparatus for realising said method | |
KR100684564B1 (en) | Frame synchronization method and apparatus therefor | |
JPH0279631A (en) | Frame synchronizing circuit | |
JP2004247856A (en) | Data receiving apparatus and data transmission/ reception method | |
JP2010213204A (en) | Data transmitting/receiving method | |
US7388880B2 (en) | Data transmission method, transmission circuit, and communication device | |
JP2007060402A (en) | Semiconductor device | |
JPH11184672A (en) | Serial data holding circuit | |
JPH0637847A (en) | Serial data transmitter/receiver | |
JP2008078974A (en) | Asynchronous transmitting/receiving circuit | |
JP2008186185A (en) | Serial data transmission method and system therefor | |
JP2008085740A (en) | Data reception apparatus and reception method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050314 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060615 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070118 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |