JP2005047178A - 導電性を有する多層膜付透明基板 - Google Patents

導電性を有する多層膜付透明基板 Download PDF

Info

Publication number
JP2005047178A
JP2005047178A JP2003282518A JP2003282518A JP2005047178A JP 2005047178 A JP2005047178 A JP 2005047178A JP 2003282518 A JP2003282518 A JP 2003282518A JP 2003282518 A JP2003282518 A JP 2003282518A JP 2005047178 A JP2005047178 A JP 2005047178A
Authority
JP
Japan
Prior art keywords
transparent substrate
layer
film layer
film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003282518A
Other languages
English (en)
Other versions
JP4406237B2 (ja
Inventor
Yoshimitsu Uchida
芳光 内田
Masayoshi Osada
雅義 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidek Co Ltd
Original Assignee
Nidek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidek Co Ltd filed Critical Nidek Co Ltd
Priority to JP2003282518A priority Critical patent/JP4406237B2/ja
Publication of JP2005047178A publication Critical patent/JP2005047178A/ja
Application granted granted Critical
Publication of JP4406237B2 publication Critical patent/JP4406237B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Non-Insulated Conductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】 耐擦傷性(耐ペン摺動性)及び密着性が高い導電性を有する多層膜付透明基板を提供する。
【解決手段】 透明基板上に透明導電体の薄膜を積層する導電性を有する多層膜付透明基板において、最外層に透明導電体からなる第1導電膜層と、該第1導電膜層の下層に形成される主成分として酸化亜鉛を含有する透明導電体からなる第2導電膜層と、を有することにより、耐擦傷性を得られつつ最表面に形成する電極との密着性を高くすることができる。
【選択図】 図1


Description

本発明は導電性を有する多層膜付透明基板に関する。
従来より、ガラス板やプラスチック板(プラスチックフィルム)等の透明基板にインジウム錫酸化物(ITO)やSnO2等の透明導電膜を形成して、太陽電池などの光電変換素子の電極や液晶等の表示装置またはタッチパネルの電極、静電防止フィルターや電磁波カットフィルターとして利用するものが知られている。特にタッチパネルとして使用される場合、耐擦傷性(タッチパネルにおいては耐ペン摺動性)に優れた導電性を有する多層膜付透明基板が望まれるようになっている。
このような背景において、基板上にハードコート層を設けるとともに最表面に透明導電膜を形成させることにより、導電性を有する多層膜付透明基板の耐ペン摺動性の向上を図ろうとする技術が知られている(例えば、特許文献1、特許文献2参照)。
特開2001−216842号公報 特開2002−122703号公報
しかしながら、上述したような基板上にハードコート層を形成するだけでは現在要望されている耐ペン摺動性を満足することが困難である。また、このような導電性を有する透明基板に電極を形成する場合、電極と最外層との密着性を向上させることが必要となる。
本発明では上記従来技術の問題点に鑑み、耐擦傷性(耐ペン摺動性)及び密着性が高い導電性を有する多層膜付透明基板を提供することを技術課題とする。
(1) 透明基板上に透明導電体の薄膜を積層する導電性を有する多層膜付透明基板において、最外層に透明導電体からなる第1導電膜層と、該第1導電膜層の下層に形成される主成分として酸化亜鉛を含有する透明導電体からなる第2導電膜層と、を有することを特徴とする。
(2) (1)の多層膜付透明基板において、前記第1導電膜層と第2導電膜層と合わせた光学膜厚は所望する表面抵抗値が得られるように決定されていることを特徴とする。
(3) (2)の多層膜付透明基板において、前記第2導電膜層はアルミニウムドープ酸化亜鉛、ガリウムドープ酸化亜鉛又は酸化亜鉛から選ばれる少なくとも1種類の導電体にて形成されていることを特徴とする。
(4) (1)の多層膜付透明基板において、前記第2導電膜層と前記透明基板との間には透過率を向上させるための反射防止膜層が形成されることを特徴とする。
本発明によれば、高い耐ペン摺動性が得られるとともに、電極と膜との密着性に優れた導電性を有する多層膜付透明基板を得ることができる。
以下、本発明の実施の形態における導電性を有する多層膜付透明基板について、図面を参照しながら説明する。なお、本実施形態では、基板上に反射防止効果をもたせるための薄膜層帯を設けておき、その上に導電性を有する導電膜層を設けた導電性を有する多層膜付透明基板を例にとり、説明する。
図1は本発明の実施の形態における導電性を有する多層膜付透明基板の積層構成を示す概略図である。
1は透明の基板である。基板1は通常に入手できるものであればよく、屈折率は1.48以上1.7以下程度のものを使用する。具体的に、基板材料としてはガラス類(屈折率1.48〜1.70)、プラスチック類(ポリカーボネイト(屈折率1.59)、ポリエチレンテレフタレート(屈折率1.63)等)が用いられ、光学的に透明であれば特に限定されない。また、本実施形態で述べる基板とは板状に限らず、フィルム基板を含むものとしている。
2は基板1上に多層膜の成膜前に事前に形成される薄膜層である。この薄膜層2は、多層膜を成膜する前に基板1にコーティングすることにより、基板1の表面を硬化させ、傷等から保護するためや、基板1と多層膜との間の密着力を上げるために形成される層である(以下、ハードーコート層と記す)。一般的に、ハードコート層2においては、基板1の表面を保護するとともに、基板1と多層膜との間の密着力を上げることが可能なアクリル系ハードコートがよく利用される。
また、基板1にハードコート層2を形成しないで、基板1上に直接多層膜を成膜することも可能であるが、前述したように多層膜の保護や密着力向上のために、基板1上に事前にハードコート処理を行なっておくことが好ましい。また、ハードコートではなく、単に基板1と多層膜との間での密着力向上のために真空蒸着等にて基板上にアンダーコートを行なうこともある。
何れの場合においても、ハードコート(アンダーコート)の膜厚は、光学的な阻害が起こらないように基板の屈折率と同程度の屈折率を有するようにしておくことが好ましい。
3は反射防止効果をもたせるためにハードコート層2上に形成される反射防止膜層(誘電膜層)である。本実施形態における誘電膜層3は、基板の屈折率より低い屈折率をもつ透明誘電体から形成される。誘電体層として用いられる透明誘電体は、使用する基板1に応じて適宜選択されるが、基板1の屈折率よりも低い屈折率が必要なため、基板1の最高屈折率1.70より低くする必要がある。また同時に、安価に入手可能でかつ安定した成膜が確認されているものが好ましいため、それらを考慮して屈折率が屈折率1.35以上1.60以下程度の範囲のものが使用される。具体的には、誘電膜層3の主成分にはSiO2(屈折率1.46)やMgF2(屈折率1.38)が挙げられる。また、誘電膜層3の光学的膜厚(以下、単に膜厚と記す)は、10nm以上600nm以下が好ましく、より好ましくは50nm以上550nm以下である。膜厚がこれ以上薄くても厚くても、反射防止効果が得られにくい。なお、本実施形態では誘電膜層を1層のみとしているがこれに限るものではない、屈折率の異なる透明誘電体層を順に積層させることによって反射防止効果を得るようにしてもよい。
4は誘電膜層3上に積層され、導電性を有する第2導電膜層である。第2導電膜層4の透明導電体には、酸化亜鉛、AZO(アルミニウムドープ酸化亜鉛)やGZO(ガリウムドープ酸化亜鉛)等の酸化亜鉛を主成分とする材料を用いることができる。5は第2導電膜層4上に積層され、最表面となる導電性を有する第1導電膜層である。第1導電膜層5の透明導電体にはITO(スズドープ酸化インジウム)、SnO2(酸化スズ)、IZO(亜鉛ドープ酸化インジウム)、ICO(セリウムドープ酸化インジウム)、ATO(アンチモンドープ酸化スズ)、FTO(フッ素ドープ酸化スズ)等の酸化亜鉛を主成分としない透明かつ導電性を有する材料が挙げられる。
このように、ITO等からなる第1導電膜層5の直下に酸化亜鉛を主成分とする第2導電膜層4を形成することにより、従来の導電性を有する多層膜付透明基板に比べ、耐ペン摺動性の性能が格段に向上する。また、このような構成を有する多層膜付透明基板に対して図2に示すように第1導電膜層5の上に電極6を形成した場合、導電膜層と電極との密着性が向上する。
また、このような構成を有する多層膜付透明基板における表面抵抗値は、第1導電膜層5と第2導電膜層4とを合わせた膜厚により表面抵抗値が決定される。したがって、表面抵抗値を低抵抗値に設定する場合には、一方の膜厚或いは両方の膜厚を厚くすればよい。また、表面抵抗値を高抵抗値に設定する場合には一方の膜厚或いは両方の膜厚を薄くすればよい。なお、第1導電膜層5にITO等の抵抗率が良い(低い)材料を用いた場合、第2導電膜層4の膜厚の増減に対して、第1導電膜層5の膜厚を増減させる方が、表面抵抗値の値が大きく変動する。このため、所望する表面抵抗値を得るために主として第1導電膜層5の膜厚を増減させることにより、導電膜層全体の膜厚を薄くさせることができるため、透過率の向上が期待できる。
また、表面抵抗値は使用目的に応じて適宜決定すれば良いが、電気光学素子用、光電変換素子用、液晶用、タッチパネル用等に用いるのであれば、好ましくは表面抵抗値が100Ω/□以上5000Ω/□以下であり、より好ましくは100Ω/□以上1000Ω/□以下である。また、表面抵抗値と対応する第1導電膜層5と第2導電膜層4との合計の膜厚は10nm以上1000nm以下が好ましく、より好ましくは15nm以上100nm以下である。
また、各層の最適な膜厚は以下の方法により決定される。
初めに、用途に応じて必要な表面抵抗値が得られるような導電膜層(ここでは第1導電膜層5及び第2導電膜層4)の膜厚を決定させておく。次に誘電膜層3に使用する材料の屈折率を固定値とし、最適化アルゴリズムを用いながら誘電膜層3の膜厚を変化させていく。このような手法により、視野2°、標準光CにおけるL*a*b*表色系のクロマティクネス指数a*、b*を−2〜+2の範囲以内としつつ、このようなクロマティクネス指数a*、b*の範囲内において最も高い透過率若しくは最も低い反射率が得られるような誘電体層膜厚を求める。最適化アルゴリズムは例えば、Adaptive Random SearchやModified Gardient、Monte Carilo method、Simurated Annealing等、メリット関数を使用した様々な最適化手法を基に与えられる。
上記で示した各薄膜層(導電膜層、誘電膜層)を基板1上に形成する方法としては、物理的気層成長方法(PVD)では真空蒸着方法やスパッタ方法、イオンプレーティング方法等が挙げられる。また、化学的気層成長方法(CVD)ではめっき方法や化学的気層成長方法等が挙げられる。これらの成膜方法は、本実施の形態としてすべて使用可能であるが、成膜に際して高温を伴うような方法では熱によるプラスチック基板の変形等が考えられるため、プラスチック基板での多層膜の成膜は高熱を必要としない真空蒸着方法やスパッタ方法が好適に用いられる。
なお、前述の実施形態では1層からなる反射防止層帯の上に導電膜層を2層積層するものとしているが、これに限るものではない。例えば、導電性を有する多層膜付透明基板の透過率(反射率)を考慮する必要がなければ、このような反射防止層帯を設けなくとも良い。また、反射防止層帯を形成する場合であっても前述したように1層に限るものではなく、所望する透過率(反射率)が得られるような多層構造(例えば2層〜6層等)を形成すればよい。
以下に実施例、及び比較例を挙げる。
<実施例1>
ハードコート付きポリカーボネイト基板(屈折率1.59)を用意し、真空蒸着法により、誘電膜層を基板上に形成した。第1誘電膜層としては、オプトロン社製SiO2顆粒を使用し、アンダーコート層であるハードコート上にSiO2を主成分とする薄膜層を形成した。このときの誘電膜層の膜厚は60nmとした。
次に住友金属鉱山(株)製AZOターゲットを使用し、第2導電膜層として誘電膜層上にAZOの薄膜層をスパッタ法により形成した。このときの第2導電膜層の膜厚は5nmとした。また、最表面となる第1導電膜層としては、真空治金(株)製ITOターゲットを使用し、第1導電膜層としてITOを主成分とする薄膜層をスパッタ法により形成した。このときの第1導電膜層の膜厚は25nmとした。
このようにして得られた導電性を有する多層膜付透明基板の視感度透過率を測定した。測定装置は朝日分光社製 視感度透過率計MODEL304を用いた。得られた視感透過率は90.3%であった。また、表面抵抗値は500Ω/□であった。
次に、物理膜厚188μmのITO付のPET(ポリエチレンテレフタレート)フィルムのITO形成面側と作成した多層膜付透明基板の膜形成面側とを張り合わせた後、耐ペン摺動性評価を行った。耐ペン摺動性評価は、張り合わせたPETフィルムのITO電極面の裏面より、ポリアセタール製のペン(先端形状は、0.8mmR)に250gの荷重を掛け、往復10万回の摺動試験を行うことにより評価した。往復10万回の摺動試験を行っても、目視にて多層膜付基板上に白濁が見られなければ○、白濁が生じていれば×とした。
また、得られた導電性を有する多層膜付透明基板の表面に電極を形成し、電極の密着性について評価を行った。電極の形成は第1導電膜層の表面に銀ペーストを塗布し、温度90°にて30分加熱することによって形成した。電極の形成後、多層膜付透明基板を温度60℃、湿度95%の雰囲気中に12時間置いた後、カッターを用いて電極に1mm間隔でマス目を100個作り、セロハン粘着テープによる剥離試験(クロスカットテープ試験)を3回行い残ったマス目の数を調べた。マス目が全て残っていれば(一つも剥がれていなければ)○とし、マス目が一つでも剥がれていれば×とした。また、2°の視野で標準光Cにおけるクロマティクネス指数a*、b*を測定した。測定装置は島津製作所製UV-2400PCを用いた。このときのクロマティクネス指数a*は-0.25、b*は1.40であった。
以上の結果を表1に示す。
<実施例2>
実施例2では、第2導電膜層をAZOからGZOに変えた以外は、すべて実施例1と同じ条件にて導電性を有する多層膜付透明基板を得た。なお、第2導電膜層に用いたGZOは、住友金属鉱山(株)製GZOターゲットを使用してスパッタ法により形成した。得られた導電性を有する多層膜付透明基板の視感度透過率は、90.4%であった。また、表面抵抗値は500Ω/□であった。
また、実施例1と同様に摺動試験及び密着性の評価を行った。また、クロマティクネス指数a*は-0.23、b*は1.30であった。その結果を表1に示す。
<実施例3>
実施例3では、第2導電膜層をAZOからZnOに変えた以外は、すべて実施例1と同じ条件にて導電性を有する多層膜付透明基板を得た。なお、第2導電膜層に用いたZnOは、三和研磨工業(株)製ZnOタブレットを使用して真空蒸着方法により形成した。得られた導電性を有する多層膜付透明基板の視感度透過率は、90.3%であった。また、表面抵抗値は500Ω/□であった。
また、実施例1と同様に摺動試験及び密着性の評価を行った。また、クロマティクネス指数a*は-0.24、b*は1.35であった。その結果を表1に示す。
<比較例1>
比較例1では、第2導電膜層をAZOからITOに変えた以外は、すべて実施例1と同じ条件にて導電性を有する多層膜付透明基板を得た。得られた導電性を有する多層膜付透明基板の視感度透過率は、90.2%であった。また、表面抵抗値は500Ω/□であった。
また、実施例1と同様に摺動試験及び密着性の評価を行った。また、クロマティクネス指数a*は-0.28、b*は1.31であった。その結果を表1に示す。
<比較例2>
比較例2では、第1導電膜層をAZO(膜厚5nm)、第2導電膜層をITO(膜厚25nm)に変えた以外は、すべて実施例1と同じ条件にて導電性を有する多層膜付透明基板を得た。得られた導電性を有する多層膜付透明基板の視感度透過率は、90.4%であった。また、表面抵抗値は500Ω/□であった。
また、実施例1と同様に摺動試験及び密着性の評価を行った。また、クロマティクネス指数a*は-0.22、b*は1.31であった。その結果を表1に示す。
Figure 2005047178
<結果>
表1に示すように、実施例1〜3の導電性を有する多層膜付透明基板においては、何れも視感度透過率が90%以上と高透過率を示すとともに、クロマティクネス指数は-1.5〜1.5の範囲内にあり、無色に近い透過光が得られていることが示された。また、ペン摺動による白濁も無く、高い耐ペン摺動性を有することが確認された。また、剥離試験による電極の剥がれも無く、密着性も良好であった。なお、比較例2の導電性を有する多層膜付透明基板においては摺動試験は良好であったものの、剥離試験においては電極の剥がれが生じてしまい、密着性が悪い結果となった。
次に、反射防止層帯を1層ではなく、2層とした例を以下に挙げる。
<実施例4>
実施例4では、基板側から順にZrO2からなる誘電層(第1層)を膜厚55nm、SiO2からなる誘電層(第2層)を膜厚100nm積層して反射防止層帯とし、さらにこの上にAZOからなる導電層(第2導電層)を5nm、ITOからなる導電層(第1導電層)を25nm積層することにより、導電性を有する多層膜付透明基板を得た。得られた導電性を有する多層膜付透明基板の視感度透過率は、91.2%であった。また、表面抵抗値は500Ω/□であった。
また、実施例1と同様に摺動試験及び密着性の評価を行った。また、クロマティクネス指数a*は-0.99、b*は0.07であった。その結果を表2に示す。
<実施例5>
実施例5では、第2導電層をGZOとした以外は、すべて実施例4と同じ条件にて導電性を有する多層膜付透明基板を得た。得られた導電性を有する多層膜付透明基板の視感度透過率は、91.1%であった。また、表面抵抗値は500Ω/□であった。
また、実施例1と同様に摺動試験及び密着性の評価を行った。また、クロマティクネス指数a*は-0.91、b*は0.13であった。その結果を表2に示す。
<実施例6>
実施例6では、第2導電層をZnOとした以外は、すべて実施例4と同じ条件にて導電性を有する多層膜付透明基板を得た。得られた導電性を有する多層膜付透明基板の視感度透過率は、91.0%であった。また、表面抵抗値は500Ω/□であった。
また、実施例1と同様に摺動試験及び密着性の評価を行った。また、クロマティクネス指数a*は-1.11、b*は0.53であった。その結果を表2に示す。
<比較例3>
比較例3では、第2導電層をITOとした以外は、すべて実施例4と同じ条件にて導電性を有する多層膜付透明基板を得た。得られた導電性を有する多層膜付透明基板の視感度透過率は、91.2%であった。また、表面抵抗値は500Ω/□であった。
また、実施例1と同様に摺動試験及び密着性の評価を行った。また、クロマティクネス指数a*は-1.03、b*は0.23であった。その結果を表2に示す。
<比較例4>
比較例4では、第1導電膜層をAZO(膜厚5nm)、第2導電膜層をITO(膜厚25nm)に変えた以外は、すべて実施例4と同じ条件にて導電性を有する多層膜付透明基板を得た。得られた導電性を有する多層膜付透明基板の視感度透過率は、91.2%であった。また、表面抵抗値は500Ω/□であった。
また、実施例1と同様に摺動試験及び密着性の評価を行った。また、クロマティクネス指数a*は-1.03、b*は0.15であった。その結果を表2に示す。
Figure 2005047178
<結果>
表2に示すように、実施例4〜6の導電性を有する多層膜付透明基板においては、透過率及びクロマティクネス指数ともに実施例1〜3よりも良い結果が得られた。また、ペン摺動による白濁も無く、高い耐ペン摺動性を有することが確認された。また、剥離試験による電極の剥がれも無く、密着性も良好であった。なお、比較例4の導電性を有する多層膜付透明基板においては摺動試験は良好であったものの、剥離試験においては電極の剥がれが生じてしまい、密着性が悪い結果となった。
本実施形態における多層膜付透明基板の膜構成を示した図である。 本実施形態における多層膜付透明基板に電極を形成した状態を示した図である。
符号の説明
1 透明基板
2 薄膜層
3 誘電膜層
4 第2導電膜層
5 第1導電膜層



Claims (4)

  1. 透明基板上に透明導電体の薄膜を積層する導電性を有する多層膜付透明基板において、最外層に透明導電体からなる第1導電膜層と、該第1導電膜層の下層に形成される主成分として酸化亜鉛を含有する透明導電体からなる第2導電膜層と、を有することを特徴とする導電性を有する多層膜付透明基板。
  2. 請求項1の多層膜付透明基板において、前記第1導電膜層と第2導電膜層と合わせた光学膜厚は所望する表面抵抗値が得られるように決定されていることを特徴とする導電性を有する多層膜付透明基板。
  3. 請求項2の多層膜付透明基板において、前記第2導電膜層はアルミニウムドープ酸化亜鉛、ガリウムドープ酸化亜鉛又は酸化亜鉛から選ばれる少なくとも1種類の導電体にて形成されていることを特徴とする導電性を有する多層膜付透明基板。
  4. 請求項1の多層膜付透明基板において、前記第2導電膜層と前記透明基板との間には透過率を向上させるための反射防止膜層が形成されることを特徴とする導電性を有する多層膜付透明基板。


JP2003282518A 2003-07-30 2003-07-30 導電性を有する多層膜付透明基板の製造方法。 Expired - Fee Related JP4406237B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003282518A JP4406237B2 (ja) 2003-07-30 2003-07-30 導電性を有する多層膜付透明基板の製造方法。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003282518A JP4406237B2 (ja) 2003-07-30 2003-07-30 導電性を有する多層膜付透明基板の製造方法。

Publications (2)

Publication Number Publication Date
JP2005047178A true JP2005047178A (ja) 2005-02-24
JP4406237B2 JP4406237B2 (ja) 2010-01-27

Family

ID=34267708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003282518A Expired - Fee Related JP4406237B2 (ja) 2003-07-30 2003-07-30 導電性を有する多層膜付透明基板の製造方法。

Country Status (1)

Country Link
JP (1) JP4406237B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006109586A1 (ja) * 2005-04-06 2006-10-19 Sharp Kabushiki Kaisha 導電層を備えた基板、表示装置および導電層を備えた基板の製造方法
JP2007163995A (ja) * 2005-12-15 2007-06-28 Geomatec Co Ltd 透明導電膜付き基板およびその製造方法
JP2008049518A (ja) * 2006-08-23 2008-03-06 Toppan Printing Co Ltd 透明導電性積層体
US7527992B2 (en) 2004-10-26 2009-05-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP2009238416A (ja) * 2008-03-26 2009-10-15 Toppan Printing Co Ltd 透明導電膜付き基板及びその製造方法
WO2010004937A1 (ja) * 2008-07-09 2010-01-14 株式会社アルバック タッチパネルの製造方法及び成膜装置
JP2012114041A (ja) * 2010-11-26 2012-06-14 Asahi Glass Co Ltd 電波透過部材、調光素子、および調光窓材
US9075276B2 (en) 2011-07-22 2015-07-07 Seiko Epson Corporation Electro-optical device and electronic apparatus with a pixel that transmits light with peak transmittances in the wavelength ranges of red, green, and blue

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101633987B1 (ko) * 2014-08-21 2016-06-29 (주)솔라세라믹 고투명도 및 도전성 표면을 갖는 유리 적층 구조 및 이의 제조 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7527992B2 (en) 2004-10-26 2009-05-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US8207534B2 (en) 2004-10-26 2012-06-26 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
WO2006109586A1 (ja) * 2005-04-06 2006-10-19 Sharp Kabushiki Kaisha 導電層を備えた基板、表示装置および導電層を備えた基板の製造方法
JP2007163995A (ja) * 2005-12-15 2007-06-28 Geomatec Co Ltd 透明導電膜付き基板およびその製造方法
JP2008049518A (ja) * 2006-08-23 2008-03-06 Toppan Printing Co Ltd 透明導電性積層体
JP2009238416A (ja) * 2008-03-26 2009-10-15 Toppan Printing Co Ltd 透明導電膜付き基板及びその製造方法
WO2010004937A1 (ja) * 2008-07-09 2010-01-14 株式会社アルバック タッチパネルの製造方法及び成膜装置
JP2012114041A (ja) * 2010-11-26 2012-06-14 Asahi Glass Co Ltd 電波透過部材、調光素子、および調光窓材
US9075276B2 (en) 2011-07-22 2015-07-07 Seiko Epson Corporation Electro-optical device and electronic apparatus with a pixel that transmits light with peak transmittances in the wavelength ranges of red, green, and blue
US9684212B2 (en) 2011-07-22 2017-06-20 Seiko Epson Corporation Electro-optical device and electronic apparatus with a pixel that transmits light with peak transmittances in the wavelength ranges or red, green, and blue
US10247991B2 (en) 2011-07-22 2019-04-02 Seiko Epson Corporation Electro-optical device and electronic apparatus with a pixel that includes three transparent electrodes

Also Published As

Publication number Publication date
JP4406237B2 (ja) 2010-01-27

Similar Documents

Publication Publication Date Title
JP4349794B2 (ja) 導電性を有する多層反射防止膜付透明基板の製造方法
CN203658697U (zh) 一种用于具有液晶中介的可变散射特性的上光单元的导电支撑物及此上光单元
TWI546197B (zh) 透明導電性膜
KR100726747B1 (ko) 전자파 차폐 적층체 및 이를 이용한 디스플레이 장치
KR101407877B1 (ko) 전기적 특성이 우수한 투명 도전성 필름 및 이를 이용한 터치 패널
JP2015115180A (ja) 透明導電体
JP6292225B2 (ja) 透明導電体
JP4406237B2 (ja) 導電性を有する多層膜付透明基板の製造方法。
JP6319302B2 (ja) 透明導電体及びその製造方法
KR101504840B1 (ko) 전도성 기판 및 이의 제조방법
CN111883284A (zh) 一种双面导电膜、镀膜方法及触控屏
WO2015068738A1 (ja) 透明導電体
CN111446024A (zh) 一种透明导电薄膜及触控屏
CN111446028A (zh) 一种透明导电膜与触控屏
JP4245339B2 (ja) 導電性を有する多層膜付透明基板の製造方法
CN212516601U (zh) 透明导电薄膜及触控屏
JP2015219690A (ja) 透明導電デバイス、及び、タッチパネル
WO2015159805A1 (ja) 積層体、導電性積層体、および電子機器
CN111739678A (zh) 一种导电膜及触控屏
WO2014196460A1 (ja) 透明導電体及びその製造方法
KR20160134373A (ko) 전도성 적층체 및 이를 포함하는 투명 전극
CN214152473U (zh) 一种双面导电膜及触控屏
JP2016057712A (ja) 透明電極パターン積層体及びこれを備えたタッチスクリーンパネル
JP2016177940A (ja) 透明導電体の製造方法
CN106406645A (zh) 一种柔性铜网栅基触摸屏及制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees