JP2005045716A - 増幅回路及び同回路を有する半導体装置 - Google Patents

Abstract

【課題】 増幅回路の特性を向上させること。
【解決手段】 本発明では、正相側増幅回路と逆相側増幅回路とを有し、入力信号に応じて変化する前記正相側増幅回路での変化電流と前記逆相側増幅回路での変化電流との総和を前記正相側増幅回路及び前記逆相側増幅回路の負荷にそれぞれ通電するとともに、前記正相側増幅回路での変化電流と前記逆相側増幅回路での変化電流との平衡を保持するように構成することにした。
【選択図】 図１

Description

本発明は、増幅回路及び同回路を有する半導体装置に関するものである。

従来より、各種の半導体装置には、処理する信号を増幅するために増幅回路が多用されている。

この半導体装置の内部で多用されている増幅回路としては、ギルバートセルを有するトランスコンダクタンスアンプが広く知られている。

このトランスコンダクタンスアンプの構成について説明すると、図３に示すように、トランスコンダクタンスアンプ51は、一対の正相側増幅回路52と逆相側増幅回路53とで構成している。

正相側増幅回路52は、トランジスタQ51のベース端子に正相側入力端子T51を接続するとともに、トランジスタQ51のコレクタ端子に電源端子VCCを負荷となるダイオード接続したトランジスタQ52を介して接続し、さらには、トランジスタQ51のエミッタ端子にグランド端子GNDを定電流源I51を介して接続している。

また、正相側増幅回路52は、トランジスタQ51のコレクタ端子にトランジスタQ53のベース端子を接続し、このトランジスタQ53のコレクタ端子に電源端子VCCを抵抗R51を介して接続するとともに、トランジスタQ53のコレクタ端子に正相側出力端子T53を接続している。

一方、逆相側増幅回路53も正相側増幅回路52と同様の構成となっており、トランジスタQ54のベース端子に逆相側入力端子T52を接続するとともに、トランジスタQ54のコレクタ端子に電源端子VCCを負荷となるダイオード接続したトランジスタQ55を介して接続し、トランジスタQ54のエミッタ端子にグランド端子GNDを定電流源I52を介して接続し、さらには、トランジスタQ54のコレクタ端子にトランジスタQ56のベース端子を接続し、このトランジスタQ56のコレクタ端子に電源端子VCCを抵抗R52を介して接続するとともに、トランジスタQ56のコレクタ端子に逆相側出力端子T54を接続している。

また、トランスコンダクタンスアンプ51は、正相側増幅回路52のトランジスタQ51のエミッタ端子と逆相側増幅回路53のトランジスタQ54のエミッタ端子とを抵抗R53で接続するとともに、正相側増幅回路52のトランジスタQ53のエミッタ端子と逆相側増幅回路53のトランジスタQ56のエミッタ端子とに定電流源I53を接続している。図中、E51はバイアス電源である。

そして、トランスコンダクタンスアンプ51は、正相側入力端子T51と逆相側入力端子T52との間に入力信号を印加すると、２組の差動対をなすトランジスタQ51,Q53,Q54,Q56で入力信号を増幅し、正相側出力端子T53及び逆相側出力端子T54から増幅された出力信号を出力するようにしている（たとえば、特許文献１参照。）。
特開平９−１１６３５０号公報

ところが、上記した構成の増幅回路では、入力信号に応じて変化する正相側増幅回路52での変化電流は、正相側増幅回路52の負荷（トランジスタQ52、抵抗R51）だけに通電され、一方、入力信号に応じて変化する逆相側増幅回路53での変化電流は、逆相側増幅回路53の負荷（トランジスタQ55、抵抗R52）だけに通電されることになる。

すなわち、従来の増幅回路では、正相側増幅回路のゲインを決定する負荷に正相側の変化電流だけが流れ、逆相側増幅回路のゲインを決定する負荷に逆相側の変化電流だけが流れる。

そのため、ゲインの変動に伴ってオフセット電圧や周波数特性やＳ／Ｎ比なども変動してしまい、増幅回路の特性を一定に保持することが困難であった。

そこで、請求項１に係る本発明では、正相側増幅回路と逆相側増幅回路とを有し、入力信号に応じて変化する前記正相側増幅回路での変化電流と前記逆相側増幅回路での変化電流との総和を前記正相側増幅回路及び前記逆相側増幅回路の負荷にそれぞれ通電するとともに、前記正相側増幅回路での変化電流と前記逆相側増幅回路での変化電流との平衡を保持するように構成することにした。

また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記正相側増幅回路及び前記逆相側増幅回路は、前記正相側増幅回路での変化電流を通電する第１のトランジスタに第２のトランジスタを差動接続するとともに、前記逆相側増幅回路での変化電流を通電する第３のトランジスタに第４のトランジスタを差動接続し、これら第２及び第４のトランジスタに第１の定電流源を接続し、さらに、差動対をなす第１及び第２のトランジスタと第３及び第４のトランジスタに第２及び第３の定電流源を接続して構成し、しかも、前記正相側増幅回路の前記第１の定電流源と前記逆相側増幅回路の前記第２の定電流源とを抵抗を介して接続することにした。

また、請求項３に係る本発明では、増幅回路を有する半導体装置において、前記増幅回路は、正相側増幅回路と逆相側増幅回路とを有し、入力信号に応じて変化する前記正相側増幅回路での変化電流と前記逆相側増幅回路での変化電流との総和電流を前記正相側増幅回路及び前記逆相側増幅回路の負荷にそれぞれ通電するとともに、前記正相側増幅回路での変化電流と前記逆相側増幅回路での変化電流との平衡を保持するように構成することにした。

また、請求項４に係る本発明では、前記請求項３に係る本発明において、前記正相側増幅回路及び前記逆相側増幅回路は、前記正相側増幅回路での変化電流を通電する第１のトランジスタに第２のトランジスタを差動接続するとともに、前記逆相側増幅回路での変化電流を通電する第３のトランジスタに第４のトランジスタを差動接続し、これら第２及び第４のトランジスタに第１の定電流源を接続し、さらに、差動対をなす第１及び第２のトランジスタと第３及び第４のトランジスタに第２及び第３の定電流源を接続して構成し、しかも、前記正相側増幅回路の前記第１の定電流源と前記逆相側増幅回路の前記第２の定電流源とを抵抗を介して接続することにした。

本発明では、入力信号に応じて変化する正相側増幅回路での変化電流と逆相側増幅回路での変化電流との総和を正相側増幅回路及び逆相側増幅回路の負荷にそれぞれ通電するとともに、正相側増幅回路での変化電流と逆相側増幅回路での変化電流との平衡を保持するようにしているため、正相側増幅回路の特性と逆相側増幅回路の特性とが相違していても、それを相殺することができ、増幅回路の特性を向上させることができる。

本発明に係る半導体装置は、入力信号の正相側での増幅を行う正相側増幅回路と入力信号の逆相側での増幅を行う逆相側増幅回路とで構成した増幅回路を内蔵したものである。

かかる増幅回路は、正相側増幅回路と逆相側増幅回路とを同様の構成としており、正相側増幅回路及び逆相側増幅回路は、正相側増幅回路での変化電流を通電する第１のトランジスタに第２のトランジスタを差動接続するとともに、逆相側増幅回路での変化電流を通電する第３のトランジスタに第４のトランジスタを差動接続し、これら第２及び第４のトランジスタに第１の定電流源を接続し、さらに、差動対をなす第１及び第２のトランジスタと第３及び第４のトランジスタに第２及び第３の定電流源を接続して構成している。

また、増幅回路は、正相側増幅回路の第１の定電流源と逆相側増幅回路の第２の定電流源とを抵抗を介して接続している。

このように構成することで、本発明に係る増幅回路では、入力信号に応じて変化する正相側増幅回路での変化電流と逆相側増幅回路での変化電流との総和を正相側増幅回路及び逆相側増幅回路の負荷にそれぞれ通電するとともに、正相側増幅回路での変化電流と逆相側増幅回路での変化電流との平衡を保持するようにしている。

これにより、増幅回路は、製造時に正相側増幅回路や逆相側増幅回路を構成する素子（トランジスタや抵抗など）に個体差が生じることなどによって正相側増幅回路での特性と逆相側増幅回路での特性とが相違していても、正相側増幅回路での変化電流と逆相側増幅回路での変化電流との平衡を保持する際に正相側増幅回路での特性と逆相側増幅回路での特性とを相殺することができ、オフセット電圧や周波数特性やＳ／Ｎ比といった増幅回路の特性を向上させることができる。

しかも、上記増幅回路を半導体装置に内蔵することによって、半導体装置の特性を向上させることができる。

特に、正相側増幅回路と逆相側増幅回路とを同様の構成とした場合には、回路構成を簡略化することができ、
以下に、本発明の具体的な実施の形態について、図１に示す回路図及び図２に示す等価回路図を参照しながら説明する。なお、以下の説明では、半導体装置に内蔵された増幅回路の具体的な構成について説明する。

本発明に係る増幅回路１は、入力信号の正相側での増幅を行う正相側増幅回路２と入力信号の逆相側での増幅を行う逆相側増幅回路３とで構成している。

正相側増幅回路２は、正相側入力端子T1にトランジスタQ1のベース端子を接続し、このトランジスタQ1のコレクタ端子に電源端子VCCを正相側の負荷となる抵抗R1を介して接続するとともに、トランジスタQ1のエミッタ端子にトランジスタQ2のエミッタ端子を接続することによって、これらのトランジスタQ1とトランジスタQ2とを差動接続している。

また、正相側増幅回路２は、正相側入力端子T1にトランジスタQ3のベース端子を接続し、このトランジスタQ3のコレクタ端子に電源端子VCCを逆相側の負荷となる抵抗R2を介して接続するとともに、トランジスタQ3のエミッタ端子にトランジスタQ4のエミッタ端子を接続することによって、これらのトランジスタQ3とトランジスタQ4とを差動接続している。

さらに、正相側増幅回路２は、トランジスタQ2とトランジスタQ4のベース端子同士を接続するとともに、これらのベース端子にコレクタ端子を接続することによってトランジスタQ2及びトランジスタQ4をダイオード接続し、これらのトランジスタQ2及びトランジスタQ4のベース端子に電源端子VCCを定電流源I3を介して接続し、さらには、差動対をなすトランジスタQ1及びトランジスタQ2のエミッタ端子にグランド端子GNDを定電流源I1を介して接続するとともに、差動対をなすトランジスタQ3及びトランジスタQ4のエミッタ端子にグランド端子GNDを定電流源I2を介して接続している。

一方、逆相側増幅回路３は、逆相側入力端子T2にトランジスタQ5のベース端子を接続し、このトランジスタQ5のコレクタ端子に電源端子VCCを逆相側の負荷となる抵抗R2を介して接続するとともに、トランジスタQ5のエミッタ端子にトランジスタQ6のエミッタ端子を接続することによって、これらのトランジスタQ5とトランジスタQ6とを差動接続している。

また、逆相側増幅回路３は、逆相側入力端子T2にトランジスタQ7のベース端子を接続し、このトランジスタQ7のコレクタ端子に電源端子VCCを正相側の負荷となる抵抗R1を介して接続するとともに、トランジスタQ7のエミッタ端子にトランジスタQ8のエミッタ端子を接続することによって、これらのトランジスタQ7とトランジスタQ8とを差動接続している。

さらに、逆相側増幅回路３は、トランジスタQ6とトランジスタQ8のベース端子同士を接続するとともに、これらのベース端子にコレクタ端子を接続することによってトランジスタQ6及びトランジスタQ8をダイオード接続し、これらのトランジスタQ6及びトランジスタQ8のベース端子に電源端子VCCを定電流源I6を介して接続し、さらには、差動対をなすトランジスタQ5及びトランジスタQ6のエミッタ端子にグランド端子GNDを定電流源I4を介して接続するとともに、差動対をなすトランジスタQ7及びトランジスタQ8のエミッタ端子にグランド端子GNDを定電流源I5を介して接続している。

また、増幅回路１は、正相側増幅回路２の定電流源I3（トランジスタQ2,Q4のベース端子）と逆相側増幅回路３の定電流源I6（トランジスタQ6,Q8のベース端子）とを抵抗R3を介して接続するとともに、正相側増幅回路２の抵抗R1（トランジスタQ1のコレクタ端子）に正相側出力端子T3を接続する一方、逆相側増幅回路３の抵抗R2（トランジスタQ5のコレクタ端子）に逆相側出力端子T4を接続している。図中、E1は逆相側入力端子T2とグランド端子GNDとの間に設けたバイアス電源である。

ここで、定電流源I1は、定電流源I4と同一量の電流を通電するように構成するとともに、定電流源I2は、定電流源I5と同一量の電流を通電するように構成し、また、定電流源I3は、定電流源I6と同一量の電流を通電するように構成し、さらには、定電流源I3（定電流源I6）は、定電流源I1（定電流源I4）での通電量と定電流源I2（定電流源I5）での通電量とを総和した通電量の半分の電流を通電するように構成している。

また、トランジスタQ1は、トランジスタQ5と同一特性を有し、トランジスタQ2は、トランジスタQ6と同一特性を有し、トランジスタQ3は、トランジスタQ7と同一特性を有し、トランジスタQ4は、トランジスタQ8と同一特性を有するようにしている。

増幅回路１は、以上に説明したように構成しており、上記増幅回路１では、入力信号の変動をΔＶとし、この入力信号に応じて変化する正相側増幅回路２での変化電流をΔI1とするとともに、入力信号に応じて変化する逆相側増幅回路３での変化電流を−ΔI2とすると、これらを加算した総和の変化電流（これを、ΔI0とすると、ΔI0＝ΔI1＋（−ΔI2）と表せる。）が正相側増幅回路２及び逆相側増幅回路３の負荷となる抵抗R1及び抵抗R2にそれぞれ通電されるとともに、差動対をなすトランジスタQ1,Q2（Q5,Q6）やトランジスタQ3,Q4（Q7,Q8）によって正相側増幅回路２での変化電流と逆相側増幅回路３での変化電流との平衡が保持されるようになっている（図２参照）。

そして、上記増幅回路１のゲインgmは、以下のようにして求められる。ここで、トランジスタQ1（Q5）のエミッタ抵抗とトランジスタQ2（Q6）のエミッタ抵抗との合成抵抗をre1とし、トランジスタQ3（Q7）のエミッタ抵抗とトランジスタQ4（Q8）のエミッタ抵抗との合成抵抗をre2とする。また、これらの抵抗re1と抵抗re2との合成抵抗をre1//re2と表記する。

上記したように、定電流源I3での通電量が定電流源I1の通電量と定電流源I2の通電量との総和の半分としているために、抵抗R3には総変化電流ΔI0が流れる。また、抵抗re1には変化電流ΔI1が流れ、抵抗re2には変化電流ΔI2が流れることから、これらの合成抵抗re1//re2にはΔI0が流れる。

したがって、
ΔＶ＝（re1//re2＋R3＋re1//re2）・ΔI0
と表され、
ΔI0＝ΔＶ／（２（re1//re2）＋R3）・・・式(1)
と表される。

ここで合成抵抗re1//re2で生じる電圧をΔV1とすると、
ΔV1＝（re1・re2／（re1＋re2））・ΔI0
と表され、また、
ΔV1＝re1・ΔI1
とも表される。

そのため、これら両式から、
（re1・re2／（re1＋re2））・ΔI0＝re1・ΔI1
となり、これを整理すると、
ΔI1＝（re2／re1＋re2）・ΔI0
となる。

この式のΔI0に式(1)を代入すると、
ΔI1＝（re2／re1＋re2）・ΔＶ／（２（re1//re2）＋R3）・・・式(2)
となる。

以上と同様に、ΔI2についても、
ΔI2＝（re1／re1＋re2）・ΔＶ／（２（re1//re2）＋R3）・・・式(3)
となる。

そして、ΔI0＝ΔI1＋（−ΔI2)）であるから、これに式(2)及び式(3)を代入すると、
ΔI0=(re2/re1+re2）・ΔV/(2(re1//re2)+R3)-(re1/re1+re2)・ΔV/(2(re1//re2）+R3）
と表され、これを整理すると、ゲインgmは、
ΔI0／ΔＶ＝（re2−re1）／（（２（re1・re2）＋R3・（re1＋re2））
と表せる。

したがって、上記の式から、re1＝re2の場合には、ΔI0／ΔＶ＝０となって、増幅回路１のゲインが最小となる。

また、re1＞re2（re2＝０）となる場合には、ΔI0／ΔＶ＝−１／R3となって、反転出力の最大ゲインとなる。

また、re1＜re2（re1＝０）となる場合には、ΔI0／ΔＶ＝１／R3となって、正転出力の最大ゲインとなる。

また、トランジスタQ1〜Q8のエミッタ抵抗が定電流源I1,I2,I4,I5の通電量で決定されることから、増幅回路１のゲインgmは定電流源I1,I2,I4,I5の通電量で決定されることになる。

そして、上記構成の増幅回路１では、入力信号に応じて変化する正相側増幅回路２での変化電流ΔI1と逆相側増幅回路３での変化電流ΔI2との総和ΔI0を正相側増幅回路２及び逆相側増幅回路３の負荷（抵抗R1,R2）にそれぞれ通電するとともに、正相側増幅回路２での変化電流ΔI1と逆相側増幅回路３での変化電流ΔI2との平衡を保持するようにしているために、ゲインの変動が生じた場合であっても、正相側増幅回路２と逆相側増幅回路との間で相殺し合い、その結果、ゲインの変動に伴ってオフセット電圧や周波数特性やＳ／Ｎ比などが変動することがなくなり、増幅回路１の特性を一定に保持することができる。

なお、増幅回路１では、負荷として抵抗R1,R2を用いているため、低い電圧での動作が可能となり、入出力のダイナミックレンジを広くすることができる。

本発明に係る増幅回路を示す回路図。 同等価回路図。 従来の増幅回路を示す回路図。

符号の説明

１ 増幅回路
２ 正相側増幅回路
３ 逆相側増幅回路
T1 正相側入力端子
T2 逆相側入力端子
T3 正相側出力端子
T4 逆相側出力端子
Q1〜Q8 トランジスタ
R1〜R3 抵抗
VCC 電源端子
GND グランド端子
E1 バイアス電源

Claims (4)

1. 正相側増幅回路と逆相側増幅回路とを有し、入力信号に応じて変化する前記正相側増幅回路での変化電流と前記逆相側増幅回路での変化電流との総和を前記正相側増幅回路及び前記逆相側増幅回路の負荷にそれぞれ通電するとともに、前記正相側増幅回路での変化電流と前記逆相側増幅回路での変化電流との平衡を保持するように構成したことを特徴とする増幅回路。
2. 前記正相側増幅回路及び前記逆相側増幅回路は、前記正相側増幅回路での変化電流を通電する第１のトランジスタに第２のトランジスタを差動接続するとともに、前記逆相側増幅回路での変化電流を通電する第３のトランジスタに第４のトランジスタを差動接続し、これら第２及び第４のトランジスタに第１の定電流源を接続し、さらに、差動対をなす第１及び第２のトランジスタと第３及び第４のトランジスタに第２及び第３の定電流源を接続して構成し、しかも、前記正相側増幅回路の前記第１の定電流源と前記逆相側増幅回路の前記第２の定電流源とを抵抗を介して接続したことを特徴とする請求項１に記載の増幅回路。
3. 増幅回路を有する半導体装置において、
   前記増幅回路は、正相側増幅回路と逆相側増幅回路とを有し、入力信号に応じて変化する前記正相側増幅回路での変化電流と前記逆相側増幅回路での変化電流との総和電流を前記正相側増幅回路及び前記逆相側増幅回路の負荷にそれぞれ通電するとともに、前記正相側増幅回路での変化電流と前記逆相側増幅回路での変化電流との平衡を保持するように構成したことを特徴とする半導体装置。
4. 前記正相側増幅回路及び前記逆相側増幅回路は、前記正相側増幅回路での変化電流を通電する第１のトランジスタに第２のトランジスタを差動接続するとともに、前記逆相側増幅回路での変化電流を通電する第３のトランジスタに第４のトランジスタを差動接続し、これら第２及び第４のトランジスタに第１の定電流源を接続し、さらに、差動対をなす第１及び第２のトランジスタと第３及び第４のトランジスタに第２及び第３の定電流源を接続して構成し、しかも、前記正相側増幅回路の前記第１の定電流源と前記逆相側増幅回路の前記第２の定電流源とを抵抗を介して接続したことを特徴とする請求項３に記載の半導体装置。

Images