JP2005033637A - 電源遮断対策ケア回路、電源遮断対策ケア回路挿入方法／装置および挿入検証方法／装置 - Google Patents

Abstract

【課題】 常時一定電圧電源が供給されるＯＮブロックと電圧変化／遮断電源が供給されるＯＦＦブロックの信号間に発生するリーク電流を対策する。
【解決手段】 信号レベルをレベルシフトさせ、かつ電源が遮断されたときにも使用電源を切り換えて動作し出力を固定する機能を持つケア回路を用い、ケア回路の挿入および検証を容易に行うことが可能なケア回路挿入装置と挿入方法により、ＯＮブロック４０から出力しＯＦＦブロック４１に入力される信号には第３のケア回路３が、ＯＦＦブロック４１から出力しＯＮブロック４０に入力される信号には第４のケア回路４が挿入される。また、双方向信号線については、双方向信号電圧レベルをＯＦＦブロック４１の電圧にする場合、ＯＮブロック４０の出力トライステートバッファを第６のケア回路６に置換し、トライステートバッファ前に第２のケア回路２を挿入しリーク電流を防止する。
【選択図】 図１０

Description

本発明は、複数の機能ブロックを備えたシステムＬＳＩにおいて、ＯＮブロックとＯＦＦブロックとのうちいずれか一方を入力側とし他方を出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路に関する。ＯＮブロックとは常時一定電圧電源が給電される機能ブロックであり、ＯＦＦブロックとは低消費電力化やリーク電流防止のために電圧変化／遮断電源が給電される機能ブロックである。電圧変化／遮断電源とは常時一定電圧電源よりも低い電源電圧を給電する状態と給電を停止する状態とに切り換えられる電源である。ＯＮブロックとＯＦＦブロックとの間に挿入される電源遮断対策ケア回路は、一般的にレベルシフタ回路と論理固定化回路とを備えている。本発明はまた、電源遮断対策ケア回路の挿入方法／装置、挿入検証方法／装置に関する。さらにまた、半導体集積回路に関する。

近年、システムＬＳＩは、携帯機器の増加に伴って、大規模かつ低消費電力であることが要求されている。大規模化に伴って、システムＬＳＩには複数の機能ブロック（ＩＰ）が搭載されるようになり、ＬＳＩ単体の消費電力は増大傾向にある。そこで、低消費電力化のために、動作速度の遅い機能ブロックに対しては電源電圧を下げて消費電力を削減する方法が採られている。また、大規模かつ高速動作のためにプロセスの微細化が進み、動作していない機能ブロックに対してもオフリークが無視できない状況となっている。そこで、動作していない状態のときに、その機能ブロックの電源電圧を遮断して消費電力を削減する方法も採られている。

通常、特定の機能ブロックの電源電圧を変える場合、電源電圧をレベルシフトさせない機能ブロックと電源電圧をレベルシフトさせた機能ブロックとの間の信号線に対してレベルシフタ回路を挿入する。また、特定の機能ブロックの電源を遮断する場合、電源を遮断しない機能ブロックと電源を遮断する機能ブロックとの間の信号線に対して出力信号の論理を固定化する論理固定化回路を挿入する。

本明細書では、常時一定電圧の電源を供給する機能ブロックをＯＮブロックと称し、電源電圧をレベルシフトおよび遮断する機能ブロックをＯＦＦブロックと称している。

以下、従来の方法でＯＮブロックとＯＦＦブロックとの間に対して挿入する電源遮断対策ケア回路について説明する。

図１７は従来のＯＮブロック４０とＯＦＦブロック４１との間の信号線に対して挿入する電源遮断対策ケア回路と信号線および電源線の構成図である。ＯＮブロック４０とＯＦＦブロック４１との間の信号線にはレベルシフタ回路１７と論理固定化回路２３が挿入されている。ＡＮＤゲートからなる論理固定化回路２３は、電源遮断時に、電源遮断制御レジスタ４２の出力に基づいてＯＮブロック４０からの出力のトライステートバッファ４３の出力信号の論理を固定してレベルシフタ回路１７の入力端子１８に出力し、ＯＦＦブロック４１からの出力のトライステートバッファ４６の出力信号の論理を固定してレベルシフタ回路１７の入力端子１８に出力する。ＯＮブロック４０の出力のトライステートバッファ４３と繋がる論理固定化回路２３は常時一定電圧電源２７が供給され、ＯＦＦブロック４１の出力のトライステートバッファ４６と繋がる論理固定化回路２３は電圧変化電源５１が供給される。電圧変化電源５１と電圧変化／遮断電源２８は通常同じ電圧が供給されるが、電源遮断時には電圧変化電源５１は遮断されることなく、あるレベルの電圧が供給され、電圧変化／遮断電源２８は電源供給が絶たれる。また、ＯＦＦブロック４１の入力のトライステートバッファ４５と繋がるレベルシフタ回路１７の入力側電源端子２０には常時一定電圧電源２７が供給され、出力側電源端子２１には電圧変化電源５１が供給され、常時一定電圧電源２７の電圧レベルで入力端子１８に入力された信号を電圧変化電源５１の電圧レベルで出力端子１９から出力する。また、ＯＮブロック４０の入力のトライステートバッファ４４と繋がるレベルシフタ回路１７の入力側電源端子２０には電圧変化電源５１が供給され、出力側電源端子２１には常時一定電圧電源２７が供給され、電圧変化電源５１の電圧レベルで入力端子１８に入力された信号を常時一定電圧電源２７の電圧レベルで出力端子１９から出力する。

通常モード時は、電源遮断制御レジスタ４２の出力が“Ｈ”レベルであり、論理固定化回路２３が導通状態にある。ＯＮブロック４０の出力のトライステートバッファ４３からの出力は導通状態の論理固定化回路２３に入力し、そのまま出力されてレベルシフタ回路１７の入力端子１８に入力し、電圧レベルを変えて出力端子１９から出力し、ＯＦＦブロック４１の入力のトライステートバッファ４５に入力する。また、ＯＦＦブロック４１の出力のトライステートバッファ４６からの出力も同様に論理固定化回路２３に入力し、そのまま出力されてレベルシフタ回路１７の入力端子１８に入力し、電圧レベルを変えて出力端子１９から出力し、ＯＮブロック４０の入力のトライステートバッファ４４に入力する。

電源遮断時には、電源遮断制御レジスタ４２の出力が“Ｌ”レベルとなり、論理固定化回路２３が遮断状態になる。したがって、入力信号が“Ｈ”レベルであるか“Ｌ”レベルであるかにかかわらず、論理固定化回路２３は出力信号の論理を“Ｌ”レベルに固定した上で出力し、レベルシフタ回路１７で電圧レベルを変えた出力を行う。

特開２００２−２１７３７１

しかしながら、従来の構成では、電源遮断時にレベルシフタ回路や論理固定化回路を所期通りに動作させるには、電源として、常時一定電圧電源と電圧変化電源と電圧変化／遮断電源の３系統を準備する必要がある。また、レベルシフタ回路は、論理合成による挿入が困難であり、回路挿入後の検証も困難である。

本発明は、上記従来の問題点を解決するもので、入出力信号の電圧レベルをレベルシフトさせる機能と電源遮断時に出力信号の論理を固定する機能および電源選択機能を有し、常時一定電圧電源と電圧変化／遮断電源の２系統を準備するのみで同様の機能を持つ電源遮断対策ケア回路を提供することを目的とする。また、そのような電源遮断対策ケア回路の挿入を行う上で有効な装置および方法、また、挿入検証を行う上で有効な装置および方法を提供することを目的とする。

上記の課題を解決するために、本発明は次のような手段を講じる。すなわち、ＯＮブロックには常時一定電圧電源が給電され、ＯＦＦブロックには電圧変化／遮断電源が給電される。

いま、電源遮断対策ケア回路に対してその入力側にＯＮブロックがあり、その出力側にＯＦＦブロックがあるとする。通常モード時において、レベルシフタ回路における入力側電源端子にはＯＮブロックと同様に常時一定電圧電源が給電され、出力側電源端子にはＯＦＦブロックと同様に電圧変化／遮断電源が給電される。ＯＮブロックから出力され、常時一定電圧電源と同じ電圧レベルでレベルシフタ回路の入力端子に入力された信号は、レベルシフタ回路において電圧変化／遮断電源の電圧レベルにレベルシフトされ、レベルシフト後の出力信号がレベルシフタ回路の出力端子からＯＦＦブロックに出力される。電源遮断モードになると、出力側にあるＯＦＦブロックに対する電圧変化／遮断電源からの給電が停止される。これに伴って、電源遮断モードに切り換わった電源遮断制御信号が電源選択回路に与えられると、電源選択回路は、レベルシフタ回路における出力側電源端子に対して、それまでの電圧変化／遮断電源に代えて常時一定電圧電源を給電する状態に切り換える。すなわち、常時一定電圧電源がレベルシフタ回路における入力側電源端子と出力側電源端子とに共通に給電される状態に切り換えられる。

次に、上記とは逆で、電源遮断対策ケア回路に対してその入力側にＯＦＦブロックがあり、その出力側にＯＮブロックがあるとする。通常モード時において、レベルシフタ回路における入力側電源端子にはＯＦＦブロックと同様に電圧変化／遮断電源が給電され、出力側電源端子にはＯＮブロックと同様に常時一定電圧電源が給電される。ＯＦＦブロックから出力され、電圧変化／遮断電源と同じ電圧レベルでレベルシフタ回路の入力端子に入力された信号は、レベルシフタ回路において常時一定電圧電源の電圧レベルにレベルシフトされ、レベルシフト後の出力信号がレベルシフタ回路の出力端子からＯＮブロックに出力される。電源遮断モードになると、入力側にあるＯＦＦブロックに対する電圧変化／遮断電源からの給電が停止される。これに伴って、電源遮断モードに切り換わった電源遮断制御信号が電源選択回路に与えられると、電源選択回路は、レベルシフタ回路における入力側電源端子に対して、それまでの電圧変化／遮断電源に代えて常時一定電圧電源を給電する状態に切り換える。すなわち、常時一定電圧電源がレベルシフタ回路における入力側電源端子と出力側電源端子とに共通に給電される状態に切り換えられる。

以上を要するに、本発明の電源遮断対策ケア回路は、ＯＮブロックとＯＦＦブロックとのうちいずれか一方を入力側とし他方を出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路において、入力信号をレベルシフトさせて出力するレベルシフタ回路と、電源遮断制御信号が通常モードを示すときは常時一定電圧電源と電圧変化／遮断電源とを前記レベルシフタ回路に給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記レベルシフタ回路における前記電圧変化／遮断電源の受給側に対して前記常時一定電圧電源を給電する状態に切り換える電源選択回路とを備えている。

さらに、前記電源遮断制御信号が電源遮断モードを示すときに前記レベルシフタ回路からの出力信号の論理を固定化する論理固定化回路を備える。

上記構成によれば、ＯＮブロックとＯＦＦブロックに繋がる単方向信号に対して、レベルシフタ回路により、通常モード時は信号線の電圧レベルをレベルシフトさせることにより低消費電力化を図ることができる。また、論理固定化回路により、電源遮断モード時は信号線のレベルを“Ｌ”レベルまたは“Ｈ”レベルに固定することにより、リーク電流を削減することができる。そして、電源選択回路により、電源遮断時には、レベルシフタ回路の入力側電源端子および出力側電源端子に給電を行う電源系統を常時一定電圧電源の１系統に切り換えている。従来、電源系統を３系統必要としていたのに対して、本発明によれば常時一定電圧電源と電圧変化／遮断電源の２系統ですみ、回路構成を簡略化することができる。

上記において、論理固定化回路に対する電源については、電源遮断モードでも給電する必要がある。論理固定化回路として、レベルシフタ回路の入力端子に入力する信号の段階で論理を固定するように配置される場合には、常時一定電圧電源が給電されるＯＮブロックがケア回路の入力側にあるときは、同じく論理固定化回路にも常時一定電圧電源が給電され、特に問題はない。しかし、電圧変化／遮断電源が給電されるＯＦＦブロックがケア回路の入力側にあるときは、通常モードでは論理固定化回路は電圧変化／遮断電源を給電し、電源遮断モードでは論理固定化回路は常時一定電圧電源を給電される必要がある。すなわち、ＯＦＦブロックがケア回路の入力側にあるときには、電源選択回路は論理固定化回路に対しても、電源遮断モード時には電圧変化／遮断電源から常時一定電圧電源への切り換えを行うようにすることが好ましい。

以上のことを踏まえて、本発明は、電源遮断対策ケア回路の基本的な形態として次の９つの形態の電源遮断対策ケア回路を提案する。

基本的形態その１の電源遮断対策ケア回路は、ＯＮブロックを入力側としＯＦＦブロックを出力側として両ブロック間の信号伝播調整を行う回路であって、入力信号をレベルシフトさせて出力するレベルシフタ回路と、前記レベルシフタ回路における入力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における出力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路とを備える。なお、この構成については後述する実施の形態での図１、図１２を参照することができる。

基本的形態その２の電源遮断対策ケア回路は、ＯＦＦブロックを入力側としＯＮブロックを出力側として両ブロック間の信号伝播調整を行う回路であって、入力信号をレベルシフトさせて出力するレベルシフタ回路と、前記レベルシフタ回路における出力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における入力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路とを備える。なお、この構成については後述する実施の形態での図２、図１１を参照することができる。

基本的形態その３の電源遮断対策ケア回路は、ＯＮブロックを入力側としＯＦＦブロックを出力側として両ブロック間の信号伝播調整を行う回路であって、入力信号をレベルシフトさせて出力するレベルシフタ回路と、前記レベルシフタ回路における入力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における出力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、前記電源遮断制御信号が電源遮断モードを示すときに前記レベルシフタ回路からの出力信号の論理を“Ｌ”レベルに固定化する論理固定化回路とを備える。この場合、入力側にＯＮブロックがあるので、前記論理固定化回路に対する電源給電は常時一定電圧電源の常時給電でよい。なお、この構成については後述する実施の形態での図３、図１０を参照することができる。論理固定化回路については、レベルシフタ回路の入力側で論理を固定してもよいし、出力側で論理を固定してもよい。

基本的形態その４の電源遮断対策ケア回路は、ＯＦＦブロックを入力側としＯＮブロックを出力側として両ブロック間の信号伝播調整を行う回路であって、入力信号をレベルシフトさせて出力するレベルシフタ回路と、前記レベルシフタ回路における出力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における入力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、前記電源遮断制御信号が電源遮断モードを示すときに前記レベルシフタ回路からの出力信号の論理を“Ｌ”レベルに固定化する論理固定化回路とを備える。この場合、好ましくは、前記電源選択回路は、前記論理固定化回路に対する電源給電も前記同様に切り換えるように構成されているものとする。なお、この構成については後述する実施の形態での図４、図１０を参照することができる。論理固定化回路については、レベルシフタ回路の入力側で論理を固定してもよいし、出力側で論理を固定してもよい。

基本的形態その５の電源遮断対策ケア回路は、ＯＦＦブロックを入力側としＯＮブロックを出力側として両ブロック間の信号伝播調整を行う回路であって、入力信号をレベルシフトさせて出力するレベルシフタ回路と、前記レベルシフタ回路における出力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における入力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、前記電源遮断制御信号が電源遮断モードを示すときに前記レベルシフタ回路からの出力信号の論理を“Ｈ”レベルに固定化する論理固定化回路とを備える。この場合、好ましくは、前記電源選択回路は、前記論理固定化回路に対する電源給電も前記同様に切り換えるように構成されているものとする。なお、この構成については後述する実施の形態での図５、図１０を参照することができる。論理固定化回路については、レベルシフタ回路の入力側で論理を固定してもよいし、出力側で論理を固定してもよい。

基本的形態その６の電源遮断対策ケア回路は、ＯＮブロックを入力側としＯＦＦブロックを出力側として両ブロック間の信号伝播調整を行う回路であって、入力信号をレベルシフトさせて出力するレベルシフタ回路と、前記レベルシフタ回路における入力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における出力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、前記レベルシフタ回路の出力端子に接続されたトライステートバッファと、前記電源遮断制御信号が通常モードを示すときはトライステートバッファ制御信号に応じて前記トライステートバッファを制御し、前記電源遮断制御信号が電源遮断モードを示すときには前記トライステートバッファからの出力信号の論理を“Ｌ”レベルに固定化するトライステートバッファ制御回路を備える。なお、この構成については後述する実施の形態での図６、図１１を参照することができる。

基本的形態その７の電源遮断対策ケア回路は、ＯＮブロックを入力側としＯＦＦブロックを出力側として両ブロック間の信号伝播調整を行う回路であって、入力信号をレベルシフトさせて出力するレベルシフタ回路と、前記レベルシフタ回路における入力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における出力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、前記レベルシフタ回路の出力端子に接続されたトライステートバッファと、前記電源遮断制御信号が通常モードを示すときはトライステートバッファ制御信号に応じて前記トライステートバッファを制御し、前記電源遮断制御信号が電源遮断モードを示すときには前記トライステートバッファからの出力信号の論理をハイインピーダンスに固定化するトライステートバッファ制御回路を備える。なお、この構成については後述する実施の形態での図７、図１１を参照することができる。

基本的形態その８の電源遮断対策ケア回路は、ＯＦＦブロックを入力側としＯＮブロックを出力側として両ブロック間の信号伝播調整を行う回路であって、入力信号をレベルシフトさせて出力するレベルシフタ回路と、前記レベルシフタ回路における出力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における入力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、前記レベルシフタ回路の出力端子に接続されたトライステートバッファと、前記電源遮断制御信号が通常モードを示すときはトライステートバッファ制御信号に応じて前記トライステートバッファを制御し、前記電源遮断制御信号が電源遮断モードを示すときには前記トライステートバッファからの出力信号の論理を“Ｌ”レベルに固定化するトライステートバッファ制御回路を備える。この場合、好ましくは、前記電源選択回路は、前記論理固定化回路に対する電源給電も前記同様に切り換えるように構成されているものとする。なお、この構成については後述する実施の形態での図８、図１２を参照することができる。

基本的形態その９の電源遮断対策ケア回路は、ＯＦＦブロックを入力側としＯＮブロックを出力側として両ブロック間の信号伝播調整を行う回路であって、入力信号をレベルシフトさせて出力するレベルシフタ回路と、前記レベルシフタ回路における出力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における入力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、前記レベルシフタ回路の出力端子に接続されたトライステートバッファと、前記電源遮断制御信号が通常モードを示すときはトライステートバッファ制御信号に応じて前記トライステートバッファを制御し、前記電源遮断制御信号が電源遮断モードを示すときには前記トライステートバッファからの出力信号の論理をハイインピーダンスに固定化するトライステートバッファ制御回路を備える。この場合、好ましくは、前記電源選択回路は、前記論理固定化回路に対する電源給電も前記同様に切り換えるように構成されているものとする。なお、この構成については後述する実施の形態での図９、図１２を参照することができる。

本発明はまた、上記のように構成された電源遮断対策ケア回路を挿入／置換した半導体集積回路にかかわるものでもある。

半導体集積回路のその１は、ＯＮブロックの出力側とＯＦＦブロックの入力側との間に挿入された第１の電源遮断対策ケア回路と、前記ＯＦＦブロックの出力側と前記ＯＮブロックの入力側との間に挿入された第２の電源遮断対策ケア回路とを備え、前記第１の電源遮断対策ケア回路が基本的形態その３の電源遮断対策ケア回路であり、前記第２の電源遮断対策ケア回路が基本的形態その４の電源遮断対策ケア回路である。なお、この構成については後述する実施の形態での図１０を参照することができる。

半導体集積回路のその２は、ＯＮブロックの出力側とＯＦＦブロックの入力側との間に挿入された第１の電源遮断対策ケア回路と、前記ＯＦＦブロックの出力側と前記ＯＮブロックの入力側との間に挿入された第２の電源遮断対策ケア回路とを備え、前記第１の電源遮断対策ケア回路が基本的形態その３の電源遮断対策ケア回路であり、前記第２の電源遮断対策ケア回路が基本的形態その５の電源遮断対策ケア回路である。なお、この構成については後述する実施の形態での図１０を参照することができる。

半導体集積回路のその３は、ＯＮブロックの入出力における双方向トライステートバッファの出力側のトライステートバッファを置換する第１の電源遮断対策ケア回路および入力側のトライステートバッファに挿入する第２の電源遮断対策ケア回路を備え、前記第１の電源遮断対策ケア回路が基本的形態その６の電源遮断対策ケア回路であり、前記第２の電源遮断対策ケア回路が基本的形態その２の電源遮断対策ケア回路である。なお、この構成については後述する実施の形態での図１１（ａ）を参照することができる。

半導体集積回路のその４は、ＯＮブロックの入出力における双方向トライステートバッファの２つの出力側のトライステートバッファを置換する第１および第２の電源遮断対策ケア回路および１つの入力側のトライステートバッファに挿入する第３の電源遮断対策ケア回路を備え、前記第１の電源遮断対策ケア回路が基本的形態その６の電源遮断対策ケア回路であり、前記第２の電源遮断対策ケア回路が基本的形態その７の電源遮断対策ケア回路であり、前記第３の電源遮断対策ケア回路が基本的形態その２の電源遮断対策ケア回路である。なお、この構成については後述する実施の形態での図１１（ｂ）を参照することができる。

半導体集積回路のその５は、ＯＦＦブロックの入出力における双方向トライステートバッファの出力側のトライステートバッファを置換する第１の電源遮断対策ケア回路および入力側のトライステートバッファに挿入する第２の電源遮断対策ケア回路を備え、前記第１の電源遮断対策ケア回路が基本的形態その８の電源遮断対策ケア回路であり、前記第２の電源遮断対策ケア回路が基本的形態その１の電源遮断対策ケア回路である。なお、この構成については後述する実施の形態での図１２（ａ）を参照することができる。

半導体集積回路のその６は、ＯＦＦブロックの入出力における双方向トライステートバッファの２つの出力側のトライステートバッファを置換する第１および第２の電源遮断対策ケア回路および１つの入力側のトライステートバッファに挿入する第３の電源遮断対策ケア回路を備え、前記第１の電源遮断対策ケア回路が基本的形態その８の電源遮断対策ケア回路であり、前記第２の電源遮断対策ケア回路が基本的形態その９の電源遮断対策ケア回路であり、前記第３の電源遮断対策ケア回路が基本的形態その１の電源遮断対策ケア回路である。なお、この構成については後述する実施の形態での図１２（ｂ）を参照することができる。

本発明は、以上のように構成することにより、ＯＮブロックとＯＦＦブロックに繋がる単方向信号または双方向信号に対して、レベルシフタ回路により、通常モード時は信号線の電圧レベルをレベルシフトさせることにより低消費電力化を図ることができる。また、論理固定化回路により、電源遮断モード時は信号線のレベルを“Ｌ”レベルまたは“Ｈ”レベルまたはハイインピーダンスに固定することにより、リーク電流を削減することができる。そして、電源選択回路により、電源遮断時には、レベルシフタ回路の入力側電源端子および出力側電源端子に給電を行う電源系統を常時一定電圧電源の１系統に切り換えている。また、必要に応じて、論理固定化回路に対しても同様に切り換えている。従来、電源系統を３系統必要としていたのに対して、本発明によれば常時一定電圧電源と電圧変化／遮断電源の２系統ですみ、回路構成を簡略化することができる。

本発明はまた電源遮断対策ケア回路挿入装置にかかわるものである。本発明による電源遮断対策ケア回路挿入装置は、次のような内容をもつ入力部、端子解析部、回路データ変更部および出力部を備えている。前記入力部は、ＯＮブロックおよびＯＦＦブロックの回路データ（ネットリスト）、複数の電源遮断対策ケア回路の回路データ（ライブラリ）、ＯＦＦブロック情報や電源遮断制御情報等の挿入設定ファイルを入力し格納する。前記端子解析部は、ＯＦＦブロックの端子が入力端子か出力端子か入出力端子かの入出力属性を解析する。前記回路データ変更部は、前記解析した端子と接続される信号線にいずれかの電源遮断対策ケア回路を挿入し、この挿入に対応して前記回路データを変更する。前記出力部は、前記変更箇所を記したレポートファイルと前記変更した回路データ（ケア回路挿入ネットリスト）を出力する。

本発明はまた電源遮断対策ケア回路挿入方法にかかわるものである。本発明による電源遮断対策ケア回路挿入方法は、次のような内容をもつ第１ないし第４の工程を含む。第１の工程では、ＯＮブロックおよびＯＦＦブロックの回路データ（ネットリスト）、複数の電源遮断対策ケア回路の回路データ（ライブラリ）、ＯＦＦブロック情報や電源遮断制御情報等の挿入設定ファイルを入力し格納する。第２の工程では、ＯＦＦブロックの端子が入力端子か出力端子か入出力端子かの入出力属性を解析する。第３の工程では、前記解析した端子と接続される信号線にいずれかの電源遮断対策ケア回路を挿入し、この挿入に対応して前記回路データを変更する。第４の工程では、前記変更箇所を記したレポートファイルと前記変更した回路データ（ケア回路挿入ネットリスト）を出力する。

上記において、ＯＮブロックにおける入出力属性が入出力端子のときに、その入出力端子に対応するトライステートバッファを、基本的形態その６の電源遮断対策ケア回路と基本的形態その２の電源遮断対策ケア回路との組み合わせで置換する。なお、この構成については後述する実施の形態での図１１（ａ）を参照することができる。

また、上記において、ＯＮブロックにおける入出力属性が入出力端子のときに、その入出力端子に対応するトライステートバッファを、基本的形態その６の電源遮断対策ケア回路と基本的形態その７の電源遮断対策ケア回路と基本的形態その２の電源遮断対策ケア回路との組み合わせで置換する。なお、この構成については後述する実施の形態での図１１（ｂ）を参照することができる。

また、上記において、ＯＦＦブロックにおける入出力属性が入出力端子のときに、その入出力端子に対応するトライステートバッファを、基本的形態その８の電源遮断対策ケア回路と基本的形態その１の電源遮断対策ケア回路との組み合わせで置換する。なお、この構成については後述する実施の形態での図１２（ａ）を参照することができる。

また、上記において、ＯＦＦブロックにおける入出力属性が入出力端子のときに、その入出力端子に対応するトライステートバッファを、基本的形態その８の電源遮断対策ケア回路と基本的形態その９の電源遮断対策ケア回路と基本的形態その１の電源遮断対策ケア回路との組み合わせで置換する。なお、この構成については後述する実施の形態での図１２（ｂ）を参照することができる。

以上の本発明の電源遮断対策ケア回路挿入装置／方法を用いることにより、ＯＮブロックとＯＦＦブロックとの間の信号線に対してリーク電流を防止する電源遮断対策ケア回路を挿入したネットリストと、電源遮断対策ケア回路の挿入箇所等を確認することが可能なレポートファイルとを容易に生成することができる。

本発明はまた電源遮断対策ケア回路挿入検証装置にかかわるものである。本発明による電源遮断対策ケア回路挿入検証装置は、次のような内容をもつ入力部、端子解析部、接続解析部、論理解析部および出力部を備えている。前記入力部は、複数の電源遮断対策ケア回路の回路データ（ライブラリ）、挿入された電源遮断対策ケア回路の回路データ（ケア回路挿入ネットリスト）、ＯＦＦブロック情報や電源遮断制御情報等の検証設定ファイルを入力し格納する。前記端子解析部は、ＯＦＦブロックの端子が入力端子か出力端子か入出力端子かの入出力属性を解析する。前記電源選択回路は、前記解析した端子と接続される電源遮断対策ケア回路の有無と接続を解析する。前記論理解析部は、前記挿入された電源遮断対策ケア回路の電源遮断時の出力論理を解析する。前記出力部は、前記解析結果のレポートファイルを出力する。

本発明はまた電源遮断対策ケア回路挿入検証方法にかかわるものである。本発明による方法は、次のような内容をもつ第１ないし第５の工程を含む。第１の工程では、複数の電源遮断対策ケア回路の回路データ（ライブラリ）、挿入された電源遮断対策ケア回路の回路データ（ケア回路挿入ネットリスト）、ＯＦＦブロック情報や電源遮断制御情報等の検証設定ファイルを入力し格納する。第２の工程では、ＯＦＦブロックの端子が入力端子か出力端子か入出力端子かの入出力属性を解析する。第３の工程では、前記解析した端子と接続される電源遮断対策ケア回路の有無と接続を解析する。第４の工程では、前記挿入された電源遮断対策ケア回路の電源遮断時の出力論理を解析する。第５の工程では、前記解析結果のレポートファイルを出力する。

以上の本発明の電源遮断対策ケア回路挿入検証装置／方法を用いることにより、ＯＦＦブロックとＯＮブロックとの間の信号に対してリーク電流を防止するケア回路が正常に挿入されたことの検証と、通常モード時および電源遮断モード時に正常に動作することの検証を良好に行うことができる。

本発明の電源遮断対策ケア回路によれば、ＯＮブロックとＯＦＦブロックに繋がる単方向信号または双方向信号に対して電源遮断対策ケア回路を挿入または置換することにより、通常モード時は信号線の電圧レベルをレベルシフトさせて低消費電力化を図り、また、電源遮断モード時は信号線のレベルを“Ｌ”レベルまたは“Ｈ”レベルまたはハイインピーダンスに固定してリーク電流を削減できるとともに、電源遮断時には、レベルシフタ回路の入力側電源端子および出力側電源端子に給電を行う電源系統を、また、必要に応じて論理固定化回路に給電を行う電源系統を常時一定電圧電源の１系統に切り換えるので、従来に比べて、電源系統の数を削減でき、回路構成を簡略化することができる。

また、本発明の電源遮断対策ケア回路挿入装置／方法によれば、電源遮断対策ケア回路を挿入したネットリストとその挿入箇所等を確認するためのレポートファイルを容易に生成することができる。

また、本発明の電源遮断対策ケア回路挿入検証装置／方法によれば、電源遮断対策ケア回路が正常に挿入されたことの検証と、通常モード時および電源遮断モード時の動作検証を良好に行うことができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。

（第１の電源遮断対策ケア回路）
図１の（ａ），（ｂ）は本発明の一実施形態における第１の電源遮断対策ケア回路１の構成を示す回路図である。この第１のケア回路１は、２つの機能ブロックのうちの出力側にある機能ブロックに電源遮断が行われる場合の回路構成となっている。図１（ａ）の回路構成と図１（ｂ）の回路構成とは、制御の論理が互いに逆となっている（インバータ素子２２の接続のみが異なっている）。

第１のケア回路１は、入力端子１２、出力端子１４、電源遮断制御端子１３、常時一定電圧電源２７に接続される電源端子１０、電圧変化／遮断電源２８に接続される電源端子１１の各端子を有している。第１のケア回路１の内部において、各電源端子１０，１１には逆方向電流の対策としてダイオード素子１５，１５′が接続されている。また、入力端子１２からの入力信号の電圧レベルをレベルシフトさせて出力するレベルシフタ回路１７が設けられている。レベルシフタ回路１７は、入力端子１８、出力端子１９、入力側電源端子２０および出力側電源端子２１を有している。レベルシフタ回路１７の入力端子１８は第１のケア回路１の入力端子１２に接続され、レベルシフタ回路１７の出力端子１９は第１のケア回路１の出力端子１４に接続されている。レベルシフタ回路１７の入力側電源端子２０は、ダイオード素子１５を介して常時一定電圧電源２７に接続の電源端子１０に接続されている。レベルシフタ回路１７の出力側電源端子２１は、スイッチ素子１６およびダイオード素子１５を介して常時一定電圧電源２７に接続の電源端子１０に接続されているとともに、スイッチ素子１６′およびダイオード素子１５′を介して電圧変化／遮断電源２８に接続の電源端子１１に接続されている。

図１の（ａ）の回路構成においては、スイッチ素子１６は電源遮断制御端子１３からの電源遮断制御信号によって制御され、スイッチ素子１６′は、電源遮断制御端子１３からの電源遮断制御信号がインバータ素子２２で反転された信号によって制御され、この２つのスイッチ素子１６，１６′は排他的な制御となっている。

図１の（ｂ）の回路構成においては、スイッチ素子１６′の方が電源遮断制御端子１３からの電源遮断制御信号によって制御され、スイッチ素子１６は、電源遮断制御端子１３からの電源遮断制御信号がインバータ素子２２で反転された信号によって制御され、この２つのスイッチ素子１６，１６′は排他的な制御となっている。

スイッチ素子１６，１６′およびインバータ素子２２が、モード切り換えに応じてレベルシフタ回路１７の出力側電源端子２１に対する電源として電圧変化／遮断電源２８と常時一定電圧電源２７とを選択切り換えする電源選択回路Ｓを構成している。インバータ素子２２の電源は常時一定電圧電源２７となっている。

図１の（ａ）の回路構成における動作は次のとおりである。

電源遮断制御信号が“Ｈ”レベルのときは通常モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＦＦでスイッチ素子１６′がＯＮとなり、レベルシフタ回路１７の出力側電源端子２１に供給される電源としては、電源端子１１に接続の電圧変化／遮断電源２８が選択される。その結果、常時一定電圧電源２７と同じレベルで入力端子１２に入力された信号をレベルシフタ回路１７の入力端子１８にそのまま入力し、電圧変化／遮断電源２８の電圧レベルにレベルシフトさせた信号を出力端子１９に出力し、そのまま第１のケア回路１の出力端子１４に出力する。

電源遮断制御信号が“Ｌ”レベルのときは電源遮断モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＮでスイッチ素子１６′がＯＦＦとなり、レベルシフタ回路１７の出力側電源端子２１に供給される電源は、通常モードから切り換えられ、電源端子１０に接続の常時一定電圧電源２７が選択される。その結果、常時一定電圧電源２７と同じレベルで入力端子１２に入力された信号をレベルシフタ回路１７の入力端子１８にそのまま入力し、同じ常時一定電圧電源２７の電圧レベルに基づく信号を出力端子１９に出力し、そのまま第１のケア回路１の出力端子１４に出力する。

これにより、電圧変化／遮断電源２８が遮断されても常時一定電圧電源２７のみを使用して動作させることができる。

図１の（ｂ）の回路構成においては、電源遮断制御端子１３の電源遮断制御信号による制御の論理が図１の（ａ）の回路構成の場合とは逆となっている。すなわち、電源遮断制御信号が“Ｌ”レベルのときに通常モードとなり、電源遮断制御信号が“Ｈ”レベルのときに電源遮断モードになる。各モード時の動作は図１の（ａ）の場合と同じである。

（第２の電源遮断対策ケア回路）
図２の（ａ），（ｂ）は本発明の一実施形態における第２の電源遮断対策ケア回路２の構成を示す回路図である。この第２のケア回路２は、２つの機能ブロックのうちの入力側にある機能ブロックに電源遮断が行われる場合の回路構成となっている。図２（ａ）の回路構成と図２（ｂ）の回路構成とは、制御の論理が互いに逆となっている（インバータ素子２２の接続のみが異なっている）。

図２と図１との差は次のとおりである。図１において電源遮断が行われる機能ブロックが出力側になっているのに対して、図２において電源遮断が行われる機能ブロックが入力側になっている。これに伴って、レベルシフタ回路１７の入力側電源端子２０に接続される電源構成と出力側電源端子２１に接続される電源構成が図１と図２とでは逆関係になっている。すなわち、出力側電源端子２１は、ダイオード素子１５を介して常時一定電圧電源２７に接続の電源端子１０に接続されている。入力側電源端子２０は、スイッチ素子１６およびダイオード素子１５を介して常時一定電圧電源２７に接続の電源端子１０に接続されているとともに、スイッチ素子１６′およびダイオード素子１５′を介して電圧変化／遮断電源２８に接続の電源端子１１に接続されている。スイッチ素子１６が電源遮断制御端子１３で直接制御され、スイッチ素子１６′が電源遮断制御端子１３からインバータ素子２２を介して制御される点、およびこの２つのスイッチ素子１６，１６′は排他的な制御となっている点は図１の場合と同様である。インバータ素子２２に対する電源も切り換えられるように接続されている。その他の構成については図１の場合と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。

図２の（ａ）の回路構成における動作は次のとおりである。

電源遮断制御信号が“Ｈ”レベルのときは通常モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＦＦでスイッチ素子１６′がＯＮとなり、レベルシフタ回路１７の入力側電源端子２０に供給される電源としては、電源端子１１に接続の電圧変化／遮断電源２８が選択される。その結果、電圧変化／遮断電源２８と同じレベルで入力端子１２に入力された信号をレベルシフタ回路１７の入力端子１８にそのまま入力し、常時一定電圧電源２７の電圧レベルにレベルシフトさせた信号を出力端子１９に出力し、そのまま第２のケア回路２の出力端子１４に出力する。

電源遮断制御信号が“Ｌ”レベルのときは電源遮断モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＮでスイッチ素子１６′がＯＦＦとなり、レベルシフタ回路１７の入力側電源端子２０に供給される電源としては、電源端子１０に接続の常時一定電圧電源２７が選択される。その結果、常時一定電圧電源２７と同じレベルで入力端子１２に入力された信号をレベルシフタ回路１７の入力端子１８にそのまま入力し、同じ常時一定電圧電源２７の電圧レベルに基づく信号を出力端子１９に出力し、そのまま第２のケア回路２の出力端子１４に出力する。

これにより、電圧変化／遮断電源２８が遮断されても常時一定電圧電源２７のみを使用して動作させることができる。

図２の（ｂ）の回路構成においては、電源遮断制御端子１３の電源遮断制御信号による制御の論理が図２の（ａ）の回路構成の場合とは逆となっている。すなわち、電源遮断制御信号が“Ｌ”レベルのときに通常モードとなり、電源遮断制御信号が“Ｈ”レベルのときに電源遮断モードになる。各モード時の動作は図２の（ａ）と同じである。

（第３の電源遮断対策ケア回路）
図３の（ａ），（ｂ）は本発明の一実施形態における第３の電源遮断対策ケア回路３の構成を示す回路図である。この第３のケア回路３は、２つの機能ブロックのうちの出力側にある機能ブロックに電源遮断が行われる場合の回路構成となっている。図３（ａ）の回路構成と図３（ｂ）の回路構成とは、制御の論理が互いに逆となっている（インバータ素子２２の接続および論理固定化回路２３または論理固定化回路２４が異なっている）。

図３（ａ）における第３のケア回路３は、図１に示す第１のケア回路１の回路構成を前提として、さらに、入力端子１２および電源遮断制御端子１３とレベルシフタ回路１７の入力端子１８との間にＡＮＤゲートで構成された論理固定化回路２３が介挿されている。論理固定化回路２３の１入力端子に入力端子１２が接続され、他の１入力端子に電源遮断制御端子１３が接続されている。その他の構成については図１と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。

図３の（ａ）の回路構成における動作は次のとおりである。

電源遮断制御信号が“Ｈ”レベルのときは通常モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＦＦでスイッチ素子１６′がＯＮとなり、レベルシフタ回路１７の出力側電源端子２１に供給される電源としては、電源端子１１に接続の電圧変化／遮断電源２８が選択される。また、論理固定化回路２３は導通状態にセットされる。その結果、常時一定電圧電源２７と同じレベルで入力端子１２に入力された信号は、論理固定化回路２３をそのままスルーしてレベルシフタ回路１７の入力端子１８に入力し、電圧変化／遮断電源２８の電圧レベルにレベルシフトさせた信号を出力端子１９に出力し、そのまま第３のケア回路３の出力端子１４に出力する。

電源遮断制御信号が“Ｌ”レベルのときは電源遮断モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＮでスイッチ素子１６′がＯＦＦとなり、レベルシフタ回路１７の出力側電源端子２１に供給される電源は、通常モードから切り換えられ、電源端子１０に接続の常時一定電圧電源２７が選択される。また、論理固定化回路２３は非導通状態にセットされる。その結果、入力端子１２への入力信号のレベルが“Ｌ”レベルであるか“Ｈ”レベルであるかにかかわりなく、論理固定化回路２３は“Ｌ”レベルを出力し、これがレベルシフタ回路１７の入力端子１８にそのまま入力され、常時一定電圧電源２７の電圧レベルにレベルシフトさせた信号を出力端子１９に出力し、そのまま第３のケア回路３の出力端子１４に出力する。これにより、“Ｌ”レベルに固定された出力信号を出力端子１４から出力する。すなわち、電圧変化／遮断電源２８が遮断されても常時一定電圧電源２７のみを使用して動作させることができる。

図３の（ｂ）の回路構成においては、電源遮断制御端子１３の電源遮断制御信号による制御の論理が図３の（ａ）の回路構成の場合とは逆となっている。すなわち、電源遮断制御端子１３が“Ｌ”レベルのときに通常モードとなり、電源遮断制御信号が“Ｈ”レベルのときに電源遮断モードになる。論理固定化回路２４は電源遮断制御信号が“Ｈ”レベルのときに、入力端子１２の信号レベルのいかんにかかわらず“Ｌ”レベルに固定して出力する。その他の動作については、各モード時とも図３の（ａ）の場合と同じである。

（第４の電源遮断対策ケア回路）
図４の（ａ），（ｂ）は本発明の一実施形態における第４の電源遮断対策ケア回路４の構成を示す回路図である。この第４のケア回路４は、２つの機能ブロックのうちの入力側にある機能ブロックに電源遮断が行われる場合の回路構成となっている。図４（ａ）の回路構成と図４（ｂ）の回路構成とは、制御の論理が互いに逆となっている（インバータ素子２２の接続および論理固定化回路２３または論理固定化回路２４が異なっている）。論理固定化回路２３，２４の構成は図３の場合と同様である。

図４の（ａ）における第４のケア回路４は、図２に示す第２のケア回路２の回路構成を前提として、さらに、入力端子１２および電源遮断制御端子１３とレベルシフタ回路１７の入力端子１８との間にＡＮＤゲートで構成された論理固定化回路２３が介挿されている。論理固定化回路２３の１入力端子に入力端子１２が接続され、他の１入力端子に電源遮断制御端子１３が接続されている。その他の構成については図２と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。

図４の（ａ）の回路構成における動作は次のとおりである。

電源遮断制御信号が“Ｈ”レベルのときは通常モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＦＦでスイッチ素子１６′がＯＮとなり、レベルシフタ回路１７の入力側電源端子２０に供給される電源としては、電源端子１１に接続の電圧変化／遮断電源２８が選択される。また、論理固定化回路２３は導通状態にセットされる。その結果、電圧変化／遮断電源２８と同じレベルで入力端子１２に入力された信号は、論理固定化回路２３をそのままスルーしてレベルシフタ回路１７の入力端子１８に入力し、常時一定電圧電源２７の電圧レベルにレベルシフトさせた信号を出力端子１９に出力し、そのまま第４のケア回路４の出力端子１４に出力する。

電源遮断制御信号が“Ｌ”レベルのときは電源遮断モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＮでスイッチ素子１６′がＯＦＦとなり、レベルシフタ回路１７の入力側電源端子２０に供給される電源は、通常モードから切り換えられ、電源端子１０に接続の常時一定電圧電源２７が選択される。また、論理固定化回路２３は非導通状態にセットされる。その結果、入力端子１２への入力信号のレベルが“Ｌ”レベルであるか“Ｈ”レベルであるかハイインピーダンスであるかにかかわりなく、論理固定化回路２３は“Ｌ”レベルを出力し、これがレベルシフタ回路１７の入力端子１８にそのまま入力され、常時一定電圧電源２７の電圧レベルにレベルシフトさせた信号を出力端子１９に出力し、そのまま第４のケア回路４の出力端子１４に出力する。これにより、“Ｌ”レベルに固定された出力信号を出力端子１４から出力する。すなわち、電圧変化／遮断電源２８が遮断されても常時一定電圧電源２７のみを使用して動作させることができる。

図４の（ｂ）の回路構成においては、電源遮断制御端子１３の電源遮断制御信号による制御の論理が図４の（ａ）の回路構成の場合とは逆となっている。すなわち、電源遮断制御端子１３が“Ｌ”レベルのときに通常モードとなり、電源遮断制御信号が“Ｈ”レベルのときに電源遮断モードになる。論理固定化回路２４は電源遮断制御信号が“Ｈ”レベルのときに、入力端子１２の信号レベルのいかんにかかわらず、“Ｌ”レベルに固定して出力する。その他の動作については、各モード時とも図４の（ａ）の場合と同じである。

（第５の電源遮断対策ケア回路）
図５の（ａ），（ｂ）は本発明の一実施形態における第５の電源遮断対策ケア回路５の構成を示す回路図である。この第５のケア回路５は、２つの機能ブロックのうちの入力側にある機能ブロックに電源遮断が行われる場合の回路構成となっている。図５（ａ）の回路構成と図５（ｂ）の回路構成とは、制御の論理が互いに逆となっている（インバータ素子２２の接続および論理固定化回路２５または論理固定化回路２６が異なっている）。

図５の（ａ）における第５のケア回路５は、図２に示す第２のケア回路２の回路構成を前提として、さらに、入力端子１２および電源遮断制御端子１３とレベルシフタ回路１７の入力端子１８との間にＯＲゲートで構成された論理固定化回路２５が介挿されている。論理固定化回路２５の１入力端子に入力端子１２が接続され、他の１入力端子に電源遮断制御端子１３が論理反転されて接続されている。その他の構成については図２と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。

図５の（ａ）の回路構成における動作は次のとおりである。

電源遮断制御信号が“Ｈ”レベルのときは通常モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＦＦでスイッチ素子１６′がＯＮとなり、レベルシフタ回路１７の入力側電源端子２０に供給される電源としては、電源端子１１に接続の電圧変化／遮断電源２８が選択される。また、１入力が“Ｌ”レベルにされた論理固定化回路２５は入力端子１２からの信号をそのままスルーする。その結果、電圧変化／遮断電源２８と同じレベルで入力端子１２に入力された信号は、論理固定化回路２５をそのままスルーしてレベルシフタ回路１７の入力端子１８に入力し、常時一定電圧電源２７の電圧レベルにレベルシフトさせた信号を出力端子１９に出力し、そのまま第５のケア回路５の出力端子１４に出力する。

電源遮断制御信号が“Ｌ”レベルのときは電源遮断モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＮでスイッチ素子１６′がＯＦＦとなり、レベルシフタ回路１７の入力側電源端子２０に供給される電源は、通常モードから切り換えられ、電源端子１０に接続の常時一定電圧電源２７が選択される。また、１入力が“Ｈ”レベルにされた論理固定化回路２５は、入力端子１２への入力信号のレベルが“Ｌ”レベルであるか“Ｈ”レベルであるかハイインピーダンスであるかにかかわりなく、“Ｈ”レベルを出力し、これがレベルシフタ回路１７の入力端子１８にそのまま入力され、同じ常時一定電圧電源２７の電圧レベルに基づく信号を出力端子１９に出力し、そのまま第５のケア回路５の出力端子１４に出力する。これにより、“Ｈ”レベルに固定された出力信号を出力端子１４から出力する。すなわち、電圧変化／遮断電源２８が遮断されても常時一定電圧電源２７のみを使用して動作させることができる。

図５の（ｂ）の回路構成においては、電源遮断制御端子１３の電源遮断制御信号による制御の論理が図５の（ａ）の回路構成の場合とは逆となっている。すなわち、電源遮断制御信号が“Ｌ”レベルのときに通常モードとなり、電源遮断制御信号が“Ｈ”レベルのときに電源遮断モードになる。論理固定化回路２６は電源遮断制御信号が“Ｈ”レベルのときに、入力端子１２の信号レベルのいかんにかかわらず、“Ｈ”レベルに固定して出力する。その他の動作については、各モード時とも図５の（ａ）の場合と同じである。

（第６の電源遮断対策ケア回路）
図６の（ａ），（ｂ）は本発明の一実施形態における第６の電源遮断対策ケア回路６の構成を示す回路図である。この第６のケア回路６は、２つの機能ブロックのうちの出力側にある機能ブロックに電源遮断が行われる場合の回路構成となっている。双方向信号線に繋がるＯＮブロック出力トライステートバッファと置換する回路構成である（図１０、図１１参照）。図６（ａ）の回路構成と図６（ｂ）の回路構成とは、制御の論理が互いに逆となっている（インバータ素子２２の接続、論理固定化回路２５または論理固定化回路２６およびセレクタ３６，３６′が異なっている）。

図６の（ａ）における第６のケア回路６は、２入力２出力のレベルシフタ回路３９と、トライステートバッファ制御端子２９と、ＯＲゲートで構成された論理固定化回路２５と、セレクタ３６と、トライステートバッファ３４を備えている。電源選択回路Ｓについては、図１と同様である。レベルシフタ回路３９は、入力端子１８と、トライステートバッファ制御入力端子３７と、出力端子１９と、トライステートバッファ制御出力端子３８と、入力側電源端子２０および出力側電源端子２１とを備えている。電源遮断制御端子１３およびトライステートバッファ制御端子２９とレベルシフタ回路３９のトライステートバッファ制御入力端子３７との間にＯＲゲートで構成された論理固定化回路２５が介挿されている。論理固定化回路２５の１入力端子にトライステートバッファ制御端子２９が接続され、他の１入力端子に電源遮断制御端子１３が論理反転されて接続されている。入力端子１２とレベルシフタ回路３９の入力端子１８との間にセレクタ３６が介挿されている。セレクタ３６は電源遮断制御端子１３によって制御され、その制御電位が“Ｌ”レベルのときに選択される入力端子がグランドＧＮＤに接続され、制御電位が“Ｈ”レベルのときに選択される入力端子が入力端子１２に接続されている。レベルシフタ回路３９の出力端子１９はトライステートバッファ３４を介して第６のケア回路６の出力端子１４に接続されている。レベルシフタ回路３９のトライステートバッファ制御出力端子３８はトライステートバッファ３４の制御端子に接続されている。ＴＳは、電源遮断制御端子１３からの電源遮断制御信号が電源遮断モードを示すときにケア回路６の出力端子１４からの出力信号の論理を固定化するトライステートバッファ制御回路である。ここでは、トライステートバッファ制御回路ＴＳは、ＡＮＤゲートからなる論理固定化回路２５とセレクタ３６とトライステートバッファ３４の組み合わせで構成され、電源遮断制御信号が“Ｌ”レベルのときにケア回路出力信号を“Ｌ”レベルに固定化するようになっている。インバータ素子２２および論理固定化回路２５の電源は常時一定電圧電源２７となっている。その他の構成については図１と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。

図６の（ａ）の回路構成における動作は次のとおりである。

電源遮断制御信号が“Ｈ”レベルのときは通常モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＦＦでスイッチ素子１６′がＯＮとなり、レベルシフタ回路３９の出力側電源端子２１に供給される電源としては、電源端子１１に接続の電圧変化／遮断電源２８が選択される。また、トライステートバッファ制御回路ＴＳにおいて１入力が“Ｌ”レベルにされた論理固定化回路２５はトライステートバッファ制御端子２９からのトライステートバッファ制御信号をそのままスルーする。トライステートバッファ制御信号が“Ｈ”レベルのときはトライステートバッファ３４は導通状態となる。また、電源遮断制御端子１３が“Ｈ”レベルであるので、セレクタ３６は入力端子１２を選択する。その結果、第６のケア回路６の常時一定電圧電源２７と同じレベルで入力端子１２に入力された信号はセレクタ回路３６から論理を変えずにレベルシフタ回路３９の入力端子１８にそのまま入力し、電圧変化／遮断電源２８の電圧レベルにレベルシフトさせた信号を出力端子１９からトライステートバッファ３４に出力する。トライステートバッファ３４は導通状態であるので、入力端子１２が“Ｌ”レベルのときはトライステートバッファ３４は“Ｌ”レベルを出力し、入力端子１２が“Ｈ”レベルのときは“Ｈ”レベルを出力する。

通常モードでトライステートバッファ制御端子２９からのトライステートバッファ制御信号が“Ｌ”レベルのときは、入力端子１２の“Ｈ”，“Ｌ”にかかわらず、トライステートバッファ３４はハイインピーダンスを第６のケア回路６の出力端子１４に出力する。

電源遮断制御信号が“Ｌ”レベルのときは電源遮断モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＮでスイッチ素子１６′がＯＦＦとなり、レベルシフタ回路３９の出力側電源端子２１に供給される電源は、通常モードから切り換えられ、電源端子１０に接続の常時一定電圧電源２７が選択される。また、１入力が“Ｈ”レベルにされた論理固定化回路２５はトライステートバッファ制御端子２９からのトライステートバッファ制御信号が“Ｈ”，“Ｌ”いずれの場合も“Ｈ”レベルに固定して出力する。したがって、トライステートバッファ３４は導通状態となる。また、電源遮断制御端子１３が“Ｌ”レベルであるので、セレクタ３６はグランドＧＮＤを選択する。その結果、第６のケア回路６の常時一定電圧電源２７と同じレベルで入力端子１２に入力された信号が“Ｈ”レベルであるか“Ｌ”レベルであるかにかかわりなく、トライステートバッファ３４は“Ｌ”レベルを出力する。すなわち、電圧変化／遮断電源２８が遮断されても常時一定電圧電源２７のみを使用して動作し、第６のケア回路６は出力端子１４からの出力を“Ｌ”レベルに固定する。

図６の（ｂ）の回路構成においては、電源遮断制御端子１３の電源遮断制御信号による制御の論理が図６の（ａ）の回路構成の場合とは逆となっている。すなわち、電源遮断制御信号が“Ｌ”レベルのときに通常モードとなり、電源遮断制御信号が“Ｈ”レベルのときに電源遮断モードになる。論理固定化回路２６は電源遮断制御信号が“Ｈ”レベルのときに、トライステートバッファ制御端子２９の信号レベルのいかんにかかわらずトライステートバッファ３４を導通状態にし、入力端子１２の信号のレベルのいかんにかかわらずセレクタ３６′の出力を“Ｌ”レベルに固定し、トライステートバッファ３４の出力を“Ｌ”レベルに固定して出力する。その他の動作については、各モード時とも図６の（ａ）の場合と同じである。

（第７の電源遮断対策ケア回路）
図７の（ａ），（ｂ）は本発明の一実施形態における第７の電源遮断対策ケア回路７の構成を示す回路図である。この第７のケア回路７は、２つの機能ブロックのうちの出力側にある機能ブロックに電源遮断が行われる場合の回路構成となっている。双方向信号線に繋がるＯＮブロック出力トライステートバッファと置換する回路構成である（図１１参照）。図７（ａ）の回路構成と図７（ｂ）の回路構成とは、制御の論理が互いに逆となっている（インバータ素子２２の接続、論理固定化回路２３または論理固定化回路２４が異なっている）。

図７の（ａ）における第７のケア回路７は、２入力２出力のレベルシフタ回路３９と、トライステートバッファ制御端子２９と、ＡＮＤゲートで構成された論理固定化回路２３と、トライステートバッファ３４を備えている。電源選択回路Ｓについては、図１と同様である。電源遮断制御端子１３およびトライステートバッファ制御端子２９とレベルシフタ回路３９のトライステートバッファ制御入力端子３７との間にＡＮＤゲートで構成された論理固定化回路２３が介挿されている。論理固定化回路２３の１入力端子にトライステートバッファ制御端子２９が接続され、他の１入力端子に電源遮断制御端子１３が接続されている。入力端子１２とレベルシフタ回路３９の入力端子１８とが介挿されている。レベルシフタ回路３９の出力端子１９はトライステートバッファ３４を介して第７のケア回路７の出力端子１４に接続されている。レベルシフタ回路３９のトライステートバッファ制御出力端子３８はトライステートバッファ３４の制御端子に接続されている。電源遮断制御信号が電源遮断モードを示すときにケア回路出力信号の論理を固定化するトライステートバッファ制御回路ＴＳは、ＡＮＤゲートからなる論理固定化回路２３とトライステートバッファ３４の組み合わせで構成され、電源遮断制御信号が“Ｌ”レベルのときにケア回路出力信号をハイインピーダンスに固定化するようになっている。その他の構成については図６と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。

図７の（ａ）の回路構成における動作は次のとおりである。

電源遮断制御信号が“Ｈ”レベルのときは通常モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＦＦでスイッチ素子１６′がＯＮとなり、レベルシフタ回路３９の出力側電源端子２１に供給される電源としては、電源端子１１に接続の電圧変化／遮断電源２８が選択される。また、トライステートバッファ制御回路ＴＳにおいて１入力が“Ｈ”レベルにされた論理固定化回路２３はトライステートバッファ制御端子２９からのトライステートバッファ制御信号をそのままスルーする。トライステートバッファ制御信号が“Ｈ”レベルのときはトライステートバッファ３４は導通状態となる。その結果、第７のケア回路７の常時一定電圧電源２７と同じレベルで入力端子１２に入力された信号は論理固定化回路２３で論理を変えずにレベルシフタ回路３９の入力端子１８にそのまま入力し、電圧変化／遮断電源２８の電圧レベルにレベルシフトさせた信号を出力端子１９からトライステートバッファ３４に出力する。トライステートバッファ３４は導通状態であるので、入力端子１２が“Ｌ”レベルのときはトライステートバッファ３４は“Ｌ”レベルを出力し、入力端子１２が“Ｈ”レベルのときは“Ｈ”レベルを出力する。

通常モードでトライステートバッファ制御端子２９からのトライステートバッファ制御信号が“Ｌ”レベルのときは、入力端子１２の“Ｈ”，“Ｌ”にかかわらず、トライステートバッファ３４はハイインピーダンスを第７のケア回路７の出力端子１４に出力する。

電源遮断制御信号が“Ｌ”レベルのときは電源遮断モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＮでスイッチ素子１６′がＯＦＦとなり、レベルシフタ回路３９の出力側電源端子２１に供給される電源は、通常モードから切り換えられ、電源端子１０に接続の常時一定電圧電源２７が選択される。また、１入力が“Ｌ”レベルにされた論理固定化回路２３はトライステートバッファ制御端子２９からのトライステートバッファ制御信号が“Ｈ”，“Ｌ”いずれの場合も“Ｌ”レベルに固定して出力する。したがって、トライステートバッファ３４はハイインピーダンス状態となる。その結果、第７のケア回路７の常時一定電圧電源２７と同じレベルで入力端子１２に入力された信号が“Ｈ”レベルであるか“Ｌ”レベルであるかにかかわりなく、トライステートバッファ３４はハイインピーダンスを出力する。すなわち、電圧変化／遮断電源２８が遮断されても常時一定電圧電源２７のみを使用して動作し、第７のケア回路７は出力端子１４からの出力をハイインピーダンスに固定する。

図７の（ｂ）の回路構成においては、電源遮断制御端子１３の電源遮断制御信号による制御の論理が図７の（ａ）の回路構成の場合とは逆となっている。すなわち、電源遮断制御信号が“Ｌ”レベルのときに通常モードとなり、電源遮断制御信号が“Ｈ”レベルのときに電源遮断モードになる。論理固定化回路２４は電源遮断制御信号が“Ｈ”レベルのときに、トライステートバッファ制御端子２９の信号レベルのいかんにかかわらずトライステートバッファ３４をハイインピーダンス状態にし、入力端子１２の信号のレベルのいかんにかかわらず、トライステートバッファ３４の出力をハイインピーダンスに固定して出力する。その他の動作については、各モード時とも図７の（ａ）の場合と同じである。

（第８の電源遮断対策ケア回路）
図８の（ａ），（ｂ）は本発明の一実施形態における第８の電源遮断対策ケア回路８の構成を示す回路図である。この第８のケア回路８は、２つの機能ブロックのうちの入力側にある機能ブロックに電源遮断が行われる場合の回路構成となっている。双方向信号線に繋がるＯＦＦブロック出力トライステートバッファと置換する回路構成である（図１２参照）。図８（ａ）の回路構成と図８（ｂ）の回路構成とは、制御の論理が互いに逆となっている（インバータ素子２２の接続、論理固定化回路２５または論理固定化回路２６およびセレクタ３６，３６′が異なっている）。

図８の（ａ）における第８のケア回路８は、２入力２出力のレベルシフタ回路３９と、トライステートバッファ制御端子２９と、ＯＲゲートで構成された論理固定化回路２５と、セレクタ３６と、トライステートバッファ３４を備えている。電源選択回路Ｓについては、図１と同様である。電源遮断制御端子１３およびトライステートバッファ制御端子２９とレベルシフタ回路３９のトライステートバッファ制御入力端子３７との間にＯＲゲートで構成された論理固定化回路２５が介挿されている。論理固定化回路２５の１入力端子にトライステートバッファ制御端子２９が接続され、他の１入力端子に電源遮断制御端子１３が論理反転されて接続されている。入力端子１２とレベルシフタ回路３９の入力端子１８との間にセレクタ３６が介挿されている。セレクタ３６は電源遮断制御端子１３によって制御され、その制御電位が“Ｌ”レベルのときに選択される入力端子がグランドＧＮＤに接続され、制御電位が“Ｈ”レベルのときに選択される入力端子が入力端子１２に接続されている。レベルシフタ回路３９の出力端子１９はトライステートバッファ３４を介して第８のケア回路８の出力端子１４に接続されている。レベルシフタ回路３９のトライステートバッファ制御出力端子３８はトライステートバッファ３４の制御端子に接続されている。電源遮断制御信号が電源遮断モードを示すときにケア回路出力信号の論理を固定化するトライステートバッファ制御回路ＴＳは、ＯＲゲートからなる論理固定化回路２５とセレクタ３６とトライステートバッファ３４の組み合わせで構成され、電源遮断制御信号が“Ｌ”レベルのときにケア回路出力信号を“Ｌ”レベルに固定化するようになっている。インバータ素子２２、論理固定化回路２５に対する電源も切り換えられるように接続されている。その他の構成については図１と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。

図８の（ａ）の回路構成における動作は次のとおりである。

電源遮断制御信号が“Ｈ”レベルのときは通常モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＦＦでスイッチ素子１６′がＯＮとなり、レベルシフタ回路３９の入力側電源端子２０に供給される電源としては、電源端子１１に接続の電圧変化／遮断電源２８が選択される。また、トライステートバッファ制御回路ＴＳにおいて１入力が“Ｌ”レベルにされた論理固定化回路２５はトライステートバッファ制御端子２９からのトライステートバッファ制御信号をそのままスルーする。トライステートバッファ制御信号が“Ｈ”レベルのときはトライステートバッファ３４は導通状態となる。また、電源遮断制御端子１３が“Ｈ”レベルであるので、セレクタ３６は入力端子１２を選択する。その結果、第８のケア回路８の電圧変化／遮断電源２８と同じレベルで入力端子１２に入力された信号はセレクタ回路３６から論理を変えずにレベルシフタ回路３９の入力端子１８にそのまま入力し、常時一定電圧電源２７の電圧レベルにレベルシフトさせた信号を出力端子１９からトライステートバッファ３４に出力する。トライステートバッファ３４は導通状態であるので、入力端子１２が“Ｌ”レベルのときはトライステートバッファ３４は“Ｌ”レベルを出力し、入力端子１２が“Ｈ”レベルのときは“Ｈ”レベルを出力する。

通常モードでトライステートバッファ制御端子２９からのトライステートバッファ制御信号が“Ｌ”レベルのときは、入力端子１２の“Ｈ”，“Ｌ”にかかわらず、トライステートバッファ３４はハイインピーダンスを第８のケア回路８の出力端子１４に出力する。

電源遮断制御信号が“Ｌ”レベルのときは電源遮断モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＮでスイッチ素子１６′がＯＦＦとなり、レベルシフタ回路３９の入力側電源端子２０に供給される電源は、通常モードから切り換えられ、電源端子１０に接続の常時一定電圧電源２７が選択される。また、１入力が“Ｈ”レベルにされた論理固定化回路３０はトライステートバッファ制御端子２９からのトライステートバッファ制御信号が“Ｈ”，“Ｌ”いずれの場合も“Ｈ”レベルに固定して出力する。したがって、トライステートバッファ３４は導通状態となる。また、電源遮断制御端子１３が“Ｌ”レベルであるので、セレクタ３６はグランドＧＮＤを選択する。その結果、第８のケア回路８の常時一定電圧電源２７と同じレベルで入力端子１２に入力された信号が“Ｈ”レベルであるか“Ｌ”レベルであるかにかかわりなく、トライステートバッファ３４は“Ｌ”レベルを出力する。すなわち、電圧変化／遮断電源２８が遮断されても常時一定電圧電源２７のみを使用して動作し、第８のケア回路８は出力端子１４からの出力を“Ｌ”レベルに固定する。

図８の（ｂ）の回路構成においては、電源遮断制御端子１３の電源遮断制御信号による制御の論理が図８の（ａ）の回路構成の場合とは逆となっている。すなわち、電源遮断制御信号が“Ｌ”レベルのときに通常モードとなり、電源遮断制御信号が“Ｈ”レベルのときに電源遮断モードになる。論理固定化回路２６は電源遮断制御信号が“Ｈ”レベルのときに、トライステートバッファ制御端子２９の信号レベルのいかんにかかわらずトライステートバッファ３４を導通状態にし、入力端子１２の信号のレベルのいかんにかかわらずセレクタ３６′の出力を“Ｌ”レベルに固定し、トライステートバッファ３４の出力を“Ｌ”レベルに固定して出力する。その他の動作については、各モード時とも図８の（ａ）の場合と同じである。

（第９の電源遮断対策ケア回路）
図９の（ａ），（ｂ）は本発明の一実施形態における第９の電源遮断対策ケア回路９の構成を示す回路図である。この第９のケア回路９は、２つの機能ブロックのうちの入力側にある機能ブロックに電源遮断が行われる場合の回路構成となっている。双方向信号線に繋がるＯＦＦブロック出力トライステートバッファと置換する回路構成である（図１２参照）。図９（ａ）の回路構成と図９（ｂ）の回路構成とは、制御の論理が互いに逆となっている（インバータ素子２２の接続、論理固定化回路２３または論理固定化回路２４が異なっている）。

図９の（ａ）における第９のケア回路９は、電源遮断制御端子１３およびトライステートバッファ制御端子２９とレベルシフタ回路３９のトライステートバッファ制御入力端子３７との間にＡＮＤゲートで構成された論理固定化回路２３が介挿されている。論理固定化回路２３の１入力端子にトライステートバッファ制御端子２９が接続され、他の１入力端子に電源遮断制御端子１３が接続されている。入力端子１２およびトライステートバッファ制御信号とレベルシフタ回路３９の入力端子１８との間にＡＮＤゲートで構成された論理固定化回路３０が介挿されている。論理固定化回路３０の１入力端子に入力端子１２が接続され、他の１入力端子に電源遮断制御端子１３が接続されている。電源遮断制御信号が電源遮断モードを示すときにケア回路出力信号の論理を固定化するトライステートバッファ制御回路ＴＳは、ＡＮＤゲートからなる論理固定化回路２３とトライステートバッファ３４の組み合わせで構成され、電源遮断制御信号が“Ｌ”レベルのときにケア回路出力信号をハイインピーダンスに固定化するようになっている。インバータ素子２２、論理固定化回路２３に対する電源も切り換えられるように接続されている。その他の構成については図１と同様であるので、同一部分に同一符号を付すにとどめ、説明を省略する。

図９の（ａ）の回路構成における動作は次のとおりである。

電源遮断制御信号が“Ｈ”レベルのときは通常モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＦＦでスイッチ素子１６′がＯＮとなり、レベルシフタ回路３９の入力側電源端子２０に供給される電源としては、電源端子１１に接続の電圧変化／遮断電源２８が選択される。また、トライステートバッファ制御回路ＴＳにおいて１入力が“Ｈ”レベルにされた論理固定化回路２３はトライステートバッファ制御端子２９からのトライステートバッファ制御信号をそのままスルーする。トライステートバッファ制御信号が“Ｈ”レベルのときはトライステートバッファ３４は導通状態となる。また、電源遮断制御端子１３が“Ｈ”レベルであるので、論理固定化回路３０は入力端子１２からの信号をそのままスルーする。その結果、第９のケア回路９の電圧変化／遮断電源２８と同じレベルで入力端子１２に入力された信号は論理固定化回路３０から論理を変えずにレベルシフタ回路３９の入力端子１８にそのまま入力し、常時一定電圧電源２７の電圧レベルにレベルシフトさせた信号を出力端子１９からトライステートバッファ３４に出力する。トライステートバッファ３４は導通状態であるので、入力端子１２が“Ｌ”レベルのときはトライステートバッファ３４は“Ｌ”レベルを出力し、入力端子１２が“Ｈ”レベルのときは“Ｈ”レベルを出力する。

通常モードでトライステートバッファ制御端子２９からのトライステートバッファ制御信号が“Ｌ”レベルのときは、入力端子１２の“Ｈ”，“Ｌ”にかかわらず、トライステートバッファ３４はハイインピーダンスを第９のケア回路９の出力端子１４に出力する。

電源遮断制御信号が“Ｌ”レベルのときは電源遮断モードとなり、電源選択回路Ｓにおけるスイッチ素子１６がＯＮでスイッチ素子１６′がＯＦＦとなり、レベルシフタ回路３９の入力側電源端子２０に供給される電源は、通常モードから切り換えられ、電源端子１０に接続の常時一定電圧電源２７が選択される。また、１入力が“Ｌ”レベルにされた論理固定化回路２３はトライステートバッファ制御端子２９からのトライステートバッファ制御信号が“Ｈ”，“Ｌ”いずれの場合も“Ｌ”レベルに固定して出力する。したがって、トライステートバッファ３４はハイインピーダンス状態となる。また、電源遮断制御端子１３が“Ｌ”レベルであるので、論理固定化回路３０は遮断状態となる。その結果、第９のケア回路９の常時一定電圧電源２７と同じレベルで入力端子１２に入力された信号が“Ｈ”レベルであるか“Ｌ”レベルであるかにかかわりなく、トライステートバッファ３４はハイインピーダンスを出力する。すなわち、電圧変化／遮断電源２８が遮断されても常時一定電圧電源２７のみを使用して動作し、第９のケア回路９は出力端子１４からの出力をハイインピーダンスに固定する。

図９の（ｂ）の回路構成においては、電源遮断制御端子１３の電源遮断制御信号による制御の論理が図９の（ａ）の回路構成の場合とは逆となっている。すなわち、電源遮断制御信号が“Ｌ”レベルのときに通常モードとなり、電源遮断制御信号が“Ｈ”レベルのときに電源遮断モードになる。論理固定化回路２４は電源遮断制御信号が“Ｈ”レベルのときに、トライステートバッファ制御端子２９の信号レベルのいかんにかかわらずトライステートバッファ３４をハイインピーダンス状態にし、入力端子１２の信号のレベルのいかんにかかわらず、トライステートバッファ３４の出力を“Ｈ”レベルに固定して出力する。その他の動作については、各モード時とも図９の（ａ）の場合と同じである。

図１３は本発明の一実施形態における電源遮断対策ケア回路挿入装置の概略構成およびその入出力データの概略を示すブロック図である。入力データは、機能ブロック階層構成のネットリスト６０と、図１〜９で説明した第１から第９までの電源遮断対策ケア回路１〜９の回路構成データを含むライブラリ６１と、挿入設定ファイル６２からなる。挿入設定ファイル６２には、ＯＦＦブロック情報と電源遮断制御情報（レジスタまたは端子指定情報）とＯＮブロック入力論理情報と双方向信号電圧レベル情報が記載されている。前記の各入力データをケア回路挿入装置６３に入力することにより、図１〜９のケア回路を挿入したケア回路挿入ネットリスト６４とケア回路挿入処理を実施した結果を記載したレポートファイル６５を出力する。

図１３において、６３ａはネットリスト６０、ライブラリ６１および挿入設定ファイル６２からそれぞれのデータを入力し格納する入力部、６３ｂはＯＦＦブロックの端子が入力端子か出力端子か入出力端子かの入出力属性を解析する端子解析部、６３ｃは前記解析した端子と接続される信号線に上記した第１から第９までの電源遮断対策ケア回路１〜９のいずれかを挿入し、電源遮断対策ケア回路の端子に配線を追加接続し、その結果に対応して前記の回路データを変更する回路データ変更部、６３ｄは変更箇所を記したレポートファイル６５と変更した回路データであるケア回路挿入ネットリスト６４を出力する出力部である。

図１４は図１３のケア回路挿入装置６３を用いて行う本発明の一実施形態における電源遮断対策ケア回路挿入方法の工程を示すものである。

ケア回路挿入方法は、最初に、［入力データチェック］７０の工程を実行する。この工程は、入力部６３ａによって行われ、ネットリスト６０とライブラリ６１および挿入設定ファイル６２のデータフォーマット等のケア回路挿入処理に支障の無いデータ構成であることを検査し、前記データを格納する。

次に、［ＯＦＦブロック全端子抽出］７１の工程を実行する。この工程は端子解析部６３ｂによって行われ、挿入設定ファイル６２に記載されているＯＦＦブロックの情報を基に、ネットリスト６０からＯＦＦブロックに存在する入力／出力／入出力の端子を抽出し、その端子情報を格納する。

次に、［ケア回路未挿入端子中１端子の処理実行］７２の工程を実行する。この工程は回路データ変更部６３ｃによって行われ、先に取得したＯＦＦブロック全端子情報を基に、挿入処理を実行していない１端子を選択し、ケア回路挿入処理に登録を行う。

次に、［端子の入出力属性確認］７３の工程を実行する。この工程は回路データ変更部６３ｃによって行われ、［ケア回路未挿入端子中１端子の処理実行］７２の工程で挿入処理に登録された端子のＯＦＦブロック内およびＯＮブロック内に繋がる接続構成を探索し、ＯＦＦブロックに対して入力端子か出力端子か入出力端子であるかを確認する。

次に、［端子の双方向属性判断］７４の工程を実行する。この工程は回路データ変更部６３ｃによって行われ、前記［端子の入出力属性確認］７３の工程で確認した結果から入出力端子（双方向端子）である場合と、入力端子または出力端子である場合とでケア回路挿入処理を変えるための判断を行う。入力端子または出力端子の場合は、次に［ケア回路挿入］７５の工程を実行する。また、入出力端子の場合、次に、［双方向信号電圧レベル判断］８２の工程を実行する。

先ず、［ケア回路挿入］７５の工程について、入力端子についての挿入方法と出力端子についての挿入方法を順次、図１０を用いて説明する。

入力端子について、図１０のＯＦＦブロック４１の入力のトライステートバッファ４５とＯＮブロック４０の出力のトライステートバッファ４３との間にある第３のケア回路３の場合を説明する。ネットリスト６０は、最初、入力のトライステートバッファ４５と出力のトライステートバッファ４３が直接接続された状態であった。この接続を絶ち、電源遮断制御レジスタ４２の電源遮断時の出力論理を基に、ケア回路のタイプとして第３のケア回路３を選択し、これを挿入した形にネットリストを修正する。この修正したネットリストをワーク用ネットリストとして格納する。以降、処理を行うネットリストとしては、ワーク用ネットリストを更新して使用する。

また、出力端子について、図１０のＯＦＦブロック４１の出力のトライステートバッファ４６とＯＮブロック４０の入力のトライステートバッファ４４との間にある第４のケア回路４の場合を説明する。ネットリスト６０は、最初、出力のトライステートバッファ４６と入力のトライステートバッファ４４が直接接続された状態であった。この接続を絶ち、電源遮断制御レジスタ４２の電源遮断時の出力論理と挿入設定ファイル６２に記載の電源遮断時ＯＮブロックの出力論理を基に、ケア回路のタイプとして第４のケア回路４を選択し、これを挿入した形にネットリストを変更する。なお、第４のケア回路４に代えて第５のケア回路５を選択する場合もある。

次に、［双方向信号電圧レベル判断］８２の工程を行う。この工程は回路データ変更部６３ｃによって行われ、ＯＦＦブロックとＯＮブロックとの間の双方向信号線のレベルを挿入設定ファイル６２に記載の情報と照らし合わせて、ＯＦＦブロック電圧レベルにする場合とＯＮブロック電圧レベルにする場合とで、ケア回路の挿入を変えるための判断を行う。この判断により、次の工程として、［ＯＮブロックのトライステートバッファをケア回路に置換］８３の工程に進むか、［ＯＦＦブロックのトライステートバッファをケア回路に置換］８５の工程に進むかが選択される。

ここで、次の工程の説明に移る前に、双方向信号線のＯＦＦブロック電圧レベル、ＯＮブロック電圧レベルについて説明する。

双方向信号線がＯＦＦブロック電圧レベルであるというのは、例えば図１１に示すように、双方向信号線５２が電圧変化／遮断電源２８の電圧レベルに規制されているということである。すなわち、ＯＦＦブロック４１における入力のトライステートバッファ４９および出力のトライステートバッファ５０はそのままでよいが、ＯＮブロック４０における出力のトライステートバッファ４７、入力のトライステートバッファ４８はそれぞれレベルシフトが必要となってくる。

出力のトライステートバッファ４７については、出力信号レベルがＯＦＦブロック電圧レベルに規制されることから置換が必要である。置換されるケア回路の種類としては、その出力端子１４が双方向信号線５２に繋がるが、このことからレベルシフタの出力側電源端子２１がＯＦＦブロック４１側の電圧変化／遮断電源２８に接続されている必要があり、かつ、電源遮断モードで出力信号レベルを“Ｌ”レベルに固定化するには、第６のケア回路６でなければならないことになる（図１１（ａ））。

入力のトライステートバッファ４８については、出力信号レベルはＯＦＦブロック電圧レベルに規制されず、入力信号レベルがＯＦＦブロック電圧レベルに規制されることから、トライステートバッファ４８は残し、その入力側にケア回路を挿入することとし、挿入するケア回路の種類としては、その入力端子１２が双方向信号線５２に繋がるが、このことからレベルシフタの入力側電源端子２０がＯＦＦブロック４１側の電圧変化／遮断電源２８に接続されている必要があり、かつ、電源遮断モードで出力信号レベルを固定化する必要がないことから、第２のケア回路２を挿入すればよいことになる。

ＯＮブロック４０において出力のトライステートバッファが２つあるときは、置換されるべき第２の出力のトライステートバッファは、電源遮断モードで出力信号レベルをハイインピーダンスに固定化する必要があり、第７のケア回路７でなければならないことになる（図１１（ｂ））。

また、双方向信号線がＯＮブロック電圧レベルであるというのは、例えば図１２に示すように、双方向信号線５３が常時一定電圧電源２７の電圧レベルに規制されているということである。すなわち、ＯＮブロック４０における出力のトライステートバッファ４７および入力のトライステートバッファ４８はそのままでよいが、ＯＦＦブロック４１における出力のトライステートバッファ５０、入力のトライステートバッファ４９はそれぞれレベルシフトが必要となってくる。

出力のトライステートバッファ５０については、出力信号レベルがＯＮブロック電圧レベルに規制されることから置換が必要である。置換されるケア回路の種類としては、その出力端子１４が双方向信号線５３に繋がるが、このことからレベルシフタの出力側電源端子２１がＯＮブロック４０側の常時一定電圧電源２７に接続されている必要があり、かつ、電源遮断モードで出力信号レベルを“Ｌ”レベルに固定化するには、第８のケア回路８でなければならないことになる（図１２（ａ））。

入力のトライステートバッファ４９については、出力信号レベルはＯＦＦブロック電圧レベルに規制されず、入力信号レベルがＯＮブロック電圧レベルに規制されることから、トライステートバッファ４９は残し、その入力側にケア回路を挿入することとし、挿入するケア回路の種類としては、その入力端子１２が双方向信号線５３に繋がるが、このことからレベルシフタの入力側電源端子２０がＯＮブロック４０側の常時一定電圧電源２７に接続されている必要があり、かつ、電源遮断モードで出力信号レベルを固定化する必要がないことから、第１のケア回路１を挿入すればよいことになる。

ＯＦＦブロック４１において出力のトライステートバッファが２つあるときは、置換されるべき第２の出力のトライステートバッファは、電源遮断モードで出力信号レベルをハイインピーダンスに固定化する必要があり、第９のケア回路９でなければならないことになる（図１２（ｂ））。

以上のことを踏まえて、工程の説明を続ける。

先ず、双方向信号線がＯＦＦブロック電圧レベルのときの工程を説明する。双方向信号線がＯＦＦブロック電圧レベルのときに［ケア回路挿入工程］７５に相当する工程は、［ＯＮブロックのトライステートバッファをケア回路に置換］８３の工程と、［ＯＮブロックのトライステートバッファ前にケア回路を挿入］８４の工程の２つの工程がある。いずれも回路データ変更部６３ｃが実行する。

先ず、［ＯＮブロックのトライステートバッファをケア回路に置換］８３の工程について、図１０と図１１を用いて説明する。図１０の第６のケア回路６と第２のケア回路２とＯＮブロック４０の入力のトライステートバッファ４８とＯＦＦブロック４１の入力のトライステートバッファ４９および出力のトライステートバッファ５０の双方向信号構成については、図１１の（ａ）と同じ構成である。そこで、以降では図１１のみを使用して説明を行う。

図１１の（ａ）はＯＮブロック４０の出力トライステートバッファが１つ、入力トライステートバッファが１つのときのケア回路挿入構成を示す。図１１の（ｂ）はＯＮブロック４０の出力トライステートバッファが２つ、入力トライステートバッファが１つのときのケア回路挿入構成を示す。

［ＯＮブロックのトライステートバッファをケア回路に置換］８３の工程では、双方向信号線に繋がる素子を先ず検索し、その後、ＯＮブロック４０のトライステートバッファに対してケア回路の置換を行うものである。

出力トライステートバッファが１つの場合、電源遮断制御レジスタ４２の出力論理を基に、図１１の（ａ）に示すように、第６のケア回路６に置換した形のワーク用ネットリストに変更する。

また、出力トライステートバッファが２つ以上ある場合は、電源遮断制御レジスタ４２の出力論理を基に、図１１の（ｂ）に示すように、１つを第６のケア回路６に、他を第７のケア回路７に置換した形のワーク用ネットリストに変更する。

次に、［ＯＮブロックのトライステートバッファ前にケア回路を挿入］８４の工程では、［ＯＮブロックのトライステートバッファをケア回路に置換］８３の工程で検索した双方向信号線に入力端子が繋がるトライステートバッファ４８に対して、その入力信号を絶ち、電源遮断時に出力信号の論理を固定しない第２のケア回路２を挿入する構成にワーク用ネットリストを変更する。

次に、双方向信号線がＯＮブロック電圧レベルのときの工程を説明する。双方向信号線がＯＮブロック電圧レベルのときに［ケア回路挿入工程］７５に相当する工程は、［ＯＦＦブロックのトライステートバッファをケア回路に置換］８５の工程と［ＯＦＦブロックのトライステートバッファ前にケア回路を挿入］８６の工程の２つの工程がある。いずれも回路データ変更部６３ｃが実行する。

先ず、［ＯＦＦブロックのトライステートバッファをケア回路に置換］８５の工程について、図１２を用いて説明する。

図１２の（ａ）はＯＦＦブロック４１の出力トライステートバッファが１つ、入力トライステートバッファが１つのときのケア回路挿入構成を示す。図１２の（ｂ）はＯＦＦブロック４１の出力トライステートバッファが２つ、入力トライステートバッファが１つのときのケア回路挿入構成を示す。

［ＯＦＦブロックのトライステートバッファをケア回路に置換］８５の工程では、双方向信号線に繋がる素子を先ず検索し、その後、ＯＦＦブロック４１のトライステートバッファに対してケア回路の置換を行うものである。

出力トライステートバッファが１つの場合、電源遮断制御レジスタ４２の出力論理を基に、図１２の（ａ）に示すように、第８のケア回路８に置換した形のワーク用ネットリストに変更する。

また、出力トライステートバッファが２つ以上ある場合は、電源遮断制御レジスタ４２の出力論理を基に、図１２の（ｂ）に示すように、１つを第８のケア回路８に、他を第９のケア回路９に置換した形のワーク用ネットリストに変更する。

次に、［ＯＦＦブロックのトライステートバッファ前にケア回路を挿入］８６の工程では、［ＯＦＦブロックのトライステートバッファをケア回路に置換］８５の工程で検索した双方向信号線に入力端子が繋がるトライステートバッファ４９に対して、その入力信号を絶ち、電源遮断時に出力信号の論理を固定しない第１のケア回路１を挿入する構成にワーク用ネットリストを変更する。

次に、［信号線の再接続］７６の工程を実行する。この工程は回路データ変更部６３ｃによって行われ、入力端子または出力端子に対して挿入を行った第３のケア回路３、第４のケア回路４、第５のケア回路５の入力端子１２と出力端子１４の接続を行うとともに、入出力端子に対して置換および挿入を行った第１のケア回路１、第２のケア回路２、第６のケア回路６、第７のケア回路７、第８のケア回路８、第９のケア回路９の入力端子１２と出力端子１４およびトライステートバッファ制御端子２９の接続を行い、ワーク用ネットリストを変更する。

次に、［電源遮断制御信号接続］７７の工程を実行する。この工程は回路データ変更部６３ｃによって行われ、電源遮断制御端子１３と挿入設定ファイル６２に記載されている電源遮断制御レジスタ４２（または外部からの制御信号でも良い）をワーク用ネットリストから検索し、電源遮断制御レジスタ４２の出力と置換を行ったケア回路の電源遮断制御端子１３を接続し、ワーク用ネットリストを変更する。

次に、［電源接続］７８の工程を実行する。この工程は回路データ変更部６３ｃによって行われ、常時一定電圧電源２７と挿入および置換を行ったケア回路の電源端子１０を接続し、電圧変化／遮断電源２８と挿入および置換を行ったケア回路の電源端子１１と接続し、ワーク用ネットリストを変更する。電源配線がグローバル配線として扱われるネットリストについては、この工程は自動的に省かれる。

次に、［ケア回路全端子挿入判断］７９の工程を実行する。この工程は回路データ変更部６３ｃによって行われ、［ＯＦＦブロック全端子抽出］７１の工程で抽出したＯＦＦブロックの全端子リストとケア回路挿入を実行した端子を比較し、ＯＦＦブロック全端子にケア回路挿入処理が行われていない場合は［ケア回路未挿入端子中１端子の処理実行］７２の工程に戻り、ＯＦＦブロック全端子にケア回路挿入処理が行われている場合は次の処理に進む判断を行う。

ＯＦＦブロック全端子にケア回路挿入処理が行われている場合、次に、ケア回路挿入ネットリスト出力８０の工程を実行する。この工程は出力部６３ｄによって行われ、ケア回路の挿入および置換処理と接続処理をＯＦＦブロック全端子について１端子ずつ行い、変更してきたワーク用ネットリストをケア回路挿入ネットリストとしてケア回路挿入装置６３の外部に出力する。

最後に、［レポートファイル出力］８１の工程を実行する。この工程は出力部６３ｄによって行われ、入力したネットリストに対して挿入したケア回路のタイプや場所、変更および追加した配線の接続情報をレポートファイル６５としてケア回路挿入装置６３の外部に出力する。

以上詳述したように、本発明の電源遮断対策ケア回路挿入方法を用いることにより、ＯＦＦブロックとＯＮブロックとの間の信号に対してリーク電流を防止するケア回路を挿入したネットリストと、ケア回路の挿入箇所等を確認することが可能なレポートファイルを生成することが可能である。

図１５は本発明の一実施形態における電源遮断対策ケア回路検証装置の概略構成およびその入出力データの概略を示すブロック図である。入力データは、図１３および図１４のようにして得られた機能ブロック階層構成のケア回路挿入ネットリスト６４と、図１〜９で説明した第１から第９までの電源遮断対策ケア回路１〜９の回路構成データを含むライブラリ６１と、検証設定ファイル６６からなる。検証設定ファイル６６には、ＯＦＦブロック情報と電源遮断制御情報（レジスタまたは端子指定情報）とＯＮブロック入力論理情報と双方向信号電圧レベル情報が記載されている。前記各入力データをケア回路検証装置６７に入力することにより、図１〜９で説明した第１ないし第９のケア回路１〜９が正しく挿入されているか否かを検証し、その検証した結果を記載したレポートファイル６８を出力する。

図１５において、６７ａはネットリスト６０、ライブラリ６１および挿入設定ファイル６２からそれぞれのデータを入力し格納する入力部、６７ｂはＯＦＦブロックの端子が入力端子か出力端子か入出力端子かの入出力属性を解析する端子解析部、６７ｃは前記解析した端子に対する第１から第９までの電源遮断対策ケア回路１〜９の接続の有無を解析する接続解析部、６７ｄはその接続の良否を解析する論理解析部、６７ｅは解析結果を記したレポートファイル６８を出力する出力部である。

図１６は図１５のケア回路検証装置６７を用いて行う本発明の一実施形態における電源遮断対策ケア回路検証方法の工程を示すものである。

ケア回路検証方法は、最初に、［入力データチェック］９０の工程を実行する。この工程は入力部６７ａによって行われ、ケア回路挿入ネットリスト６４とライブラリ６１および検証設定ファイル６６のデータフォーマット等のケア回路挿入処理に支障の無いデータ構成であることを検査し、前記データを格納する。

次に、［ＯＦＦブロックの全端子抽出］９１の工程を実行する。この工程は端子解析部６７ｂによって行われ、検証設定ファイル６６に記載されているＯＦＦブロックの情報を基に、ケア回路挿入ネットリスト６４からＯＦＦブロックに存在する入力／出力／入出力の端子を抽出し、その端子情報を格納する。

次に、［ケア回路未検証端子中１端子の処理実行］９２の工程を実行する。この工程は接続解析部６７ｃによって行われ、先に取得したＯＦＦブロック全端子情報を基に、検証処理を実行していない１端子を選択し、ケア回路検証処理に登録を行う。

次に、［端子の入出力属性確認］９３の工程を実行する。この工程は接続解析部６７ｃによって行われ、［ケア回路未検証端子中１端子の処理実行］９２の工程で検証処理に登録された端子のＯＦＦブロック内およびＯＮブロック内に繋がる接続構成を探索し、ＯＦＦブロックに対して入力端子か出力端子か入出力端子であるかを確認し、接続構成を格納する。

次に、［信号とケア回路の入出力関係が正しいかの検証］９４の工程を実行する。この工程は論理解析部６７ｄによって行われ、［端子の入出力属性確認］９３の工程で探索した接続構成からケア回路の検索を行い、検索したケア回路の入力端子１２とトライステートバッファ制御端子２９には素子の出力が接続されていることを、また、ケア回路の出力端子１４には素子の入力が接続されていることをそれぞれ検証し、前記接続が間違っている場合には［エラー情報記憶］９９の工程に進み、接続が正常であれば［ケア回路のタイプが正しいか否かの検証］９５の工程に進む。

［ケア回路のタイプが正しいか否かの検証］９５の工程は、論理解析部６７ｄによって行われ、［端子の入出力属性確認］９３の工程で検証した属性に基づき、ＯＦＦブロックの入力に繋がるケア回路の場合は第３のケア回路３が使用されていることを検証し、また、ＯＦＦブロックの出力に繋がるケア回路の場合は、２つに分けて、検証設定ファイル６６においてＯＮブロックに出力する論理期待値が“Ｌ”レベルのときは第４のケア回路４が使用され、“Ｈ”レベルのときは第５のケア回路５が使用されていることをそれぞれ検証する。

また、［ケア回路のタイプが正しいか否かの検証］９５の工程において、［端子の入出力属性確認］９３で検証した属性に基づき、入出力端子の場合でかつ双方向信号線がＯＦＦブロック電圧レベルに規制されるときは、ＯＮブロック４０に第２のケア回路２、第６のケア回路６、第７のケア回路７が使用されていることを検証し（図１１参照）、また、双方向信号線がＯＮブロック電圧レベルに規制されるときは、ＯＦＦブロック４１に第１のケア回路１、第８のケア回路８、第９のケア経路９が使用されていることを検証する（図１２参照）。前記使用ケア回路のタイプが間違っている場合は［エラー情報記憶］９９の工程に進み、使用ケア回路のタイプが正常であれば［電源遮断制御信号接続検証］９６の工程に進む。

［電源遮断制御信号接続検証］９６の工程は、論理解析部６７ｄによって行われ、電源遮断制御端子１３と検証設定ファイル６６に記載されている電源遮断制御レジスタ４２（または外部からの制御信号でも良い）をケア回路挿入ネットリスト６４から検索し、電源遮断制御レジスタ４２の出力とケア回路の電源遮断制御端子１３が接続されていることと、検証設定ファイル６６に記載されている電源遮断時の論理から電源遮断時にケア回路が電源遮断モードになることを検証する。前記ケア回路の電源遮断制御端子１３が電源遮断制御レジスタ４２に接続されていることについて電源遮断論理が間違っている場合は、［エラー情報記憶］９９の工程に進み、前記電源遮断論理が正常であれば、［電源接続関係検証］９７の工程に進む。

［電源接続関係検証］９７の工程は、論理解析部６７ｄによって行われ、常時一定電圧電源２７とケア回路の電源端子１０が接続されており、また、電圧変化／遮断電源２８とケア回路の電源端子１１が接続されていることを検証する。前記電源接続関係が間違っている場合は、［エラー情報記憶］９９の工程に進み、電源接続関係が正常な場合または電源配線がグローバル配線として扱われるネットリストについては、この工程は自動的に省かれ、［ケア回路正常挿入情報記憶］９８の工程に進む。

［ケア回路正常挿入情報記憶］９８の工程は、検証を行ったＯＦＦブロックの端子に挿入されているケア回路のタイプおよび接続情報を記憶する。検証時エラーが発生した場合は、［エラー情報記憶］９９の工程でエラーが発生した工程やエラーコード等を記憶する。

次に、［ケア回路全端子検証判断］１００の工程を実行する。この工程は論理解析部６７ｄによって行われ、［ＯＦＦブロックの全端子抽出］９１の工程で抽出したＯＦＦブロックの全端子リストとケア回路検証を実行した端子を比較し、ＯＦＦブロック全端子にケア回路検証処理が行われていない場合は、［ケア回路未検証端子中１端子の処理実行］９２の工程を行い、ＯＦＦブロック全端子にケア回路検証処理が行われている場合は次の処理に進むという判断を行う。

ＯＦＦブロック全端子にケア回路検証処理が行われている場合、次に、［レポートファイル出力］１０１の最終工程を実行する。この工程は出力部６７ｅによって行われ、［ケア回路正常挿入情報記憶］９８の工程の情報と［エラー情報記憶］９９の工程の情報をファイル化し、ケア回路検証装置６７の外部にレポートファイル６８として出力する。

以上詳述したように、本発明の電源遮断対策ケア回路挿入検証方法を用いることにより、ＯＦＦブロックとＯＮブロックとの間の信号に対してリーク電流を防止するケア回路が正常に挿入されたことの検証と、通常モード時および電源遮断モード時に正常に動作することの検証を良好に行うことが可能である。

本発明の一実施形態における第１の電源遮断対策ケア回路の構成を示す回路図（正論理と負論理） 本発明の一実施形態における第２の電源遮断対策ケア回路の構成を示す回路図（正論理と負論理） 本発明の一実施形態における第３の電源遮断対策ケア回路の構成を示す回路図（正論理と負論理） 本発明の一実施形態における第４の電源遮断対策ケア回路の構成を示す回路図（正論理と負論理） 本発明の一実施形態における第５の電源遮断対策ケア回路の構成を示す回路図（正論理と負論理） 本発明の一実施形態における第６の電源遮断対策ケア回路の構成を示す回路図（正論理と負論理） 本発明の一実施形態における第７の電源遮断対策ケア回路の構成を示す回路図（正論理と負論理） 本発明の一実施形態における第８の電源遮断対策ケア回路の構成を示す回路図（正論理と負論理） 本発明の一実施形態における第９の電源遮断対策ケア回路の構成を示す回路図（正論理と負論理） 本発明の一実施形態における電源遮断対策ケア回路の挿入説明図 本発明の一実施形態における電源遮断対策ケア回路の挿入置換説明図 本発明の一実施形態における電源遮断対策ケア回路の挿入置換説明図 本発明の一実施形態における電源遮断対策ケア回路挿入装置の概略構成およびその入出力データの概略を示すブロック図 本発明の一実施形態における電源遮断対策ケア回路挿入方法の工程を示すフローチャート 本発明の一実施形態における電源遮断対策ケア回路挿入検証装置の概略構成およびその入出力データの概略を示すブロック図 本発明の一実施形態における電源遮断対策ケア回路挿入検証方法の工程を示すフローチャート 従来の電源遮断対策ケア回路の挿入説明図

符号の説明

１ 第１のケア回路
２ 第２のケア回路
３ 第３のケア回路
４ 第４のケア回路
５ 第５のケア回路
６ 第６のケア回路
７ 第７のケア回路
８ 第８のケア回路
９ 第９のケア回路
１０ 常時一定電圧電源側の電源端子
１１ 電圧変化／遮断電源側の電源端子
１２ ケア回路の入力端子
１３ 電源遮断制御端子
１４ ケア回路の出力端子
１７ レベルシフタ回路
１８ レベルシフタ回路の入力端子
１９ レベルシフタ回路の出力端子
２０ レベルシフタ回路の入力側電源端子
２１ レベルシフタ回路の出力側電源端子
２７ 常時一定電圧電源
２８ 電圧変化／遮断電源
２９ トライステートバッファ制御端子
３４ トライステートバッファ
３６，３６′ セレクタ回路
３７ トライステートバッファ制御入力端子
３８ トライステートバッファ制御出力端子
３９ ２入力２出力のレベルシフタ回路
４０ ＯＮブロック
４１ ＯＦＦブロック
５２ 双方向信号線
５３ 双方向信号線
６０ ネットリスト
６１ ライブラリ
６２ 挿入設定ファイル
６３ ケア回路挿入装置
６３ａ 入力部
６３ｂ 端子解析部
６３ｃ 回路データ変更部
６３ｄ 出力部
６４ ケア回路挿入ネットリスト
６５ ケア回路挿入のレポートファイル
６６ 検証設定ファイル
６７ ケア回路検証装置
６７ａ 入力部
６７ｂ 端子解析部
６７ｃ 接続解析部
６７ｄ 論理解析部
６７ｅ 出力部
６８ ケア回路挿入検証のレポートファイル
Ｓ 電源選択回路
ＴＳ トライステートバッファ制御回路

Claims (34)

1. ＯＮブロックとＯＦＦブロックとのうちいずれか一方を入力側とし他方を出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路であって、
   入力信号をレベルシフトさせて出力するレベルシフタ回路と、
   電源遮断制御信号が通常モードを示すときは常時一定電圧電源と電圧変化／遮断電源とを前記レベルシフタ回路に給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記レベルシフタ回路における前記電圧変化／遮断電源の受給側に対して前記常時一定電圧電源を給電する状態に切り換える電源選択回路とを備える電源遮断対策ケア回路。
2. さらに、前記電源遮断制御信号が電源遮断モードを示すときに前記レベルシフタ回路からの出力信号の論理を固定化する論理固定化回路を備える請求項１に記載の電源遮断対策ケア回路。
3. 前記ＯＮブロックが入力側にあり、かつ、前記ＯＦＦブロックが出力側にあり、
   前記電源選択回路は、前記レベルシフタ回路における入力側電源端子には常に前記常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における出力側電源端子には前記電源遮断制御信号に応じて前記電圧変化／遮断電源と前記常時一定電圧電源とを切り換えて給電するように構成されている請求項１または請求項２に記載の電源遮断対策ケア回路。
4. 前記ＯＦＦブロックが入力側にあり、かつ、前記ＯＮブロックが出力側にあり、
   前記電源選択回路は、前記レベルシフタ回路における出力側電源端子には常に前記常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における入力側電源端子には前記電源遮断制御信号に応じて前記電圧変化／遮断電源と前記常時一定電圧電源とを切り換えて給電するように構成されている請求項１または請求項２に記載の電源遮断対策ケア回路。
5. ＯＮブロックを入力側としＯＦＦブロックを出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路であって、
   入力信号をレベルシフトさせて出力するレベルシフタ回路と、
   前記レベルシフタ回路における入力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における出力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路とを備える電源遮断対策ケア回路。
6. ＯＦＦブロックを入力側としＯＮブロックを出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路であって、
   入力信号をレベルシフトさせて出力するレベルシフタ回路と、
   前記レベルシフタ回路における出力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における入力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路とを備える電源遮断対策ケア回路。
7. ＯＮブロックを入力側としＯＦＦブロックを出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路であって、
   入力信号をレベルシフトさせて出力するレベルシフタ回路と、
   前記レベルシフタ回路における入力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における出力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、
   前記電源遮断制御信号が電源遮断モードを示すときに前記レベルシフタ回路からの出力信号の論理を“Ｌ”レベルに固定化する論理固定化回路とを備える電源遮断対策ケア回路。
8. ＯＦＦブロックを入力側としＯＮブロックを出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路であって、
   入力信号をレベルシフトさせて出力するレベルシフタ回路と、
   前記レベルシフタ回路における出力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における入力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、
   前記電源遮断制御信号が電源遮断モードを示すときに前記レベルシフタ回路からの出力信号の論理を“Ｌ”レベルに固定化する論理固定化回路とを備える電源遮断対策ケア回路。
9. 前記電源選択回路は、前記論理固定化回路に対する電源給電も前記同様に切り換えるように構成されている請求項８に記載の電源遮断対策ケア回路。
10. ＯＦＦブロックを入力側としＯＮブロックを出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路であって、
    入力信号をレベルシフトさせて出力するレベルシフタ回路と、
    前記レベルシフタ回路における出力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における入力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、
    前記電源遮断制御信号が電源遮断モードを示すときに前記レベルシフタ回路からの出力信号の論理を“Ｈ”レベルに固定化する論理固定化回路とを備える電源遮断対策ケア回路。
11. 前記電源選択回路は、前記論理固定化回路に対する電源給電も前記同様に切り換えるように構成されている請求項１０に記載の電源遮断対策ケア回路。
12. ＯＮブロックとＯＦＦブロックとのうちいずれか一方を入力側とし他方を出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路であって、
    入力信号をレベルシフトさせて出力するレベルシフタ回路と、
    電源遮断制御信号が通常モードを示すときは前記常時一定電圧電源と前記電圧変化／遮断電源とを前記レベルシフタ回路に給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記レベルシフタ回路における前記電圧変化／遮断電源の受給側に対して前記常時一定電圧電源を給電する状態に切り換える電源選択回路と、
    前記レベルシフタ回路の出力端子に接続されて、前記電源遮断制御信号が通常モードを示すときはトライステートバッファ制御信号に応じて制御されるとともに、前記電源遮断制御信号が電源遮断モードを示すときには前記レベルシフタ回路からの出力信号の論理を固定化するトライステートバッファを備える電源遮断対策ケア回路。
13. 前記ＯＮブロックが入力側にあり、かつ、前記ＯＦＦブロックが出力側にあり、
    前記電源選択回路は、前記レベルシフタ回路における入力側電源端子には常に前記常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における出力側電源端子には前記電源遮断制御信号に応じて前記電圧変化／遮断電源と前記常時一定電圧電源とを切り換えて給電するように構成されている請求項１２に記載の電源遮断対策ケア回路。
14. 前記ＯＦＦブロックが入力側にあり、かつ、前記ＯＮブロックが出力側にあり、
    前記電源選択回路は、前記レベルシフタ回路における出力側電源端子には常に前記常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における入力側電源端子には前記電源遮断制御信号に応じて前記電圧変化／遮断電源と前記常時一定電圧電源とを切り換えて給電するように構成されている請求項１２に記載の電源遮断対策ケア回路。
15. ＯＮブロックを入力側としＯＦＦブロックを出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路であって、
    入力信号をレベルシフトさせて出力するレベルシフタ回路と、
    前記レベルシフタ回路における入力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における出力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、
    前記レベルシフタ回路の出力端子に接続されたトライステートバッファと、
    前記電源遮断制御信号が通常モードを示すときはトライステートバッファ制御信号に応じて前記トライステートバッファを制御し、前記電源遮断制御信号が電源遮断モードを示すときには前記トライステートバッファからの出力信号の論理を“Ｌ”レベルに固定化するトライステートバッファ制御回路を備える電源遮断対策ケア回路。
16. ＯＮブロックを入力側としＯＦＦブロックを出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路であって、
    入力信号をレベルシフトさせて出力するレベルシフタ回路と、
    前記レベルシフタ回路における入力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における出力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、
    前記レベルシフタ回路の出力端子に接続されたトライステートバッファと、
    前記電源遮断制御信号が通常モードを示すときはトライステートバッファ制御信号に応じて前記トライステートバッファを制御し、前記電源遮断制御信号が電源遮断モードを示すときには前記トライステートバッファからの出力信号の論理をハイインピーダンスに固定化するトライステートバッファ制御回路を備える電源遮断対策ケア回路。
17. ＯＦＦブロックを入力側としＯＮブロックを出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路であって、
    入力信号をレベルシフトさせて出力するレベルシフタ回路と、
    前記レベルシフタ回路における出力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における入力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、
    前記レベルシフタ回路の出力端子に接続されたトライステートバッファと、
    前記電源遮断制御信号が通常モードを示すときはトライステートバッファ制御信号に応じて前記トライステートバッファを制御し、前記電源遮断制御信号が電源遮断モードを示すときには前記トライステートバッファからの出力信号の論理を“Ｌ”レベルに固定化するトライステートバッファ制御回路を備える電源遮断対策ケア回路。
18. 前記電源選択回路は、前記論理固定化回路に対する電源給電も前記同様に切り換えるように構成されている請求項１７に記載の電源遮断対策ケア回路。
19. ＯＦＦブロックを入力側としＯＮブロックを出力側として両ブロック間の信号伝播調整を行う電源遮断対策ケア回路であって、
    入力信号をレベルシフトさせて出力するレベルシフタ回路と、
    前記レベルシフタ回路における出力側電源端子には常に常時一定電圧電源を給電し、かつ、前記レベルシフタ回路における入力側電源端子には電源遮断制御信号が通常モードを示すときは前記電圧変化／遮断電源を給電し、前記電源遮断制御信号が電源遮断モードを示すときは前記常時一定電圧電源を給電する電源選択回路と、
    前記レベルシフタ回路の出力端子に接続されたトライステートバッファと、
    前記電源遮断制御信号が通常モードを示すときはトライステートバッファ制御信号に応じて前記トライステートバッファを制御し、前記電源遮断制御信号が電源遮断モードを示すときには前記トライステートバッファからの出力信号の論理をハイインピーダンスに固定化するトライステートバッファ制御回路を備える電源遮断対策ケア回路。
20. 前記電源選択回路は、前記論理固定化回路に対する電源給電も前記同様に切り換えるように構成されている請求項１９に記載の電源遮断対策ケア回路。
21. ＯＮブロックの出力側とＯＦＦブロックの入力側との間に挿入された第１の電源遮断対策ケア回路と、
    前記ＯＦＦブロックの出力側と前記ＯＮブロックの入力側との間に挿入された第２の電源遮断対策ケア回路とを備え、
    前記第１の電源遮断対策ケア回路が請求項７に記載の電源遮断対策ケア回路であり、
    前記第２の電源遮断対策ケア回路が請求項８に記載の電源遮断対策ケア回路である半導体集積回路。
22. ＯＮブロックの出力側とＯＦＦブロックの入力側との間に挿入された第１の電源遮断対策ケア回路と、
    前記ＯＦＦブロックの出力側と前記ＯＮブロックの入力側との間に挿入された第２の電源遮断対策ケア回路とを備え、
    前記第１の電源遮断対策ケア回路が請求項７に記載の電源遮断対策ケア回路であり、
    前記第２の電源遮断対策ケア回路が請求項１０に記載の電源遮断対策ケア回路である半導体集積回路。
23. ＯＮブロックの入出力における双方向トライステートバッファの出力側のトライステートバッファを置換する第１の電源遮断対策ケア回路および入力側のトライステートバッファに挿入する第２の電源遮断対策ケア回路を備え、
    前記第１の電源遮断対策ケア回路が請求項１５に記載の電源遮断対策ケア回路であり、
    前記第２の電源遮断対策ケア回路が請求項６に記載の電源遮断対策ケア回路である半導体集積回路。
24. ＯＮブロックの入出力における双方向トライステートバッファの２つの出力側のトライステートバッファを置換する第１および第２の電源遮断対策ケア回路および１つの入力側のトライステートバッファに挿入する第３の電源遮断対策ケア回路を備え、
    前記第１の電源遮断対策ケア回路が請求項１５に記載の電源遮断対策ケア回路であり、
    前記第２の電源遮断対策ケア回路が請求項１６に記載の電源遮断対策ケア回路であり、
    前記第３の電源遮断対策ケア回路が請求項６に記載の電源遮断対策ケア回路である半導体集積回路。
25. ＯＦＦブロックの入出力における双方向トライステートバッファの出力側のトライステートバッファを置換する第１の電源遮断対策ケア回路および入力側のトライステートバッファに挿入する第２の電源遮断対策ケア回路を備え、
    前記第１の電源遮断対策ケア回路が請求項１７に記載の電源遮断対策ケア回路であり、
    前記第２の電源遮断対策ケア回路が請求項５に記載の電源遮断対策ケア回路である半導体集積回路。
26. ＯＦＦブロックの入出力における双方向トライステートバッファの２つの出力側のトライステートバッファを置換する第１および第２の電源遮断対策ケア回路および１つの入力側のトライステートバッファに挿入する第３の電源遮断対策ケア回路を備え、
    前記第１の電源遮断対策ケア回路が請求項１７に記載の電源遮断対策ケア回路であり、
    前記第２の電源遮断対策ケア回路が請求項１９に記載の電源遮断対策ケア回路であり、
    前記第３の電源遮断対策ケア回路が請求項５に記載の電源遮断対策ケア回路である半導体集積回路。
27. ＯＮブロックおよびＯＦＦブロックの回路データ、複数の電源遮断対策ケア回路の回路データ、ＯＦＦブロック情報や電源遮断制御情報等の挿入設定ファイルを入力し格納する入力部と、
    ＯＦＦブロックの端子が入力端子か出力端子か入出力端子かの入出力属性を解析する端子解析部と、
    前記解析した端子と接続される信号線にいずれかの電源遮断対策ケア回路を挿入し、この挿入に対応して前記回路データを変更する回路データ変更部と、
    前記変更箇所を記したレポートファイルと前記変更した回路データを出力する出力部とを備える電源遮断対策ケア回路挿入装置。
28. ＯＮブロックおよびＯＦＦブロックの回路データ、複数の電源遮断対策ケア回路の回路データ、ＯＦＦブロック情報や電源遮断制御情報等の挿入設定ファイルを入力し格納する第１の工程と、
    ＯＦＦブロックの端子が入力端子か出力端子か入出力端子かの入出力属性を解析する第２の工程と、
    前記解析した端子と接続される信号線にいずれかの電源遮断対策ケア回路を挿入し、この挿入に対応して前記回路データを変更する第３の工程と、
    前記変更箇所を記したレポートファイルと前記変更した回路データを出力する第４の工程とを含む電源遮断対策ケア回路挿入方法。
29. ＯＮブロックにおける入出力属性が入出力端子のときに、その入出力端子に対応するトライステートバッファを、請求項１５に記載の電源遮断対策ケア回路と請求項６に記載の電源遮断対策ケア回路との組み合わせで置換する請求項２８に記載の電源遮断対策ケア回路挿入方法。
30. ＯＮブロックにおける入出力属性が入出力端子のときに、その入出力端子に対応するトライステートバッファを、請求項１５に記載の電源遮断対策ケア回路と請求項１６に記載の電源遮断対策ケア回路と請求項６に記載の電源遮断対策ケア回路との組み合わせで置換する請求項２８に記載の電源遮断対策ケア回路挿入方法。
31. ＯＦＦブロックにおける入出力属性が入出力端子のときに、その入出力端子に対応するトライステートバッファを、請求項１７に記載の電源遮断対策ケア回路と請求項５に記載の電源遮断対策ケア回路との組み合わせで置換する請求項２８に記載の電源遮断対策ケア回路挿入方法。
32. ＯＦＦブロックにおける入出力属性が入出力端子のときに、その入出力端子に対応するトライステートバッファを、請求項１７に記載の電源遮断対策ケア回路と請求項１９に記載の電源遮断対策ケア回路と請求項５に記載の電源遮断対策ケア回路との組み合わせで置換する請求項２８に記載の電源遮断対策ケア回路挿入方法。
33. 複数の電源遮断対策ケア回路の回路データ、挿入された電源遮断対策ケア回路の回路データ、ＯＦＦブロック情報や電源遮断制御情報等の検証設定ファイルを入力し格納する入力部と、
    ＯＦＦブロックの端子が入力端子か出力端子か入出力端子かの入出力属性を解析する端子解析部と、
    前記解析した端子と接続される電源遮断対策ケア回路の有無と接続を解析する接続解析部と、
    前記挿入された電源遮断対策ケア回路の電源遮断時の出力論理を解析する論理解析部と、
    前記解析結果のレポートファイルを出力する出力部とを備える電源遮断対策ケア回路挿入検証装置。
34. 複数の電源遮断対策ケア回路の回路データ、挿入された電源遮断対策ケア回路の回路データ、ＯＦＦブロック情報や電源遮断制御情報等の検証設定ファイルを入力し格納する第１の工程と、
    ＯＦＦブロックの端子が入力端子か出力端子か入出力端子かの入出力属性を解析する第２の工程と、
    前記解析した端子と接続される電源遮断対策ケア回路の有無と接続を解析する第３の工程と、
    前記挿入された電源遮断対策ケア回路の電源遮断時の出力論理を解析する第４の工程と、
    前記解析結果のレポートファイルを出力する第５の工程とを含む電源遮断対策ケア回路挿入検証方法。

Images