JP2005033558A - 演算増幅器 - Google Patents
演算増幅器 Download PDFInfo
- Publication number
- JP2005033558A JP2005033558A JP2003196741A JP2003196741A JP2005033558A JP 2005033558 A JP2005033558 A JP 2005033558A JP 2003196741 A JP2003196741 A JP 2003196741A JP 2003196741 A JP2003196741 A JP 2003196741A JP 2005033558 A JP2005033558 A JP 2005033558A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply voltage
- differential stage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】入力側に設けられた差動段12と、出力側に設けられ、差動段12の出力を増幅する出力段14とを備える演算増幅器10において、消費電流の比較的大きな出力段14に電源として電源42から電源電圧Vigを印加すると共に、消費電流の比較的小さな差動段12に電源として昇圧電源20としての昇圧回路50から電源電圧Vigを昇圧した昇圧電圧Vupを印加する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、演算増幅器に係り、特に、入力側に設けられた差動段と、出力側に設けられ、前記差動段の出力を増幅する出力段と、を備える演算増幅器に関する。
【0002】
【従来の技術】
従来より、入力側に設けられた差動段と、出力側に設けられ、差動段の出力を増幅する出力段と、を備える演算増幅器が知られている(例えば、特許文献1参照)。かかる演算増幅器においては、出力電圧を大きくすべく、出力段が高耐圧のトランジスタで構成され、その出力段に比較的高い電源電圧が供給される。また、高耐圧のトランジスタは耐圧を確保するうえで面積を増大せざるを得ない点を考慮して、上記した差動段は低耐圧のトランジスタで構成され、その差動段には比較的低い電源電圧が供給される。従って、上記従来の演算増幅器によれば、出力電圧を高く維持しつつ、回路全体の専有面積の拡大を抑制することができる。
【0003】
【特許文献1】
実開平3−109418号公報
【0004】
【発明が解決しようとする課題】
ところで、比較的高い電圧を生成するうえでは、低い電圧を昇圧させる昇圧回路が必要となる。一方、出力段は、差動段に比べて消費出力電流の大きいのが一般的である。このため、上記従来の増幅器の如く出力段に高い電源電圧が印加される構成では、昇圧回路をコイルや大容量のコンデンサ等を用いて大規模にすることが必要となる。
【0005】
また、入力側の差動段に印加される電源電圧が低いほど、その差動段に入力される入力電圧の範囲は小さく制限される。更に、差動段に電源電圧が印加されても、入力電圧の下限をGND電位から可能となるように構成した場合、差動段を構成するトランジスタの性能上、入力電圧の上限を電源電圧からトランジスタの端子間電圧分だけ低い値に抑えることが必要となるので、入力電圧範囲を電源電圧まで上げることができない。
【0006】
本発明は、上述の点に鑑みてなされたものであり、電源電圧よりも高い電圧を印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路の大規模化を抑制することが可能な演算増幅器を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記の目的は、請求項1に記載する如く、入力側に設けられた差動段と、出力側に設けられ、前記差動段の出力を増幅する出力段と、を備える演算増幅器であって、前記出力段に電源として所定の電源電圧が印加されると共に、前記差動段に電源として前記所定の電源電圧よりも高い電圧が印加される演算増幅器により達成される。
【0008】
本発明において、差動段には、電源として、出力段に印加される所定の電源電圧よりも高い電圧が印加される。このため、差動段に出力段と同一の所定の電源電圧自体が印加される場合と比較して、入力電圧の範囲を拡大させることができる。また、本発明において、出力段には、電源として、通常どおり所定の電源電圧が印加される。出力段の消費電流は、差動段の消費電流に比べて大きいのが一般的である。このため、大電流の流れ得る出力段に差動段と同一の高電圧が印加される場合と比較して、高電圧を得るために必要な回路の規模を抑制することができる。一方、小電流しか流れない差動段に電源として高電圧が印加されても、その高電圧を得るための回路の規模は最小限に抑えられる。従って、本発明によれば、電源電圧よりも高い電圧を印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路の大規模化を抑制することができる。
【0009】
この場合、請求項2に記載する如く、請求項1記載の演算増幅器において、前記所定の電源電圧を昇圧した電圧を電源として前記差動段に印加する昇圧回路を備えることとすれば、差動段に電源として印加する電圧を生成する昇圧回路を簡素な構成で実現することができる。
【0010】
本発明において、出力段には比較的大きな消費電流が流れるが、その出力段に印加される電源電圧は、昇圧回路により昇圧されない通常どおりの電源電圧である。このため、差動段に印加する電圧のみを生成する昇圧回路を大規模な構成にする必要はなく、簡素な構成で実現することができる。
【0011】
また、請求項3に記載する如く、請求項1又は2記載の演算増幅器において、前記所定の電源電圧が所定値以上であるか否かを判別する電源電圧判別手段と、前記所定の電源電圧が前記所定値以上である場合には前記差動段に電源として該所定の電源電圧を印加し、一方、前記所定の電源電圧が前記所定値を下回る場合には前記差動段に電源として該所定の電源電圧よりも高い電圧を印加する電圧切替手段と、を備える演算増幅器は、所定の電源電圧よりも高い電圧を生成するうえで生ずるスイッチングノイズの発生を低減するうえで有効である。
【0012】
本発明において、差動段には、電源として、所定の電源電圧が比較的高い場合はその所定の電源電圧が印加される。この場合には、所定の電源電圧よりも高い電圧を生成することは不要である。一方、所定の電源電圧が比較的低い場合はその電源電圧よりも高い電圧が印加される。かかる構成においては、差動段に常に所定値以上の電圧が印加される。従って、本発明によれば、入力電圧範囲を常に充分に確保しつつ、所定の電源電圧よりも高い電圧を生成するうえで生ずるスイッチングノイズの発生を低減することができる。
【0013】
請求項4に記載する如く、請求項1又は2記載の演算増幅器において、前記差動段に入力される入力電圧が所定の電源電圧近傍に達したか否かを判別する入力電圧判別手段と、前記入力電圧が前記所定の電源電圧近傍に達していない場合には前記差動段に電源として該所定の電源電圧を印加し、一方、前記入力電圧が前記所定の電源電圧近傍に達している場合には前記差動段に電源として該所定の電源電圧よりも高い電圧を印加する電圧切替手段と、を備える演算増幅器は、入力電圧範囲を常に充分に確保しつつ、所定の電源電圧よりも高い電圧を生成するうえで生ずるスイッチングノイズの発生を低減するうえで有効である。
【0014】
入力電圧が所定の電源電圧近傍に達していなければ、差動段に電源としてその所定の電源電圧が印加されていても、差動段は、その入力電圧に応じた信号を出力できる。一方、入力電圧が所定の電源電圧近傍に達している場合は、差動段に電源としてその所定の電源電圧が印加されていると、差動段の出力は飽和し、その入力電圧に応じた信号が出力されない。本発明において、差動段には、電源として、入力電圧が所定の電源電圧近傍に達していない場合はその所定の電源電圧が印加され、一方、入力電圧が所定の電源電圧近傍に達している場合はその所定の電源電圧よりも高い電圧が印加される。かかる構成においては、入力電圧が所定の電源電圧近傍に達していても、差動段は、その入力電圧に応じた信号を出力できる。また、本発明において、入力電圧が所定の電源電圧近傍に達していない場合は、差動段の電源が所定の電源電圧となるので、所定の電源電圧よりも高い電圧を生成する上で必要なスイッチングを行うことは不要である。従って、本発明によれば、入力電圧範囲を常に充分に確保しつつ、所定の電源電圧よりも高い電圧を生成するうえで生ずるスイッチングノイズの発生を低減することができる。
【0015】
また、上記の目的は、請求項5に記載する如く、入力側に設けられた差動段と、出力側に設けられ、前記差動段の出力を増幅する出力段と、を備える演算増幅器であって、前記出力段のうち消費電流の比較的大きい部分に電源として所定の電源電圧が印加されると共に、前記出力段のうち消費電流の比較的小さい部分及び前記差動段に電源として前記所定の電源電圧よりも高い電圧が印加される演算増幅器により達成される。
【0016】
本発明において、差動段には、電源として、出力段のうち消費電流の比較的大きい部分に印加される所定の電源電圧よりも高い電圧が印加される。このため、差動段に所定の電源電圧自体が印加される場合と比較して、入力電圧の範囲を拡大させることができる。また、本発明において、出力段のうち消費電流の比較的小さい部分には電源として差動段と同様に所定の電源電圧よりも高い電圧が印加される一方、出力段のうち消費電流の比較的大きい部分には電源として所定の電源電圧が印加される。出力段の一部分における消費電流は、差動段の消費電流に比べて大きいのが一般的である。このため、出力段の消費電流の比較的大きい部分に差動段と同一の高電圧が印加される場合と比較して、高電圧を得るために必要な回路の規模を抑制することができる。一方、差動段及び出力段のうち消費電流の比較的小さい部分に電源として高電圧が印加されても、その高電圧を得るための回路の規模は最小限に抑えられる。従って、本発明によれば、電源電圧よりも高い電圧を印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路の大規模化を抑制することができる。
【0017】
【発明の実施の形態】
図1は、本発明の一実施例である車両に用いられる演算増幅器10の回路図を示す。本実施例において、演算増幅器10は、バイポーラオペアンプであって、バッファアンプとして用いられる。演算増幅器10は、差動段12及び出力段14により構成されており、差動段12に入力されたアンプ入力電圧を出力段14からアンプ出力として出力する。
【0018】
差動段12は、アンプ入力端子INにベースが接続されたpnpトランジスタ16を備えている。pnpトランジスタ16のコレクタは接地されている。また、そのエミッタには、定電流源18を介して後に詳述する昇圧電源20が接続されていると共に、pnpトランジスタ22のベースが接続されている。pnpトランジスタ22のエミッタには、定電流源24を介して昇圧電源20が接続されていると共に、pnpトランジスタ26のエミッタが接続されている。
【0019】
pnpトランジスタ22のコレクタには、npnトランジスタ28のコレクタが接続されている。npnトランジスタ28のエミッタは接地されている。npnトランジスタ28のベースには、npnトランジスタ30のベース及びコレクタが接続されている。npnトランジスタ30のエミッタは接地されている。npnトランジスタ28と30とは、カレントミラー回路を構成している。
【0020】
npnトランジスタ30のベース及びコレクタには、上記したpnpトランジスタ26のコレクタが接続されている。トランジスタ22,26,28,30は、差動増幅回路を構成している。pnpトランジスタ26のベースには、定電流源32を介して昇圧電源20が接続されていると共に、pnpトランジスタ34のエミッタが接続されている。pnpトランジスタ34のコレクタは接地されている。pnpトランジスタ34のベースは、後述のアンプ出力端子OUTに接続されている。
【0021】
また、pnpトランジスタ22のコレクタには、pnpトランジスタ36のベースが接続されている。pnpトランジスタ36のコレクタは接地されている。pnpトランジスタ36は、エミッタフォロア回路を構成している。pnpトランジスタ36のエミッタには、定電流源38を介して昇圧電源20が接続されていると共に、npnトランジスタ40のベースが接続されている。npnトランジスタ40のコレクタは後に詳述する電源42に接続されている。また、npnトランジスタ40のエミッタは、定電流源44を介して接地されていると共に、アンプ出力端子OUTに接続されている。
【0022】
図2は、本実施例において昇圧電源42の有する昇圧電圧Vupを生成する手法を説明するための図を示す。上記した電源42は、車載バッテリであり、通常は例えば12V程度の電源電圧Vigを有し、6V〜18Vの範囲で変動し得る。電源42には、高周波で駆動されるスイッチング回路により構成された昇圧回路50が接続されている。昇圧回路50は、電源42から供給される電源電圧Vigを一旦5V程度の一定電圧に降圧すると共に、その一定電圧を電源電圧Vigの最低値(例えば6V)よりも高い例えば10V程度の一定電圧Vupに昇圧する回路である。尚、この昇圧電圧Vupは、想定される入力電圧の最大値+2Vfに設定される。このVfは、バイポーラトランジスタのベース−エミッタ間電圧である。
【0023】
従って、昇圧回路50は、昇圧電源20として、例えば10V程度の昇圧電圧Vupを出力する。昇圧回路50の出力する昇圧電圧Vupは、演算増幅器10の差動段12にその差動段12の電源として印加される。一方、電源42の電源電圧Vigは、演算増幅器10のnpnトランジスタ40及びpnpトランジスタ36からなる出力段14にその出力段14の電源として印加される。
【0024】
次に、本実施例の演算増幅器10の動作について説明する。
【0025】
演算増幅器10において、アンプ入力端子INにローレベルの入力電圧が供給されると、pnpトランジスタ16がオン動作し、pnpトランジスタ22のベースにローレベルの信号が入力される。この場合には、pnpトランジスタ22がオン動作し、pnpトランジスタ36のベースにハイレベルの信号が入力されることにより、そのpnpトランジスタ36がオフ動作し、npnトランジスタ40のベースにハイレベルの信号が入力される。そして、npnトランジスタ40がオン動作し、アンプ出力端子OUTに電源電圧Vig側のハイレベルの信号が現れる。
【0026】
この際、pnpトランジスタ34のベースにハイレベルの信号が入力されるので、そのpnpトランジスタ34はオフ動作し、pnpトランジスタ26のベースにハイレベルの信号が入力される。この場合には、pnpトランジスタ26がオフ動作し、npnトランジスタ30のコレクタに流れる電流は小さい値に維持されるので、npnトランジスタ28のコレクタに流れる電流も小さい値に維持される。
【0027】
一方、アンプ入力端子INにハイレベルの入力電圧が供給されると、pnpトランジスタ16がオフ動作し、pnpトランジスタ22のベースにハイレベルの信号が入力される。この場合には、pnpトランジスタ22がオフ動作し、pnpトランジスタ36のベースにローレベルの信号が入力されることにより、そのpnpトランジスタ36がオン動作し、npnトランジスタ40のベースにローレベルの信号が入力される。そして、npnトランジスタ40がオフ動作し、アンプ出力端子OUTに接地電圧側のローレベルの信号が現れる。
【0028】
この際、pnpトランジスタ34のベースにローレベルの信号が入力されるので、そのpnpトランジスタ34はオン動作し、pnpトランジスタ26のベースのローレベルの信号が入力される。この場合には、pnpトランジスタ26がオン動作することにより、npnトランジスタ30がオン動作すると共に、npnトランジスタ30のコレクタに流れる電流が大きくなるので、npnトランジスタ28のコレクタに流れる電流も大きくなる。
【0029】
このように、本実施例の演算増幅器10においては、アンプ入力端子INに現れる入力電圧Vinを利得1倍で増幅した出力電圧Voutをアンプ出力端子OUTから出力するバッファアンプが実現される。
【0030】
ところで、本実施例において、電源42の電源電圧Vigは、6V〜18Vの範囲で変動し得る電圧である。このため、仮に演算増幅器10に電源として印加される電圧が直接に電源42の有する電源電圧Vigであるものとすると、その電源電圧Vigが変動幅の最小値近傍である場合にはアンプ入力端子INに現れる入力電圧が適正に処理されない事態が生じ、或いは、電源電圧Vigがその最小値近傍である状況下においても適正な処理を実現するためにアンプ入力への入力電圧を小さく制限することが必要となる。従って、かかる不都合を回避するうえでは、演算増幅器10に電源として印加する電圧はある程度高い一定電圧であることが望ましい。
【0031】
一方、比較的高い電圧を生成するうえでは、低い電圧を昇圧させる昇圧回路が必要である。出力段14はアンプ出力端子OUTから出力電圧Voutを出力するため、トランジスタの動作を行うだけの差動段12に比べて消費出力電流が大きいのが一般的である。例えば、差動段12における消費電流は数μ〜数十μアンペアであるのに対し、出力段14における消費電流は数百μアンペアである。このため、大電流の流れ得る演算増幅器10の出力段14に昇圧された電圧が印加されるものとすると、昇圧回路をコイルや大容量のコンデンサ等を用いて大規模にせざるを得ない。従って、かかる不都合を回避するうえでは、演算増幅器10のうち出力段14に昇圧された電圧を印加することは適切でない。
【0032】
そこで、本実施例のシステムにおいては、差動段12に変動し得る電源電圧Vigを印加するのではなく昇圧回路50による一定の昇圧電圧Vupを印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路50の大規模化を抑制することとしている。以下、本実施例の特徴部について説明する。
【0033】
演算増幅器10において、差動段12には、電源として昇圧回路50から一定の昇圧電圧Vupが印加される。すなわち、電源42の電源電圧Vigが変動して最小値近傍になった場合、差動段12に、その電源電圧Vigが印加されることはなく、その電源電圧Vigよりも高い昇圧電圧Vupが印加される。このため、かかる構成によれば、電源電圧Vigが低下した場合にも、一定の昇圧電圧Vupの印加により差動段12における作動を適正に確保することができ、これにより、直接に電源電圧Vigが印加される構成と比べて入力電圧範囲の拡大を図ることが可能である。
【0034】
尚、上記の如く、昇圧電圧Vupは、アンプ入力として想定される入力電圧の最大値+2Vfに設定される。すなわち、アンプ入力端子INに現れる入力電圧の最大値は、昇圧電圧Vupから、定電流源18の有するトランジスタのベース−エミッタ間電圧とpnpトランジスタ16のベース−エミッタ間電圧とを加算した値を降下させたものとなる(Vinmax=Vup−2Vf)。この点、昇圧電圧Vupを、電源電圧Vigの通常値よりも+2Vf分だけ高くすることとすれば、2Vfの電圧降下分が補填され、入力電圧範囲が電源電圧Vigの通常値まで確実に確保されることとなる。
【0035】
また、演算増幅器10において、出力段14には、電源として通常どおり電源42から電源電圧Vigが印加される。すなわち、かかる構成においては、出力段14の消費電流は差動段12の消費電流に比べて大きいのが一般的であるが、大電流の流れ得る出力段14に昇圧回路50による昇圧電圧Vupが印加されない。このため、かかる構成によれば、出力段14に差動段12と同一の昇圧電圧Vupが印加される構成と比較して、昇圧回路50の規模を抑制することができ、差動段12に電源として印加する電圧を生成する昇圧回路50を簡素な構成で実現することが可能である。
【0036】
従って、本実施例の演算増幅器10によれば、差動段12に昇圧回路50による一定の昇圧電圧Vupを印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路50の大規模化を抑制することが可能となっている。
【0037】
尚、本実施例の演算増幅器10においては、厳密には、出力段14を構成するnpnトランジスタ40には、電源として通常どおりの電源電圧Vigが印加される一方、同じ出力段14を構成するpnpトランジスタ36には、電源として電源電圧Vigではなく昇圧電圧Vupが印加される。このpnpトランジスタ36部分は、npnトランジスタ40部分と異なり、消費電流の小さい部分であるため、昇圧回路50の規模を考慮して電源電圧Vigを印加する必要はない。従って、本実施例の演算増幅器10によれば、出力段14のうち消費電流の小さいpnpトランジスタ36部分および差動段12に昇圧回路50による一定の昇圧電圧Vupを印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路50の大規模化を抑制することが可能となっている。
【0038】
ところで、上記第1の実施例においては、電源42の有する電源電圧Vigが特許請求の範囲に記載した「所定の電源電圧」に、昇圧電源20の有する昇圧電圧Vupが特許請求の範囲に記載した「所定の電源電圧よりも高い電圧」に、それぞれ相当している。
【0039】
次に、本発明の第2実施例について説明する。
【0040】
上記した第1実施例では、差動段12に昇圧回路50による昇圧電圧Vupを印加し、出力段14に電源電圧Vigを印加することとしている。本実施例においては、出力段14に印加する電圧を常に電源電圧Vigとする一方、差動段12に印加する電圧を電源電圧Vigと昇圧回路50による昇圧電圧Vupとに適宜切り替えることとしている。
【0041】
図3は、本実施例の演算増幅器の要部構成図を示す。尚、図3において、上記図1に示す構成部分と同一の部分については、同一の符号を付してその説明を省略する。本実施例において、差動段12には、電源として、スイッチ60を介して電源電圧Vigを有する電源42及び昇圧電圧Vupを有する昇圧電源20(昇圧回路50)が接続されている。スイッチ60は、差動段12に印加すべき電源を電源42と昇圧電源20とで選択的に切り替える機能を有している。
【0042】
本実施例の演算増幅器は、出力端子がスイッチ60に接続するコンパレータ66を有している。コンパレータ66の反転入力端子及び非反転入力端子には、電源電圧Vigを抵抗62と抵抗64とで分圧した電圧、及び、予め定められた基準電源68の基準電圧が入力される。尚、この基準電圧は、電源電圧Vigが昇圧回路50により生成される一定の昇圧電圧(例えば10V)Vup以上であるかを判定するための電圧であり、その昇圧電圧Vupの抵抗62と抵抗64との分圧比及び基準電源68の基準電圧によって設定されている。
【0043】
コンパレータ66は、電源電圧Vigの分圧電圧と基準電圧とを比較する。そして、その分圧電圧が基準電圧以上である場合には、電源電圧Vigが一定電圧以上であるとして、差動段12の電源が電源42となるようにスイッチ60を駆動させる信号を出力する。また、その分圧電圧が基準電圧を下回る場合には、電源電圧Vigが一定電圧を下回るとして、差動段12の電源が昇圧電源20となるようにスイッチ60を駆動させる信号を出力する。
【0044】
上記の構成においては、コンパレータ66が変動し得る電源42の電源電圧Vigを監視し、その電源電圧Vigが10V程度の基準電圧以上である場合には差動段12にその電源電圧Vigが印加され、電源電圧Vigがその基準電圧を下回る場合には差動段12に昇圧電源20の昇圧電圧Vupが印加される。昇圧電源20の昇圧電圧Vupは、常に10V程度に維持される一定電圧である。従って、本実施例において、差動段12には、電源として常に所定値(10V)以上の電圧が印加されることとなる。
【0045】
差動段12に常に電源電圧Vigが印加されるものとすると、その電源電圧Vigが変動して低下した際に入力電圧として許容される範囲が狭くなる事態が生ずる。これに対して、本実施例の演算増幅器においては、上記の如く電源電圧Vigが所定値を下回るまで低下すると差動段12にその電源電圧Vigよりも高い一定の昇圧電圧Vupが印加されるため、電源電圧Vigの低下に伴って差動段12への入力電圧として許容される範囲が狭くなるのは抑制される。
【0046】
また、本実施例において、電源電圧Vigが基準電圧以上である場合は、差動段12の電源が電源42となるので、昇圧電源20としての昇圧回路50を作動させる必要はない。すなわち、昇圧回路50において電源電圧Vigの変動範囲の最小値よりも高い一定の昇圧電圧Vupを生成する上で必要なスイッチングを行うことは不要である。従って、本実施例の演算増幅器10によれば、差動段12に入力される入力電圧範囲を常に充分に確保しつつ、昇圧回路50において昇圧電圧Vupを生成するうえで生ずるスイッチングノイズの発生を低減することが可能となっている。
【0047】
ところで、上記の第2実施例においては、コンパレータ66が特許請求の範囲に記載した「電源電圧判別手段」に、スイッチ60が特許請求の範囲の請求項3に記載した「電圧切替手段」に、それぞれ相当している。
【0048】
次に、本発明の第3実施例について説明する。
【0049】
上記した第2実施例では、差動段12に印加する電圧の切替を電源電圧Vigが所定値以上であるか否かに基づいて行うこととしている。これに対して、本実施例においては、差動段12に印加する電圧の切替をその差動段に入力される入力電圧が電源電圧Vig近傍に達しているか否かに基づいて行うこととしている。
【0050】
図4は、本実施例の演算増幅器の要部構成図を示す。尚、図4において、上記図1に示す構成部分と同一の部分については、同一の符号を付してその説明を省略する。本実施例において、差動段12には、電源として、スイッチ70を介して電源電圧Vigを有する電源42及び昇圧電圧Vupを有する昇圧電源20(昇圧回路50)が接続されている。スイッチ70は、差動段12に印加すべき電源を電源42と昇圧電源20とで選択的に切り替える機能を有している。
【0051】
本実施例の演算増幅器は、出力端子がスイッチ70に接続するコンパレータ72を有している。コンパレータ72の反転入力端子及び非反転入力端子には、アンプ入力端子INに現れる入力電圧、及び、予め定められた基準電源74の基準電圧が入力される。尚、この基準電圧は、入力電圧が電源電圧Vigの近傍、具体的には、電源電圧Vigから、定電流源18の有するトランジスタのベース−エミッタ間電圧とpnpトランジスタ16のベース−エミッタ間電圧とを加算した値を降下させた電圧(Vig−2Vf)に達しているかを判定するための電圧であり、Vig−2Vfに設定されている。
【0052】
コンパレータ72は、入力電圧と基準電圧(Vig−2Vf)とを比較する。そして、入力電圧が基準電圧に達していない場合には、差動段12の電源が電源42となるようにスイッチ70を駆動させる信号を出力する。また、入力電圧が基準電圧に達している場合には、差動段12の電源が昇圧電源20となるようにスイッチ70を駆動させる信号を出力する。
【0053】
上記の構成においては、コンパレータ72が、アンプ入力端子INに現れて差動段12に入力される入力電圧を監視する。入力電圧が、変動する電源電圧Vigの近傍(具体的には、Vig−2Vf)に達していない場合は、差動段12に電源としてその電源電圧Vigが印加されていても、その差動段12は、その入力電圧に応じた信号を出力できる。一方、入力電圧が電源電圧Vig近傍に達している場合は、差動段12に電源としてその電源電圧Vigが印加されていると、差動段12の出力は飽和し、その入力電圧に応じた信号が出力されないこととなる。
【0054】
これに対して、本実施例の演算増幅器10において、差動段12には、電源として、その差動段12に入力される入力電圧が電源電圧Vig近傍に達していない場合は、その電源電圧Vigが印加され、一方、入力電圧が電源電圧Vig近傍に達している場合は、その電源電圧Vigよりも高い値に維持される昇圧電圧Vupが印加される。
【0055】
従って、本実施例において、入力電圧が高くなることに起因して或いは電源電圧Vigが低下することに起因して入力電圧が電源電圧Vig近傍に達すると、差動段12にその電源電圧Vigよりも高い昇圧電圧Vupが印加されるため、差動段12の出力が飽和することはなく、差動段12はその入力電圧に応じた信号を出力できる。このため、入力電圧が電源電圧Vig近傍に達することに伴って差動段12への入力電圧として許容される範囲が狭くなるのを確実に防止することができる。
【0056】
また、本実施例において、差動段12の入力電圧が電源電圧Vig近傍に達していない場合は、差動段12の電源が電源電圧Vigとなるので、昇圧電源20としての昇圧回路50を作動させる必要はない。すなわち、昇圧回路50において電源電圧Vigよりも高い昇圧電圧Vupを生成する上で必要なスイッチングを行うことは不要である。従って、本実施例の演算増幅器10によれば、差動段12に入力される入力電圧範囲を常に充分に確保しつつ、昇圧回路50において電源電圧Vigよりも高い昇圧電圧Vupを生成するうえで生ずるスイッチングノイズの発生を低減することが可能となっている。
【0057】
ところで、上記の第3実施例においては、コンパレータ72が特許請求の範囲に記載した「入力電圧判別手段」に、スイッチ72が特許請求の範囲の請求項4に記載した「電圧切替手段」に、それぞれ相当している。
【0058】
尚、上記の第2及び第3実施例においては、差動段12の電源をスイッチ60,70により電源42と昇圧電源20とで選択的に切り替えることとしているが、上記した第1実施例の構成と同様に更に、出力段14における消費電流の小さい部分であるpnpトランジスタ36部分の電源をスイッチ60,70により電源42と昇圧電源20とで選択的に切り替えることとしてもよい。
【0059】
また、上記の第1乃至3実施例においては、演算増幅器をバッファアンプとして用いているが、本発明はこれに限定されるものではなく、入力信号を増幅する他の増幅器や2端子間の入力信号を比較するコンパレータに用いることも可能である。
【0060】
また、上記の第1乃至3実施例においては、演算増幅器としてバイポーラ型のオペアンプを用いているが、本発明はこれに限定されるものではなく、MOS型のオペアンプを用いることとしてもよい。
【0061】
更に、上記の第1乃至3実施例においては、電源42の電源電圧Vigを用いて昇圧回路50において昇圧電圧Vupを生成することとしているが、本発明はこれに限定されるものではなく、電源42とは別の電源から昇圧電圧Vupを生成することとしてもよい。
【0062】
【発明の効果】
上述の如く、請求項1及び5記載の発明によれば、電源電圧よりも高い電圧を印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路の大規模化を抑制することができる。
【0063】
請求項2記載の発明によれば、差動段に電源として印加する電圧を生成する昇圧回路を簡素な構成で実現することができる。
【0064】
また、請求項3及び4記載の発明によれば、入力電圧範囲を常に充分に確保しつつ、所定の電源電圧よりも高い電圧を生成するうえで生ずるスイッチングノイズの発生を低減することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例である演算増幅器の回路図である。
【図2】本実施例において昇圧電圧を生成する手法を説明するための図である。
【図3】本発明の第2実施例である演算増幅器の要部構成図である。
【図4】本発明の第3実施例である演算増幅器の要部構成図である。
【符号の説明】
10 演算増幅器
12 差動段
14 出力段
20 昇圧電源
42 電源
50 昇圧回路
60,70 スイッチ
66,72 コンパレータ
Vig 電源電圧
Vup 昇圧電圧
Claims (5)
- 入力側に設けられた差動段と、出力側に設けられ、前記差動段の出力を増幅する出力段と、を備える演算増幅器であって、
前記出力段に電源として所定の電源電圧が印加されると共に、前記差動段に電源として前記所定の電源電圧よりも高い電圧が印加されることを特徴とする演算増幅器。 - 前記所定の電源電圧を昇圧した電圧を電源として前記差動段に印加する昇圧回路を備えることを特徴とする請求項1記載の演算増幅器。
- 前記所定の電源電圧が所定値以上であるか否かを判別する電源電圧判別手段と、
前記所定の電源電圧が前記所定値以上である場合には前記差動段に電源として該所定の電源電圧を印加し、一方、前記所定の電源電圧が前記所定値を下回る場合には前記差動段に電源として該所定の電源電圧よりも高い電圧を印加する電圧切替手段と、
を備えることを特徴とする請求項1又は2記載の演算増幅器。 - 前記差動段に入力される入力電圧が所定の電源電圧近傍に達したか否かを判別する入力電圧判別手段と、
前記入力電圧が前記所定の電源電圧近傍に達していない場合には前記差動段に電源として該所定の電源電圧を印加し、一方、前記入力電圧が前記所定の電源電圧近傍に達している場合には前記差動段に電源として該所定の電源電圧よりも高い電圧を印加する電圧切替手段と、
を備えることを特徴とする請求項1又は2記載の演算増幅器。 - 入力側に設けられた差動段と、出力側に設けられ、前記差動段の出力を増幅する出力段と、を備える演算増幅器であって、
前記出力段のうち消費電流の比較的大きい部分に電源として所定の電源電圧が印加されると共に、前記出力段のうち消費電流の比較的小さい部分及び前記差動段に電源として前記所定の電源電圧よりも高い電圧が印加されることを特徴とする演算増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003196741A JP4238659B2 (ja) | 2003-07-14 | 2003-07-14 | 演算増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003196741A JP4238659B2 (ja) | 2003-07-14 | 2003-07-14 | 演算増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005033558A true JP2005033558A (ja) | 2005-02-03 |
JP4238659B2 JP4238659B2 (ja) | 2009-03-18 |
Family
ID=34207131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003196741A Expired - Fee Related JP4238659B2 (ja) | 2003-07-14 | 2003-07-14 | 演算増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4238659B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008012883A1 (fr) * | 2006-07-26 | 2008-01-31 | Panasonic Corporation | Périphérique de communication sans fil |
US7863662B2 (en) | 2005-12-22 | 2011-01-04 | Ngk Spark Plug Co., Ltd. | Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate |
JP2018081106A (ja) * | 2017-12-28 | 2018-05-24 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
2003
- 2003-07-14 JP JP2003196741A patent/JP4238659B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7863662B2 (en) | 2005-12-22 | 2011-01-04 | Ngk Spark Plug Co., Ltd. | Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate |
US8304321B2 (en) | 2005-12-22 | 2012-11-06 | Ngk Spark Plug Co., Ltd. | Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate |
US8350306B2 (en) | 2005-12-22 | 2013-01-08 | Ngk Spark Plug Co., Ltd. | Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate |
US8697534B2 (en) | 2005-12-22 | 2014-04-15 | Ngk Spark Plug Co., Ltd. | Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate |
WO2008012883A1 (fr) * | 2006-07-26 | 2008-01-31 | Panasonic Corporation | Périphérique de communication sans fil |
JP2018081106A (ja) * | 2017-12-28 | 2018-05-24 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4238659B2 (ja) | 2009-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100315614B1 (ko) | 증폭회로 | |
US20090051427A1 (en) | Output limiting circuit, class d power amplifier and audio equipment | |
JP2004520754A (ja) | オンデマンド型の電源ブーストを持つ増幅器システム | |
US8243956B2 (en) | Auto bias microphone system for use with multiple loads and method of forming same | |
JP2006065836A (ja) | レギュレータ回路 | |
JP2002531985A (ja) | 改善された歪性能を備えたab級出力ステージ | |
US8212617B2 (en) | Fast class AB output stage | |
JP4238659B2 (ja) | 演算増幅器 | |
US11205999B2 (en) | Amplifier with signal dependent mode operation | |
JP3323998B2 (ja) | 電源装置 | |
JPH08213849A (ja) | 音声ミュート回路 | |
JP3540522B2 (ja) | 増幅回路 | |
JP2008040696A (ja) | 電源回路及びこの電源回路を用いた電力増幅装置 | |
WO2002015388A2 (en) | Amplifier circuits and methods to provide smooth transition of amplifier outputs during powering sequences | |
JP2006332994A (ja) | 増幅回路 | |
JP2001216037A (ja) | レギュレータ | |
JP2009273252A (ja) | 昇圧電源回路 | |
JP3764046B2 (ja) | パワーアンプ立ち上げ回路装置及びその制御方法 | |
JP3402934B2 (ja) | 増幅回路 | |
US20050200414A1 (en) | Apparatus and method for compensating operating current in an amplifier when supply voltage varies | |
JP2006287989A (ja) | リップルフィルタ回路 | |
JP3751220B2 (ja) | ショックノイズ防止回路 | |
KR20070117501A (ko) | 전압 조절기 및 그 형성 방법 | |
US7091789B2 (en) | Output circuit | |
JP2000236383A (ja) | コンデンサマイクロホンの電源供給方式及びその増幅回路並びにそれを用いた電話端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4238659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |