JP2005032947A - 配線構造の形成方法 - Google Patents

配線構造の形成方法 Download PDF

Info

Publication number
JP2005032947A
JP2005032947A JP2003195624A JP2003195624A JP2005032947A JP 2005032947 A JP2005032947 A JP 2005032947A JP 2003195624 A JP2003195624 A JP 2003195624A JP 2003195624 A JP2003195624 A JP 2003195624A JP 2005032947 A JP2005032947 A JP 2005032947A
Authority
JP
Japan
Prior art keywords
polishing
groove
wiring
forming
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003195624A
Other languages
English (en)
Inventor
Hideaki Yoshida
英朗 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003195624A priority Critical patent/JP2005032947A/ja
Publication of JP2005032947A publication Critical patent/JP2005032947A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】研磨時における配線層のディッシングを増大させることなく、研磨残りの発生を防止する。
【解決手段】絶縁膜中に溝を形成し、溝を埋め込むように導電膜を堆積し、溝からはみ出した銅を除去し配線を形成する。ここで、導電膜の除去はCMPにより行い、その際に研磨パッド102を用いて被研磨面に残留した異物を除去することにより、配線構造を形成する。その結果、研磨が行われている間、研磨パッド102は常にドレッサ103によりドレッシングされるので、常に研磨パッド102の表面の荒れを一定に保つことができ、ディッシングの拡大を防止することができる。また、研磨残りの発生を防ぐことにより、配線間ショート等の発生を低減できる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路の多層配線工程や素子分離工程において、化学的機械研磨方法を用いて配線構造を形成する方法に関するものである。
【0002】
【従来の技術】
従来の配線構造の形成方法について、図面を参照しながら説明する。
【0003】
まず、図7(a)に示すように、絶縁膜10上にレジストを塗布し、リソグラフィー法によりレジストパターン11を形成する。
【0004】
その後、図7(b)に示すように、レジストパターン11をマスクとして、溝12を形成する。
【0005】
続いて、図7(c)に示すように、溝12の内部に溝12を完全に埋め込まないようにバリアメタル13、溝12を完全に埋め込むようにバリアメタル13上に導電膜14を順に堆積する。
【0006】
次に、図7(d)に示すように、CMP法を用いて溝12からはみ出した導電膜14を研磨除去する。
【0007】
最後に、図7(e)に示すように、溝12からはみ出したバリアメタル13をCMPにより研磨除去し、配線構造を完成する。ここで、溝12からはみ出したバリアメタル13と導電膜14を研磨除去する際の研磨方法について、図8を参照しながら説明する。
【0008】
従来の研磨方法では図8(a)に示すように、研磨を開始する前に、研磨定盤21上の研磨パッド22にドレッサー23を押圧してドレッシングを行う。
【0009】
ここで、図8(c)に示すように、この研磨前に行うパッドのドレッシングを、間欠ドレッシングと呼ぶ。なお、研磨パッド22のドレッシングとは、数十から百数十μmのダイヤモンド粒子を固定させたドレッサ−23と呼ばれる円盤で、研磨パッド22の表面を毛羽立たせることによって、研磨能力を上げるとともに、その研磨能力がパッド内で均一になるように調整する工程のことである。
【0010】
具体的には、ドレッシングは以下の方法で行う。
【0011】
まず、図8(a)に示すように、研磨定盤21上に取り付けられた研磨パッド22上に、ドレッサ−23に対して荷重をかけて下ろす。
【0012】
その後、研磨パッド22上に純水供給配管24から純水25を滴下しながら、研磨定盤21とドレッサ−23の両方を回転させることによってドレッシングを行い、研磨パッド22の表面を毛羽立たせる。
【0013】
続いて、ドレッシングの終了後、図8(b)に示すように、化学的機械研磨を行う。ここでは、研磨定盤21上に取り付けられた研磨パッド22上に、ウェハ27を保持した保持台26に荷重をかけて降ろす。
【0014】
その後、研磨パッド22上に研磨液供給配管28から研磨液29を滴下しながら、研磨定盤21と保持台26の両方を回転させることにより、化学的機械研磨を行う。
【0015】
その結果、ウェハ27の表面を研磨により平坦化することができる。
【0016】
なお、一般に通常研磨パッド22は二層構造になっており、上層、即ちウェハ27に接触する側には、硬質の発泡ポリウレタンが用いられる。一方、下層、即ち研磨定盤21に接着する側には、軟質の不織布が用いられる。ここで、下層に軟質の布職布を備える研磨パッド22を用いることによって、ドレッシングを行う際にウェハ27が研磨パッド22へ密着するのを防止し、ウェハの搬送が容易に進行するように搬送信頼性を向上させることができる。
【0017】
更に、研磨パッド22の表面が毛羽立つため、研磨液29に含まれる砥粒を研磨パッド22が保持する能力を向上させることができる。
【0018】
その結果、研磨速度を速め、基板面内ばらつきを低減し、基板間での研磨時のばらつきを低減させることができる。
【0019】
なお、研磨方法に関連する従来の技術として、特許文献1に示す方法もある。
【0020】
【特許文献1】
特開平11−16877号公報
【0021】
【発明が解決しようとする課題】
しかし従来方法によると、凹部に埋め込まれたバリアメタルなどの導電性材料を除去しにくいため、研磨残りが発生する。
【0022】
具体的には、図9(a)に示すように、絶縁膜30内に形成された、バリアメタル31に囲まれた導電性材料32からなる下層配線33上にディッシング段差34が形成される。ここでディッシング段差34とは、同層に絶縁膜と配線層が形成されている場合に、図9(a)の34に示すように配線表面が絶縁膜表面より低い位置になり発生してしまう段差のことである。
【0023】
その後、下層配線33上にキャップ膜35、絶縁膜36が順に堆積され、この絶縁膜36内に再びバリアメタル37で囲まれた導電性材料38からなる上層配線39が形成される。この際に、下層配線33を形成する際にできたディッシング段差34が順に転写され、上層配線39の表面に研磨残り40として現れる。つまり、上層配線39の絶縁膜表面での平坦性が悪くなるため、予期せぬところに導電性物質、例えばバリアメタル37が埋め込まれ、絶縁膜中に導電性物質が部分的に残留する研磨残り40が発生する。
【0024】
また、図9(b)に示すように、隣り合う配線38aと38bの間に研磨残り、凸型の架橋構造40aが形成される、もしくは研磨時に発生したスクラッチ41に導電膜が埋め込まれてできる研磨残り、凹型に埋め込まれた架橋構造40bが形成され、配線間ショートが発生する。
【0025】
上記のように、研磨残り40や、それが原因となって配線間ショート不良が発生すると、製品の歩留り低下を引き起こす。
【0026】
そこで本発明は、配線構造形成時に発生する研磨残りを防ぎ、配線間ショート等の不良の発生を抑えた、配線構造の形成方法を提供することを目的とする。
【0027】
【課題を解決するための手段】
上記課題を解決するために、絶縁膜中に溝または絶縁膜を貫通するような孔を形成する工程と、溝または孔を埋め込むように導電膜を堆積する工程と、溝または孔からはみ出した導電膜を除去し配線を形成する工程とを備え、導電膜の除去はCMPにより行い、その際に研磨パッドを用いて被研磨面に残留した異物を除去することを特徴とする、配線構造の形成方法を提供する。
【0028】
その結果、溝もしくは孔からはみ出した導電膜を研磨する際に、パッドのドレスを行うことによって、被研磨面上にある研磨残渣を除去できるため、被研磨面のディッシングを増大させることなく研磨残りの発生を防止し、配線間ショート等の不良を抑制することできる。
【0029】
【発明の実施の形態】
まず、図10〜12を用いて、本発明の原理、つまり課題発生のメカニズムについて説明する。
【0030】
(発明の原理)
化学的機械研磨法(CMP法)を用いて導電膜を研磨する際に、研磨残りが発生し、それが原因で配線間ショート等の不良が発生する。この研磨残りが発生する原因は大きく2つある。
【0031】
まず1つ目は、下地となる膜の状態によって研磨残りが発生することである。以下、研磨残りが発生するメカニズムについて、図面を参照しながら説明する。
【0032】
まず、図10(a)に示すように、絶縁膜30内に形成された配線溝42中に配線溝42を完全に埋め込まないようにバリアメタル31(窒化タンタル)を、配線溝42を完全に埋め込むように導電膜32(銅)を順に堆積する。ここで、バリアメタル31は、膜の拡散を防止するための役割を果たしている。
【0033】
次に、図10(b)に示すように、配線溝42からはみ出した導電膜32を化学的機械研磨法により除去する。
【0034】
その後、図10(c)に示すように、配線溝42からはみ出したバリアメタル31を研磨し、絶縁膜30表面上の配線間にある余分な導電材料であるバリアメタル31を除去する。その結果、配線溝42内に導電膜が埋め込まれた下層配線33を形成できる。
【0035】
このように、化学的機械研磨を用いて銅配線を形成すると、銅は軟らかい金属であるため、配線の高さが減少し、ディッシング段差34と呼ばれる表面段差が発生する。ディッシング段差34の発生原因は、配線溝42からはみ出した導電膜32を除去していく際に、被研磨面に異なる材質からなる膜が露出し、ウェハ面内の研磨状態の均一性を維持できないことにある。具体的には、ウェハ面内のバリアメタル31が露出した部分と配線の銅32が露出した部分とでは研磨速度に差があり、堅いバリアメタル31は研磨されにくく、軟らかい金属である銅はより研磨されやすくなっている。よって、バリアメタル31が除去される間に、銅膜も少し削られて、段差が発生する。また、ディッシング段差34の大きさは、研磨液のケミカルエッチング、研磨パッドの弾性変形、オーバー研磨、研磨パッドの毛羽立ち度合い、等にも影響を受けて程度が変化する。このディッシング段差34が大きいと、上層配線に転写される段差の大きさも大きくなり、より配線欠陥が発生しやすくなる。以下、上層配線への転写について説明する。
【0036】
銅配線32を有する下層配線33の形成後、図10(d)に示すように、下層配線33上にプラズマCVD法で窒化シリコン膜35を形成し、さらに窒化シリコン膜35上に絶縁膜36を形成する。ここで、下層配線33中の配線32上に相当する絶縁膜36の表面には、下層配線33中のディッシング段差34に起因する表面段差43が現われる。
【0037】
その後、図11(a)に示すように、下層配線33形成の場合と同様に、絶縁膜内に配線溝を形成し、バリアメタル37(窒化タンタル)、導電膜38(銅)を順に、配線溝を埋め込むように形成する。
【0038】
続いて、図11(b)に示すように、配線溝44からはみ出した導電膜38をCMP法を用いて除去し、バリアメタル37(窒化タンタル)の表面で研磨を停止させる。
【0039】
最後に、図11(c)に示すように、配線溝44からはみ出したバリアメタル37(窒化タンタル)をCMPによって除去し、上層配線39を形成する。ここで、先の下層配線33形成時にできたディッシング段差34が、上層配線39においては表面段差46として転写されている。この表面段差46は、浅い溝のようなものであって、配線形成時にバリアメタル37や導電膜38等が埋めこまれて、本来配線や導電性物質が存在すべきでないところに導電性物質が残留し、研磨残りが発生する。
【0040】
次に、研磨残りが発生する2つ目の理由は、バリアメタルに対する研磨力が強いために、配線間に架橋構造ができ、配線間ショートが発生するためである。
【0041】
一般に銅配線を形成する場合には、図12(a)に示すように、絶縁膜36中に形成された配線溝44内の銅38が、絶縁膜36へ拡散するのを防止するために、バリアメタル37、例えばタンタル、窒化タンタル、またはそれらの積層膜が配線溝44の側壁に形成される。
【0042】
しかし、バリアメタル37として用いられる材料は、銅38と比較して極めて安定であるため、銅38を研磨除去することと比較すると、バリアメタル37の研磨除去は困難である。従って、銅配線38形成の際には、配線溝44からはみ出した銅膜38とバリアメタル37の除去は、一般的には異なる研磨液を用いて行う。
【0043】
具体的には、図12(b)に示すように、まず銅38の研磨を高選択比の研磨液を使って行い、バリアメタル37表面で研磨を停止させる。
【0044】
次に、図12(c)に示すように、バリアメタル37(窒化タンタル)除去用の研磨液に切り換えて、配線溝44からはみ出したバリアメタル37を研磨により除去する。
【0045】
このバリアメタル37の除去工程は、銅38膜用の研磨条件と比較して被研磨面にかかる研磨力が高いため、被研磨面にスクラッチ41が発生しやすい。発生したスクラッチ41のうちのいくつかは、配線間に跨って形成され、スクラッチ41の内部に研磨屑や銅が埋め込まれ研磨残り、具体的には凹型に埋め込まれた架橋構造40bが形成される。
【0046】
また、バリアメタル37の研磨条件は、銅38の研磨条件と比べて被研磨面にかかる力が強いために、研磨時に配線の銅膜38表面が削れる。その結果、配線間が狭いところ、もしくは配線とそれに隣り合う孔の間が狭いところでは、配線間に銅がはみ出し研磨残りを形成し、凸型の架橋構造40aが発生する。
【0047】
以上のように、配線間距離が狭いところ、もしくは配線とそれに隣り合う孔の距離が近いところでは、研磨残りが配線間に跨りやすく、また研磨残りが配線間に跨ると、配線間に架橋構造が形成される。具体的には、図11(c)に示すスクラッチの埋め込みに由来する研磨残り40b、銅のはみ出しに由来する研磨残り40aが、配線間に、もしくは配線とそれに隣り合う孔、もしくは孔と孔の間の予期せぬ導通部分となって配線間ショートが発生する。
【0048】
そこで本発明では、特に被研磨面に材質の異なる膜が存在する場合の研磨工程に特徴を持たせることによって、上層配線形成時に研磨残りが発生しないような配線構造の形成方法を提供する。その結果、下層配線表面の平坦度が充分でなくても、つまりディッシング段差がある程度残存したままでもあっても、研磨残りを除去し、配線間ショートの発生を抑制することができる。
【0049】
ここで、被研磨面に材質の異なる膜が存在する場合の研磨工程に着目する理由について、図7〜図9を用いて説明する。
【0050】
先にも説明したように,図7(a)〜(c)の工程を経て、絶縁膜10内にレジストパターン11を用いて溝12を形成し、溝12内に順にバリアメタル13、導電膜14を推積する。
【0051】
その後、図7(d)の工程においてバリアメタル13が露出するまで、研磨を行う。実際には、研磨残りを除去するために、バリアメタル13が露出すると同時に研磨を終了せず、少し余分に研磨を行う。これをオーバー研磨という。この余分な研磨によって、銅膜の研磨残りは解消されるが、配線のディッシングが拡大するので過剰に行うことは好ましくない。また、余分に研磨する分処理時間が長くなり、スループットの低下や研磨液の消費量増大に伴うコスト増を引き起こすので、好ましくない。
【0052】
続いて、図7(e)に示す工程において、溝12からはみ出したバリアメタル13の研磨を行う。
【0053】
このとき、図8(a)に示すように、従来方法に従って、研磨が開始する前に研磨パッドのドレスを行う、間欠ドレッシングを行う。その後、図8(b)に示すように研磨を開始すると、バリアメタル(窒化タンタル)の化学的機械研磨が進行するにつれて、徐々に研磨パッド表面が平滑化される。
【0054】
その結果、ある一定時間が経過すると、研磨パッドの表面が平滑になってしまい、研磨力が大きく低下する。つまり、通常の平坦な絶縁膜上でも研磨速度が低く、被研磨膜を除去しにくくなる。
【0055】
よって、特にバリアメタルのような堅い膜はより研磨しにくいため、研磨残りが発生する。具体的には、図9(a)に示すような、下層配線33のディッシング段差34が転写されて、上層配線層39に形成された段差に埋め込まれたバリアメタル(窒化タンタル)40は、除去することが難しく、研磨残りが発生しやすくなる。
【0056】
そこで、本発明では、研磨と同時、つまり研磨を行う際にあわせて研磨パッドのドレスを行うことによって、研磨残りの影響を低減することができる方法を提供する。以下、本発明の3つの実施形態について、図面を参照しながら説明する。
【0057】
(第1の実施形態)
以下本発明の第一の実施形態について、図面を参照しながら説明する。
【0058】
図1は本発明の第1の実施形態における配線構造の形成方法を示すものである。本実施形態は、研磨と同時に研磨パッドをドレッシングして表面に残留した異物を除去することが特徴である。
【0059】
本実施形態では、非研磨面に材質の異なる膜が混在する膜を有する研磨工程として、バリアメタルの研磨工程をとり上げる。
【0060】
まず、図1(a)に示すように、研磨定盤101に取り付けられた研磨パッド102の表面に、基板107を保持した保持台106とドレッサ103を、それぞれ荷重を印加して下ろす。その後、研磨パッド上に研磨液供給配管108を通じて研磨液109を滴下しながら、保持台106とドレッサ103を回転させる。
【0061】
図1(b)には、ドレッシングと研磨の時間に対する動作領域の棒グラフを示している。このグラフより、研磨が行われている間、研磨パッドは常にドレッシングされていることが分かる。このように、ウェハの研磨と同時に研磨パッドのドレッシングを行えば、研磨の間、常に研磨パッドの表面の荒れを一定に保つことができる。
【0062】
図2は、研磨パッドの表面荒さと研磨時間の関係について、従来の間欠ドレッシングと本発明の同時ドレッシングを比較した図であり、縦軸は研磨パッドの表面荒さを、横軸は研磨時間を示している。この図より、従来の間欠ドレッシングでは、研磨時間が経過するにつれ、研磨パッドの表面荒さは低下し、研磨能力が低下する。よって、被研磨面に絶縁膜が露出する、終点検出の状態では、研磨能力も当初と比較して低下した状態になっている。
【0063】
一方、本発明のように同時ドレスを行うと、研磨時間が経過しても、研磨パッドの表面荒さは殆ど変化しない。よって、被研磨面に絶縁膜が露出しても、研磨能力に大きな変化はなく、被研磨面の状態によらず比較的均一な条件で研磨を行うことができる。
【0064】
次に図3は、研磨パッド表面状態と表面段差に埋め込まれた不要なバリアメタルの除去との関係を示している。この図より、従来方法と本実施形態において、研磨開始直後と研磨終了直前でどのような違いがあるか、読み取ることができる。
【0065】
従来方法で行う間欠ドレッシングは、研磨開始前に一気にドレッシングを行うため、図3(a)に示すように、研磨開始直後の研磨パッド表面の荒れは大きく、研磨能力も高い。しかし研磨が進行するにつれて、図3(b)に示すように、毛羽立った研磨パッド表面が研磨によって徐々に平滑化していき、研磨終了直前には、かなり平滑化されてしまう。その結果、表面段差に埋め込まれたバリアメタルが除去できずに残留し、研磨残りが発生する。
【0066】
一方、本実施形態の同時ドレッシングでは、図3(c)、(d)に示すように、研磨開始から研磨終了まで常に研磨パッドをドレッシングしているため、研磨パッドの表面荒さは、研磨の間、常に一定に保つことができる。
【0067】
よって、図3(d)に示すように、研磨終了直前でも研磨パッドの表面が荒れているため、この表面荒さが、表面段差に埋め込まれたバリアメタルに効率的に接触し、除去することができる。その結果、研磨残りのない良好な層間絶縁膜表面を得ることができる。つまり、研磨残りを除去するための余分なオーバー研磨を行う必要がなく、ディッシングの拡大も防止することができる。
【0068】
以上のように本実施形態によれば、被研磨面である配線層表面のディッシングを増大させることなく、研磨残りの発生を防止できる。
【0069】
尚、本実施形態ではバリアメタルの研磨残りについて説明したが、銅の研磨残りについても同様に、研磨と同時に研磨パッドのドレスを行うことによって、研磨面に発生する異物を除去することができる。また、研磨面に埋め込まれた不要な導電性物質を除去し、特に隣り合う配線間に架橋構造が形成されるのを防ぐことができる。
【0070】
加えて本実施形態では、研磨時間に対するドレッシング時間のデューティー比(ドレス時間/CMP時間)を100%としたが、少なくとも研磨終了直前に、研磨と同時に研磨パッドのドレッシングが行われていればよい。よって、デューティー比は100%以下でも良い。
【0071】
なお、本実施形態は隣り合う配線間の距離、もしくは配線に隣り合う孔との距離が狭い場合、具体的には配線間もしくは配線と孔の距離が0.25μm以下である場合に、特に配線間ショートに対して有効である。
【0072】
(第2の実施形態)
以下本発明の第2の実施形態について、図面を参照しながら説明する。
【0073】
図4は本発明の第2の実施形態における、研磨工程を示すものである。
【0074】
本実施形態の研磨方法は、研磨前の研磨パッドに対してドレッシングを実施することに加えて、研磨と同時に研磨パッドをドレッシングして表面に残留した異物を除去することに特徴がある。本実施形態では、非研磨面に材質の異なる膜が混在する膜を有する研磨工程として、バリアメタルの研磨工程をとり上げる。ここで、図4(a)、(b)は研磨装置の部分的な断面図を、図4(c)は横軸に時間を取り、研磨工程におけるドレスと研磨の関係を示している。
【0075】
まず、研磨が開始される前に間欠ドレッシングによって、研磨パッドをドレッシングする。
【0076】
具体的には、図4(a)に示すように、研磨定盤101上に取り付けられた研磨パッド102上に、ドレッサ103を荷重をかけて下ろす。その後、研磨パッド102上に純水供給配管104から純水105を滴下しながら、研磨定盤101とドレッサ103の両方を回転させることによって、ドレッシングを行う。
【0077】
続いて、図4(b)に示すように、研磨定盤101に取り付けられた研磨パッド102の表面に、基板107を保持した保持台106と、ドレッサ103をそれぞれ荷重を印加して下ろす。その後、研磨パッド上に研磨液供給配管108を通じて研磨液109を滴下しながら、保持台106とドレッサ103を回転させる。この同時ドレッシングの方法は、第1の実施形態と同様なものである。
【0078】
図4(c)には、ドレッシングと研磨の時間に対する動作領域を示している。この図では、研磨開始前と研磨が行なわれている間に、研磨パッドがドレッシングされていることを示している。
【0079】
本実施形態では、研磨開始前にもドレッシングを行うことによって、研磨の開始段階から研磨パッドの表面を調整しておくことができる。よって、研磨開始時最初から、高い能力で研磨を行うことができる。
【0080】
以上のように本実施形態によれば、ディッシングを拡大することなく研磨残りの発生を防止することができる化学的機械研磨方法を得ることができる。
【0081】
尚、本実施形態ではバリアメタルの研磨残りについて説明したが、銅の研磨残りについても同様に、研磨と同時に研磨パッドのドレスを行うことによって、研磨面に発生する異物を除去することができる。また、研磨面に埋め込まれた不要な導電性物質を除去し、特に隣り合う配線間に架橋構造が形成されるのを防ぐことができる。加えて本実施形態では、研磨時間に対するドレッシング時間のデューティー比(ドレス時間/CMP時間)を100%としたが、少なくとも研磨終了直前に、研磨と同時に研磨パッドのドレッシングが行われていればよい。よって、デューティー比は100%以下でも良い。
【0082】
なお、本実施形態は隣り合う配線間の距離、もしくは配線に隣り合う孔との距離が狭い場合、具体的には配線間もしくは配線と孔の距離が0.25μm以下である場合に、特に配線間ショートに対して有効である。
【0083】
(第3の実施形態)
以下本発明の第3の実施形態について、図面を参照しながら説明する。本実施形態では、研磨の終点を検出してから研磨パッドをドレッシングすることが特徴である。その結果、ドレッシングを過不足なく適正に研磨パッドに対して行うことができる。本実施形態では、非研磨面に材質の異なる膜が混在する膜を有する研磨工程として、バリアメタルの研磨工程をとり上げる。
【0084】
まず、研磨が開始される前に間欠ドレッシングによって、研磨パッドをドレッシングする。ここで、図5(a)〜(c)は研磨装置の部分的な断面図を、図5(d)は横軸に時間を取り、研磨工程におけるドレスと研磨の関係を示している。具体的には図5(a)、(d)に示すように、研磨定盤101上に取り付けられた研磨パッド102上に、ドレッサ103を荷重をかけて下ろす。その後、研磨パッド102上に純水供給配管104から純水105を滴下しながら、研磨定盤101とドレッサ103の両方を回転させることによって、ドレッシングを行う。この間欠ドレッシングは、第2の実施形態と同様である。
【0085】
続いて、図5(b)、(d)に示すように、ドレッシングが終了したら、バリアメタルの研磨を行う。具体的には、図5(b)に示すように、研磨定盤101上に取り付けられた研磨パッド102上に、基板107を保持した保持台106を荷重をかけて降ろす。その後、研磨パッド102上に研磨液供給配管108から研磨液109を滴下しながら、研磨定盤101と保持台106の両方を回転させることにより、バリアメタルの研磨を行う。ここでは同時に研磨パッドのドレスは行わない。
【0086】
ここで、研磨により除去を進行し、バリアメタルと層間絶縁膜との界面が現われた時点を終点という。終点の検出には、光学式方法を用いる。光学式方法とは、光の反射強度がバリアメタルからのものから層間絶縁膜からのものに変化することを利用して、バリアメタルと層間絶縁膜の界面、すなわち終点を検出するものである。 通常の場合、終点を検出しても被研磨面内には被研磨膜が部分的に残留している場合が多いため、残留膜を全て除去するためにオーバー研磨を実施する。本実施形態では、このオーバー研磨の間、研磨パッドのドレッシングを実施する。
【0087】
具体的には、図5(c)に示すように、ウェハ面の研磨をそのまま継続しつつ、ドレッサを研磨パッド上に荷重を印加して下ろし、ドレッサを回転させる。これによって、研磨パッドの表面は再び活性化され、配線層の表面段差に埋め込まれたバリアメタルを除去することができる。本実施形態では、研磨前と絶縁膜が露出した際に研磨と同時にドレッシングを行うため、研磨が過剰になるのを抑制することができる。なお、研磨パッド表面の荒さでディッシングが拡大することはない。本実施形態で行うディッシングは、研磨開始前の間欠ドレッシングと研磨直前のオーバー研磨時の同時ドレッシングであるため、間欠ドレッシングに加えて研磨を行う間、連続してドレッシングを行うよりも、研磨パッドの表面荒さの程度を抑制できるためである。
【0088】
以上のように本実施形態によると、ディッシングを拡大させることなく配線表面段差に埋め込まれた余分な導電材料、例えばバリアメタルを除去することができるため、研磨残りの発生を抑制することができる。
【0089】
なお、本実施形態によると、研磨時間に対するドレッシング時間のデューティー比が50%以下になった場合であっても、研磨の終了直前に研磨能力を上げることができるため、研磨レートの低下や研磨残りを防ぐことができる。また、同時ドレッシング時間が短いのでドレッシング過剰になることがなく、ドレス量を特に調整することなくディッシングの増加を防ぐことができる。
【0090】
その結果、配線間ショート等の発生しにくい、配線構造の形成方法を提供することができる。
【0091】
なお本実施形態では、ドレッシングの再開のタイミングを終点検出時としたが、予め時間を設定しておいてもよい。また本実施形態では、終点検出の方法を光学式としたが、トルク方式やうず電流方式でもよい。ここでトルク方式とは、研磨時にかかる摩擦をトルクにかかる圧力値として測定し、被研磨面の状態が変化した場合に研磨時の摩擦力が変化するので、その変化を検知することにより終点を検出する方法である。また、うず電流方式とは、磁束の時間的な変化が起こると導電体に電流が流れるというファラデーの電磁誘導の法則を利用して終点を検出する方法である。具体的には、高周波コイルから成るうず電流プローブを用いて、導電体内の導電率の変化をモニタリングし、終点を検出する。
【0092】
さらに、本実施形態では、バリアメタルの研磨残りについて説明したが、銅の研磨残りについても同様に、研磨前と研磨の終点検出後にドレスを行うことによって、研磨残りの発生を低減し、配線間ショートの発生を抑制することができる。
【0093】
なお、本実施形態は隣り合う配線間の距離、もしくは配線に隣り合う孔との距離が狭い場合、具体的には配線間もしくは配線と孔の距離が0.25μm以下である場合に、特に配線間ショートに対して有効である。
【0094】
(第4の実施形態)
以下本発明の第4の実施形態について、図面を参照しながら説明する。本実施形態は、ドレッシングによる研磨パッドの表面荒さによって、配線間ショート不良の原因となる導電性異物を除去できることに特徴がある。本実施形態では、被研磨面に材質の異なる膜が混在する膜を有する研磨工程として、バリアメタルの研磨工程をとり上げる。
【0095】
まず、図6(a)に示すように、絶縁膜110中に形成された、隣り合う配線溝111に、配線溝111を完全に埋め込まないようにバリアメタル112を、配線溝111を完全に埋め込むように銅113を順に堆積する。
【0096】
その後、図6(b)に示すように、配線溝111からはみ出した銅113を研磨により除去し、バリアメタル112が露出した時点で研磨を終了する。
【0097】
続いて、図6(c)に示すように、配線溝111からはみ出したバリアメタル112を研磨により除去し、配線表面に絶縁膜110表面を露出させる。
【0098】
配線間ショート不良の原因となる導電性異物は、図6(b)に示す、銅113の研磨後ではなく、図6(c)に示す、バリアメタル112の研磨後に現われる。それは、銅113の研磨に用いる研磨液には、銅を溶解しやすい薬品が含まれているため、銅の表面にはスクラッチが形成されても、消えやすい、もしくは形成されたスクラッチに銅は埋め込まれにくいためである。つまり、たとえ銅113の表面にスクラッチが形成されたとしても、研磨液は銅113を溶解しやすい薬品であるため、スクラッチが形成された銅膜ごと溶解されてしまう。また、そのスクラッチに銅113が埋め込まれたとしても、すぐに研磨液によって銅113が溶解される。よって、銅膜に形成されたスクラッチは目立ちにくい、もしくは形成されても銅113が埋め込まれにくいため、研磨残りとはなりにくい。
【0099】
一方、バリアメタル112の研磨に用いる研磨液には、安定な窒化タンタルを溶解するための薬液、例えば酸が添加されているが、銅113や絶縁膜110の除去にはあまり適さない組成になっている。このため、バリアメタル112の研磨中に、銅113の表面に摩擦が加わり、銅113は柔らかいため、銅配線114表面にスクラッチが発生しやすい。また、銅配線上以外の場所に形成されたスクラッチに、研磨時の摩擦によって発生した銅113の削りくずが埋めこまれてしまう場合がある。
【0100】
つまり、配線間ショート不良の原因となる導電性異物は、図12(c)に示すように、大きく2種類に分類される。1つは、研磨時の摩擦によって銅38が伸び、配線間の絶縁膜36上に銅38が渡って架橋構造40aを形成してしまう場合である。もう1つは、配線間に発生したスクラッチに導電性異物が埋め込まれた場合である。この導電性異物は、主に銅38またはバリアメタル37からなる。
【0101】
そこで、本発明における第1〜第3の実施形態のいずれかを用いて、バリアメタルの研磨を行う。これらの方法によると、少なくとも、研磨終了前に研磨パッドのドレッシングをすることによって、研磨パッドの表面が荒らされて活性化するので、この荒さを利用して配線ショート不良の原因となる導電性異物を効率的に除去することができる。
【0102】
本発明では、バリアメタルの研磨工程に特徴をもたせることにより、配線間ショートを防ぐことができるため、特に工程を増加させることなく、高スループットで製品の高歩留りを得ることができる。
【0103】
なお、本実施形態は隣り合う配線間の距離、もしくは配線に隣り合う孔との距離が狭い場合、具体的には配線間もしくは配線と孔の距離が0.25μm以下である場合に、特に配線間ショートに対して有効である。
【0104】
以上のように本実施形態によれば、少なくとも研磨終了直前の工程において、研磨とパッドのドレスを同時に行うことにより、配線ショート不良の原因となる導電性異物の除去を行うことができる。
【0105】
また、本実施例形態では、バリアメタルの研磨について説明したが、銅や導電性シリコンの研磨についても、少なくとも研磨終了直前の工程において、研磨とパッドのドレスを同時に行うことにより、配線ショート不良の原因となる導電性異物の除去を行うことができる。
【0106】
【発明の効果】
以上本発明によると、絶縁膜上に堆積された導電膜を研磨により除去する際に、少なくとも研磨終了直前の工程において、研磨とパッドのドレスを同時に行うことにより、配線ショート不良の原因となる導電性異物の除去を行うことができる。
【0107】
その結果、研磨配線層のディッシングを拡大させることなく研磨残りの発生を防止することができる。また、スループットの低下を防止し、配線間ショート不良低減による製品歩留りを向上することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す図
【図2】研磨パッドの表面荒さと研磨時間の関係を示す図
【図3】研磨開始直後と研磨終了直前における研磨パッド表面と研磨残りの関係を示す図
【図4】本発明の第2の実施形態を示す図
【図5】本発明の第3の実施形態を示す図
【図6】本発明の第4の実施形態を示す図
【図7】配線形成方法を示す図
【図8】従来技術を示す図
【図9】従来技術の問題点を示す図
【図10】従来方法における課題発生メカニズムを示す工程断面図
【図11】従来方法における課題発生メカニズムを示す工程断面図
【図12】課題の発生メカニズムを示す図
【符号の説明】
101 研磨定盤
102 研磨パッド
103 ドレッサ
104 純水供給配管
105 純水
106 保持台
107 基板
108 研磨液供給配管
109 研磨液
110 層間絶縁膜
111 配線溝
112 バリアメタル
113 銅
114 銅配線

Claims (13)

  1. 絶縁膜中に溝を形成する工程と、
    前記溝を埋め込むように導電膜を堆積する工程と、
    前記溝からはみ出した導電膜を除去し配線を形成する工程とを備え、
    前記導電膜の除去はCMPにより行い、研磨時に研磨パッドとドレッサーを用いて被研磨面に残留した異物を除去することを特徴とする、配線構造の形成方法。
  2. 絶縁膜中に溝を形成する工程と、
    前記溝または孔を完全に埋め込まないようにバリアメタルを形成する工程と、
    前記バリアメタル上に前記溝または孔を埋め込むように導電膜を堆積する工程と、
    前記溝からはみ出した導電膜及びバリアメタル膜を順に除去し配線を形成する工程とを備え、
    前記バリアメタル膜を除去する際に、研磨パッドとドレッサーを用いて被研磨面に残留した異物を除去することを特徴とする、配線構造の形成方法。
  3. 前記絶縁膜中において、前記溝は、隣り合う位置に溝もしくは孔を備えていることを特徴とする、請求項1又は2記載の配線構造の形成方法。
  4. 前記溝とそれに隣り合う位置にある溝、又は孔の距離は、0.25μm以下であることを特徴とする、請求項1又は2記載の配線構造の形成方法。
  5. 前記研磨パッドとドレッサーを用いて被研磨面に残留した異物を除去する工程は、ドレッシングで毛羽立たせた研磨パッドの表面の荒さを利用して、配線間の導電性異物を除去することを特徴とする、請求項1又は2記載の配線構造の形成方法。
  6. 前記導電膜は、銅、タングステン、もしくは導電性シリコンであることを特徴とする、請求項1記載の配線構造の形成方法。
  7. 前記溝中の導電膜が銅、前記溝中のバリアメタルがタンタル、窒化タンタルまたはそれらの積層膜であることを特徴とする、請求項2記載の配線構造の形成方法。
  8. 前記孔中の導電膜がタングステン、前記孔中のバリアメタルがチタン、窒化チタンまたはそれらの積層膜であることを特徴とする、請求項2記載の配線構造の形成方法。
  9. 前記導電膜の除去工程において、少なくとも除去工程の後半に研磨と同時に研磨パッドのドレッシングを行い、被研磨面に残留した異物を除去することを特徴とする、請求項1記載の配線構造の形成方法。
  10. 前記バリアメタルの除去工程において、少なくとも除去工程の後半に研磨と同時に研磨パッドのドレッシングを行い、被研磨面に残留した異物を除去することを特徴とする、請求項2記載の配線構造の形成方法。
  11. 前記研磨パッドのドレッシングの条件が、前記除去工程の途中で切り替わることを特徴とする請求項9、又は10記載の配線構造の形成方法。
  12. 前記ドレッシング条件の切り替わりが、研磨の終点検出と連動することを特徴とする、請求項11記載の化学的機械研磨方法。
  13. 前記ドレッシング条件が、前記除去工程において一定時間毎に切り替わることを特徴とする、請求項11記載の化学的機械研磨方法。
JP2003195624A 2003-07-11 2003-07-11 配線構造の形成方法 Withdrawn JP2005032947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003195624A JP2005032947A (ja) 2003-07-11 2003-07-11 配線構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003195624A JP2005032947A (ja) 2003-07-11 2003-07-11 配線構造の形成方法

Publications (1)

Publication Number Publication Date
JP2005032947A true JP2005032947A (ja) 2005-02-03

Family

ID=34206386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003195624A Withdrawn JP2005032947A (ja) 2003-07-11 2003-07-11 配線構造の形成方法

Country Status (1)

Country Link
JP (1) JP2005032947A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332550A (ja) * 2005-05-30 2006-12-07 Asahi Sunac Corp 研磨パッドのドレッシング性評価方法及び研磨パッドのドレッシング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332550A (ja) * 2005-05-30 2006-12-07 Asahi Sunac Corp 研磨パッドのドレッシング性評価方法及び研磨パッドのドレッシング方法

Similar Documents

Publication Publication Date Title
US6276997B1 (en) Use of chemical mechanical polishing and/or poly-vinyl-acetate scrubbing to restore quality of used semiconductor wafers
JP4575539B2 (ja) 化学的機械研磨プロセス及びその構成要素
TW478042B (en) High through-put cupper with reduced erosion and dishing
TW446601B (en) Selective damascene chemical mechanical polishing
JPH0955362A (ja) スクラッチを減少する集積回路の製造方法
JP2000301454A5 (ja)
JP2001338926A (ja) 半導体装置の製造方法
JPH11111656A (ja) 半導体装置の製造方法
US8759218B2 (en) Chemical mechanical polishing process
JP2004165356A (ja) 半導体装置の製造方法
KR20100105823A (ko) 화학적 기계적 연마방법
JP3033574B1 (ja) 研磨方法
JPH09186116A (ja) 半導体装置の製造方法及び半導体製造装置
JP2000164595A (ja) 金属配線形成方法
JP2004193377A (ja) 半導体装置の製造方法
JP2008021704A (ja) 半導体装置の製造方法
TW455941B (en) Method of manufacturing semiconductor device and chemical mechanical polishing apparatus
US20060205217A1 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
JP2005032947A (ja) 配線構造の形成方法
JP2001274126A (ja) ポリッシング装置
JP2007109989A (ja) Cmp方法
US6881675B2 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
JP2003311539A (ja) 研磨方法および研磨装置、並びに半導体装置の製造方法
EP1796873A1 (en) Flexible rinsing step in a cmp process
JPH09123059A (ja) 研磨方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060413

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060512

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080709