JP2005020063A - デジタル通信端末における誤り訂正装置 - Google Patents
デジタル通信端末における誤り訂正装置 Download PDFInfo
- Publication number
- JP2005020063A JP2005020063A JP2003178204A JP2003178204A JP2005020063A JP 2005020063 A JP2005020063 A JP 2005020063A JP 2003178204 A JP2003178204 A JP 2003178204A JP 2003178204 A JP2003178204 A JP 2003178204A JP 2005020063 A JP2005020063 A JP 2005020063A
- Authority
- JP
- Japan
- Prior art keywords
- crc
- unit
- data
- error correction
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【課題】デジタル無線通信では誤り訂正処理と、誤り検出処理を実施しているが、ここの誤り検出手段として用いているＣＲＣを１ビット誤り訂正手段として用いることにより、誤り訂正処理を重くすることなく、デジタル無線通信における誤り訂正処理能力の向上を図る。
【解決手段】受信データ列１０を元にＣＲＣ演算を行うＣＲＣ演算部２０と、ＣＲＣ演算途中のＣＲＣ途中データを格納するＣＲＣ途中データ格納手段２００と、前記ＣＲＣ演算部２０からのＣＲＣデータと前記ＣＲＣ途中データ格納手段２００に格納されているＣＲＣ演算途中データとに基づいてＣＲＣデータの１ビット誤り訂正を行うＣＲＣ１ビット誤り訂正手段１００とからなる受信データ列の１ビット誤り訂正手段を備えている。
【選択図】 図１
【解決手段】受信データ列１０を元にＣＲＣ演算を行うＣＲＣ演算部２０と、ＣＲＣ演算途中のＣＲＣ途中データを格納するＣＲＣ途中データ格納手段２００と、前記ＣＲＣ演算部２０からのＣＲＣデータと前記ＣＲＣ途中データ格納手段２００に格納されているＣＲＣ演算途中データとに基づいてＣＲＣデータの１ビット誤り訂正を行うＣＲＣ１ビット誤り訂正手段１００とからなる受信データ列の１ビット誤り訂正手段を備えている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、復号データに発生する誤りを訂正処理するデジタル通信端末における誤り訂正装置に関し、特に、誤り訂正処理機能を備えるデジタル無線通信等の技術分野において好適に利用される。
【０００２】
【従来の技術】
デジタル無線通信においては、伝送時にデータの誤りが発生するため、誤り訂正能力の高いエラー訂正手段が具備されている。例えば、３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）で規格の定められているＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）については、無線受信データについて、図１７に示すデータの流れにより、データの復号を実施する。
【０００３】
図１７で示すのは、ダウンリンク時におけるチャネルコーディック復号処理であり、携帯型電話端末あるいは無線カードでは、以下の処理等が行われる。
（１）無線データの取り込み、分割
（２）インタリーブ復元（デインタリーブ）
（３）レートマッチング
（４）エラー訂正処理 （ＶｉｔｅｒｂｉあるいはＴｕｒｂｏ符号）
（５）ＣＲＣによるエラー検出
モデムにより復調された無線データを元に、元の情報データをエラー訂正し復号する。送付するデータにＣＲＣデータを添付することにより、フレーム単位での誤りを検出する機能も備えており、最終的に復号されない場合には、受信した無線データが無効であったことを伝達する。
【０００４】
Ｖｉｔｅｒｂｉ、Ｔｕｒｂｏ符号等、デジタル無線通信で使用されているエラー訂正方式は強力なエラー訂正処理であり、ＢＥＲ（ビット誤り率）特性あるいはＦＥＲ（フレームエラー率）特性は、元来優れている。これらエラー訂正処理の性能向上については、エラー訂正処理での演算精度の向上や、演算アルゴリズムの工夫によって実現されている。
【０００５】
しかしながら、エラー訂正処理は理論に基づくものであり、一定の特性を超えることは理論的に不可能である。そこで、誤り検出手段として用いているＣＲＣを追加の誤り訂正手段に用いることが考えられる。
【０００６】
ＣＲＣを用いたエラー訂正は、一般的に用いられている。
【０００７】
図１８は、ＣＲＣ演算に基づく１ビット誤り訂正回路の従来の構成例を示している。この回路構成では、ＣＲＣ演算部９２０において元データ列９１０のデータ列のＣＲＣ演算を実施し、そのＣＲＣ演算値と受信データのＣＲＣ部とを比較判定するＣＲＣ誤り判定手段９３０を保有し、誤りのある場合にはビット反転手段９４０で入力データ列９１０の１ビットのみ反転させたデータ列を生成し、ＣＲＣ演算処理を繰り返して、復号データ列９５０を生成する処理となっている。そして、ＣＲＣ演算値と受信データのＣＲＣ部との比較判定の結果が完全一致する場合、あるいはＣＲＣ入力データ列の全データについて、１ビットのみのビット反転を実施してもＣＲＣの一致が得られなかった場合に、復号処理を終了する（例えば、特許文献１参照）。
【０００８】
また、この手法に関連し、ビット反転データ列作成とＣＲＣ処理とを一括で処理するＣＲＣ誤り訂正手法も提案されている（例えば、特許文献２参照）。
【０００９】
【特許文献１】
特開平５−２２７０４１号公報
【特許文献２】
特開２００１−１８６１０８号公報
【００１０】
【発明が解決しようとする課題】
ＣＲＣによる１ビット誤り訂正処理は、リアルタイムで処理される必要があり、処理負荷が軽くなければならないが、上記した従来技術のＣＲＣによるビット誤り訂正手段は処理が重く、性能面での問題が考えられる。
【００１１】
近年のデジタル無線通信においては、エラー訂正処理が非常に重く、ＣＲＣによるエラー訂正を追加実装する場合には、処理負荷を可能な限り軽減する必要がある。
【００１２】
本発明は係る問題点を解決すべく創案されたもので、その目的は、エラー訂正処理を重くすることなく、デジタル無線通信におけるエラー訂正処理能力の向上を図ったデジタル通信端末における誤り訂正装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明のデジタル通信端末における誤り訂正装置は、受信データ列を元にＣＲＣ演算を行うＣＲＣ演算手段と、ＣＲＣ演算の途中経過を格納するメモリ手段と、前記ＣＲＣ演算手段からのＣＲＣデータと前記メモリ手段のＣＲＣ演算途中データとに基づいてＣＲＣデータの１ビット誤り訂正を行うＣＲＣ１ビット誤り訂正手段とからなる受信データ列の１ビット誤り訂正機能を備えたことを特徴とする。すなわち、デジタル無線通信では誤り訂正処理と、誤り検出処理を実施しているが、ここの誤り検出手段として用いているＣＲＣを１ビット誤り訂正手段として用いるものである。
【００１４】
これにより、ＣＲＣを処理する１フレームあたり１ビットの誤りであれば、ＣＲＣで誤りビットの位置検出が実現できる。デジタル無線通信においては、フレーム内の誤りビット数は保証されていないが、誤り率の非常に低い場合、１ビットのみ誤りがあると仮定してビット訂正する手段を設けることにより、１ビットの誤りの場合の訂正手段を備えることができる。
【００１５】
この場合、前記ＣＲＣ１ビット誤り訂正手段は、前記受信データ列を反転する反転部と、前記ＣＲＣ演算手段から与えられたＣＲＣデータから逆方向に演算する第１の逆ＣＲＣ演算部と、この第１の逆ＣＲＣ演算部の出力と前記ＣＲＣ演算手段からのＣＲＣデータとの入力切り替えを行う選択部と、この選択部からの入力値を使用して逆方向に演算する第２のＣＲＣ演算部と、この第２のＣＲＣ演算部の出力値と前記メモリ手段からのＣＲＣ演算途中データとを比較する比較部と、前記ＣＲＣ演算手段からのＣＲＣデータ及び前記メモリ手段のからＣＲＣ演算途中データを入力として不一致ビット数を求めるＣＲＣ部誤り検出・訂正部と、前記比較部の比較結果と前記ＣＲＣ部誤り検出・訂正部の不一致ビット数情報とに基づいて入力データ列の復号処理を行うデータ復号部とで構成することができる。
【００１６】
また、前記ＣＲＣ１ビット誤り訂正手段は、前記受信データ列を反転する反転部と、前記受信データ列と前記反転部による反転データとの入力切り替えを行う選択部と、この選択部により選択されたデータをＣＲＣデータから逆方向に演算する逆ＣＲＣ演算部と、この逆ＣＲＣ演算部の出力と前記ＣＲＣ演算手段からのＣＲＣデータとの入力切り替えを行う選択部と、この選択部からの入力値を格納するメモリ部と、前記逆ＣＲＣ演算部の出力値と前記メモリ手段からのＣＲＣ演算途中データとを比較する比較部と、前記ＣＲＣ演算手段からのＣＲＣデータ及び前記メモリ手段からのＣＲＣ演算途中データを入力として不一致ビット数を求めるＣＲＣ部誤り検出・訂正部と、前記比較部の比較結果と前記ＣＲＣ部誤り検出・訂正部の不一致ビット数情報とに基づいて受信データ列の復号処理を行うデータ復号部とで構成することもできる。
【００１７】
また、本発明においては、前記ＣＲＣ誤り制御処理の実施をオン、オフする制御手段をさらに備えてもよい。この場合、前記制御手段は、例えば前記ＣＲＣ部誤り検出・訂正部の動作をオン、オフ制御することによって、ＣＲＣ誤り制御処理の実施をオン、オフ制御することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１９】
図１は、本発明の誤り訂正装置の一実施形態に係わる機能ブロック図である。
【００２０】
図１において、元データ列１０は、ＣＲＣ演算部２０に与えられ、計算過程においてＣＲＣの途中データをＣＲＣ途中データ格納手段２００に順次格納する。そして、最終的にＣＲＣの結果を求めて復号した時点で、１ビット誤り訂正手段１００により復号データ列３０を生成する構成となっている。
【００２１】
図２には、図１に示す１ビット誤り訂正手段１００の一構成例を示している。
【００２２】
本構成例の１ビット誤り訂正手段１００は、大別すると、ＣＲＣ部誤り検出・訂正部３００と、最終的なデータ復号部３１０と、データ訂正部１１０とからなる。また、データ訂正部１１０は、入力データ列のビット反転手段１４０と、復号ＣＲＣの結果を元に逆方向にＣＲＣ演算を実施する逆ＣＲＣ演算部Ａ１２０と、逆ＣＲＣ演算部Ａ１２０と復号ＣＲＣの切り替えを行うセレクタ１３０と、逆ＣＲＣ演算部Ｂ１５０と、ＣＲＣ途中データ格納手段２００からのＣＲＣ演算途中データＡ（ｉ）とを比較するデータ比較手段１６０とからなる。
【００２３】
図４は、ＣＲＣ部誤り検出・訂正部３００の構成例を示している。
【００２４】
ＣＲＣ部誤り検出・訂正部３００では、復号ＣＲＣと受信データ列Ｄ（ｉ）のＣＲＣ値との排他的論理和３０１を求め、全ビット加算手段３０２にて各ビットで１となっているビットの数を加算して、不一致ビット数情報として出力する。
図５は、ＣＲＣ演算部２０を以下に示す生成多項式とした場合の構成例を示している。
生成多項式：Ｘ１６＋Ｘ１２＋Ｘ５＋１
ここで、図中１５〜１で示すのは１ビットのデータであり、１６ビット連接することにより、ＣＲＣ結果を得る。
図６は、逆ＣＲＣ演算部Ａ１２０及び逆ＣＲＣ演算部Ｂ１５０の具体的な構成例を示している。
【００２５】
ここで、図中の１５〜１で示すのは１ビットのデータであり、ＣＲＣ演算の元データを設定することで、これらのデータを設定する。また、ＣＲＣ演算後、１６ビット合わせた出力により、ＣＲＣ結果を得る。
【００２６】
図７は、入力データ列１０と、ＣＲＣ演算部２０と、ＣＲＣ途中データ格納手段２００とに格納されるデータの構成イメージを示している。
【００２７】
図８は、図１及び図２に示す構成の誤り訂正装置による処理の手順を示している。
【００２８】
すなわち、ＣＲＣ演算部２０では、ＣＲＣ演算途中データＡ（ｉ）のｉを０、Ａ−１を０に設定して、ＣＲＣ内部状態を０に設定する（ステップＳ１）。この後、各入力ビットＤ（ｉ）を読み込んでＣＲＣ値を計算し（ステップＳ２）、その計算過程においてＣＲＣ演算途中データＡ（ｉ）をＣＲＣ途中データ格納手段２００に格納する（ステップＳ３）。この後、ｉをインクリメントし（ステップＳ４）、再びステップＳ２に戻ってＣＲＣ値を計算するといった処理を、入力データを一通り計算し終わるまで（ステップＳ５でＹｅｓと判断されるまで）、繰り返し行う。
【００２９】
そして、入力データを一通り計算した後、全データＤ（ｉ）の入力後のＣＲＣデータと、Ｄ（ｉ）のデータ列に続く受信ＣＲＣデータ列とを比較する（ステップＳ６）。その結果、完全に一致する場合（ステップＳ６でＹｅｓと判断された場合）には、誤り無しフレームとみなし、誤り訂正を実施することなく処理を終了する（ステップＳ７）。
【００３０】
一方、全データＤ（ｉ）の入力後のＣＲＣデータと、Ｄ（ｉ）のデータ列に続く受信ＣＲＣデータ列とが一致しない場合（ステップＳ６でＮｏと判断された場合）には、次にＣＲＣ部に１ビットの誤りがあるかどうかを確認し（ステップＳ８）、１ビットの誤りのある場合（ステップＳ８でＹｅｓと判断された場合）には、受信ＣＲＣ部に誤りがあるものとみなし、受信ＣＲＣデータ列を、演算によって求められたＣＲＣに置き換えて処理を終了する（ステップＳ９）。
【００３１】
一方、２ビット以上の誤りのある場合（ステップＳ８でＮｏと判断された場合）には、データ列に誤りがあるとみなし、ＣＲＣ部の１ビット誤り処理に続く。
【００３２】
すなわち、データ列のＣＲＣを逆ＣＲＣの元データとする（ステップＳ１０）。次に、ＣＲＣの元データをバックアップし（ステップＳ１１）、データＤ（ｉ）の反転データを入力データとして逆ＣＲＣを実施する（ステップＳ１２）。この時の計算結果がＡ（ｉ−１）と一致する場合（ステップＳ１３でＹｅｓと判断された場合）には、Ｄ（ｉ）を誤りビットとみなし、Ｄ（ｉ）反転値を復号データとして、復号を完了する（ステップＳ１４）。
【００３３】
一方、計算結果がＡ（ｉ−１）と一致しない場合（ステップＳ１３でＮｏと判断された場合）であって、Ｄ（ｉ）が最終データとなっている場合（ステップＳ１５でＹｅｓと判断された場合）には、全てのデータを確認した結果１ビット誤りでは対応できないため、誤り訂正復号不能と判断して処理を終了する（ステップＳ１６）。
【００３４】
一方、Ｄ（ｉ）が最終データでない場合（ステップＳ１５でＮｏと判断された場合）には、ｉの値から１を引くことによって次のデータを示し（ステップＳ１７）、バックアップしたＣＲＣの元データを復元する（ステップＳ１８）。それに引き続き、データＤ（ｉ）を読み込んで逆ＣＲＣを計算し、次の逆ＣＲＣの元データとする（ステップＳ１９）。
【００３５】
この後、ステップＳ１１に戻って、ＣＲＣの元データをバックアップする処理から繰り返す。なお、最終データＤ（０）時に確認対象となるＡ（−１）はＣＲＣ演算部２０の初期状態０とする。
【００３６】
次に、上記の処理を、具体的な値を用いて説明する。
【００３７】
まず、ＣＲＣに誤りのない場合の例を図９に示す。
【００３８】
入力データＤ（０）、Ｄ（１）、・・・、Ｄ（１３５）と順に処理すると、ＣＲＣの値は１６進数で６６６Ｅとなる。ＣＲＣ演算値で示している数値が、Ａ（ｉ）としてＣＲＣ途中データ格納手段２００に格納される。受信データのＣＲＣ部も１６進数の６６６Ｅであり、データ列は正しい。なお、図９に示す図表の下側に示している逆ＣＲＣ演算では、全てのデータ列に実施後は、データがゼロになることを示している。
【００３９】
次に、ＣＲＣ部分に１ビット誤りが存在する場合の例を図１０に示す。
【００４０】
入力データＤ（０）、Ｄ（１）、・・・、Ｄ（１３５）と順に処理すると、ＣＲＣの値は１６進数で６６６Ｅとなる。受信データのＣＲＣ部を１６進数の６４６Ｅとすると、データ列の第９ビット目が反転している。従って、受信データのＣＲＣ部の第９ビット目を反転すると６６６Ｅとなり、ＣＲＣが一致して、復号処理は完了する。ここで、ＣＲＣ部については特別に処理をせず、データ部に誤り無しとして復号を正常終了とすることも可能である。
【００４１】
次に、ＣＲＣ部分に２ビット誤りが存在する場合で、データ列に１ビットの誤りのある場合の例を図１１に示す。
【００４２】
ここでは、Ｄ（１３４）に誤りがあるとする。入力データＤ（０）、Ｄ（１）、・・・、Ｄ（１３５）と順に処理すると、ＣＲＣの値は１６進数で２４６Ａとなる。受信データのＣＲＣ部は正しい場合の数値として１６進数の６６６Ｅとする。ＣＲＣ部については、２ビット以上の誤りがあり、データ部分の処理が必要となる。
【００４３】
まず、受信データ列６６６Ｅに対し、入力データＤ（１３５）の反転データを逆ＣＲＣ処理すると、１６進数でＣＣＤＣとなる。対応するＣＲＣの途中計算値は１６進数で４８Ｄ５なので一致せず、Ｄ（１３５）の反転でもＣＲＣ結果の一致には至らないことから、次の処理に進む。すなわち、入力データＤ（１３５）を逆ＣＲＣに加えると１６進数でＣＣＤＤとなり、この値を逆ＣＲＣの元データとする。入力データＤ（１３４）の反転データを逆ＣＲＣ処理すると、１６進数で９１ＡＡとなる。ここで、対応するＣＲＣの途中計算値は１６進数で９１ＡＡなので一致する。従って、Ｄ（１３４）に誤りがあったと判定し、Ｄ（１３４）のビットを反転することによって、誤り訂正処理を終了する。
【００４４】
次に、ＣＲＣ部分に２ビット誤りが存在する場合で、データ列に２ビットの誤りのある場合の例を図１２に示す。
【００４５】
ここでは、Ｄ（２）とＤ（１３４）に誤りがあるとしている。入力データＤ（０）、Ｄ（１）、・・・、Ｄ（１３５）と順に処理すると、ＣＲＣの値は１６進数で２６５２となる。受信データのＣＲＣ部は正しい場合の数値として１６進数の６６６Ｅとする。ＣＲＣ部については、２ビット以上の誤りがあり、データ部分の処理が必要となる。
【００４６】
前述の手順に従い、入力データの反転データを逆ＣＲＣした結果と、ＣＲＣ途中データ格納手段２００に格納しているＣＲＣ途中結果とは一致することなく、最終データＤ（ｉ）まで計算する。Ｄ（ｉ）を計算して一致しないことより、ＣＲＣによる誤り訂正は不可能と判定し、処理を終了する。
【００４７】
図３は、１ビット誤り訂正手段１００の他の構成例を示している。
【００４８】
本構成例の１ビット誤り訂正手段１００は、大別すると、ＣＲＣ部誤り検出・訂正部３００と、最終的なデータ復号部３１０と、データ訂正部Ｂ１７０とからなる。また、データ訂正部Ｂ１７０は、入力データ列のビット反転手段１４０と、入力データ列とビット反転手段１４０の出力との切り替えを行うセレクタＡ１９０と、復号ＣＲＣの結果を元に逆方向にＣＲＣ演算を実施する逆ＣＲＣ演算部Ａ１２０と、逆ＣＲＣ演算部Ａ１２０と復号ＣＲＣとの切り替えを行うセレクタＢ１９１と、セレクタＢ１９１の出力値を保持するデータ格納手段１８０と、逆ＣＲＣ演算部Ａ１２０と、ＣＲＣ途中データ格納手段２００からのＣＲＣ演算途中データＡ（ｉ）とを比較するデータ比較手段１６０とからなる。
【００４９】
すなわち、ＣＲＣ処理に関して、図２に示す構成例では２個の逆ＣＲＣ演算部１２０，１５０と１個のセレクタ１３０とを保有していたのに対し、本構成例では１個の逆ＣＲＣ演算部１２０と２個のセレクタ１９０，１９１と１個のデータ格納手段１８０とで実現している。なお、処理手順については、図８に示すデータ処理手順と同等の処理となる。
【００５０】
また、本実施形態では、上記のＣＲＣ誤り制御処理の実施をオン、オフ制御可能としている。このオン、オフ制御は、例えば図４に示しているＣＲＣ部誤り検出・訂正部３００を動作しない、つまり常時誤り訂正しない設定とすることで実現できる。この設定は、例えば無線部の誤り状態が非常に高い場合に適応される。フレームにおけるデータ誤り数が２以上あることが予め分かっているような場合には、ＣＲＣによる１ビット誤り訂正処理自体の信頼性が低く、訂正する必要のないこともあり得るからである。
【００５１】
本発明による１ビット誤り訂正処理により、誤り訂正特性が向上していることについて、図１３に示す説明図を参照して説明する。
【００５２】
図中、上段の各ブロックはＣＲＣを生成するデータ系列を示している。ここではデータ部１３６ビット、ＣＲＣ部１６ビットの合計１５２ビットのデータ列となる。各マスの中に記している数値は各フレームにおける誤りビット数であり、数字が０であればそのフレームに誤りは存在しない。１ビット誤りのデータについては誤り訂正することから、本発明の適応後のエラー状態については、全体の誤りビット数が８から５、誤りフレーム数が５から２に改善していることを示している。
【００５３】
図１４は、上記誤り訂正処理を無線処理に適応した例を示している。
【００５４】
すなわち、図１７に示した従来の復号処理のＣＲＣ誤り検出に引き続き、ＣＲＣの一致しない場合には、ＣＲＣによる１ビット誤りを実施する（図中、符号６０により示す）。そして、ＣＲＣ単位で扱うフレームデータについて、１ビット誤りであれば訂正することにより、誤り訂正能力を向上できる。また、その結果ＣＲＣが一致することになり、無線フレームが正常に伝達される特性も向上する。
【００５５】
このことを、３ＧＰＰで使用するＴｕｒｂｏの例を使用してその効果を説明する。なお、ここでのＴｕｒｂｏ符号の符号器は３ＧＰＰ規格ＴＳ２５．２１２に記載のものを想定している。情報データのビット数は、ＣＲＣを含む前のデータ部が１３６ビット、これにＣＲＣ部１６ビットを加えた符号化前情報データが１５２ビットとなっている。このフレームを２４個連接し、すなわちＴｕｒｂｏ符合の符号化前データは４２２４ビットとする。
【００５６】
図１５は、ＣＲＣによる１ビット誤りを実現した場合におけるＢＥＲ特性の向上を示すグラフである。本発明の誤り訂正処理を適用する前のＴｕｒｂｏ訂正特性を図中の符号６０１，６０２，６０３，６０４，６０５により示す。これらはそれぞれＴｕｒｂｏ符号のイタレーション回数１，２，３，４，５に対応するものである。また、本発明の誤り訂正処理を適応後の訂正特性を図中の符号７０１，７０２，７０３，７０４，７０５により示す。図１５から分かるように、どのようなイタレーション状態であっても、誤り訂正特性を向上することができる。
【００５７】
図１６は、ＣＲＣによる１ビット誤りを実現した場合におけるＦＥＲ特性の向上を示すグラフである。本発明の誤り訂正処理を適用する前のＴｕｒｂｏ訂正特性を図中の符号６５１，６５２，６５３，６５４，６５５により示す。これらはそれぞれＴｕｒｂｏ符号のイタレーション回数１，２，３，４，５に対応するものである。また、本発明の誤り訂正処理を適応後の訂正特性を図中の符号７５１，７５２，７５３，７５４，７５５により示す。図１６から分かるように、ＢＥＲ特性の向上以上にＦＥＲ特性が向上している。
【００５８】
以上、本発明を上述した実施形態により説明したが、この発明の主旨の範囲内で種々の変形が可能であり、これらの変形をこの発明の範囲から排除するものではない。
【００５９】
【発明の効果】
本発明のデジタル通信端末における誤り訂正装置によれば、現行のシステムについての変更を行わず、デコードのみに対応する対策のみで、デジタル通信における誤り訂正能力を向上することができる。
【図面の簡単な説明】
【図１】本発明の誤り訂正装置の一実施形態に係わる機能ブロック図である。
【図２】１ビット誤り訂正手段のより具体的な構成を示す機能ブロック図である。
【図３】１ビット誤り訂正手段の他の実施例を示す機能ブロック図である。
【図４】ＣＲＣ部誤り訂正・検出部を示す機能ブロック図である。
【図５】ＣＲＣ演算部の構成例を示す説明図である。
【図６】逆ＣＲＣ演算部の構成例を示す説明図である。
【図７】入力データ列と、ＣＲＣ演算部と、ＣＲＣ途中データ格納手段とに格納されるデータの構成イメージを示す説明図である。
【図８】本実施形態の誤り訂正装置による処理の手順を示すフローチャートである。
【図９】ＣＲＣに誤りのない場合のデータ例を示す説明図である。
【図１０】ＣＲＣ部に１ビットの誤りがある場合のデータ例を示す説明図である。
【図１１】データ列に１ビットの誤りがある場合のデータ例を示す説明図である。
【図１２】データ列に２ビットの誤りがある場合のデータ例を示す説明図である。
【図１３】誤り訂正特性の向上の例を示す説明図である。
【図１４】本発明の誤り訂正処理を実施した場合の復号手順の例を示す説明図である。
【図１５】ＣＲＣによる１ビット誤りを実現した場合におけるＢＥＲ特性の向上を示すグラフである。
【図１６】ＣＲＣによる１ビット誤りを実現した場合におけるＦＥＲ特性の向上を示すグラフである。
【図１７】従来のデジタル無線通信における復号手順の例を示す説明図である。
【図１８】ＣＲＣ演算に基づく１ビット誤り訂正回路の従来の構成例を示す機能ブロック図である。
【符号の説明】
１０ 元データ列
２０ ＣＲＣ演算部
３０ 復号データ列
１００ １ビット誤り訂正手段
１１０ データ訂正部
１２０ 逆ＣＲＣ演算部Ａ
１３０ セレクタ
１４０ ビット反転手段
１５０ 逆ＣＲＣ演算部Ｂ
１６０ データ比較手段
１７０ データ訂正部Ｂ
１８０ データ格納手段
１９０ セレクタＡ
１９１ セレクタＢ
２００ ＣＲＣ途中データ格納手段
３００ ＣＲＣ部誤り検出・訂正部
３１０ データ復号部
【発明の属する技術分野】
本発明は、復号データに発生する誤りを訂正処理するデジタル通信端末における誤り訂正装置に関し、特に、誤り訂正処理機能を備えるデジタル無線通信等の技術分野において好適に利用される。
【０００２】
【従来の技術】
デジタル無線通信においては、伝送時にデータの誤りが発生するため、誤り訂正能力の高いエラー訂正手段が具備されている。例えば、３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）で規格の定められているＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）については、無線受信データについて、図１７に示すデータの流れにより、データの復号を実施する。
【０００３】
図１７で示すのは、ダウンリンク時におけるチャネルコーディック復号処理であり、携帯型電話端末あるいは無線カードでは、以下の処理等が行われる。
（１）無線データの取り込み、分割
（２）インタリーブ復元（デインタリーブ）
（３）レートマッチング
（４）エラー訂正処理 （ＶｉｔｅｒｂｉあるいはＴｕｒｂｏ符号）
（５）ＣＲＣによるエラー検出
モデムにより復調された無線データを元に、元の情報データをエラー訂正し復号する。送付するデータにＣＲＣデータを添付することにより、フレーム単位での誤りを検出する機能も備えており、最終的に復号されない場合には、受信した無線データが無効であったことを伝達する。
【０００４】
Ｖｉｔｅｒｂｉ、Ｔｕｒｂｏ符号等、デジタル無線通信で使用されているエラー訂正方式は強力なエラー訂正処理であり、ＢＥＲ（ビット誤り率）特性あるいはＦＥＲ（フレームエラー率）特性は、元来優れている。これらエラー訂正処理の性能向上については、エラー訂正処理での演算精度の向上や、演算アルゴリズムの工夫によって実現されている。
【０００５】
しかしながら、エラー訂正処理は理論に基づくものであり、一定の特性を超えることは理論的に不可能である。そこで、誤り検出手段として用いているＣＲＣを追加の誤り訂正手段に用いることが考えられる。
【０００６】
ＣＲＣを用いたエラー訂正は、一般的に用いられている。
【０００７】
図１８は、ＣＲＣ演算に基づく１ビット誤り訂正回路の従来の構成例を示している。この回路構成では、ＣＲＣ演算部９２０において元データ列９１０のデータ列のＣＲＣ演算を実施し、そのＣＲＣ演算値と受信データのＣＲＣ部とを比較判定するＣＲＣ誤り判定手段９３０を保有し、誤りのある場合にはビット反転手段９４０で入力データ列９１０の１ビットのみ反転させたデータ列を生成し、ＣＲＣ演算処理を繰り返して、復号データ列９５０を生成する処理となっている。そして、ＣＲＣ演算値と受信データのＣＲＣ部との比較判定の結果が完全一致する場合、あるいはＣＲＣ入力データ列の全データについて、１ビットのみのビット反転を実施してもＣＲＣの一致が得られなかった場合に、復号処理を終了する（例えば、特許文献１参照）。
【０００８】
また、この手法に関連し、ビット反転データ列作成とＣＲＣ処理とを一括で処理するＣＲＣ誤り訂正手法も提案されている（例えば、特許文献２参照）。
【０００９】
【特許文献１】
特開平５−２２７０４１号公報
【特許文献２】
特開２００１−１８６１０８号公報
【００１０】
【発明が解決しようとする課題】
ＣＲＣによる１ビット誤り訂正処理は、リアルタイムで処理される必要があり、処理負荷が軽くなければならないが、上記した従来技術のＣＲＣによるビット誤り訂正手段は処理が重く、性能面での問題が考えられる。
【００１１】
近年のデジタル無線通信においては、エラー訂正処理が非常に重く、ＣＲＣによるエラー訂正を追加実装する場合には、処理負荷を可能な限り軽減する必要がある。
【００１２】
本発明は係る問題点を解決すべく創案されたもので、その目的は、エラー訂正処理を重くすることなく、デジタル無線通信におけるエラー訂正処理能力の向上を図ったデジタル通信端末における誤り訂正装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明のデジタル通信端末における誤り訂正装置は、受信データ列を元にＣＲＣ演算を行うＣＲＣ演算手段と、ＣＲＣ演算の途中経過を格納するメモリ手段と、前記ＣＲＣ演算手段からのＣＲＣデータと前記メモリ手段のＣＲＣ演算途中データとに基づいてＣＲＣデータの１ビット誤り訂正を行うＣＲＣ１ビット誤り訂正手段とからなる受信データ列の１ビット誤り訂正機能を備えたことを特徴とする。すなわち、デジタル無線通信では誤り訂正処理と、誤り検出処理を実施しているが、ここの誤り検出手段として用いているＣＲＣを１ビット誤り訂正手段として用いるものである。
【００１４】
これにより、ＣＲＣを処理する１フレームあたり１ビットの誤りであれば、ＣＲＣで誤りビットの位置検出が実現できる。デジタル無線通信においては、フレーム内の誤りビット数は保証されていないが、誤り率の非常に低い場合、１ビットのみ誤りがあると仮定してビット訂正する手段を設けることにより、１ビットの誤りの場合の訂正手段を備えることができる。
【００１５】
この場合、前記ＣＲＣ１ビット誤り訂正手段は、前記受信データ列を反転する反転部と、前記ＣＲＣ演算手段から与えられたＣＲＣデータから逆方向に演算する第１の逆ＣＲＣ演算部と、この第１の逆ＣＲＣ演算部の出力と前記ＣＲＣ演算手段からのＣＲＣデータとの入力切り替えを行う選択部と、この選択部からの入力値を使用して逆方向に演算する第２のＣＲＣ演算部と、この第２のＣＲＣ演算部の出力値と前記メモリ手段からのＣＲＣ演算途中データとを比較する比較部と、前記ＣＲＣ演算手段からのＣＲＣデータ及び前記メモリ手段のからＣＲＣ演算途中データを入力として不一致ビット数を求めるＣＲＣ部誤り検出・訂正部と、前記比較部の比較結果と前記ＣＲＣ部誤り検出・訂正部の不一致ビット数情報とに基づいて入力データ列の復号処理を行うデータ復号部とで構成することができる。
【００１６】
また、前記ＣＲＣ１ビット誤り訂正手段は、前記受信データ列を反転する反転部と、前記受信データ列と前記反転部による反転データとの入力切り替えを行う選択部と、この選択部により選択されたデータをＣＲＣデータから逆方向に演算する逆ＣＲＣ演算部と、この逆ＣＲＣ演算部の出力と前記ＣＲＣ演算手段からのＣＲＣデータとの入力切り替えを行う選択部と、この選択部からの入力値を格納するメモリ部と、前記逆ＣＲＣ演算部の出力値と前記メモリ手段からのＣＲＣ演算途中データとを比較する比較部と、前記ＣＲＣ演算手段からのＣＲＣデータ及び前記メモリ手段からのＣＲＣ演算途中データを入力として不一致ビット数を求めるＣＲＣ部誤り検出・訂正部と、前記比較部の比較結果と前記ＣＲＣ部誤り検出・訂正部の不一致ビット数情報とに基づいて受信データ列の復号処理を行うデータ復号部とで構成することもできる。
【００１７】
また、本発明においては、前記ＣＲＣ誤り制御処理の実施をオン、オフする制御手段をさらに備えてもよい。この場合、前記制御手段は、例えば前記ＣＲＣ部誤り検出・訂正部の動作をオン、オフ制御することによって、ＣＲＣ誤り制御処理の実施をオン、オフ制御することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１９】
図１は、本発明の誤り訂正装置の一実施形態に係わる機能ブロック図である。
【００２０】
図１において、元データ列１０は、ＣＲＣ演算部２０に与えられ、計算過程においてＣＲＣの途中データをＣＲＣ途中データ格納手段２００に順次格納する。そして、最終的にＣＲＣの結果を求めて復号した時点で、１ビット誤り訂正手段１００により復号データ列３０を生成する構成となっている。
【００２１】
図２には、図１に示す１ビット誤り訂正手段１００の一構成例を示している。
【００２２】
本構成例の１ビット誤り訂正手段１００は、大別すると、ＣＲＣ部誤り検出・訂正部３００と、最終的なデータ復号部３１０と、データ訂正部１１０とからなる。また、データ訂正部１１０は、入力データ列のビット反転手段１４０と、復号ＣＲＣの結果を元に逆方向にＣＲＣ演算を実施する逆ＣＲＣ演算部Ａ１２０と、逆ＣＲＣ演算部Ａ１２０と復号ＣＲＣの切り替えを行うセレクタ１３０と、逆ＣＲＣ演算部Ｂ１５０と、ＣＲＣ途中データ格納手段２００からのＣＲＣ演算途中データＡ（ｉ）とを比較するデータ比較手段１６０とからなる。
【００２３】
図４は、ＣＲＣ部誤り検出・訂正部３００の構成例を示している。
【００２４】
ＣＲＣ部誤り検出・訂正部３００では、復号ＣＲＣと受信データ列Ｄ（ｉ）のＣＲＣ値との排他的論理和３０１を求め、全ビット加算手段３０２にて各ビットで１となっているビットの数を加算して、不一致ビット数情報として出力する。
図５は、ＣＲＣ演算部２０を以下に示す生成多項式とした場合の構成例を示している。
生成多項式：Ｘ１６＋Ｘ１２＋Ｘ５＋１
ここで、図中１５〜１で示すのは１ビットのデータであり、１６ビット連接することにより、ＣＲＣ結果を得る。
図６は、逆ＣＲＣ演算部Ａ１２０及び逆ＣＲＣ演算部Ｂ１５０の具体的な構成例を示している。
【００２５】
ここで、図中の１５〜１で示すのは１ビットのデータであり、ＣＲＣ演算の元データを設定することで、これらのデータを設定する。また、ＣＲＣ演算後、１６ビット合わせた出力により、ＣＲＣ結果を得る。
【００２６】
図７は、入力データ列１０と、ＣＲＣ演算部２０と、ＣＲＣ途中データ格納手段２００とに格納されるデータの構成イメージを示している。
【００２７】
図８は、図１及び図２に示す構成の誤り訂正装置による処理の手順を示している。
【００２８】
すなわち、ＣＲＣ演算部２０では、ＣＲＣ演算途中データＡ（ｉ）のｉを０、Ａ−１を０に設定して、ＣＲＣ内部状態を０に設定する（ステップＳ１）。この後、各入力ビットＤ（ｉ）を読み込んでＣＲＣ値を計算し（ステップＳ２）、その計算過程においてＣＲＣ演算途中データＡ（ｉ）をＣＲＣ途中データ格納手段２００に格納する（ステップＳ３）。この後、ｉをインクリメントし（ステップＳ４）、再びステップＳ２に戻ってＣＲＣ値を計算するといった処理を、入力データを一通り計算し終わるまで（ステップＳ５でＹｅｓと判断されるまで）、繰り返し行う。
【００２９】
そして、入力データを一通り計算した後、全データＤ（ｉ）の入力後のＣＲＣデータと、Ｄ（ｉ）のデータ列に続く受信ＣＲＣデータ列とを比較する（ステップＳ６）。その結果、完全に一致する場合（ステップＳ６でＹｅｓと判断された場合）には、誤り無しフレームとみなし、誤り訂正を実施することなく処理を終了する（ステップＳ７）。
【００３０】
一方、全データＤ（ｉ）の入力後のＣＲＣデータと、Ｄ（ｉ）のデータ列に続く受信ＣＲＣデータ列とが一致しない場合（ステップＳ６でＮｏと判断された場合）には、次にＣＲＣ部に１ビットの誤りがあるかどうかを確認し（ステップＳ８）、１ビットの誤りのある場合（ステップＳ８でＹｅｓと判断された場合）には、受信ＣＲＣ部に誤りがあるものとみなし、受信ＣＲＣデータ列を、演算によって求められたＣＲＣに置き換えて処理を終了する（ステップＳ９）。
【００３１】
一方、２ビット以上の誤りのある場合（ステップＳ８でＮｏと判断された場合）には、データ列に誤りがあるとみなし、ＣＲＣ部の１ビット誤り処理に続く。
【００３２】
すなわち、データ列のＣＲＣを逆ＣＲＣの元データとする（ステップＳ１０）。次に、ＣＲＣの元データをバックアップし（ステップＳ１１）、データＤ（ｉ）の反転データを入力データとして逆ＣＲＣを実施する（ステップＳ１２）。この時の計算結果がＡ（ｉ−１）と一致する場合（ステップＳ１３でＹｅｓと判断された場合）には、Ｄ（ｉ）を誤りビットとみなし、Ｄ（ｉ）反転値を復号データとして、復号を完了する（ステップＳ１４）。
【００３３】
一方、計算結果がＡ（ｉ−１）と一致しない場合（ステップＳ１３でＮｏと判断された場合）であって、Ｄ（ｉ）が最終データとなっている場合（ステップＳ１５でＹｅｓと判断された場合）には、全てのデータを確認した結果１ビット誤りでは対応できないため、誤り訂正復号不能と判断して処理を終了する（ステップＳ１６）。
【００３４】
一方、Ｄ（ｉ）が最終データでない場合（ステップＳ１５でＮｏと判断された場合）には、ｉの値から１を引くことによって次のデータを示し（ステップＳ１７）、バックアップしたＣＲＣの元データを復元する（ステップＳ１８）。それに引き続き、データＤ（ｉ）を読み込んで逆ＣＲＣを計算し、次の逆ＣＲＣの元データとする（ステップＳ１９）。
【００３５】
この後、ステップＳ１１に戻って、ＣＲＣの元データをバックアップする処理から繰り返す。なお、最終データＤ（０）時に確認対象となるＡ（−１）はＣＲＣ演算部２０の初期状態０とする。
【００３６】
次に、上記の処理を、具体的な値を用いて説明する。
【００３７】
まず、ＣＲＣに誤りのない場合の例を図９に示す。
【００３８】
入力データＤ（０）、Ｄ（１）、・・・、Ｄ（１３５）と順に処理すると、ＣＲＣの値は１６進数で６６６Ｅとなる。ＣＲＣ演算値で示している数値が、Ａ（ｉ）としてＣＲＣ途中データ格納手段２００に格納される。受信データのＣＲＣ部も１６進数の６６６Ｅであり、データ列は正しい。なお、図９に示す図表の下側に示している逆ＣＲＣ演算では、全てのデータ列に実施後は、データがゼロになることを示している。
【００３９】
次に、ＣＲＣ部分に１ビット誤りが存在する場合の例を図１０に示す。
【００４０】
入力データＤ（０）、Ｄ（１）、・・・、Ｄ（１３５）と順に処理すると、ＣＲＣの値は１６進数で６６６Ｅとなる。受信データのＣＲＣ部を１６進数の６４６Ｅとすると、データ列の第９ビット目が反転している。従って、受信データのＣＲＣ部の第９ビット目を反転すると６６６Ｅとなり、ＣＲＣが一致して、復号処理は完了する。ここで、ＣＲＣ部については特別に処理をせず、データ部に誤り無しとして復号を正常終了とすることも可能である。
【００４１】
次に、ＣＲＣ部分に２ビット誤りが存在する場合で、データ列に１ビットの誤りのある場合の例を図１１に示す。
【００４２】
ここでは、Ｄ（１３４）に誤りがあるとする。入力データＤ（０）、Ｄ（１）、・・・、Ｄ（１３５）と順に処理すると、ＣＲＣの値は１６進数で２４６Ａとなる。受信データのＣＲＣ部は正しい場合の数値として１６進数の６６６Ｅとする。ＣＲＣ部については、２ビット以上の誤りがあり、データ部分の処理が必要となる。
【００４３】
まず、受信データ列６６６Ｅに対し、入力データＤ（１３５）の反転データを逆ＣＲＣ処理すると、１６進数でＣＣＤＣとなる。対応するＣＲＣの途中計算値は１６進数で４８Ｄ５なので一致せず、Ｄ（１３５）の反転でもＣＲＣ結果の一致には至らないことから、次の処理に進む。すなわち、入力データＤ（１３５）を逆ＣＲＣに加えると１６進数でＣＣＤＤとなり、この値を逆ＣＲＣの元データとする。入力データＤ（１３４）の反転データを逆ＣＲＣ処理すると、１６進数で９１ＡＡとなる。ここで、対応するＣＲＣの途中計算値は１６進数で９１ＡＡなので一致する。従って、Ｄ（１３４）に誤りがあったと判定し、Ｄ（１３４）のビットを反転することによって、誤り訂正処理を終了する。
【００４４】
次に、ＣＲＣ部分に２ビット誤りが存在する場合で、データ列に２ビットの誤りのある場合の例を図１２に示す。
【００４５】
ここでは、Ｄ（２）とＤ（１３４）に誤りがあるとしている。入力データＤ（０）、Ｄ（１）、・・・、Ｄ（１３５）と順に処理すると、ＣＲＣの値は１６進数で２６５２となる。受信データのＣＲＣ部は正しい場合の数値として１６進数の６６６Ｅとする。ＣＲＣ部については、２ビット以上の誤りがあり、データ部分の処理が必要となる。
【００４６】
前述の手順に従い、入力データの反転データを逆ＣＲＣした結果と、ＣＲＣ途中データ格納手段２００に格納しているＣＲＣ途中結果とは一致することなく、最終データＤ（ｉ）まで計算する。Ｄ（ｉ）を計算して一致しないことより、ＣＲＣによる誤り訂正は不可能と判定し、処理を終了する。
【００４７】
図３は、１ビット誤り訂正手段１００の他の構成例を示している。
【００４８】
本構成例の１ビット誤り訂正手段１００は、大別すると、ＣＲＣ部誤り検出・訂正部３００と、最終的なデータ復号部３１０と、データ訂正部Ｂ１７０とからなる。また、データ訂正部Ｂ１７０は、入力データ列のビット反転手段１４０と、入力データ列とビット反転手段１４０の出力との切り替えを行うセレクタＡ１９０と、復号ＣＲＣの結果を元に逆方向にＣＲＣ演算を実施する逆ＣＲＣ演算部Ａ１２０と、逆ＣＲＣ演算部Ａ１２０と復号ＣＲＣとの切り替えを行うセレクタＢ１９１と、セレクタＢ１９１の出力値を保持するデータ格納手段１８０と、逆ＣＲＣ演算部Ａ１２０と、ＣＲＣ途中データ格納手段２００からのＣＲＣ演算途中データＡ（ｉ）とを比較するデータ比較手段１６０とからなる。
【００４９】
すなわち、ＣＲＣ処理に関して、図２に示す構成例では２個の逆ＣＲＣ演算部１２０，１５０と１個のセレクタ１３０とを保有していたのに対し、本構成例では１個の逆ＣＲＣ演算部１２０と２個のセレクタ１９０，１９１と１個のデータ格納手段１８０とで実現している。なお、処理手順については、図８に示すデータ処理手順と同等の処理となる。
【００５０】
また、本実施形態では、上記のＣＲＣ誤り制御処理の実施をオン、オフ制御可能としている。このオン、オフ制御は、例えば図４に示しているＣＲＣ部誤り検出・訂正部３００を動作しない、つまり常時誤り訂正しない設定とすることで実現できる。この設定は、例えば無線部の誤り状態が非常に高い場合に適応される。フレームにおけるデータ誤り数が２以上あることが予め分かっているような場合には、ＣＲＣによる１ビット誤り訂正処理自体の信頼性が低く、訂正する必要のないこともあり得るからである。
【００５１】
本発明による１ビット誤り訂正処理により、誤り訂正特性が向上していることについて、図１３に示す説明図を参照して説明する。
【００５２】
図中、上段の各ブロックはＣＲＣを生成するデータ系列を示している。ここではデータ部１３６ビット、ＣＲＣ部１６ビットの合計１５２ビットのデータ列となる。各マスの中に記している数値は各フレームにおける誤りビット数であり、数字が０であればそのフレームに誤りは存在しない。１ビット誤りのデータについては誤り訂正することから、本発明の適応後のエラー状態については、全体の誤りビット数が８から５、誤りフレーム数が５から２に改善していることを示している。
【００５３】
図１４は、上記誤り訂正処理を無線処理に適応した例を示している。
【００５４】
すなわち、図１７に示した従来の復号処理のＣＲＣ誤り検出に引き続き、ＣＲＣの一致しない場合には、ＣＲＣによる１ビット誤りを実施する（図中、符号６０により示す）。そして、ＣＲＣ単位で扱うフレームデータについて、１ビット誤りであれば訂正することにより、誤り訂正能力を向上できる。また、その結果ＣＲＣが一致することになり、無線フレームが正常に伝達される特性も向上する。
【００５５】
このことを、３ＧＰＰで使用するＴｕｒｂｏの例を使用してその効果を説明する。なお、ここでのＴｕｒｂｏ符号の符号器は３ＧＰＰ規格ＴＳ２５．２１２に記載のものを想定している。情報データのビット数は、ＣＲＣを含む前のデータ部が１３６ビット、これにＣＲＣ部１６ビットを加えた符号化前情報データが１５２ビットとなっている。このフレームを２４個連接し、すなわちＴｕｒｂｏ符合の符号化前データは４２２４ビットとする。
【００５６】
図１５は、ＣＲＣによる１ビット誤りを実現した場合におけるＢＥＲ特性の向上を示すグラフである。本発明の誤り訂正処理を適用する前のＴｕｒｂｏ訂正特性を図中の符号６０１，６０２，６０３，６０４，６０５により示す。これらはそれぞれＴｕｒｂｏ符号のイタレーション回数１，２，３，４，５に対応するものである。また、本発明の誤り訂正処理を適応後の訂正特性を図中の符号７０１，７０２，７０３，７０４，７０５により示す。図１５から分かるように、どのようなイタレーション状態であっても、誤り訂正特性を向上することができる。
【００５７】
図１６は、ＣＲＣによる１ビット誤りを実現した場合におけるＦＥＲ特性の向上を示すグラフである。本発明の誤り訂正処理を適用する前のＴｕｒｂｏ訂正特性を図中の符号６５１，６５２，６５３，６５４，６５５により示す。これらはそれぞれＴｕｒｂｏ符号のイタレーション回数１，２，３，４，５に対応するものである。また、本発明の誤り訂正処理を適応後の訂正特性を図中の符号７５１，７５２，７５３，７５４，７５５により示す。図１６から分かるように、ＢＥＲ特性の向上以上にＦＥＲ特性が向上している。
【００５８】
以上、本発明を上述した実施形態により説明したが、この発明の主旨の範囲内で種々の変形が可能であり、これらの変形をこの発明の範囲から排除するものではない。
【００５９】
【発明の効果】
本発明のデジタル通信端末における誤り訂正装置によれば、現行のシステムについての変更を行わず、デコードのみに対応する対策のみで、デジタル通信における誤り訂正能力を向上することができる。
【図面の簡単な説明】
【図１】本発明の誤り訂正装置の一実施形態に係わる機能ブロック図である。
【図２】１ビット誤り訂正手段のより具体的な構成を示す機能ブロック図である。
【図３】１ビット誤り訂正手段の他の実施例を示す機能ブロック図である。
【図４】ＣＲＣ部誤り訂正・検出部を示す機能ブロック図である。
【図５】ＣＲＣ演算部の構成例を示す説明図である。
【図６】逆ＣＲＣ演算部の構成例を示す説明図である。
【図７】入力データ列と、ＣＲＣ演算部と、ＣＲＣ途中データ格納手段とに格納されるデータの構成イメージを示す説明図である。
【図８】本実施形態の誤り訂正装置による処理の手順を示すフローチャートである。
【図９】ＣＲＣに誤りのない場合のデータ例を示す説明図である。
【図１０】ＣＲＣ部に１ビットの誤りがある場合のデータ例を示す説明図である。
【図１１】データ列に１ビットの誤りがある場合のデータ例を示す説明図である。
【図１２】データ列に２ビットの誤りがある場合のデータ例を示す説明図である。
【図１３】誤り訂正特性の向上の例を示す説明図である。
【図１４】本発明の誤り訂正処理を実施した場合の復号手順の例を示す説明図である。
【図１５】ＣＲＣによる１ビット誤りを実現した場合におけるＢＥＲ特性の向上を示すグラフである。
【図１６】ＣＲＣによる１ビット誤りを実現した場合におけるＦＥＲ特性の向上を示すグラフである。
【図１７】従来のデジタル無線通信における復号手順の例を示す説明図である。
【図１８】ＣＲＣ演算に基づく１ビット誤り訂正回路の従来の構成例を示す機能ブロック図である。
【符号の説明】
１０ 元データ列
２０ ＣＲＣ演算部
３０ 復号データ列
１００ １ビット誤り訂正手段
１１０ データ訂正部
１２０ 逆ＣＲＣ演算部Ａ
１３０ セレクタ
１４０ ビット反転手段
１５０ 逆ＣＲＣ演算部Ｂ
１６０ データ比較手段
１７０ データ訂正部Ｂ
１８０ データ格納手段
１９０ セレクタＡ
１９１ セレクタＢ
２００ ＣＲＣ途中データ格納手段
３００ ＣＲＣ部誤り検出・訂正部
３１０ データ復号部
Claims (5)
- 受信データ列を元にＣＲＣ演算を行うＣＲＣ演算手段と、ＣＲＣ演算の途中経過を格納するメモリ手段と、前記ＣＲＣ演算手段からのＣＲＣデータと前記メモリ手段のＣＲＣ演算途中データとに基づいてＣＲＣデータの１ビット誤り訂正を行うＣＲＣ１ビット誤り訂正手段とからなる受信データ列の１ビット誤り訂正機能を備えたことを特徴とするデジタル通信端末における誤り訂正装置。
- 前記ＣＲＣ１ビット誤り訂正手段は、
前記受信データ列を反転する反転部と、
前記ＣＲＣ演算手段から与えられたＣＲＣデータから逆方向に演算する第１の逆ＣＲＣ演算部と、
この第１の逆ＣＲＣ演算部の出力と前記ＣＲＣ演算手段からのＣＲＣデータとの入力切り替えを行う選択部と、
この選択部からの入力値を使用して逆方向に演算する第２のＣＲＣ演算部と、
この第２のＣＲＣ演算部の出力値と前記メモリ手段からのＣＲＣ演算途中データとを比較する比較部と、
前記ＣＲＣ演算手段からのＣＲＣデータ及び前記メモリ手段からのＣＲＣ演算途中データを入力として不一致ビット数を求めるＣＲＣ部誤り検出・訂正部と、
前記比較部の比較結果と前記ＣＲＣ部誤り検出・訂正部の不一致ビット数情報とに基づいて入力データ列の復号処理を行うデータ復号部とからなることを特徴とする請求項１に記載のデジタル通信端末における誤り訂正装置。 - 前記ＣＲＣ１ビット誤り訂正手段は、
前記受信データ列を反転する反転部と、
前記受信データ列と前記反転部による反転データとの入力切り替えを行う選択部と、
この選択部により選択されたデータをＣＲＣデータから逆方向に演算する逆ＣＲＣ演算部と、
この逆ＣＲＣ演算部の出力と前記ＣＲＣ演算手段からのＣＲＣデータとの入力切り替えを行う選択部と、
この選択部からの入力値を格納するメモリ部と、
前記逆ＣＲＣ演算部の出力値と前記メモリ手段からのＣＲＣ演算途中データとを比較する比較部と、
前記ＣＲＣ演算手段からのＣＲＣデータ及び前記メモリ手段からのＣＲＣ演算途中データを入力として不一致ビット数を求めるＣＲＣ部誤り検出・訂正部と、
前記比較部の比較結果と前記ＣＲＣ部誤り検出・訂正部の不一致ビット数情報とに基づいて受信データ列の復号処理を行うデータ復号部とからなることを特徴とする請求項１に記載のデジタル通信端末における誤り訂正装置。 - 前記ＣＲＣ誤り制御処理の実施をオン、オフする制御手段をさらに備えたことを特徴とする請求項２または請求項３に記載のデジタル通信端末における誤り訂正装置。
- 前記制御手段は、前記ＣＲＣ部誤り検出・訂正部の動作をオン、オフ制御することを特徴とする請求項４に記載のデジタル通信端末における誤り訂正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003178204A JP2005020063A (ja) | 2003-06-23 | 2003-06-23 | デジタル通信端末における誤り訂正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003178204A JP2005020063A (ja) | 2003-06-23 | 2003-06-23 | デジタル通信端末における誤り訂正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005020063A true JP2005020063A (ja) | 2005-01-20 |
Family
ID=34179903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003178204A Pending JP2005020063A (ja) | 2003-06-23 | 2003-06-23 | デジタル通信端末における誤り訂正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005020063A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009296177A (ja) * | 2008-06-03 | 2009-12-17 | Fujitsu Ltd | 光送受信器および光送受信システム |
| JP2012124643A (ja) * | 2010-12-07 | 2012-06-28 | Fuji Xerox Co Ltd | 受信装置及びデータ転送装置 |
| KR101462211B1 (ko) * | 2008-01-30 | 2014-11-17 | 삼성전자주식회사 | 이동통신 시스템의 복호 장치 및 방법 |
| CN113808642A (zh) * | 2020-06-15 | 2021-12-17 | 瑞昱半导体股份有限公司 | 数据存取系统和操作数据存取系统的方法 |
-
2003
- 2003-06-23 JP JP2003178204A patent/JP2005020063A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101462211B1 (ko) * | 2008-01-30 | 2014-11-17 | 삼성전자주식회사 | 이동통신 시스템의 복호 장치 및 방법 |
| JP2009296177A (ja) * | 2008-06-03 | 2009-12-17 | Fujitsu Ltd | 光送受信器および光送受信システム |
| JP4567769B2 (ja) * | 2008-06-03 | 2010-10-20 | 富士通株式会社 | 光送受信器および光送受信システム |
| US8291281B2 (en) | 2008-06-03 | 2012-10-16 | Fujitsu Limited | Optical transmitter and receiver and optical transmission and reception system |
| JP2012124643A (ja) * | 2010-12-07 | 2012-06-28 | Fuji Xerox Co Ltd | 受信装置及びデータ転送装置 |
| CN113808642A (zh) * | 2020-06-15 | 2021-12-17 | 瑞昱半导体股份有限公司 | 数据存取系统和操作数据存取系统的方法 |
| CN113808642B (zh) * | 2020-06-15 | 2024-07-19 | 瑞昱半导体股份有限公司 | 数据存取系统和操作数据存取系统的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610329B2 (ja) | 大最小距離を用いたターボ符号化方法及びそれを実現するシステム | |
| JP4366463B2 (ja) | 符号化装置及び符号化方法 | |
| US6950977B2 (en) | Mechanism for turbo decoding when CRC for partial blocks is provided | |
| US7461324B2 (en) | Parallel processing for decoding and cyclic redundancy checking for the reception of mobile radio signals | |
| US7454684B2 (en) | Apparatus and method for turbo decoder termination | |
| EP1894376A2 (en) | In-place transformations with applications to encoding and decoding various classes of codes | |
| WO2001082487A1 (fr) | Dispositif et procede de codage et de decodage | |
| JP2009525009A (ja) | 双方向スライディングウィンドウアーキテクチャを有するｍａｐ復号器 | |
| US11184028B2 (en) | Coding method, decoding method, apparatus, and device | |
| WO2018171393A1 (zh) | 一种极化码编译码方法及装置 | |
| JP2004343716A (ja) | 畳み込み符号化信号の伝送形式をブラインド検出する方法および復号器 | |
| GB2408900A (en) | Receiver capable of rate de-matching data block-by-block | |
| JP2001345713A (ja) | 復号装置及び復号方法 | |
| JP4321394B2 (ja) | 符号化装置、復号装置 | |
| JP2005020063A (ja) | デジタル通信端末における誤り訂正装置 | |
| US7346117B2 (en) | Turbo decoder | |
| JP5169771B2 (ja) | 復号器および復号方法 | |
| EP2258065B1 (en) | A method and system for stopping execution of a turbo decoder | |
| JP2004349901A (ja) | ターボ復号器及びそれに用いるダイナミック復号方法 | |
| CN108833057B (zh) | 一种基于3gpp 5g-nr极化码的分布式crc处理方法 | |
| WO2002052729A2 (en) | Decoder, system and method for decoding turbo block codes | |
| JP2006509465A5 (ja) | ||
| JP2006509465A (ja) | 並列処理を用いたターボ復号器 | |
| JPH1022839A (ja) | 軟判定誤り訂正復号方法 | |
| CN104022846B (zh) | 译码的方法及rnc |