JP2005019900A - Electronic device - Google Patents
Electronic device Download PDFInfo
- Publication number
- JP2005019900A JP2005019900A JP2003185918A JP2003185918A JP2005019900A JP 2005019900 A JP2005019900 A JP 2005019900A JP 2003185918 A JP2003185918 A JP 2003185918A JP 2003185918 A JP2003185918 A JP 2003185918A JP 2005019900 A JP2005019900 A JP 2005019900A
- Authority
- JP
- Japan
- Prior art keywords
- resin material
- electronic device
- electronic component
- component element
- ground electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、携帯電話機やパーソナルコンピュータ等の通信機器、電子機器に組み込まれる電子装置に関するものである。
【0002】
【従来の技術】
従来より、携帯電話機等の通信機器に高周波回路を備えた電子装置が用いられている。
【0003】
かかる従来の電子装置としては、例えば図4に示す如く、複数枚の絶縁層を積層してなる配線基板21の内部に高周波回路やグランド配線等を埋設するとともに、前記配線基板21の上面にIC素子、チップインダクタやチップコンデンサ,ダイオード,チップ抵抗器等の電子部品素子23を搭載し、更に電子部品素子23を被覆するようにして金属製のシールドケース22を取着した構造のものが知られている(例えば、特許文献1参照。)。
【0004】
前記シールドケース22は、電子装置の使用時、これをグランド電位に保持しておくことにより、電子部品素子23を電磁的にシールドするためのものである。これによって、外部からの電磁波を遮蔽して電子装置の回路特性を安定化させるとともに、電子部品素子23を正常に動作させることができる。このようなシールドケース22は、例えば、一面を開口させた筐体状の形状をなし、シールドケース21と電子部品素子23とが接触しないように、シールドケース21−電子部品素子23間に一定の間隔を設けた状態で配線基板21に取り付けられる。
【0005】
【特許文献1】
特開2001−196781号公報
【0006】
【発明が解決しようとする課題】
ところで、上述した従来の電子装置においては、シールドケース21を取りつける際に、シールドケースが傾いたり、取り付け位置にばらつきを生じることがあり、これらのことを考慮すると、シールドケース21−電子部品素子23間には、ある程度の間隔が設けられるように設計する必要がある。しかしながら、シールドケース21−電子部品素子23間にある程度の間隔を設けると、その分、余分な空間が発生することから、電子装置が高背化してしまうという問題があった。
【0007】
本発明は上述の問題点に鑑み案出されたもので、その目的は、シールドケースを使用することなく電磁波を良好に遮蔽して電子部品素子を保護することができ、且つ薄型化への対応が可能な電子装置を提供することにある。
【0008】
【課題を解決するための手段】
本発明の電子装置は、配線基板上に電子部品素子を搭載するとともに、該電子部品素子を電気絶縁性の第1樹脂材で被覆してなる電子装置において、前記配線基板の上面で、前記第1樹脂材の外側に、前記電子部品素子の搭載領域を囲繞する環状のグランド電極パターンを形成するとともに、前記第1樹脂材を、導電性を有し、前記グランド電極パターンに電気的に接続される第2樹脂材で被覆したことを特徴とするものである。
【0009】
また、本発明の電子装置は、前記第2樹脂材の外周部が前記グランド電極パターン上に位置していることを特徴とするものである。
【0010】
更に、本発明の電子装置は、前記グランド電極パターンの上面と内周面との間の角部に切り欠きを形成し、前記第2樹脂材の外周部を、前記切り欠きを構成するグランド電極パターンの内面と上面との間に形成される角部の位置と合致させたことを特徴とするものである。
【0011】
本発明の電子装置によれば、電気絶縁性の第1樹脂材で被覆された電子部品素子を、導電性を有する第2樹脂材で被覆し、該第2樹脂材をグランド電極パターンに電気的に接続していることから、電子装置の使用時、第2樹脂材をグランド電位に保持することにより、シールドケースを設けることなく電磁波を遮蔽して電子装置の回路特性を安定化させるとともに電子部品素子を正常に動作させることができるようになる。しかもこの場合、従来の電子装置のようにシールドケースと電子部品素子との間に余分なスペースを確保する必要はないことから、電子装置を薄型化することが可能となる。
【0012】
また、本発明の電子装置によれば、第2樹脂材の外周部を、電子部品素子の搭載領域を囲繞する環状のグランド電極パターンに接続させたことから、電子装置の使用時、第2樹脂材全体を確実にグランド電位に保持することができるようになり、電磁波の遮蔽効果を高めて、電子装置をよりいっそう安定して動作させることができるとともに、電子部品素子に対する外部からの電磁波の影響を有効に抑えることが可能となる。
【0013】
更に、本発明の電子装置によれば、グランド電極パターンの上面と内周面との間の角部に切り欠きを形成し、第2樹脂材の外周部を、前記切り欠きを構成するグランド電極パターンの内面と上面との間に形成される角部の位置と合致させることにより、第2樹脂材とグランド電極パターンとの接触面積を増加させ、第2樹脂材とグランド電極パターンとの密着強度を向上させて電子部品素子の気密性を高めることができる。
【0014】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
【0015】
図1は本発明の一実施形態に係る電子装置の断面図であり、同図に示す電子装置は、大略的に、配線基板1と、第1樹脂材2、第2樹脂材3とで構成されている。
【0016】
前記配線基板1は、複数個の絶縁層を厚み方向に積層してなる略矩形状の積層体により構成されており、これら絶縁層間には多数の回路配線6が介在され、これらの回路配線6を絶縁層中に埋設されているビアホール導体7等を介して相互に電気的に接続させている。
【0017】
このような配線基板1を構成する絶縁層の材質としては、例えばガラスセラミックス等のセラミック材料が用いられ、個々の絶縁層の厚みは例えば50μm〜300μmに設定される。
【0018】
尚、前記配線基板1は、絶縁層がセラミック材料から成る場合、セラミック原料の粉末に適当な有機溶剤、有機溶媒等を添加・混合して得たセラミックグリーンシートを複数枚積層した上、これをプレス成形し、しかる後、この積層体を高温で焼成し、外形加工することによって製作される。
【0019】
また、前記配線基板1の内部に設けられる回路配線6やビアホール導体7の材質としては、例えば、銀を主成分とする導電材料が好適に用いられ、個々の回路配線の厚みは、例えば5μm〜20μmに設定される。
【0020】
一方、配線基板1の主面にはグランド電極パターン5や前記回路配線6と接続される接続パッド8、表面配線(図示せず)が設けられている。
【0021】
前記グランド電極パターン5は、配線基板1上面の外周に沿って環状に配置され、配線基板1内部のビアホール導体7などを介して配線基板1の側面に形成される外部接続導体(図示せず)に接続される。前記外部接続導体は、電子装置が実装されるマザーボードに設けられたグランド配線に電気的に接続されており、これによりグランド配線パターン5は、電子装置の使用時、グランド電位に保持されるようになっている。
【0022】
尚、グランド電極パターン5、接続パッド8は、例えば、Ag、Ag−Pd、Ag−Pt等のAg系粉末、ホウ珪酸系低融点ガラスフリット、エチルセルロース等の有機バインダー、有機溶剤等を含有してなる導体ペーストを従来周知のスクリーン印刷等によって、配線基板1の最上層に対応するセラミックグリーンシート上に塗布し、焼成することによって形成される。
【0023】
また、前記グランド電極パターン5は、その厚みは例えば5μm〜80μmに設定され、特に50μm以上に設定しておけば、後述する第1樹脂材2の形成に際して液状樹脂を塗布した際、硬化する前の液状樹脂が配線基板1上面から流れ出るのを塞き止めるダムとしての役割も果たすようになる。従って、第1樹脂材の形成に際して、粘性が低く流れやすい液状樹脂を使用する場合には、グランド電極パターン5の厚みを50μm以上にしておくことが好ましい。
【0024】
このような配線基板1の上面には、集積回路部品素子やチップインダクタ、チップコンデンサ、チップ抵抗器、ダイオード等の電子部品素子4が実装される。
【0025】
この電子部品素子4は、配線基板1上面に被着されている接続パッド8に半田等の導電性接着剤を介して電気的に接続され、これらの電子部品素子4と配線基板1内部の回路配線6とで所定の電気回路を構成している。尚、本実施例では1個の電子部品素子4を配線基板1に搭載している。
【0026】
そして電子部品素子4は、電気絶縁性を有する第1樹脂材2及び導電性を有する第2樹脂材3によって順次被覆されている。
【0027】
第1樹脂材2は、電子部品素子4を外部からの衝撃より保護する保護膜と、第2樹脂材と電子部品素子4とが短絡するのを防止する絶縁膜と、電子部品素子4を気密封止するための封止層としての機能を有している。
【0028】
また、このような第1樹脂材2は、エポキシ樹脂等の熱硬化性樹脂に硬化剤、硬化促進剤、その他必要に応じて無機質充填剤などを添加・混合したものを、従来周知のスクリーン印刷法等により電子部品素子4を覆うように塗布し、しかる後、加熱硬化することにより形成され、電子部品素子4の上面から第1樹脂材2の上面までの距離は、例えば、0.10mm〜0.30mmの範囲になるように設定される。
【0029】
一方、第2樹脂材3は、配線基板1のグランド電極パターン5と電気的に接続されており、電子装置の使用時、第2樹脂材3をグランド電位に保持することにより、外部からの電磁波を良好に遮蔽して電子装置の回路特性を安定化させるとともに電子部品素子を正常に動作させることができるようになる。しかもこの場合、従来の電子装置のようにシールドケースと電子部品素子との間に余分なスペースを確保する必要はないことから、電子装置を薄型化することが可能となる。
【0030】
このような第2樹脂材3は、例えば、先に述べた第1樹脂材と同様のエポキシ樹脂、あるいはシリコン樹脂、ポリイミド樹脂等の樹脂にAu、Ag、Cu等の導電性粒子及び硬化剤、硬化促進剤、その他必要に応じて無機質充填剤を添加・混合したものを、従来周知のスクリーン印刷法等により、前記第1樹脂材を覆うようにして塗布し、しかる後、熱硬化させることにより形成され、その厚みは、例えば、0.05mm〜0.20mmに設定される。
【0031】
尚、前記導電性粒子の含有量は、第2樹脂材全体の重量に対して、例えば75〜88wt%の範囲に設定される。
【0032】
また、前記第2樹脂材3は、その外周部が電子部品素子4の搭載領域を囲繞する環状のグランド電極パターン5に接続されていることから、電子装置の使用時、第2樹脂材全体を確実にグランド電位に保持することができるようになり、電磁波の遮蔽効果を高めて、電子装置をよりいっそう安定して動作させることができるとともに、電子部品素子に対する外部からの電磁波の影響を有効に抑えることが可能となる。従って、第2樹脂材3は、その外周部をグランド電極パターン5に接続するようにして配置させることが好ましい。
【0033】
更にグランド電極パターン5は、図2に示すように、その上面と内周面との間の角部に切り欠き9を有しており、第2樹脂材3の外周部を、切り欠き9を構成するグランド電極パターン5の内面と上面との間に形成される角部10と合致するようにして配置させているため、第2樹脂材3とグランド電極パターン5との接触面積を増加させ、第2樹脂材3とグランド電極パターン5との密着強度を向上させて電子部品素子4の気密性を高めることができる。
【0034】
またグランド電極パターン5に上述のような切り欠き9を設けておくことにより、第2樹脂材3の形成に際して液状樹脂を塗布した際、硬化する前の液状樹脂が配線基板1上面から流れ出るのを塞き止めることもできる。
【0035】
かくして上述した電子装置は、配線基板1に搭載されている電子部品素子4を電気絶縁性の第1樹脂材2によって被覆し、該第1樹脂材2を導電性を有する第2樹脂材3によって被覆することにより、シールドケースを使用することなく外部からの電磁波を導電性を有する第2樹脂材3によって遮蔽し、電子装置を安定して動作させることができるようになる。
【0036】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良が可能である。
【0037】
上述の実施形態においては、グランド電極パターン5を、その外周縁が配線基板1上面の外周縁に合致するようにして配置したが、これに代えてグランド電極パターン5の外周縁を、配線基板1の外周縁よりも内側に所定距離だけ離間して配置するようにしてもよい。このようにすれば、配線基板1を大型基板の分割による“多数個取り”の手法により製造する場合であっても、大型基板の分割・切断時、グランド電極パターン5と切断用のカッターとが接触することはないことから、グランド電極パターン5のエッジが大型基板の切断に伴い下地より剥離するといった不都合を生じることがない。
【0038】
また、上述の実施形態においては、電子部品素子4は、配線基板1上面に設けられている接続パッド8に半田等の導電性接着剤介して電気的に接続させるようにしていたが、これに代えて、図3に示す如く金属細線等のボンディング材11を介して接続パッド8に電気的に接続するようにしてもよい。この場合、電子部品素子4とともにボンディング材11も覆うようにして第1樹脂材2で被覆することが重要である。
【0039】
更に、上述の実施形態においては、1個の電子部品素子4を配線基板1に搭載させたが、複数個の電子部品素子4を搭載するようにしてもよいことは言うまでもない。その場合、複数個の電子部品素子4のうち最も背高な電子部品素子の上面を第1樹脂材上面から、例えば0.10mm〜0.30mm程度離間させておくことが好ましい。
【0040】
また更に、上述の実施形態においては、配線基板1をガラスセラミックスにより形成するようにしたが、これに代えて、アルミナセラミックス等の他のセラミック材料やガラス布基材エポキシ樹脂等の有機材料を用いて配線基板1を形成するようにしても構わない。
【0041】
【発明の効果】
本発明の電子装置によれば、電気絶縁性の第1樹脂材で被覆された電子部品素子を、導電性を有する第2樹脂材で被覆し、該第2樹脂材をグランド電極パターンに電気的に接続していることから、電子装置の使用時、第2樹脂材をグランド電位に保持することにより、シールドケースを設けることなく電磁波を遮蔽して電子装置の回路特性を安定化させるとともに電子部品素子を正常に動作させることができるようになる。しかもこの場合、従来の電子装置のようにシールドケースと電子部品素子との間に余分なスペースを確保する必要がないことから、電子装置を薄型化することが可能となる。
【0042】
また、本発明の電子装置によれば、第2樹脂材の外周部を、電子部品素子の搭載領域を囲繞する環状のグランド電極パターンに接続させたことから、電子装置の使用時、第2樹脂材全体を確実にグランド電位に保持することができるようになり、電磁波の遮蔽効果を高めて、電子装置をよりいっそう安定して動作させることができるとともに、電子部品素子に対する外部からの電磁波の影響を有効に抑えることが可能となる。
【0043】
更に、本発明の電子装置によれば、グランド電極パターンの上面と内周面との間の角部に切り欠きを形成し、第2樹脂材の外周部を、前記切り欠きを構成するグランド電極パターンの内面と上面との間に形成される角部の位置と合致させることにより、第2樹脂材とグランド電極パターンとの接触面積を増加させ、第2樹脂材とグランド電極パターンとの密着強度を向上させて電子部品素子の気密性を高めることができる。
【図面の簡単な説明】
【図1】本発明の電子装置の断面図である。
【図2】図1の電子装置の第1樹脂材2及び第2樹脂材3を省略した要部断面図である。
【図3】本発明の他の実施形態に係る電子装置の断面図である。
【図4】従来の電子装置の断面図である。
【符号の説明】
1・・・配線基板
2・・・第1樹脂材
3・・・第2樹脂材
4・・・電子部品素子
5・・・グランド電極パターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a communication device such as a mobile phone and a personal computer, and an electronic device incorporated in the electronic device.
[0002]
[Prior art]
Conventionally, an electronic device provided with a high-frequency circuit is used in communication equipment such as a mobile phone.
[0003]
As such a conventional electronic device, for example, as shown in FIG. 4, a high frequency circuit, a ground wiring or the like is embedded in a
[0004]
The
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 2001-196781
[Problems to be solved by the invention]
By the way, in the above-described conventional electronic device, when the
[0007]
The present invention has been devised in view of the above-mentioned problems, and the object thereof is to protect an electronic component element by properly shielding electromagnetic waves without using a shield case, and to cope with a reduction in thickness. An object of the present invention is to provide an electronic device capable of performing the above.
[0008]
[Means for Solving the Problems]
An electronic device according to the present invention is an electronic device in which an electronic component element is mounted on a wiring board and the electronic component element is covered with an electrically insulating first resin material. An annular ground electrode pattern surrounding the electronic component element mounting region is formed on the outer side of one resin material, and the first resin material is electrically conductive and electrically connected to the ground electrode pattern. It is characterized by being covered with the second resin material.
[0009]
The electronic device of the present invention is characterized in that an outer peripheral portion of the second resin material is located on the ground electrode pattern.
[0010]
Furthermore, in the electronic device according to the present invention, a notch is formed at a corner between the upper surface and the inner peripheral surface of the ground electrode pattern, and the outer peripheral portion of the second resin material is a ground electrode constituting the notch. It is characterized in that it matches the position of the corner formed between the inner surface and the upper surface of the pattern.
[0011]
According to the electronic device of the present invention, the electronic component element covered with the electrically insulating first resin material is covered with the conductive second resin material, and the second resin material is electrically connected to the ground electrode pattern. Therefore, when the electronic device is used, the second resin material is held at the ground potential, thereby shielding the electromagnetic wave without providing a shield case and stabilizing the circuit characteristics of the electronic device. The element can be operated normally. In addition, in this case, since it is not necessary to secure an extra space between the shield case and the electronic component element as in the conventional electronic device, the electronic device can be thinned.
[0012]
According to the electronic device of the present invention, since the outer peripheral portion of the second resin material is connected to the annular ground electrode pattern surrounding the mounting area of the electronic component element, the second resin is used when the electronic device is used. The entire material can be reliably held at the ground potential, the electromagnetic wave shielding effect can be enhanced, the electronic device can be operated more stably, and the influence of external electromagnetic waves on the electronic component element Can be effectively suppressed.
[0013]
Furthermore, according to the electronic device of the present invention, a notch is formed at a corner between the upper surface and the inner peripheral surface of the ground electrode pattern, and the outer periphery of the second resin material is formed on the ground electrode constituting the notch. By matching the position of the corner formed between the inner surface and the upper surface of the pattern, the contact area between the second resin material and the ground electrode pattern is increased, and the adhesion strength between the second resin material and the ground electrode pattern is increased. The airtightness of the electronic component element can be improved.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
[0015]
FIG. 1 is a cross-sectional view of an electronic device according to an embodiment of the present invention. The electronic device shown in FIG. 1 is roughly composed of a
[0016]
The
[0017]
As a material of the insulating layer constituting such a
[0018]
When the insulating layer is made of a ceramic material, the
[0019]
Moreover, as a material of the
[0020]
On the other hand, the main surface of the
[0021]
The
[0022]
The
[0023]
Further, the thickness of the
[0024]
On the upper surface of the
[0025]
The
[0026]
The
[0027]
The
[0028]
In addition, such a
[0029]
On the other hand, the second resin material 3 is electrically connected to the
[0030]
Such a second resin material 3 is made of, for example, the same epoxy resin as the first resin material described above, or conductive particles such as Au, Ag, Cu, and a curing agent on a resin such as a silicon resin or a polyimide resin, By applying a curing accelerator and other inorganic fillers added and mixed as necessary, by covering the first resin material by a conventionally known screen printing method, etc., and then thermally curing. It is formed and its thickness is set to 0.05 mm to 0.20 mm, for example.
[0031]
In addition, content of the said electroconductive particle is set to the range of 75-88 wt% with respect to the weight of the whole 2nd resin material, for example.
[0032]
In addition, since the outer peripheral portion of the second resin material 3 is connected to the annular
[0033]
Further, as shown in FIG. 2, the
[0034]
Further, by providing the notch 9 as described above in the
[0035]
Thus, in the electronic device described above, the
[0036]
In addition, this invention is not limited to the above-mentioned embodiment, A various change and improvement are possible within the range which does not deviate from the summary of this invention.
[0037]
In the above-described embodiment, the
[0038]
In the above-described embodiment, the
[0039]
Furthermore, in the above-described embodiment, one
[0040]
Furthermore, in the above-described embodiment, the
[0041]
【The invention's effect】
According to the electronic device of the present invention, the electronic component element covered with the electrically insulating first resin material is covered with the conductive second resin material, and the second resin material is electrically connected to the ground electrode pattern. Therefore, when the electronic device is used, the second resin material is held at the ground potential, thereby shielding the electromagnetic wave without providing a shield case and stabilizing the circuit characteristics of the electronic device. The element can be operated normally. In addition, in this case, since it is not necessary to secure an extra space between the shield case and the electronic component element as in the conventional electronic device, the electronic device can be thinned.
[0042]
According to the electronic device of the present invention, since the outer peripheral portion of the second resin material is connected to the annular ground electrode pattern surrounding the mounting area of the electronic component element, the second resin is used when the electronic device is used. The entire material can be reliably held at the ground potential, the electromagnetic wave shielding effect can be enhanced, the electronic device can be operated more stably, and the influence of external electromagnetic waves on the electronic component element Can be effectively suppressed.
[0043]
Furthermore, according to the electronic device of the present invention, a notch is formed at a corner between the upper surface and the inner peripheral surface of the ground electrode pattern, and the outer periphery of the second resin material is formed on the ground electrode constituting the notch. By matching the position of the corner formed between the inner surface and the upper surface of the pattern, the contact area between the second resin material and the ground electrode pattern is increased, and the adhesion strength between the second resin material and the ground electrode pattern is increased. The airtightness of the electronic component element can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an electronic device of the present invention.
2 is a cross-sectional view of a principal part in which the
FIG. 3 is a cross-sectional view of an electronic device according to another embodiment of the present invention.
FIG. 4 is a cross-sectional view of a conventional electronic device.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
前記配線基板の上面で、前記第1樹脂材の外側に、前記電子部品素子の搭載領域を囲繞する環状のグランド電極パターンを形成するとともに、前記第1樹脂材を、導電性を有し、前記グランド電極パターンに電気的に接続される第2樹脂材で被覆したことを特徴とする電子装置。In an electronic device in which an electronic component element is mounted on a wiring board and the electronic component element is covered with an electrically insulating first resin material,
On the upper surface of the wiring board, outside the first resin material, an annular ground electrode pattern surrounding the electronic component element mounting region is formed, and the first resin material has conductivity, An electronic device comprising a second resin material that is electrically connected to a ground electrode pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003185918A JP2005019900A (en) | 2003-06-27 | 2003-06-27 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003185918A JP2005019900A (en) | 2003-06-27 | 2003-06-27 | Electronic device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009032310A Division JP2009111428A (en) | 2009-02-16 | 2009-02-16 | Electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005019900A true JP2005019900A (en) | 2005-01-20 |
JP2005019900A5 JP2005019900A5 (en) | 2006-01-05 |
Family
ID=34185188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003185918A Pending JP2005019900A (en) | 2003-06-27 | 2003-06-27 | Electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005019900A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009008243A1 (en) * | 2007-07-09 | 2009-01-15 | Tatsuta System Electronics Co., Ltd. | High frequency module having shielding and heat dissipating characteristics and method for manufacturing the same |
JP2009111428A (en) * | 2009-02-16 | 2009-05-21 | Kyocera Corp | Electronic device |
WO2010021262A1 (en) * | 2008-08-19 | 2010-02-25 | 株式会社村田製作所 | Circuit module and method for manufacturing same |
JP2011091451A (en) * | 2011-02-07 | 2011-05-06 | Kyocera Corp | Electronic apparatus |
JP2011254114A (en) * | 2011-09-20 | 2011-12-15 | Kyocera Corp | Electronic device |
KR101101568B1 (en) * | 2009-11-20 | 2012-01-02 | 삼성전기주식회사 | High frequency package and method for manufacturing the same |
CN111799185A (en) * | 2020-07-03 | 2020-10-20 | 徐彩芬 | Tube core packaging structure and preparation method thereof |
-
2003
- 2003-06-27 JP JP2003185918A patent/JP2005019900A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009008243A1 (en) * | 2007-07-09 | 2009-01-15 | Tatsuta System Electronics Co., Ltd. | High frequency module having shielding and heat dissipating characteristics and method for manufacturing the same |
WO2010021262A1 (en) * | 2008-08-19 | 2010-02-25 | 株式会社村田製作所 | Circuit module and method for manufacturing same |
JP4525866B2 (en) * | 2008-08-19 | 2010-08-18 | 株式会社村田製作所 | Circuit module and manufacturing method thereof |
JPWO2010021262A1 (en) * | 2008-08-19 | 2012-01-26 | 株式会社村田製作所 | Circuit module and manufacturing method thereof |
US8240035B2 (en) | 2008-08-19 | 2012-08-14 | Murata Manufacturing Co., Ltd. | Circuit module and manufacturing method for the same |
JP2009111428A (en) * | 2009-02-16 | 2009-05-21 | Kyocera Corp | Electronic device |
KR101101568B1 (en) * | 2009-11-20 | 2012-01-02 | 삼성전기주식회사 | High frequency package and method for manufacturing the same |
JP2011091451A (en) * | 2011-02-07 | 2011-05-06 | Kyocera Corp | Electronic apparatus |
JP2011254114A (en) * | 2011-09-20 | 2011-12-15 | Kyocera Corp | Electronic device |
CN111799185A (en) * | 2020-07-03 | 2020-10-20 | 徐彩芬 | Tube core packaging structure and preparation method thereof |
CN111799185B (en) * | 2020-07-03 | 2022-04-19 | 徐彩芬 | Tube core packaging structure and preparation method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20230034994A (en) | Semiconductor device and manufacturing method thereof | |
CN101401206B (en) | Circuit module, wireless communication apparatus and circuit module manufacturing method | |
US9609754B2 (en) | Package for mounting electronic element, electronic device, and imaging module | |
US9591747B2 (en) | Module board | |
JPWO2014017228A1 (en) | module | |
JP3894091B2 (en) | IC chip built-in multilayer substrate and manufacturing method thereof | |
KR101693747B1 (en) | Electronic components embedded substrate and manufacturing method thereof | |
JP2008034778A (en) | Circuit module | |
JP2005026263A (en) | Hybrid integrated circuit | |
JP4057968B2 (en) | Electronic equipment | |
JP4051326B2 (en) | Manufacturing method of electronic device | |
JP2005019900A (en) | Electronic device | |
JP2005101365A (en) | Electronic device | |
JP6250943B2 (en) | Wiring board | |
JP6224525B2 (en) | Wiring board and electronic device | |
JP2009111428A (en) | Electronic device | |
JP2011091451A (en) | Electronic apparatus | |
JP2011254114A (en) | Electronic device | |
JP3872378B2 (en) | Electronic equipment | |
JP3847190B2 (en) | Wiring board | |
JP3935833B2 (en) | Electronic equipment | |
JP3878878B2 (en) | Wiring board | |
JP7433766B2 (en) | Circuit boards, electronic components and electronic modules | |
JP2007201517A (en) | Semiconductor device | |
JP2003078103A (en) | Circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051111 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090714 |