JP4051326B2 - Manufacturing method of electronic device - Google Patents
Manufacturing method of electronic device Download PDFInfo
- Publication number
- JP4051326B2 JP4051326B2 JP2003302190A JP2003302190A JP4051326B2 JP 4051326 B2 JP4051326 B2 JP 4051326B2 JP 2003302190 A JP2003302190 A JP 2003302190A JP 2003302190 A JP2003302190 A JP 2003302190A JP 4051326 B2 JP4051326 B2 JP 4051326B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- wiring board
- electronic device
- wiring
- fine metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、携帯電話機やパーソナルコンピュータ等の通信機器、電子機器等に組み込まれる電子装置の製造方法に関するものである。 The present invention relates to a method for manufacturing an electronic device incorporated in a communication device such as a mobile phone or a personal computer, an electronic device, or the like.
従来より、携帯電話機等の通信機器、電子機器等に高周波回路を備えた電子装置が用いられている。 2. Description of the Related Art Conventionally, an electronic device provided with a high-frequency circuit is used in communication devices such as mobile phones, electronic devices, and the like.
このような従来の電子装置としては、例えば図4に示す如くグランド配線パターンや信号配線パターン等の表面配線パターン52を有する配線基板51上面に、IC素子等の電子部品素子53を載置させるとともに、電子部品素子53上面に設けられている接続電極54と前記表面配線パターン52とを、金属細線55を介して電気的に接続させ、更に電子部品素子53を絶縁性を有する樹脂56により被覆した構造のものが知られている(例えば、特許文献1参照。)。
As such a conventional electronic device, for example, an
ところで上述した従来の電子装置50においては、携帯電話等の電子機器内に組み込んで使用した際、電子装置50の周囲に配置される他の電子装置からの電磁的な影響によって、電子装置の電気的特性が劣化するといった不都合を有している。
By the way, in the above-described conventional
そこで、上記のような不都合を解消するために、図5に示す如く、電子部品素子53をグランド電位に保持される金属製のシールドケース60で覆っておくことが考えられる(例えば、特許文献2参照。)。
Therefore, in order to solve the above inconvenience, it is considered that the
このようなシールドケース60の配線基板51への取り付けは、配線基板51の側面に切り欠き部を形成しておき、シールドケース60の外周部に設けられた接合脚部を前記切り欠き部に挿入し、該挿入部を切り欠き部に半田接合することにより行われる。
For attaching the
またこのような電子装置を多数個取りする場合は、前記配線基板51ごとに表面配線パターン52が形成された大型基板を用意し、該大型基板の各配線基板領域に接続電極54を有する電子部品素子53を載置させ、次に前記表面配線パターン52と接続電極54とを金属細線55により接続し、しかる後、前記大型基板を配線基板領域ごとに分割し、最後に上述のようにしてシールドケース60を個々の配線基板51に取り付けることにより製品としての電子装置が完成する。
しかしながら上述したシールドケース60を用いるタイプの電子装置の製造方法では、シールドケース60の取り付けに際して、シールドケース60の接合脚部を配線基板の切り欠き部に挿入する工程や挿入部を半田接合する工程などを要するため電子装置の組立作業が複雑になってしまう。また、電子装置を多数個取りする場合には、シールドケース60の取り付け作業を各配線基板51に対して個々に行わなければならない。その結果、シールドケース60の取り付け工程に長時間を要してしまい、電子装置の生産性の向上に供することが不可となる不都合があった。
However, in the method of manufacturing an electronic device of the type using the
本発明は上記欠点に鑑み案出されたもので、その目的は、生産性が高く、且つ電磁波を良好に遮蔽することができる電子装置の製造方法を提供することにある。 The present invention has been devised in view of the above-described drawbacks, and an object of the present invention is to provide a method for manufacturing an electronic device that is highly productive and that can well shield electromagnetic waves.
本発明の電子装置の製造方法は、複数の配線基板領域を有する大型基板を形成し、該大型基板の各配線基板領域に、グランド配線パターンを形成するとともに上面に複数の接続電極を有する電子部品素子を載置する工程1と、前記グランド配線パターンと前記接続電極とを、ループ形状をなす金属細線を介して接続する工程2と、絶縁性を有する第1の液状樹脂を、前記電子部品素子全体を覆い、且つ前記金属細線の一部が露出するようにして、全ての配線基板領域にわたって塗布することにより絶縁性樹脂を形成する工程3と、導電性粒子を含有する第2の液状樹脂を、前記絶縁性樹脂の上面及び金属細線の露出部を覆うようにして全ての配線基板領域にわたって塗布することにより金属細線と電気的に接続させた導電性樹脂を形成する工程4と、前記大型基板を各配線基板領域の外周に沿って絶縁性樹脂及び導電性樹脂と共に切断することにより複数の電子装置を切り出す工程5と、を含むことを特徴とするものである。
An electronic device manufacturing method according to the present invention is a method of forming a large substrate having a plurality of wiring substrate regions, forming a ground wiring pattern in each wiring substrate region of the large substrate, and having a plurality of connection electrodes on the upper surface. A
本発明によれば、導電性粒子を含有する第2の液状樹脂を、絶縁性樹脂の上面及び金属細線の露出部を覆うようにして配線基板領域にわたって塗布することにより電磁波遮蔽機能を有する導電性樹脂を形成するようにしている。これによって、シールドケースの取り付け作業のように煩雑な組立て作業を行うことなく、簡単に電子装置を電磁的にシールドできるようになるため電子装置の生産性を向上させることが可能となる。 According to the present invention, the second liquid resin containing the conductive particles is applied over the wiring substrate region so as to cover the upper surface of the insulating resin and the exposed portion of the thin metal wire, thereby having an electromagnetic wave shielding function. Resin is formed. As a result, the electronic device can be easily electromagnetically shielded without performing a complicated assembly operation such as the attaching operation of the shield case, so that the productivity of the electronic device can be improved.
また、電子装置を多数個取りする際には、導電性樹脂を全ての配線基板領域に対して一度に形成できるため電子装置の生産性を向上させることが可能となる。 In addition, when a large number of electronic devices are taken, it is possible to improve the productivity of the electronic device because the conductive resin can be formed on all the wiring board regions at once.
以下、本発明を添付図面に基づいて詳細に説明する。図1は本発明の製造方法によって製作された電子装置の外観斜視図、図2は図1の電子装置のA−A線断面図である。 Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is an external perspective view of an electronic device manufactured by the manufacturing method of the present invention, and FIG. 2 is a cross-sectional view of the electronic device of FIG.
同図に示す電子装置20は、大略的に、配線基板1、電子部品素子2、絶縁性樹脂3、導電性樹脂4とで構成されている。
The
前記配線基板1は、複数個の絶縁層を厚み方向に積層してなる略矩形状の積層体により構成されており、これら絶縁層間には多数の回路配線が介在され、これらの回路配線を絶縁層中に埋設されているビアホール導体等を介して相互に電気的に接続させている。
The
このような配線基板1を構成する絶縁層の材質としては、例えばガラスセラミックス等のセラミック材料が用いられ、個々の絶縁層の厚みは例えば50μm〜300μmに設定される。
As a material of the insulating layer constituting such a
一方、配線基板1の主面にはグランド配線パターン5や信号配線パターン(図示せず)が形成されている。
On the other hand, a
前記グランド配線パターン5は、配線基板1内部のビアホール導体等を介して配線基板1の下面あるいは側面に形成される外部接続導体(図示せず)に接続される。前記外部接続導体は、電子装置20が実装されるマザーボードに設けられたグランド配線に電気的に接続されており、これによりグランド配線パターン5は、電子装置20の使用時、グランド電位に保持されるようになっている。
The
尚、グランド配線パターン5は、例えば、Ag、Ag−Pd、Ag−Pt等のAg系材料からなり、その厚みは5μm〜80μmに設定される。
The
このような配線基板1の上面には、IC素子や半導体素子等の電子部品素子2が載置され、例えばダイボンド材や導電性樹脂等を介して配線基板1に機械的に固定される。尚、本実施の形態においては、1つの配線基板に対して1個の電子部品素子が搭載されている。
An
この電子部品素子2の上面には、複数の接続電極6が形成されており、該接続電極6はグランド配線パターン5あるいは、信号配線パターンと金属細線7を介して電気的に接続され、信号配線パターンに接続している金属細線6の最上部の高さは、グランド配線パターン5に接続している金属細線6の最上部の高さよりも低く位置設定されている。
A plurality of connection electrodes 6 are formed on the upper surface of the
前記金属細線7は、従来周知のワイヤボンディングにより形成され、その形状は、例えば“山なり”をなすループ形状になっている。
The metal
尚、金属細線7は、例えばAuやAl等の金属材料からなり、その直径は18μm〜35μmである。
The
そして電子部品素子2は、絶縁性樹脂3及び導電性樹脂4によって順次被覆されている。ただし、絶縁性樹脂2は前記金属細線7の最上部が露出するようにして、また導電性樹脂4は絶縁性樹脂3及び金属細線7の露出部を覆うようにして電子部品素子2を被覆している。
The
絶縁性樹脂3は、電子部品素子2を外部からの衝撃より保護する保護膜としての機能と、電子部品素子2を気密封止するための封止層としての機能とを有している。
The
このような絶縁性樹脂3の材料としては、エポキシ樹脂等の熱硬化性樹脂に硬化剤、硬化促進剤、その他必要に応じて無機質充填剤等を添加・混合したものが使用される。
As a material for such an
一方、導電性樹脂材4は、金属細線7と電気的に接続されており、電子装置20の使用時、導電性樹脂材4を前記金属細線7及びグランド配線パターン5を介してグランド電位に保持することにより、電磁波を導電性樹脂材4によって良好に遮蔽することができるようになる。
On the other hand, the
このような導電性樹脂材4は、例えば、先に述べた絶縁性樹脂材3と同様の樹脂材料、例えばエポキシ樹脂、シリコン樹脂、ポリイミド樹脂等の中にAu、Ag、Cu等の導電性粒子及び硬化剤、硬化促進剤、その他必要に応じて無機質充填剤を添加・混合したものが使用される。
Such a
尚、前記導電性粒子の含有量は、導電性樹脂材全体の重量に対して、例えば75〜88重量%の範囲に設定される。 In addition, content of the said electroconductive particle is set to the range of 75 to 88 weight% with respect to the weight of the whole conductive resin material, for example.
かくして上述した電子装置は、配線基板1に搭載されている電子部品素子2を絶縁性樹脂材3によって被覆し、該絶縁性樹脂材3を導電性樹脂材4によって被覆することにより、シールドケースを使用することなく電磁波を導電性樹脂材4によって良好に遮蔽することができるようになる。
Thus, the electronic device described above covers the
次に、上述した電子装置の製造方法について図3を用いて説明する。 Next, a method for manufacturing the electronic device described above will be described with reference to FIG.
(工程1)まず、複数の配線基板領域を有する大型基板20を形成し、該大型基板20の各配線基板領域に、グランド配線パターン5を形成するとともに、上面に複数の接続電極6を有する電子部品素子2を載置する。
(Step 1) First, a
本実施の形態においては、図3(a)に示すように6つの配線基板領域が3×2のマトリクス状に配置されている。 In the present embodiment, as shown in FIG. 3A, six wiring board regions are arranged in a 3 × 2 matrix.
このような大型基板20は、ガラスセラミックス等のセラミック材料の原料粉末に適当な有機溶剤、有機溶媒等を添加・混合して得たセラミックグリーンシートを複数枚積層した上、これをプレス成形し、しかる後、この積層体を高温で焼成し、外形加工することによって製作される。
Such a
また、配線基板1の上面に設けられるグランド配線パターン5や配線基板1の内部に設けられる回路配線等は、各セラミックグリーンシートの表面に予めスクリーン印刷等によって導体ペーストを塗布しておき、焼成することにより形成される。
Further, the
尚、これらグランド配線パターン5や回路配線用の導体ペーストは、例えば、Ag、Ag−Pd、Ag−Pt等のAg系粉末、ホウ珪酸系低融点ガラスフリット、エチルセルロース等の有機バインダー、有機溶剤等を混合したものが使用される。
The conductive paste for the
そして、大型基板20の上面の各配線基板領域には、図3(b)に示すように、IC素子等の電子部品素子2が載置され、ダイボンド材や導電性接着剤を介して大型基板20に固定される。
And in each wiring board area | region of the upper surface of the large sized board |
また、大型基板20の下面には、所定位置にマーキングを施しておく。このマーキングは、後述する工程5における大型基板の切断に際して切断位置を認識するためのものである。
In addition, markings are made at predetermined positions on the lower surface of the
(工程2)次に、グランド配線パターン5と接続電極6とを、ループ形状をなす金属細線7を介して接続する。
(Step 2) Next, the
この金属細線7は、従来周知のワイヤボンディングにより形成され、その形状は、例えば“山なり”をなすループ形状になっている。また、信号配線パターンに接続される金属細線7は、その最上部の高さがグランド配線パターン5に接続される金属細線7の最上部の高さよりも低く位置設定してボンディングされる。
The
尚、グランド用金属細線9及び信号用金属細線10は、例えばAuやAl等の金属材料からなり、その直径は18μm〜35μmである。
The fine metal wire 9 for ground and the
(工程3)次に、絶縁性を有する第1の液状樹脂を、全ての電子部品素子2を覆い、且つグランド配線パターン5と接続している金属細線7の一部が露出するようにして、全ての配線基板領域にわたって塗布することにより絶縁性樹脂3を形成する。
(Step 3) Next, the first liquid resin having insulating properties covers all the
前記第1の液状樹脂としては、エポキシ樹脂等の熱硬化性樹脂に硬化剤、硬化促進剤、その他必要に応じて無機質充填剤等を添加・混合したものが用いられ、図3(c)に示す如く金属細線7の最上部が露出するようにして全ての配線基板領域にわたり塗布し、硬化させることにより絶縁性樹脂3が形成される。
As said 1st liquid resin, what added and mixed the hardening | curing agent, the hardening accelerator, other inorganic fillers as needed, etc. to thermosetting resins, such as an epoxy resin, is used, and it is in FIG.3 (c). As shown in the drawing, the insulating
第1の液状樹脂の塗布方法としては、スクリーン印刷法を採用することが好ましい。これによって電子部品素子2の周囲に良好に液状樹脂が充填されるようになり、電子装置の気密性や耐久性を高めることができる。
As a method for applying the first liquid resin, it is preferable to employ a screen printing method. As a result, the liquid resin is satisfactorily filled around the
(工程4)次に、導電性粒子を含有する第2の液状樹脂を、前記絶縁性樹脂3の上面及び金属細線7の露出部を覆うようにして全ての配線基板領域にわたって塗布することにより金属細線7と電気的に接続させた導電性樹脂4を形成する。
(Step 4) Next, a second liquid resin containing conductive particles is applied over the entire wiring board region so as to cover the upper surface of the insulating
前記第2の液状樹脂としては、例えば、エポキシ樹脂、シリコン樹脂、ポリイミド樹脂等の中にAu、Ag、Cu等の導電性粒子及び硬化剤、硬化促進剤、その他必要に応じて無機質充填剤を添加・混合したものが用いられる。そして第2の液状樹脂を、図3(d)に示す如く絶縁性樹脂3の上面及び金属細線7の露出部を覆うようにして従来周知のスクリーン印刷法等により全ての配線基板領域にわたって塗布し、硬化させることにより導電性樹脂4が形成される。
Examples of the second liquid resin include conductive particles such as Au, Ag, and Cu, a curing agent, a curing accelerator, and other inorganic fillers as necessary in an epoxy resin, a silicon resin, a polyimide resin, and the like. Addition and mixture are used. Then, as shown in FIG. 3D, the second liquid resin is applied over the entire area of the wiring substrate by a conventionally known screen printing method or the like so as to cover the upper surface of the insulating
尚、前記導電性粒子の含有量は、導電性樹脂材全体の重量に対して、例えば75〜88重量%の範囲に設定される。 In addition, content of the said electroconductive particle is set to the range of 75 to 88 weight% with respect to the weight of the whole conductive resin material, for example.
これによって、電磁遮蔽機能を有する導電性樹脂を全ての配線基板領域に対して簡単な作業で一度に形成できるため、電子装置の生産性を向上させることが可能となる。 As a result, the conductive resin having an electromagnetic shielding function can be formed on all the wiring board regions at once by a simple operation, so that the productivity of the electronic device can be improved.
(工程5)最後に、大型基板20を各配線基板領域の外周に沿って切断することにより複数の電子装置を切り出す。
(Step 5) Finally, a plurality of electronic devices are cut out by cutting the
かかる大型基板20の切断は、まず大型基板20を反転させて大型基板20の下面を上側に向け、下面に付けられたマーキングに基づいて画像認識装置により配線基板領域間の境界を認識しながらダイシング装置を用いて配線基板領域の境界に沿ってマトリクス状に切断することにより行われる。このようにして略矩形状の複数の電子装置が同時に製作される。
The
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。 In addition, this invention is not limited to the above-mentioned embodiment, A various change and improvement are possible in the range which does not deviate from the summary of this invention.
上述の実施形態においては、絶縁性樹脂3の材料として熱硬化性樹脂を用いたがこれに代えて紫外線硬化性樹脂を用いてもかまわない。
In the above-described embodiment, the thermosetting resin is used as the material of the insulating
また上述の実施形態においては、液状樹脂の塗布方法としてスクリーン印刷法を採用したが、これに代えてトランスファーモールド法により液状樹脂の塗布を行うようにしてもかまわない。この場合、絶縁性樹脂3及び導電性樹脂4の平坦性を良好になすことができる。
In the above-described embodiment, the screen printing method is adopted as the liquid resin application method. However, the liquid resin may be applied by a transfer molding method instead. In this case, the flatness of the insulating
更に上述の実施形態においては、大型基板20をダイシングにより切断したが、これに代えてレーザーを用いて切断するようにしてもかまわない。レーザーを用いた場合は、電子装置を種々の形状に切り出すことが可能である。
Furthermore, in the above-described embodiment, the
また更に上述の実施形態においては、1個の電子部品素子4を配線基板1に搭載させたが、複数個の電子部品素子4を搭載するようにしてもよい。
Furthermore, in the above-described embodiment, one
更にまた上述の実施形態においては、配線基板1をガラスセラミックスにより形成するようにしたが、これに代えて、アルミナセラミックス等の他のセラミック材料やガラス布基材エポキシ樹脂等の有機材料を用いて配線基板1を形成するようにしても構わない。
Furthermore, in the above-described embodiment, the
1・・・・配線基板
2・・・・電子部品素子
3・・・・絶縁性樹脂材
4・・・・導電性樹脂材
5・・・・グランド配線パターン
6・・・・信号配線パターン
7・・・・グランド電極端子
8・・・・信号電極端子
9・・・・グランド用金属細線
10・・・信号用金属細線
20・・・大型基板
DESCRIPTION OF
Claims (1)
前記グランド配線パターンと前記接続電極とを、ループ形状をなす金属細線を介して接続する工程2と、
絶縁性を有する第1の液状樹脂を、前記電子部品素子全体を覆い、且つ前記金属細線の一部が露出するようにして、全ての配線基板領域にわたって塗布することにより絶縁性樹脂を形成する工程3と、
導電性粒子を含有する第2の液状樹脂を、前記絶縁性樹脂の上面及び金属細線の露出部を覆うようにして全ての配線基板領域にわたって塗布することにより金属細線と電気的に接続させた導電性樹脂を形成する工程4と、
前記大型基板を各配線基板領域の外周に沿って絶縁性樹脂及び導電性樹脂と共に切断することにより複数の電子装置を切り出す工程5と、を含む電子装置の製造方法。 Forming a large substrate having a plurality of wiring substrate regions, forming a ground wiring pattern in each wiring substrate region of the large substrate, and placing an electronic component element having a plurality of connection electrodes on the upper surface; and
Connecting the ground wiring pattern and the connection electrode via a thin metal wire having a loop shape;
A step of forming an insulating resin by applying an insulating first liquid resin over the entire wiring board region so as to cover the entire electronic component element and to expose a part of the fine metal wires. 3 and
Conductivity electrically connected to the fine metal wires by applying the second liquid resin containing conductive particles over the entire wiring board region so as to cover the upper surface of the insulating resin and the exposed portions of the fine metal wires. Forming a functional resin,
And a step 5 of cutting a plurality of electronic devices by cutting the large substrate together with an insulating resin and a conductive resin along an outer periphery of each wiring board region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003302190A JP4051326B2 (en) | 2003-08-26 | 2003-08-26 | Manufacturing method of electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003302190A JP4051326B2 (en) | 2003-08-26 | 2003-08-26 | Manufacturing method of electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005072392A JP2005072392A (en) | 2005-03-17 |
JP4051326B2 true JP4051326B2 (en) | 2008-02-20 |
Family
ID=34406525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003302190A Expired - Fee Related JP4051326B2 (en) | 2003-08-26 | 2003-08-26 | Manufacturing method of electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4051326B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7030469B2 (en) * | 2003-09-25 | 2006-04-18 | Freescale Semiconductor, Inc. | Method of forming a semiconductor package and structure thereof |
CN1755929B (en) * | 2004-09-28 | 2010-08-18 | 飞思卡尔半导体(中国)有限公司 | Method for forming semiconductor package and its structure |
JP5036563B2 (en) * | 2006-01-17 | 2012-09-26 | スパンション エルエルシー | Semiconductor device and manufacturing method thereof |
US8373264B2 (en) | 2008-07-31 | 2013-02-12 | Skyworks Solutions, Inc. | Semiconductor package with integrated interference shielding and method of manufacture thereof |
WO2010014103A1 (en) * | 2008-07-31 | 2010-02-04 | Skyworks Solutions, Inc. | Semiconductor package with integrated interference shielding and method of manufacture therof |
WO2010021262A1 (en) * | 2008-08-19 | 2010-02-25 | 株式会社村田製作所 | Circuit module and method for manufacturing same |
JP2015015498A (en) * | 2013-03-22 | 2015-01-22 | 株式会社東芝 | Semiconductor device |
JP5779227B2 (en) * | 2013-03-22 | 2015-09-16 | 株式会社東芝 | Manufacturing method of semiconductor device |
WO2019139072A1 (en) * | 2018-01-15 | 2019-07-18 | 株式会社村田製作所 | Electronic component package and method for producing same |
CN113594151B (en) * | 2021-06-25 | 2024-05-14 | 苏州汉天下电子有限公司 | Semiconductor package and method of manufacturing the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275741A (en) * | 1993-03-19 | 1994-09-30 | Toppan Printing Co Ltd | Semiconductor device |
JP3797771B2 (en) * | 1997-10-24 | 2006-07-19 | シチズン電子株式会社 | Infrared remote control light receiving unit and manufacturing method thereof |
JP2001244688A (en) * | 2000-02-28 | 2001-09-07 | Kyocera Corp | High-frequency module component and its manufacturing method |
JP3718131B2 (en) * | 2001-03-16 | 2005-11-16 | 松下電器産業株式会社 | High frequency module and manufacturing method thereof |
JP3632960B2 (en) * | 2001-11-27 | 2005-03-30 | 京セラ株式会社 | Semiconductor device |
JP4662324B2 (en) * | 2002-11-18 | 2011-03-30 | 太陽誘電株式会社 | Circuit module |
-
2003
- 2003-08-26 JP JP2003302190A patent/JP4051326B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005072392A (en) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060113642A1 (en) | Semiconductor device | |
US7956453B1 (en) | Semiconductor package with patterning layer and method of making same | |
JPWO2006095852A1 (en) | Electronic component module and manufacturing method thereof | |
JPWO2007074846A1 (en) | Microelectromechanical device, method for manufacturing the same, and wiring board | |
KR20160066311A (en) | semi-conductor package and manufacturing method thereof | |
US10573591B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP2012159935A (en) | Electronic component module, method for manufacturing electronic component module, and multifunctional card | |
JP4051326B2 (en) | Manufacturing method of electronic device | |
CN109155288A (en) | Electronic component mounting substrate and electronic device | |
JP2005252335A (en) | Integrated circuit device and manufacturing method thereof | |
JP2004055965A (en) | Wiring board, semiconductor device, manufacturing method of them, circuit board, and electronic apparatus | |
CN108028231B (en) | Substrate for mounting electronic component and electronic device | |
JP6809876B2 (en) | Manufacturing method of wiring board, electronic device and wiring board | |
JP4057968B2 (en) | Electronic equipment | |
CN108735706B (en) | Substrate for mounting electronic component, electronic device, and electronic module | |
JP2005019900A (en) | Electronic device | |
JP3872378B2 (en) | Electronic equipment | |
JP4883882B2 (en) | Electronic equipment | |
JP2020053578A (en) | Circuit board and electronic component | |
JP4587587B2 (en) | Electronic component mounting board | |
JP7433766B2 (en) | Circuit boards, electronic components and electronic modules | |
JP3935833B2 (en) | Electronic equipment | |
JP4558004B2 (en) | Electronic components, shield covers, mother boards for multi-cavity, wiring boards and electronic equipment | |
JP2005159184A (en) | Manufacturing method of electronic apparatus | |
JP2011091451A (en) | Electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |