JP2005017217A

JP2005017217A - 電源負荷試験装置

Info

Publication number: JP2005017217A
Application number: JP2003185275A
Authority: JP
Inventors: Katsuya Oto; 克也大戸
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-06-27
Filing date: 2003-06-27
Publication date: 2005-01-20

Abstract

【課題】本発明は、負荷電流の微小変化区間に於いても電流増加率を必要かつ十分に設定可能とする負荷試験装置を提供することを課題とする。
【解決手段】被評価ＡＣアダプタと被評価ＡＣアダプタ出力負荷抵抗１７とを接続する回路に被評価ＡＣアダプタ出力電流制御用ＦＥＴ１を介在させ、その端子電圧を制御して、被評価ＡＣアダプタ出力電流を間接的に制御させることで、負荷電流の微小変化区間に於いても電流増加率を必要かつ十分に設定可能とする。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置、特に省電力ＡＣアダプタの評価を行う際に適用して好適な電源負荷試験装置に関する。
【０００２】
【従来の技術】
近年小型パーソナルコンピュータには、外部動作用電源として、ＡＣアダプタが多く使用されている。この種、電源装置に対して、電源の起動時に於ける負荷特性試験については従来より広く行われていた（例えば、特許文献１参照）。
【０００３】
近年、小型パーソナルコンピュータのＡＣアダプタには、無負荷待機時の消費電力を抑えた省電力制御を採用している所謂省電力型ＡＣアダプタが多く適用されるようになってきた。この種の省電力ＡＣアダプタは、無負荷時からその定格負荷範囲に於いて、出力電流に応じ、異なる動作モードにより制御されることが多い（例えばスイッチング制御パルスのパターン変化等）ため、当該省電力ＡＣアダプタの動作を検証する際、出力電流変化と動作モード遷移に関して、検証を実施している。この際、電子負荷装置を用いて、その負荷電流増加率を設定し、負荷投入時の被評価ＡＣアダプタの出力電流増加率を設定することによりその検証を実施していた。
【０００４】
【特許文献１】
特開２００２−９０４０６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の電子負荷装置による負荷投入試験では、特に無負荷から軽負荷状態へ変化させた場合の負荷電流の微小変化区間での負荷電流増加率を必要な範囲に於いて任意に設定することが難しく、従って十分な評価が困難であった。
【０００６】
本発明は上記実情に鑑みなされたもので、負荷電流の微小変化区間に於いても電流増加率を必要かつ十分に設定可能とする負荷試験装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、省電力ＡＣアダプタ等を評価の対象とした簡易型の負荷試験装置であって、被評価ＡＣアダプタと負荷抵抗とを接続する回路上に電流制御素子を挿入し、その端子電圧を制御することで、被評価ＡＣアダプタ出力電流を間接的に制御させる構成として、負荷電流の微小変化区間に於いても電流増加率を必要かつ十分に設定可能にしたことを特徴とする。
【０００８】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【０００９】
図１は本発明の実施形態に於ける負荷試験装置の構成を示す回路図であり、図２（ａ）乃至（ｅ）は図１に示す負荷試験装置の各部の動作波形を示す図である。
【００１０】
図１に於いて、１は被評価ＡＣアダプタ出力電流制御用ＦＥＴ、２は負荷投入時定数設定用コンデンサ、３は同じく負荷投入時定数設定用抵抗、４〜１１は位相補償・ゲイン設定設定抵抗およびコンデンサ、１２，１３は検出電圧分圧抵抗、１４は誤差増幅器、１５は負荷投入開始用スイッチ、１６は被評価ＡＣアダプタ出力接続端子、１７は被評価ＡＣアダプタ出力負荷抵抗、１８はゲート駆動用バッファ回路である。
【００１１】
正電源電圧（＋Ｖ_ＤＤ）は、被評価ＡＣアダプタ出力電圧と等しいか、それを下回らない近い電圧とする。誤差増幅器用負電源電圧（−Ｖ_ＳＳ）はグランド電位ＧＮＤよりも低い電圧とする。
【００１２】
上記図１に示す負荷試験装置の動作を図２（ａ）乃至（ｅ）に示す信号波形図参照して説明する。
【００１３】
負荷投入開始用スイッチ１５がオン状態にあるとき、負荷投入時定数設定用抵抗３の端子電圧（ＶＲ）は、図２（ａ）に示すように、正電源電圧（＋Ｖ_ＤＤ）と等しい。
【００１４】
この負荷投入時定数設定用抵抗３の端子電圧（ＶＲ）は誤差増幅器１４の反転入力端子電圧（Ｖ−）として誤差増幅器１４に入力される。
【００１５】
一方、誤差増幅器１４の非反転入力端子電圧（Ｖ＋）は、被評価ＡＣアダプタ出力電流制御用ＦＥＴ１のドレイン−ソース電圧（Ｖｄｓ）を検出電圧分圧抵抗１２，１３により分圧した値であり、誤差増幅器１４の反転入力端子電圧（Ｖ−）は正電源電圧（＋Ｖ_ＤＤ）に等しいため、誤差増幅器１４の非反転入力端子電圧（Ｖ＋）と反転入力端子電圧（Ｖ−）の関係は、［Ｖ−＞Ｖ＋］の状態であり、被評価ＡＣアダプタ出力電流制御用ＦＥＴ１のゲート電圧（Ｖｇ）は０Ｖの状態となる。
【００１６】
よって誤差増幅器１４の非反転入力端子電圧（Ｖ＋）と反転入力端子電圧（Ｖ−）の関係が［Ｖ−＞Ｖ＋］の状態に維持されることにより、被評価ＡＣアダプタ出力電流制御用ＦＥＴ１はスイッチオフ状態を維持するため、負荷電流（Ｉｏ）は流れず、被評価ＡＣアダプタ出力は無負荷状態に等しい。
【００１７】
次に、負荷投入開始用スイッチ１５をオフすると、負荷投入時定数設定用コンデンサ２の端子電圧（ＶＣ）は、図２（ｂ）に示すように上昇する。一方、負荷投入時定数設定用抵抗３の端子電圧（ＶＲ）は、正電源電圧（＋Ｖ_ＤＤ）より低下してゆくため、誤差増幅器１４の反転入力端子電圧（Ｖ−）は、正電源電圧（＋Ｖ_ＤＤ）から低下してゆく。
【００１８】
その後、誤差増幅器１４の反転入力端子電圧（Ｖ−）が誤差増幅器１４の非反転入力端子電圧（Ｖ＋）を下回ると、誤差増幅器１４はゲート駆動用バッファ回路１８を介して被評価ＡＣアダプタ出力電流制御用ＦＥＴ１のゲート電圧（Ｖｇ）を上昇させ、図２（ｅ）に示すように、被評価ＡＣアダプタ出力電流制御用ＦＥＴ１のドレイン−ソース間に負荷電流（Ｉｏ）を流し始める。この際の負荷電流（Ｉｏ）は、被評価ＡＣアダプタ出力負荷抵抗１７に供給されるため、被評価ＡＣアダプタは負荷投入開始状態となる。
【００１９】
この状態から、負荷電流（Ｉｏ）が増加すると、被評価ＡＣアダプタ出力電流制御用ＦＥＴ１のドレイン−ソース電圧（Ｖｄｓ）は逆に低下するため、誤差増幅器１４の非反転入力端子電圧（Ｖ＋）と反転入力端子電圧（Ｖ−）の関係は［Ｖ＋＜Ｖ−］となるが、この瞬間、誤差増幅器１４は被評価ＡＣアダプタ出力電流制御用ＦＥＴ１のゲート電圧（Ｖｇ）を下げるため、負荷電流（Ｉｏ）が減少し、誤差増幅器１４の非反転入力端子電圧（Ｖ＋）を上昇させる方向となる。
【００２０】
この状態から、負荷電流（Ｉｏ）が更に減少すると、誤差増幅器１４の非反転入力端子電圧（Ｖ＋）とその反転入力端子電圧（Ｖ−）の大小関係が逆になり、その瞬間、誤差増幅器１４は被評価ＡＣアダプタ出力電流制御用ＦＥＴ１のゲート電圧（Ｖｇ）を上げて、負荷電流（Ｉｏ）を増加させ、誤差増幅器１４の非反転入力端子電圧（Ｖ＋）を下げる方向に被評価ＡＣアダプタ出力電流制御用ＦＥＴ１を制御する。
【００２１】
このように、負荷投入開始用スイッチ１５をオフして、負荷投入を開始すると、誤差増幅器１４の非反転入力端子電圧（Ｖ＋）と反転入力端子電圧（Ｖ−）の関係が［Ｖ＋＞Ｖ−］となった瞬間から、誤差増幅器１４の非反転入力端子電圧（Ｖ＋）はその反転入力端子電圧（Ｖ−）の変化に追従して制御されるため、被評価ＡＣアダプタ出力電流制御用ＦＥＴ１のドレイン−ソース電圧（Ｖｄｓ）は負荷投入時定数設定用抵抗３の端子電圧（ＶＲ）の変化に追従するように制御され低下する。したがって負荷電流（Ｉｏ）を負荷投入時定数設定用コンデンサ２の端子電圧（ＶＣ）の波形に相似した波形にて上昇させることとなる。よって負荷投入開始用スイッチ１５をオン状態とすると、無負荷状態を維持し、オフすると、負荷投入が開始される。
【００２２】
上記したように本発明の実施形態に於いては、被評価ＡＣアダプタと被評価ＡＣアダプタ出力負荷抵抗１７の接続回路に被評価ＡＣアダプタ出力電流制御用ＦＥＴ１電流制御素子を介在させ、その端子電圧を制御して、被評価ＡＣアダプタ出力電流を間接的に制御させることで、負荷電流の微小変化区間に於いても電流増加率を必要かつ十分に設定可能とする。これにより、負荷投入時定数設定用コンデンサ２、および負荷投入時定数設定用抵抗３を個々に交換可能にすることで、任意に設定可能な時定数によって、負荷投入直後の被評価ＡＣアダプタ出力電流が流れ始めた瞬間からの電流増加率を設定することが可能である。これにより、被評価ＡＣアダプタ出力について、無負荷状態から流れ始める電流増加率を決定することができ、負荷投入時に関する評価試験を容易かつ高い精度で行うことができる。更に上記実施形態に於いて、制御回路をアナログ能動素子および受動素子により構成することにより、分解能を生じることなく、高速かつ連続的に電流制御を実施することができる。また電流制御素子にＦＥＴ１を用いる構成としたことにより、低オン抵抗ＦＥＴを採用することが可能となり、その飽和損失を抑えることができる。
【００２３】
【発明の効果】
以上詳記したように本発明によれば、負荷電流の微小変化区間に於いても電流増加率を必要かつ十分に設定可能とする負荷試験装置が提供できる。
【図面の簡単な説明】
【図１】本発明の実施形態に於ける負荷試験装置の構成を示す回路図。
【図２】上記実施形態に於ける各部の動作波形を示す図。
【符号の説明】
１…被評価ＡＣアダプタ出力電流制御用ＦＥＴ、２…負荷投入時定数設定用コンデンサ、３…同じく負荷投入時定数設定用抵抗、４〜１１…位相補償・ゲイン設定設定抵抗およびコンデンサ、１２，１３…検出電圧分圧抵抗、１４…誤差増幅器、１５…負荷投入開始用スイッチ、１６…被評価ＡＣアダプタ出力接続端子、１７…被評価ＡＣアダプタ出力負荷抵抗、１８…ゲート駆動用バッファ回路。

Claims

被電源アダプタの負荷となる負荷抵抗と、
前記負荷抵抗に接続され、前記被電源アダプタから前記負荷抵抗に流れる電流値を制御する電流制御素子と、
前記電流制御素子の端子間電圧と、設定された変化率に従う信号とに従い前記電流制御素子を制御する制御回路と
を具備したことを特徴とする電源負荷試験装置。
前記制御回路はアナログ能動素子および受動素子により構成される請求項１記載の電源負荷試験装置。
前記電流制御素子はＦＥＴにより構成される請求項１または２記載の電源負荷試験装置。
前記変化率に従う信号は、ＣＲ時定数回路により設定される請求項１または２または記載の電源負荷試験装置。
前記ＣＲ時定数回路を構成する負荷投入時定数設定用コンデンサと、負荷投入時定数設定用抵抗は、それぞれ個別に交換可能に設けられる請求項４記載の電源負荷試験装置。