JP2005012951A - 半導体電力変換装置 - Google Patents
半導体電力変換装置 Download PDFInfo
- Publication number
- JP2005012951A JP2005012951A JP2003175750A JP2003175750A JP2005012951A JP 2005012951 A JP2005012951 A JP 2005012951A JP 2003175750 A JP2003175750 A JP 2003175750A JP 2003175750 A JP2003175750 A JP 2003175750A JP 2005012951 A JP2005012951 A JP 2005012951A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- series
- switching element
- switching elements
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】簡潔な構成で直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得る。
【解決手段】変換器の各アームにおける直列接続された各々のスイッチング素子１１ａ、１１ｂの電圧を検出する機能を有し、スイッチング素子１１ａ、１１ｂのオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子１１ａ、１１ｂのいずれかが素子故障であると判定する判定手段を備え、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動するヒューズ３０により前記変換器を直流電源４から切り離すようにした。
【選択図】 図１
【解決手段】変換器の各アームにおける直列接続された各々のスイッチング素子１１ａ、１１ｂの電圧を検出する機能を有し、スイッチング素子１１ａ、１１ｂのオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子１１ａ、１１ｂのいずれかが素子故障であると判定する判定手段を備え、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動するヒューズ３０により前記変換器を直流電源４から切り離すようにした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体電力変換装置、特に、自己消弧型スイッチング素子を用いた電力および産業用の半導体電力変換装置に関する。
【０００２】
【従来の技術】従来技術として、ＩＧＢＴなどの電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数値直列に接続した構成における短絡時の過電流保護方式が提案されている（例えば、特許文献１参照）。
また、ＩＧＢＴなどの電圧制御型スイッチング素子を用い、変換器の各アームのスイッチング素子を複数個直列接続されたスイッチング素子間のスイッチング時の電圧アンバランスによる破壊を防ぐ保護方式も提案されている（例えば、特許文献２参照）。
【０００３】
【発明が解決しようとする課題】
特許文献１に記載されている従来技術では、１個以上の保護遮断素子を用い複数値直列接続されたスイッチング素子が過電流を検出した後に変換器を停止させるために、変換器を構成するアームに通常スイッチングに寄与しない素子が含まれることになり安価な装置が提供できないといった問題がある。
また、前述従来技術では短絡電流を検出しないと変換器を停止できないことから、複数個直列接続された素子のうち１つが破壊した場合で短絡電流が流れない場合、直列接続されたスイッチング素子には過電圧が印加され、とも連れ破壊を招くといった問題がある。
【０００４】
特許文献２に記載の従来技術では、直列接続されたスイッチング素子に過電圧がかからないように、ＩＧＢＴではコレクタ漏れ電流を流すことによりクランプする方式は記載されているが、複数個直列接続された素子のうち１つが破損した場合、設定されたクランプ電圧以上がかかるようになった場合、クランプ電圧のまま、漏れ電流が流れつづけるために、スイッチング素子はクランプされた電圧ともれ電流による発熱で破壊に至り、直列接続されたスイッチング素子は連鎖的にとも連れ破壊を招くといった問題がある。
【０００５】
さらに、上述のように、とも連れ破壊を招くようになると、破損後の交換なども多大な労力を要するようになる。
【０００６】
【特許文献１】
特開２０００−４９５８１号公報
【特許文献２】
特開２００１−２３１２４７号公報
【０００７】
この発明は、上記のような問題点を解消するためになされたもので、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る半導体電力変換装置では、変換器の各アームにおける直列接続された各々のスイッチング素子の電圧を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判定する判定手段を備え、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動して前記変換器を前記直流電源から切り離すようにしたものである。
【０００９】
【発明の実施の形態】
実施の形態１．
この発明による実施の形態１を図１ないし図３について説明する。図１は実施の形態１における半導体電力変換装置の構成を示す接続図である。図２は実施の形態１における半導体電力変換装置の動作を示すタイミングチャートである。図３は実施の形態１におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
【００１０】
図１は、この発明を適用した半導体電力変換装置の構成を示している。ここでは自己消弧型スイッチング素子にＩＧＢＴを用いた三相インバータを例として示す。
直流電源４と、制御装置装置６で駆動される三相インバータ１により負荷５に交流電流を出力する。
【００１１】
三相インバータ１のうち正極アームと反対側の負極アームは直列スイッチング素子ユニット２で構成されている。
また、直列スイッチング素子ユニット２はスイッチング素子ユニット２０ａ、２０ｂが直列に接続された構成で、スイッチング素子ユニット２０ａはＩＧＢＴ＿１１ａ、フリーホイーリングダイオード１２ａ、ゲート駆動ユニット１３ａで構成され、同様に、スイッチング素子ユニット２０ｂもＩＧＢＴ＿１１ｂ、フリーホイーリングダイオード１２ｂ、ゲート駆動ユニット１３ｂで構成されている。
図の場合は、直列スイッチング素子ユニット２は２直列（２０ａと２０ｂ）であるが、直流電源４の電圧とスイッチング素子２０ａ、２０ｂの定格電圧により直列数は変更される。
なお、図１において、三相インバータ１の短絡故障などの際に直流電源４と三相インバータ１を切り離すヒューズ３０が設けられている。
【００１２】
次に動作について説明する。
図２にＰアームのスイッチング素子およびＮアームのスイッチング素子のゲート信号ＳＰ、ＳＮを示す。Ｐ、Ｎアームの各スイッチング素子は交互にオン、オフを繰り返す。
なお、Ｐ、Ｎアームのゲートは短絡が発生しないように両方がオフである期間（デッドタイム）を設けている。
また、ＳＰ、ＳＮ信号によりＰ側ＩＧＢＴ＿１１ａ、Ｐ側ＩＧＢＴ＿１１ｂ、Ｎ側ＩＧＢＴ＿１１ａ、Ｎ側ＩＧＢＴ＿１１ｂはオン、オフ動作を行い、ＳＰ信号によりＰ側ＩＧＢＴ＿１１ａ、Ｐ側ＩＧＢＴ＿１１ｂがオンしたときにＰ側直列スイッチング素子ユニット２より負荷５へ電流が流れ出て、ＳＮ信号によりＮ側信号がオン時にＮ側フリーホイーリングダイオード１２ａ、Ｎ側フリーホイーリングダイオード１２ｂ側に電流が流れＮ側直列スイッチング素子ユニット２より電流が流れ出ている場合は、Ｐ側ＩＧＢＴ＿１１ａ、Ｐ側ＩＧＢＴ＿１１ｂ、Ｎ側ＩＧＢＴ＿１１ａ、Ｎ側ＩＧＢＴ＿１１ｂのコレクタ（Ｃ）−エミッタ（Ｅ）電圧は図２のようになる。
【００１３】
なお、各スイッチング素子のゲート駆動ユニット１３ａ、１３ｂは制御装置６から光ファイバなどのゲート信号伝送媒体７からの信号により駆動される。
【００１４】
次に、時点Ｔ０ でＩＧＢＴ＿ｌｌａが破損した場合、それまで直流電源４の電圧を１／２づつ（図中Ｅ／２）分担していたものがすべてＩＧＢＴ＿ｌｌｂに印加されるようになり、スイッチング素子耐圧以上となると、健全であったＩＧＢＴ＿ｌｌｂもとも連れで破壊されるようになる。
【００１５】
図３にゲート駆動ユニット１３の内部回路を示す。
図３においては、通常時、制御装置６から送られる信号をゲート受信回路１３１にて受信し、過電圧判定回路（図中ではＯＲロジックで記載）１３２を介してゲート電圧駆動回路１３３に伝えられ、駆動回路１３３によりｌＧＢＴ＿１１のゲートのオン、オフを行う。
【００１６】
ＩＧＢＴ＿１１ａがオフ中破損しＩＧＢＴ＿ｌｌｂのコレクタ−エミッタ間過電圧検出の手段としては、図２に示すように過電圧状態では通常のオフ状態よりもスイッチング素子のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）が上昇することを利用し、電圧検出回路１３４によりスイッチング素子のコレクタ−エミッタ間電圧を検出して、電圧判定回路１３５に信号が送られ、設定された電圧以上の場合にはラッチ回路１３６で信号をラッチし、過電圧判定回路（図中ではＯＲロジックで記載）１３２によりＩＧＢＴ＿１１をオンさせるように働く。
【００１７】
電圧検出回路１３４の構成は図示しないが、Ｃ−Ｅ間電圧が設定した電圧を監視できればよいので分圧用の抵抗、ツエナーダイオードによりレベル検出を行い、電圧判定回路１３５もレベル判定するコンパレータ、発光ダイオード、フォトカプラ、トランジスタ、ロジックＩＣなどにより判定が可能である。
【００１８】
また、過電圧判定回路１３２は、電圧検出回路１３５から、Ｃ−Ｅ間電圧が設定電圧まで上昇したという信号をラッチするラッチ回路１３６の信号で直接ゲート電圧駆動回路１３３へ信号を渡せばよいので、ＯＲ論理回路により比較的簡単な回路で構成することができる。
【００１９】
上記までの動作によりＩＧＢＴ＿１１ａがオフ中破損し、ＩＧＢＴ＿１１ｂのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源はヒューズ３０の溶断動作により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａと溶断したヒューズ３０を交換すればよいことになる。
【００２０】
なお、本例は２レベルインバータの場合を記載しているが、マルチレベルインバータの場合のスイッチング素子直列接続でも同じ効果が得られる。
【００２１】
以上のように、この発明による実施の形態１における半導体電力変換装置では、直列接続された各々のスイッチング素子の電圧を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判断し、直列接続された残りの健全スイッチング素子をオンさせ、短絡過電流を発生させ、変換器アームヒューズにより過電流を遮断し、変換器を構成するアームに通常スイッチングに寄与しない素子を含まず、直列接続されたスイッチング素子には過電圧が印加されとも連れ破壊を防ぎ、破損後の交換などを容易にすることが可能となる。
【００２２】
この発明による実施の形態１によれば、直流電源４から電力を供給されるＩＧＢＴ、ＭＯＳＦＥＴなどの電圧制御型スイッチング素子を用いたインバータ１からなる変換器の各アームのスイッチング素子１１ａ、１１ｂを複数個直列に接続した構成において、直列接続された各々のスイッチング素子１１ａ、１１ｂの電圧を検出する機能を有し、スイッチング素子１１ａ、１１ｂのオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子１１ａ、１１ｂのいずれかが素子故障であると判定する電圧検出回路１３４、電圧判定回路１３５、ラッチ回路１３６および過電圧判定回路１３２からなる判定手段を備え、前記判定手段の判定動作に応じて、直列接続された残りの健全スイッチング素子をオンさせ、短絡過電流を発生させ、この短絡過電流に応動する変換器アームヒューズ３０により過電流を遮断しインバータ１からなる変換器を直流電源４から切り離すようにしたので、スイッチング素子１１ａ、１１ｂのオフ期間中の電圧が所定の電圧以上である場合に変換器をヒューズの溶断動作により直流電源から切り離すことによって、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【００２３】
実施の形態２．
この発明による実施の形態２を図４ないし図６について説明する。図４は実施の形態２における半導体電力変換装置の構成を示す接続図である。図５は実施の形態２におけるスイッチの回路例を示す接続図である。図６は実施の形態２における直列スイッチの耐圧を確保するためにスイッチ直列数を増やす手段を示す接続図である。
この実施の形態２において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１における構成と同一の構成内容を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００２４】
図４は、図１に示した実施の形態１における半導体電力変換装置に対して、ヒューズ３０をスイッチ４０とした点で相違している。
【００２５】
スイッチ４０は三相インバータ１の短絡故障などの際に直流電源４と三相インバータ１を切り離す手段であり、通常はスイッチオンの状態である。
【００２６】
次に、動作について説明する。
ＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿ｌｌｂのコレクタ−エミッタ間過電圧検出の方法としては、実施の形態１で示した方法と同様である。
図２に示すように、通電庄状態では通常のオフ状態よりもスイッチング素子のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）が上昇することを利用し、電圧検出回路１３４によりスイッチング素子のコレクタ−エミッタ間電圧を検出して、電圧判定回路１３５に信号が送られ、設定された電圧以上の場合にはラッチ回路１３６で信号をラッチし、過電圧判定回路（図中ではＯＲロジックで記載）１３２によりＩＧＢＴ＿ｌｌをオンさせるように働く。
【００２７】
上記までの動作により、ＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿１１ｂのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になる。
【００２８】
図５にスイッチ４０の回路例を示す。
図５においては、通常時、図示しない制御装置から送られるＩＧＢＴ＿４１オン信号をゲート受信回路４３１にて受信し、過電流判定回路（図中ではＡＮＤロジックで記載）４３２を介してゲート電圧駆動回路４３３に伝えられ、駆動回路４３３によりＩＧＢＴ＿４１のゲートのオンを行う。
【００２９】
三相インバータ１は直流電源４の短絡状態になるとスイッチ４０の過電流検出でスイッチ切り離しを行う。
【００３０】
過電流検出の手段としては、通常のオン状態よりもスイッチング素子のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）が上昇することを利用し、電流検出回路４３４によりスイッチング素子のコレクタ−エミッタ間電圧の増加から過電流を検出、電流判定回路４３５に信号が送られ、設定された電圧値（過電流設定値）以上の場合にはラッチ回路４３６で信号をラッチし過電流判定回路（図中ではＡＮＤロジックで記載）４３２でゲート受信回路４３１から送られるゲート信号との両方から過電流（ゲート信号がオンであるのに、通常のオン時のＣ−Ｅ間電圧より高い検出レベルまで電圧が上昇していたら過電流）と判定した場合（図５記号ではラッチ回路出力がＬレベルロジック）にはゲート電圧駆動回路４３３に過電流であることを伝送する。これによりＩＧＢＴ＿４１はオフすることになる。
【００３１】
ＩＧＢＴ＿４１をオフさせる際に高速遮断を行うと、過電流が流れている回路インダクタンスによりＩＧＢＴ＿４１の両端には高電圧が印加されるようになるので、ＩＧＢＴ＿４１をオフさせる際にソフト遮断を行う必要がある。
ソフト遮断を行う方法は図示していないが、ＩＧＢＴ＿４１の遮断用ゲート抵抗を大きくしたり、ＩＧＢＴ＿４１のゲート−エミッタ間容量を大きくしたり、ゲート蓄積キャリアの排出を定電流化したりすることでソフト遮断が可能となる。
【００３２】
電流検出回路４３４の構成は図示しないが、Ｃ−Ｅ間電圧が設定した電圧を監視できればよいので分圧用の抵抗、ツエナーダイオードによりレベル検出を行い、電流判定回路４３５もレベル判定するコンパレータ、発光ダイオード、フォトカプラ、トランジスタ、ロジックＩＣなどにより判定が可能である。
【００３３】
また、過電流判定回路４３２は、電圧検出回路４３５から、Ｃ−Ｅ間電圧が設定電圧まで上昇したという信号をラッチするラッチ回路４３６の信号と、ゲート受信回路４３１からのオンゲート信号とのＡＮＤにより過電流と判定できるので論理回路により比較的簡単な回路で構成することができる。
【００３４】
なお、直流電源４によりスイッチ４０の耐圧は変化するために、本実施例のように直列数が少ない場合（例えば２直列）は２倍の耐圧のスイッチを準備すればよい。
また、スイッチ４０に使用するＩＧＢＴの耐圧が確保できない場合はスイッチ４０の直列動を増やしスイッチ４０の耐圧を確保しなければならない。直列スイッチ４０の耐圧を確保するために直列数を増やす方法を図６に示す。
【００３５】
図６の回路において、通常時、制御装置５０から送られるＩＧＢＴ＿４１オン信号をゲート受信回路４４１ａ、４４１ｂにて受信し、ゲート電圧駆動回路４４３ａ、４４３ｂに伝えられ、ゲート電圧駆動回路４４３ａ、４４３ｂによりＩＧＢＴ＿４１ａ、４１ｂのゲートのオン動作を行う。
【００３６】
通常時の図５と図６の相違点は、図５の過電流判定回路（図中ではＡＮＤロジックで記載）４３２が図６において削除された点である．
【００３７】
図６の過電流検出の手段としては、図５の回路方式と同様で、通常のオン状態よりもスイッチング素子のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）が上昇することを利用し、電流検出回路４４４によりスイッチング素子のコレクタ−エミッタ間電圧の増加から過電流を検出、電流判定回路４４５に信号が送られ、設定された電圧値（過電流改定値）以上の場合には過電流が発生していることを異常送出回路で制御装置５０へ送出する。
制御装置５０内のＯＲ論理５０４にて検出した信号をラッチ回路５０３でラッチし過電流判定回路５０２（図中ではＡＮＤロジックで記載）で５０１ＰＷＭ信号から送られるゲート信号との両方から過電流（ＰＷＭ信号がオンであるのに、通常のオン時のＣ−Ｅ間電圧より高い検出レベルまで電圧が上昇していたら過電流）と判定した場合（図６記号ではラッチ回路５０３出力がＬレベルロジック）にオフ信号をゲート駆動ユニット４４へ送信し、ゲート駆動ユニット４４ａ、４４ｂを同時にオフさせるように働く。
【００３８】
上述の動作はスイッチ４０の直列数が増えた場合、図５の回路に示すゲート駆動ユニット４３のように自己ラッチしてＩＧＢＴ＿４１オフ動作を行うと、動作時間ばらつきが発生し、遅くオフ動作に移行したスイッチ４１が過電圧により破損してしまうという問題を解決する。
動作時間ばらつきが発生するのは、ゲート駆動ユニット４４の過電流検出レベルがＩＧＢＴ＿４１ａ、ＩＧＢＴ＿４１ｂのコレクタ−エミッタ間電圧の電流によって電圧発生差が発生する場合や、電流検出回路４４５ａと電流検出回路４４５ｂとのレベル差などによりゲート駆動ユニット４４ａ、ゲート駆動ユニット４４ｂの動作ばらつきが発生しやすいためである。
【００３９】
上記までの動作によりＩＧＢＴ＿１１ａがオフ中破損しＩＧＢＴ＿１１ｂのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源はスイッチ４０の遮断動作により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿１１ａのみを交換すればよいことになる。
【００４０】
なお、本例は２レベルインバータの場合を記載しているが、マルチレベルインバータの場合のスイッチング素子直列接続でも同じ効果が得られる。
【００４１】
以上のように、この発明による実施の形態２では、直列接続された各々のスイッチング素子の電圧を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判断し、直列接続された残りの健全スイッチング素子をオンさせ、短絡過電流を発生させ、過電流検出機能とソフト遮断機能を有する半導体スイッチにより過電流を遮断し、変換器を構成するアームに通常スイッチングに寄与しない素子を含まず、直列接続されたスイッチング素子には過電圧が印加されとも連れ破壊を防ぎ、破損後の交損などを容易にすることが可能となる。
また、半導体スイッチによる三相インバータと直流電源との切り離しは高耐圧ヒューズが製造しにくいという問題を解決でき、電力変換装置の高電圧化が容易になる。
【００４２】
この発明による実施の形態２によれば、直流電源４から電力を供給されるＩＧＢＴ、ＭＯＳＦＥＴなどの電圧制御型スイッチング素子を用いたインバータ１からなる変換器の各アームのスイッチング素子１１ａ、１１ｂを複数個直列に接続した構成において、直列接続された各々のスイッチング素子１１ａ、１１ｂの電圧を検出する機能を有し、スイッチング素子１１ａ、１１ｂのオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子１１ａ、１１ｂのいずれかが素子故障であると判定する電圧検出回路１３４、電圧判定回路１３５、ラッチ回路１３６および過電圧判定回路１３２からなる判定手段を備え、前記判定手段の判定動作に応じて制御装置５０に異常信号を送出し制御装置５０により直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動する過電流検出機能とソフト遮断機能を有する半導体スイッチ４０により前記インバータ１からなる変換器を前記直流電源４から切り離すようにしたので、スイッチング素子１１ａ、１１ｂのオフ期間中の電圧が所定の電圧以上である場合に変換器を半導体スイッチの遮断動作により直流電源から切り離すことによって、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【００４３】
実施の形態３．
この発明による実施の形態３を図７ないし図９について説明する。図７は実施の形態３における半導体電力変換装置の構成を示す接続図である。図８は実施の形態３における半導体電力変換装置の動作を示すタイミングチャートである。図９は実施の形態３におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
この実施の形態３において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１または実施の形態２における構成と同一の構成内容を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００４４】
図７においては、図１に示した実施の形態１における半導体電力変換装置に対して、直列数がｎと増えている。
また、図８のタイミングチャートは図２に示したタイミングチャートと比較して直列接続数の増加により分担電圧が直流電源電圧Ｅの１／ｎになっている点が異なる。
また、図９は、図３に示した実施の形態１におけるゲート駆動ユニットに対して電圧変化検出回路１３７と電圧変化判定回路１３８とＡＮＤ論理１３９を追加した点で相違している。
【００４５】
次に、動作について説明する。
図７に示すように、多直列になるとＩＧＢＴ＿ｌｌａが破損したときにＰ側ＩＧＢＴの他健全スイッチング素子に分担される電圧は、図８に示すように、直列数ｎの場合直流電源４の電圧ＥのＥ／ｎ（ｎ−１）となる。
直列数が多くなればなるほど、健全状態と破損状態の電圧差は小さくなるので、直流電源の変動などを考えると電圧レベルだけでの検出は離しくなる。
【００４６】
ＩＧＢＴ＿ｌｌａがオフ中破損したことを判定するためには、電圧値の変化以外に破損した際のコレクタ電圧変化が通常のＩＧＢＴのオン、オフスイッチング速度よりはるかに早い特徴を利用する。
【００４７】
破損による過電圧を検出する方式は前述の実施の形態１と同様である。
図８に示すように、過電圧状態では通常のオフ状態よりもスイッチング素子のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）が上昇することを利用し、電圧検出回路１３４によりスイッチング素子のコレクタ−エミッタ間電圧を検出して、電圧判定回路１３５に信号が送られ、設定された電圧以上の場合には、ＡＮＤ論理１３９へ信号を送る。
【００４８】
また、破損によるコレクタ電圧変化が通常のＩＧＢＴのオン、オフスイッチング速度電圧変化を検出する方法は、通常のターンオフ動作よりもスイッチング素子のコレクタ−エミッタ間電圧変化が（Ｃ−Ｅ間電圧変化）が急峻であることを利用し、電圧変化検出回路１３７によりスイッチング素子のコレクタ−エミッタ間電圧変化を検出、電圧変化判定回路１３８に信号が送られ、設定された電圧変化以上の場合には、ＡＮＤ論理１３９へ信号を送る。
【００４９】
ＡＮＤ論理１３９が成立するとラッチ回路１３６で信号をラッチし、過電圧判定回路（図中ではＯＲロジックで記載）１３２によりＩＧＢＴ＿１１をオンさせるように働く。
【００５０】
電圧変化検出回路１３７の構成は図示しないが、Ｃ−Ｅ間電圧が設定した電圧変化を盤視できればよいので分圧用のコンデンサ等の電圧変化を積分できる手段により、電圧変化検出を行い、電圧変化判定回路１３８は積分された値をレベル判定するコンパレータ、発光ダイオード、フォトカプラ、トランジスタ、ロジックＩＣなどにより判定が可能である。
【００５１】
また、ＡＮＤロジック１３９はＡＮＤ論理回路により比較的簡単な回路で構成することができる。
【００５２】
上記までの動作によりＩＧＢＴ＿１１ａがオフ中破損しＩＧＢＴ＿１１ｂ〜ＩＧＢＴ＿１１ｎのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源４はヒューズ３０の溶断により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａと溶断したヒューズ３０を交換すればよいことになる。
【００５３】
なお、本例は２レベルインバータの場合を記載しているが、マルチレベルインバータの場合のスイッチング素子直列接続でも同じ効果が得られる。
【００５４】
なお、本例はヒューズによる直流電源４と三相インバータ１の切り離しを示したが、実施の形態２のように半導体スイッチを用いてもよい。
【００５５】
この実施の形態に実施の形態２の半導体スイッチを適用した場合も、ＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿ｌｌｂ〜ＩＧＢＴ＿ｌｌｎのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源は４０スイッチ遮断により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿１１ａのみを交換すればよいことになる。
【００５６】
以上のように、この発明はによる実施の形態３では、直列接続された各々のスイッチング素子の電圧を検出する機能と半導体陽極の電圧変化を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ半導体陽極の電圧変化が所定の速度以上であった場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判断でき、直列接続された残りの健全スイッチング素子をオンさせ、短絡過電流を発生させ、前述のヒューズまたは半導体スイッチのいずれかの方式で過電流を遮断し、変換器を構成するアームに通常スイッチングに寄与しない素子を含まず、直列接続されたスイッチング素子には過電圧が印加され、とも連れ破壊を防ぎ、破損後の交換などを容易にすることが可能となる。
【００５７】
この発明による実施の形態３によれば、直流電源４から電力を供給されるＩＧＢＴ、ＭＯＳＦＥＴなどの電圧制御型スイッチング素子を用いたインバータ１からなる変換器の各アームのスイッチング素子１１ａ、１１ｂ、…１１ｎを複数個直列に接続した構成において、直列接続された各々のスイッチング素子１１ａ、１１ｂ、…１１ｎの電圧を検出する機能と半導体陽極の電圧変化を検出する機能を有し、スイッチング素子１１ａ、１１ｂ、…１１ｎのオフ期間中の電圧が所定の電圧以上であり、かつ半導体陽極の電圧変化が所定の速度以上であった場合は、直列接続されたスイッチング素子１１ａ、１１ｂ、…１１ｎのいずれかが素子故障であると判定する電圧検出回路１３４、電圧判定回路１３５、電圧変化検出回路１３７、電圧変化判定回路１３８、ＡＮＤロジック１３９、ラッチ回路１３６および過電圧判定回路１３２からなる判定手段を備え、前記判定手段の判定動作に応じて制御装置６０へ異常信号を送出し制御装置６０により直列接続された残りの健全スイッチング素子を同時にオンさせて、短絡過電流を発生させ、この短絡過電流に応動するヒューズ３０により前記インバータ１からなる変換器を前記直流電源４から切り離すようにしたので、スイッチング素子１１ａ、１１ｂ、…１１ｎのオフ期間中の電圧が所定の電圧以上であり、かつ半導体陽極の電圧変化が所定の速度以上であった場合に変換器をヒューズの溶断動作によって直流電源から切り離すことにより、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【００５８】
また、この発明による実施の形態３によれば、前項の構成におけるヒューズ３０を半導体スイッチ４０（図４）に置き換える構成とし、前記判定手段の判定動作に応じて制御装置６０へ異常信号を送出し制御装置６０により直列接続された残りの健全スイッチング素子を同時にオンさせて、短絡過電流を発生させ、この短絡電流に応動する半導体スイッチ４０により前記インバータ１からなる変換器を前記直流電源４から切り離すようにしたので、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【００５９】
実施の形態４．
この発明による実施の形態４を図１０について説明する。図１０は実施の形態４におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
この実施の形態４において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１ないし実施の形態３のいずれかにおける構成と同一の構成内容を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００６０】
図１０においては、図９に示した実施の形態３におけるゲート駆動ユニット１３に対してラッチ回路１３６と過電圧判定回路（図９ではＯＲロジックで記載）１３２がゲート駆動ユニット１３ａ〜１３ｎからはずされ、他素子破損検出部１３００ａ〜１３００ｎから制御装置６０へ異常信号を送出する異常送出回路１４０ａ〜１４０ｎが追加されている。
また、制御装置６０は実施例３ではＩＧＢＴ＿ｌｌを駆動するためにゲート駆動ユニットヘ図示しないＰＷＭ信号を送出すればよかったのだが、ゲート駆動ユニット１３よりの異常信号を受信するＯＲ論理６０４と、ＯＲ論理６０４からの異常信号をラッチするラッチ回路６０３、通常のＰＷＭ信号６０１とＯＲ論理をとりＩＧＢＴ＿ｌｌのＯＦＦ信号中にラッチ回路６０３による信号が入るとＩＧＢＴ＿ｌｌをＯＮさせるＯＲ論理６０２を追加している点で、図９と相違している。
【００６１】
次に、動作について説明する。
実施の形態３に記述したように、多直列になるとＩＧＢＴ＿ｌｌａが破損したときにＰ側ＩＧＢＴの他健全スイッチング素子に分担される電圧は、図８に示すように、直列数ｎの場合直流電源４の電圧ＥのＥ／ｎ（ｎ−１）となる。
直列数が多くなればなるほど、健全状態と破損状態の電圧差は小さくなるので、直流電源の変動などを考えると電圧レベルだけでの検出は難しくなる。
【００６２】
ＩＧＢＴ＿ｌｌａがオフ中破損したことを判定するためには、実施の形態３と同様に電圧値の変化以外に破損した際のコレクタ電圧変化が通常のＩＧＢＴのオン、オフスイッチング速度よりはるかに早い特性を利用する。
【００６３】
破損による過電圧を検出する方式は、前述の実施の形態１と同様である。
図８に示すように、過電圧状態では通常のオフ状態よりもスイッチング素子のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）が上昇することを利用し、電圧検出回路１８４によりスイッチング素子のコレクタ−エミッタ間電圧を検出して、電圧判定回路１３５に信号が送られ、設定された電圧以上の場合には、ＡＮＤ論理１３９へ信号を送る。
【００６４】
また、破損によるコレクタ電圧変化が通常のＩＧＢＴのオン、オフスイッチング速度電圧変化を検出する手段は、実施の形態３と同様に、通常のターンオフ動作よりもスイッチング素子のコレクタ−エミッタ間電圧変化が（Ｃ−Ｅ間電圧変化）が急峻であることを利用し、電圧変化検出回路１３７によりスイッチング素子のコレクタ−エミッタ間電圧変化を検出して、電圧変化判定回路１３８に信号が送られ、設定された電圧変化以上の場合には、ＡＮＤ論理１３９へ信号を送る。
【００６５】
ＡＮＤ論理１３９ａ−１３９ｎが成立すると他直列素子の故障とみなし、異常信号を異常送出回路１４０ａ〜１４０ｎにより制御装置６０へ送出する。
実施の形態３では理想状態を示し異常検出がゲート駆動ユニット１３ｂ−ゲート駆動ユニット１３ｎで同時に行われると一斉にＩＧＢＴ＿ｌｌｂ〜ＩＧＢＴ＿ｌｌｎがオンするように作用するのだが、実際は検出時間遅れなどが発生する可能性が高いので、ＩＧＢＴ＿ｌｌｂ〜ＩＧＢＴ＿ｌｌｎは早い検出を行ったゲート駆動ユニットより順次オンしていくようになる。そのために、最後にオンするＩＧＢＴには異常に高い電圧が印加された状態になるのでオン動作させて電圧破壊を防ぐより先に破壊してしまう可能性が高くなる。
【００６６】
よって、ゲート駆動ユニット間の動作時間ばらつきを抑えるために、一度制御装置６０へ異常信号を返信し、ＯＲ論理６０４を介して、異常信号をラッチ回路６０３でラッチする。
ラッチ回路６０３の信号により過電圧判定回路６０２（図中ではＯＲロジックで記載）で６０１ＰＷＭ信号から送られるゲート信号との両方から過電圧（ＰＷＭ信号がオフであるのに、通常のオフ時のＣ−Ｅ間電圧より高い検出レベルまで電圧が上昇していたら過電圧）と判定した場合（図９記号ではラッチ回路６０３出力がＨレベルロジック）にオン信号をゲート駆動ユニット１３へ送信し、ゲート駆動ユニット１３ａ〜１３ｎを同時にオンさせるように働く。
【００６７】
上記までの動作により、ＩＧＢＴ＿１１ａがオフ中破損しＩＧＢＴ＿ｌｌｂ〜ＩＧＢＴ＿ｌｌｎのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源４はヒューズ３０の溶断動作により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａと溶断したヒューズ３０を交換すればよいことになる。
【００６８】
なお、本例は２レベルインバータの場合を記載しているが、マルチレベルインバータの場合のスイッチング素子直列接続でも同じ効果が得られる。
【００６９】
なお、本例はヒューズによる直流電源４と三相インバータ１の切り離しを示したが、実施の形態２のように半導体スイッチを用いてもよい。
【００７０】
この実施の形態４に、実施の形態２の半導体スイッチを適用した場合も、ＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿ｌｌｂのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源はスイッチ４０による遮断により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａのみを交換すればよいことになる。
【００７１】
以上のように、この発明による実施の形態４では、直列接続された各々のスイッチング素子の電圧を検出する機能と半導体陽極の電圧変化を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ半導体陽極の電圧変化が所定の速度以上であった場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判断でき、直列接続された残りの健全スイッチング素子を制御装置により同時にオンさせ、短絡過電流を発生させ、前述のヒューズまたは半導体スイッチのいずれかの方式で過電流を遮断し、変換器を構成するアームに通常スイッチングに寄与しない素子を含まず、直列接続されたスイッチング素子には過電圧が印加され、とも連れ破壊を防ぎ、破損後の交換などを容易にすることが可能となる。
また、健全素子を同時にオンさせることにより健全素子のオン時のばらつきを押さえ込むことができ、ばらつきにより発生するであろう破壊を防ぐことが可能となる。
【００７２】
この発明による実施の形態４によれば、直流電源から電力を供給されるＩＧＢＴ、ＭＯＳＦＥＴなどの電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数個直列に接続した構成において、直列接続された各々のスイッチング素子の電圧を検出する機能と半導体陽極の電圧変化を検出する複能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ、半導体陽極の電圧変化が所定の速度以上であった場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判定する電圧検出回路１３４ａ〜１３４ｎ、電圧判定回路１３５ａ〜１３５ｎ、電圧変化検出回路１３７ａ〜１３７ｎ、電圧変化判定回路１３８ａ〜１３８ｎおよびＡＮＤロジック１３９ａ〜１３９ｎからなる判定手段を備え、前記判定手段の判定動作に応じて異常送出回路１４０ａ〜１４０ｎを含むゲート駆動ユニット１３ａ〜１３ｎを作動させることにより制御装置６０に異常信号を送出し制御装置６０によって、直列接続された残りの健全スイッチング素子を制御装置により同時にオンさせて、短絡過電流を発生させ、この短絡過電流に応動するヒューズ３０により前記変換器を前記直流電源から切り離すようにしたので、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ、半導体陽極の電圧変化が所定の速度以上であった場合に直列接続された残りの健全スイッチング素子を制御装置により同時にオンさせて、ヒューズにより前記変換器を前記直流電源から切り離すことによって、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができ、しかも、健全スイッチング素子のオン時のバラツキ動作を防ぎ、バラツキによる破壊を防止できる半導体電力変換装置を得ることができる。
【００７３】
また、この発明による実施の形態４によれば、前項におけるヒューズ３０を半導体スイッチ４０（図４）に置き換える構成とし、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子を制御装置により同時にオンさせて、短絡過電流を発生させ、この短絡過電流に応動する半導体スイッチ４０により前記変換器を前記直流電源から切り離すようにしたので、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ、半導体陽極の電圧変化が所定の速度以上であった場合に直列接続された残りの健全スイッチング素子を制御装置により同時にオンさせて、半導体スイッチにより前記変換器を前記直流電源から切り離すことによって、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができ、しかも、健全スイッチング素子のオン時のバラツキ動作を防ぎ、バラツキによる破壊を防止できる半導体電力変換装置を得ることができる。
【００７４】
実施の形態５．
この発明による実施の形態５を図１１および図１２について説明する。図１１は実施の形態５におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。図１２は実施の形態５における半導体電力変換装置の動作を示すタイミングチャートである。
なお、図１２はこの実施の形態におけるＰアームのスイッチング素子およびＮアームのスイッチング素子のゲート信号ＳＰ、ＳＮであり、直列接続されたＩＧＢＴの電圧をあらわす。
この実施の形態５において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１ないし実施の形態４のいずれかにおける構成と同一の構成内容を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００７５】
図１１においては、図３に示した実施の形態１におけるゲート駆動ユニット１３に対して電圧検出回路１３４、電圧判定回路１３５を撤去し、過電圧抑制指令回路１５１、過電圧抑制時間判定回路１５２を追加した点で図９に示す実施の形態３と相違する。
【００７６】
図１２は、図１１の過電圧抑制指令回路１５１と抑制指令に基づき動作するゲート電圧駆動回路１３３の働きにより、通常のＩＧＢＴターンオフ動作の際発生するサージ電圧を過電圧抑制回路抑制１５１のあらかじめ設定された電圧で抑制したり、直列接続の１つのＩＧＢＴ＿ｌｌが破損したときに発生する電圧を通常のＩＧＢＴターンオフ動作の際発生するサージ電圧抑制動作と同じレベルで抑制することが可能となっている点で図２に示す実施の形態１のタイミングチャートと異なる。
【００７７】
次に、動作について説明する。
通常運転の場合のタイミングＳＰ、ＳＮ、またＩＧＢＴ＿１１ａ、ＩＧＢＴ＿１１ｂの電圧状態は実施の形態１と変わりない。
【００７８】
通常状態において、ＩＧＢＴ＿ｌｌａとＩＧＢＴ＿ｌｌｂのオフ時に電圧アンバランスを起こすと、過電圧抑制指令回路１５１と過電圧抑制指令回路１５１の信号により、例えば、ＩＧＢＴ＿ｌｌａコレクタ−エミッタ間電圧＞ＩＧＢＴ＿ｌｌｂコレクタ−エミッタ間電圧になり、かつ、過電圧抑制指令回路１５１ａの設定電圧以上になった場合、ＩＧＢＴ＿ｌｌａをオフよりオン状態にわずかに移行させるゲート駆動電圧操作によりＩＧＢＴ＿ｌｌａは過電圧抑制指令回路〔１５１ａの設定電圧までに電圧抑制されるように動作する（図１２クランプ動作）。
【００７９】
次に、時点Ｔ０ でＩＧＢＴ＿ｌｌａが破損した場合、それまで直流電源４の電圧を１／２づつ（図中Ｅ／２）分担していた（クランプ動作時除く）ものがすべてＩＧＢＴ＿ｌｌｂに印加されようとしてＩＧＢＴ＿ｌｌｂをオフよりオン状態にわずかに移行させるゲート駆動電圧操作によりＩＧＢＴ＿ｌｌｂは過電圧抑制指令回路１５１ｂの設定電圧までに電圧抑制されるように動作しようとする。
しかし、過電圧指令回路１５１ｂの設定電圧と、直流電源４の電圧Ｅには差があるので、電圧抑制を続けることができずに健全であったＩＧＢＴ＿ｌｌｂも、とも連れで破壊されるようになる。
【００８０】
よって、ＩＧＢＴ＿ｌｌａがオフ中破損したことを判定するためには、通常の過電圧抑制時間と、ＩＧＢＴ故障により動作させられる過電圧抑制時間の差を利用する。
【００８１】
破損による過電圧を検出する方式は、図１２に示すように破損による過電圧状態では通常のオフ状態よりも過電圧抑制時間が長くなることを利用し、過電圧抑制指令回路１５１により送出された信号を、過電圧抑制時間判定回路１５２により改定された時間以上の場合には、ラッチ回路１３６へ信号を送りラッチ、過電圧判定回路（図中ではＯＲロジックで記載）１３２によりＩＧＢＴ＿ｌｌをオンさせるように働く（短絡発生よりの動作時間は図１２中でＴＧと記載）。
【００８２】
過電圧抑制指令回路１５１の構成は図示しないが、Ｃ−Ｅ間電圧が設定した電圧を盤視し、設定以上の電圧が発生した場合ゲート電圧駆動回路１３３へ信号を伝達できればよいので分圧用の抵抗、ツエナーダイオードによりレベル検出を行い、電圧判定をレベル判定するコンパレータ、発光ダイオード、フォトカプラ、トランジスタ、ロジックＩＣなどにより行うことが可能である。
【００８３】
また、過電圧時間判定回路１５２は、過電圧抑制指令回路１５１からの信号時間が設定時間より長いということがわかればよいので、例えばタイマカウンタによる時間カウント、過電圧抑制指令回路１５１よりの信号を積分しレベル判定を行う回路により構成することができる。
なお、過電圧抑制時間判定回路設定時間＞通常クランプ動作の過電圧抑制時間想定ＭＡＸに設定する。
【００８４】
上記までの動作によりＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿ｌｌｂのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源４はヒューズ３０の溶断動作により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａと溶断したヒューズ３０を交換すればよいことになる。
【００８５】
なお、本例は２レベルインバータの場合を記載しているが、マルチレベルインバータの場合のスイッチング素子直列接続でも同じ効果が得られる。
【００８６】
また、実施の形態４のように、多直列の場合は、実施の形態４に記載の図１０における他素子破損検出部１３００を図１１の過電圧抑制指令つき他素子破損検出部１５００に置き換え、図１０のゲート電圧駆動回路１３３に過電圧抑制指令回路１５１の信号を入れて、過電圧を抑制するようになれば、電圧抑制を行いながら、ゲート駆動ユニット間の動作時間ばらつきを抑えるために、一度制御装置６０へ異常信号を返信し、ＯＲ論理６０４を介して、異常信号をラッチ回路６０３でラッチし、ラッチ回路６０３の信号により過電圧判定回路６０２（図中ではＯＲロジックで記載）で６０１ＰＷＭ信号から送られるゲート信号との両方から過電圧（ＰＷＭ信号がオフであるのに、通常のオフ時のＣ−Ｅ間電圧より高い検出レベルまで電圧が上昇していたら過電圧）と判定した場合（図９記号ではラッチ回路６０３出力がＨレベルロジック）にオン信号をゲート駆動ユニット１３へ送信して、ゲート駆動ユニット１３ａ〜１３ｎを同時にオンさせるように働かせるので、ＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿ｌｌｂ〜ＩＧＢＴ＿ｌｌｎのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源４はヒューズ３０の溶断動作により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａと溶断した３０ヒューズを交換すればよいことになる。
【００８７】
また、この実施の形態に実施の形態２の半導体スイッチを適用した場合も、ＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿ｌｌｂのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源はスイッチ４０の遮断動作により切り離される。
よって破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａのみを交換すればよいことになる。
【００８８】
以上のように、この発明による実施の形態５では、直列接続された各々のスイッチング素子の過電圧を抑制するクランプ機能を有し、スイッチング素子のオフ期間中のクランプ期間を判定する機能により、クランプ時間が所定の時間以上になった場合、直列接続されたスイッチング素子のいずれかが素子故障であると判断し、直列接続された残りの健全スイッチング素子をオンさせ、短絡過電流を発生させ、前述のヒューズまたは半導体スイッチのいずれかの方式で過電流を遮断し、変換器を構成するアームに通常スイッチングに寄与しない素子を含まず、直列接続されたスイッチング素子には過電圧が印加されとも連れ破壊を防ぎ、破損後の交換などを容易にすることが可能となる。
【００８９】
この発明による実施の形態５によれば、直流電源から電力を供給されるＩＧＢＴ、ＭＯＳＦＥＴなどの電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数値直列に接続した構成において、直列接続された各々のスイッチング素子の過電圧を抑制するクランプ機能を有し、スイッチング素子のオフ期間中のクランプ期間を判定する機能により、クランプ時間が所定の時間以上になった場合、直列接続されたスイッチング素子のいずれかが素子故障であると判定する過電圧抑制指令回路１５１および過電圧抑制時間判定回路１５２からなる過電圧抑制指令付き他素子破損検出部１５００、ならびに、ラッチ回路１３６および判定回路１３２で構成される判定手段を備え、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動するヒューズ３０により前記変換器を前記直流電源から切り離すようにしたので、スイッチング素子のオフ期間中のクランプ期間が所定の時間以上になった場合にヒューズにより前記変換器を前記直流電源から切り離すことによって、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【００９０】
また、この発明による実施の形態５によれば、前記構成におけるヒューズ３０を半導体スイッチ４０（図４）に置き換える構成とし、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動する半導体スイッチ４０により前記変換器を前記直流電源から切り離すようにしたので、スイッチング素子のオフ期間中のクランプ期間が所定の時間以上になった場合に半導体スイッチにより前記変換器を前記直流電源から切り離すことによって、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【００９１】
【発明の効果】
この発明によれば、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【図面の簡単な説明】
【図１】この発明による実施の形態１における半導体電力変換装置の構成を示す接続図である。
【図２】この発明による実施の形態１における半導体電力変換装置の動作を示すタイミングチャートである。
【図３】この発明による実施の形態１におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
【図４】この発明による実施の形態２における半導体電力変換装置の構成を示す接続図である。
【図５】この発明による実施の形態２におけるスイッチの回路例を示す接続図である。
【図６】実施の形態２における直列スイッチの耐圧を確保するためにスイッチ直列数を増やす手段を示す接続図である。
【図７】この発明による実施の形態３における半導体電力変換装置の構成を示す接続図である。
【図８】この発明による実施の形態３における半導体電力変換装置の動作を示すタイミングチャートである。
【図９】この発明による実施の形態３におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
【図１０】この発明による実施の形態４におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
【図１１】この発明による実施の形態５におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
【図１２】この発明による実施の形態５における半導体電力変換装置の動作を示すタイミングチャートである。
【符号の説明】
１ 三相インバータ、２ 直列スイッチング素子ユニット、４ 直流電源、５負荷、６ 制御装置、７ ゲート信号伝送媒体、２０ａ スイッチング素子ユニット、２０ｂ スイッチング素子ユニット、１１ａ，１１ｂ，４１ ＩＧＢＴ、１２ａ，１２ｂ フリーホイーリングダイオード、１３ａ，１３ｂ，１３ｎ ゲート駆動ユニット、１３１ ゲート受信回路、１３２ 過電圧判定回路、１３３ ゲート電圧駆動回路、１３４ 電圧検出回路、１３５ 電圧判定回路、１３６ ラッチ回路、１３７ 電圧変化検出回路、１３８ 電圧変化判定回路、１３９ ＡＮＤ論理、１４０ 異常送出回路、１５１ 過電圧抑制指令回路、１５２過電圧抑制時間判定回路、１３００ 他素子破損検出部、１５００ 過電圧抑制指令つき他素子破損検出部、３０ ヒューズ、４０ スイッチ、４３１ゲート受信回路、４３２ 過電流判定回路、４３３ ゲート電圧駆動回路、４３５ 電流判定回路、４３６ ラッチ回路、４４ａ，４４ｂ ゲート駆動ユニット、４４１ ゲート受信回路、４４３ ゲート電圧駆動回路、４４４ 電流検出回路、４４５ 電流判定回路、５０ 制御装置、５０１ ＰＷＭ信号、５０２ 過電流判定回路、５０３ ラッチ回路、５０４ ０Ｒ論理、６０ 制御装置、６０１ ＰＷＭ信号、６０２ ０Ｒ論理、６０３ ラッチ回路、６０４ ０Ｒ論理。
【発明の属する技術分野】
この発明は、半導体電力変換装置、特に、自己消弧型スイッチング素子を用いた電力および産業用の半導体電力変換装置に関する。
【０００２】
【従来の技術】従来技術として、ＩＧＢＴなどの電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数値直列に接続した構成における短絡時の過電流保護方式が提案されている（例えば、特許文献１参照）。
また、ＩＧＢＴなどの電圧制御型スイッチング素子を用い、変換器の各アームのスイッチング素子を複数個直列接続されたスイッチング素子間のスイッチング時の電圧アンバランスによる破壊を防ぐ保護方式も提案されている（例えば、特許文献２参照）。
【０００３】
【発明が解決しようとする課題】
特許文献１に記載されている従来技術では、１個以上の保護遮断素子を用い複数値直列接続されたスイッチング素子が過電流を検出した後に変換器を停止させるために、変換器を構成するアームに通常スイッチングに寄与しない素子が含まれることになり安価な装置が提供できないといった問題がある。
また、前述従来技術では短絡電流を検出しないと変換器を停止できないことから、複数個直列接続された素子のうち１つが破壊した場合で短絡電流が流れない場合、直列接続されたスイッチング素子には過電圧が印加され、とも連れ破壊を招くといった問題がある。
【０００４】
特許文献２に記載の従来技術では、直列接続されたスイッチング素子に過電圧がかからないように、ＩＧＢＴではコレクタ漏れ電流を流すことによりクランプする方式は記載されているが、複数個直列接続された素子のうち１つが破損した場合、設定されたクランプ電圧以上がかかるようになった場合、クランプ電圧のまま、漏れ電流が流れつづけるために、スイッチング素子はクランプされた電圧ともれ電流による発熱で破壊に至り、直列接続されたスイッチング素子は連鎖的にとも連れ破壊を招くといった問題がある。
【０００５】
さらに、上述のように、とも連れ破壊を招くようになると、破損後の交換なども多大な労力を要するようになる。
【０００６】
【特許文献１】
特開２０００−４９５８１号公報
【特許文献２】
特開２００１−２３１２４７号公報
【０００７】
この発明は、上記のような問題点を解消するためになされたもので、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る半導体電力変換装置では、変換器の各アームにおける直列接続された各々のスイッチング素子の電圧を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判定する判定手段を備え、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動して前記変換器を前記直流電源から切り離すようにしたものである。
【０００９】
【発明の実施の形態】
実施の形態１．
この発明による実施の形態１を図１ないし図３について説明する。図１は実施の形態１における半導体電力変換装置の構成を示す接続図である。図２は実施の形態１における半導体電力変換装置の動作を示すタイミングチャートである。図３は実施の形態１におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
【００１０】
図１は、この発明を適用した半導体電力変換装置の構成を示している。ここでは自己消弧型スイッチング素子にＩＧＢＴを用いた三相インバータを例として示す。
直流電源４と、制御装置装置６で駆動される三相インバータ１により負荷５に交流電流を出力する。
【００１１】
三相インバータ１のうち正極アームと反対側の負極アームは直列スイッチング素子ユニット２で構成されている。
また、直列スイッチング素子ユニット２はスイッチング素子ユニット２０ａ、２０ｂが直列に接続された構成で、スイッチング素子ユニット２０ａはＩＧＢＴ＿１１ａ、フリーホイーリングダイオード１２ａ、ゲート駆動ユニット１３ａで構成され、同様に、スイッチング素子ユニット２０ｂもＩＧＢＴ＿１１ｂ、フリーホイーリングダイオード１２ｂ、ゲート駆動ユニット１３ｂで構成されている。
図の場合は、直列スイッチング素子ユニット２は２直列（２０ａと２０ｂ）であるが、直流電源４の電圧とスイッチング素子２０ａ、２０ｂの定格電圧により直列数は変更される。
なお、図１において、三相インバータ１の短絡故障などの際に直流電源４と三相インバータ１を切り離すヒューズ３０が設けられている。
【００１２】
次に動作について説明する。
図２にＰアームのスイッチング素子およびＮアームのスイッチング素子のゲート信号ＳＰ、ＳＮを示す。Ｐ、Ｎアームの各スイッチング素子は交互にオン、オフを繰り返す。
なお、Ｐ、Ｎアームのゲートは短絡が発生しないように両方がオフである期間（デッドタイム）を設けている。
また、ＳＰ、ＳＮ信号によりＰ側ＩＧＢＴ＿１１ａ、Ｐ側ＩＧＢＴ＿１１ｂ、Ｎ側ＩＧＢＴ＿１１ａ、Ｎ側ＩＧＢＴ＿１１ｂはオン、オフ動作を行い、ＳＰ信号によりＰ側ＩＧＢＴ＿１１ａ、Ｐ側ＩＧＢＴ＿１１ｂがオンしたときにＰ側直列スイッチング素子ユニット２より負荷５へ電流が流れ出て、ＳＮ信号によりＮ側信号がオン時にＮ側フリーホイーリングダイオード１２ａ、Ｎ側フリーホイーリングダイオード１２ｂ側に電流が流れＮ側直列スイッチング素子ユニット２より電流が流れ出ている場合は、Ｐ側ＩＧＢＴ＿１１ａ、Ｐ側ＩＧＢＴ＿１１ｂ、Ｎ側ＩＧＢＴ＿１１ａ、Ｎ側ＩＧＢＴ＿１１ｂのコレクタ（Ｃ）−エミッタ（Ｅ）電圧は図２のようになる。
【００１３】
なお、各スイッチング素子のゲート駆動ユニット１３ａ、１３ｂは制御装置６から光ファイバなどのゲート信号伝送媒体７からの信号により駆動される。
【００１４】
次に、時点Ｔ０ でＩＧＢＴ＿ｌｌａが破損した場合、それまで直流電源４の電圧を１／２づつ（図中Ｅ／２）分担していたものがすべてＩＧＢＴ＿ｌｌｂに印加されるようになり、スイッチング素子耐圧以上となると、健全であったＩＧＢＴ＿ｌｌｂもとも連れで破壊されるようになる。
【００１５】
図３にゲート駆動ユニット１３の内部回路を示す。
図３においては、通常時、制御装置６から送られる信号をゲート受信回路１３１にて受信し、過電圧判定回路（図中ではＯＲロジックで記載）１３２を介してゲート電圧駆動回路１３３に伝えられ、駆動回路１３３によりｌＧＢＴ＿１１のゲートのオン、オフを行う。
【００１６】
ＩＧＢＴ＿１１ａがオフ中破損しＩＧＢＴ＿ｌｌｂのコレクタ−エミッタ間過電圧検出の手段としては、図２に示すように過電圧状態では通常のオフ状態よりもスイッチング素子のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）が上昇することを利用し、電圧検出回路１３４によりスイッチング素子のコレクタ−エミッタ間電圧を検出して、電圧判定回路１３５に信号が送られ、設定された電圧以上の場合にはラッチ回路１３６で信号をラッチし、過電圧判定回路（図中ではＯＲロジックで記載）１３２によりＩＧＢＴ＿１１をオンさせるように働く。
【００１７】
電圧検出回路１３４の構成は図示しないが、Ｃ−Ｅ間電圧が設定した電圧を監視できればよいので分圧用の抵抗、ツエナーダイオードによりレベル検出を行い、電圧判定回路１３５もレベル判定するコンパレータ、発光ダイオード、フォトカプラ、トランジスタ、ロジックＩＣなどにより判定が可能である。
【００１８】
また、過電圧判定回路１３２は、電圧検出回路１３５から、Ｃ−Ｅ間電圧が設定電圧まで上昇したという信号をラッチするラッチ回路１３６の信号で直接ゲート電圧駆動回路１３３へ信号を渡せばよいので、ＯＲ論理回路により比較的簡単な回路で構成することができる。
【００１９】
上記までの動作によりＩＧＢＴ＿１１ａがオフ中破損し、ＩＧＢＴ＿１１ｂのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源はヒューズ３０の溶断動作により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａと溶断したヒューズ３０を交換すればよいことになる。
【００２０】
なお、本例は２レベルインバータの場合を記載しているが、マルチレベルインバータの場合のスイッチング素子直列接続でも同じ効果が得られる。
【００２１】
以上のように、この発明による実施の形態１における半導体電力変換装置では、直列接続された各々のスイッチング素子の電圧を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判断し、直列接続された残りの健全スイッチング素子をオンさせ、短絡過電流を発生させ、変換器アームヒューズにより過電流を遮断し、変換器を構成するアームに通常スイッチングに寄与しない素子を含まず、直列接続されたスイッチング素子には過電圧が印加されとも連れ破壊を防ぎ、破損後の交換などを容易にすることが可能となる。
【００２２】
この発明による実施の形態１によれば、直流電源４から電力を供給されるＩＧＢＴ、ＭＯＳＦＥＴなどの電圧制御型スイッチング素子を用いたインバータ１からなる変換器の各アームのスイッチング素子１１ａ、１１ｂを複数個直列に接続した構成において、直列接続された各々のスイッチング素子１１ａ、１１ｂの電圧を検出する機能を有し、スイッチング素子１１ａ、１１ｂのオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子１１ａ、１１ｂのいずれかが素子故障であると判定する電圧検出回路１３４、電圧判定回路１３５、ラッチ回路１３６および過電圧判定回路１３２からなる判定手段を備え、前記判定手段の判定動作に応じて、直列接続された残りの健全スイッチング素子をオンさせ、短絡過電流を発生させ、この短絡過電流に応動する変換器アームヒューズ３０により過電流を遮断しインバータ１からなる変換器を直流電源４から切り離すようにしたので、スイッチング素子１１ａ、１１ｂのオフ期間中の電圧が所定の電圧以上である場合に変換器をヒューズの溶断動作により直流電源から切り離すことによって、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【００２３】
実施の形態２．
この発明による実施の形態２を図４ないし図６について説明する。図４は実施の形態２における半導体電力変換装置の構成を示す接続図である。図５は実施の形態２におけるスイッチの回路例を示す接続図である。図６は実施の形態２における直列スイッチの耐圧を確保するためにスイッチ直列数を増やす手段を示す接続図である。
この実施の形態２において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１における構成と同一の構成内容を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００２４】
図４は、図１に示した実施の形態１における半導体電力変換装置に対して、ヒューズ３０をスイッチ４０とした点で相違している。
【００２５】
スイッチ４０は三相インバータ１の短絡故障などの際に直流電源４と三相インバータ１を切り離す手段であり、通常はスイッチオンの状態である。
【００２６】
次に、動作について説明する。
ＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿ｌｌｂのコレクタ−エミッタ間過電圧検出の方法としては、実施の形態１で示した方法と同様である。
図２に示すように、通電庄状態では通常のオフ状態よりもスイッチング素子のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）が上昇することを利用し、電圧検出回路１３４によりスイッチング素子のコレクタ−エミッタ間電圧を検出して、電圧判定回路１３５に信号が送られ、設定された電圧以上の場合にはラッチ回路１３６で信号をラッチし、過電圧判定回路（図中ではＯＲロジックで記載）１３２によりＩＧＢＴ＿ｌｌをオンさせるように働く。
【００２７】
上記までの動作により、ＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿１１ｂのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になる。
【００２８】
図５にスイッチ４０の回路例を示す。
図５においては、通常時、図示しない制御装置から送られるＩＧＢＴ＿４１オン信号をゲート受信回路４３１にて受信し、過電流判定回路（図中ではＡＮＤロジックで記載）４３２を介してゲート電圧駆動回路４３３に伝えられ、駆動回路４３３によりＩＧＢＴ＿４１のゲートのオンを行う。
【００２９】
三相インバータ１は直流電源４の短絡状態になるとスイッチ４０の過電流検出でスイッチ切り離しを行う。
【００３０】
過電流検出の手段としては、通常のオン状態よりもスイッチング素子のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）が上昇することを利用し、電流検出回路４３４によりスイッチング素子のコレクタ−エミッタ間電圧の増加から過電流を検出、電流判定回路４３５に信号が送られ、設定された電圧値（過電流設定値）以上の場合にはラッチ回路４３６で信号をラッチし過電流判定回路（図中ではＡＮＤロジックで記載）４３２でゲート受信回路４３１から送られるゲート信号との両方から過電流（ゲート信号がオンであるのに、通常のオン時のＣ−Ｅ間電圧より高い検出レベルまで電圧が上昇していたら過電流）と判定した場合（図５記号ではラッチ回路出力がＬレベルロジック）にはゲート電圧駆動回路４３３に過電流であることを伝送する。これによりＩＧＢＴ＿４１はオフすることになる。
【００３１】
ＩＧＢＴ＿４１をオフさせる際に高速遮断を行うと、過電流が流れている回路インダクタンスによりＩＧＢＴ＿４１の両端には高電圧が印加されるようになるので、ＩＧＢＴ＿４１をオフさせる際にソフト遮断を行う必要がある。
ソフト遮断を行う方法は図示していないが、ＩＧＢＴ＿４１の遮断用ゲート抵抗を大きくしたり、ＩＧＢＴ＿４１のゲート−エミッタ間容量を大きくしたり、ゲート蓄積キャリアの排出を定電流化したりすることでソフト遮断が可能となる。
【００３２】
電流検出回路４３４の構成は図示しないが、Ｃ−Ｅ間電圧が設定した電圧を監視できればよいので分圧用の抵抗、ツエナーダイオードによりレベル検出を行い、電流判定回路４３５もレベル判定するコンパレータ、発光ダイオード、フォトカプラ、トランジスタ、ロジックＩＣなどにより判定が可能である。
【００３３】
また、過電流判定回路４３２は、電圧検出回路４３５から、Ｃ−Ｅ間電圧が設定電圧まで上昇したという信号をラッチするラッチ回路４３６の信号と、ゲート受信回路４３１からのオンゲート信号とのＡＮＤにより過電流と判定できるので論理回路により比較的簡単な回路で構成することができる。
【００３４】
なお、直流電源４によりスイッチ４０の耐圧は変化するために、本実施例のように直列数が少ない場合（例えば２直列）は２倍の耐圧のスイッチを準備すればよい。
また、スイッチ４０に使用するＩＧＢＴの耐圧が確保できない場合はスイッチ４０の直列動を増やしスイッチ４０の耐圧を確保しなければならない。直列スイッチ４０の耐圧を確保するために直列数を増やす方法を図６に示す。
【００３５】
図６の回路において、通常時、制御装置５０から送られるＩＧＢＴ＿４１オン信号をゲート受信回路４４１ａ、４４１ｂにて受信し、ゲート電圧駆動回路４４３ａ、４４３ｂに伝えられ、ゲート電圧駆動回路４４３ａ、４４３ｂによりＩＧＢＴ＿４１ａ、４１ｂのゲートのオン動作を行う。
【００３６】
通常時の図５と図６の相違点は、図５の過電流判定回路（図中ではＡＮＤロジックで記載）４３２が図６において削除された点である．
【００３７】
図６の過電流検出の手段としては、図５の回路方式と同様で、通常のオン状態よりもスイッチング素子のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）が上昇することを利用し、電流検出回路４４４によりスイッチング素子のコレクタ−エミッタ間電圧の増加から過電流を検出、電流判定回路４４５に信号が送られ、設定された電圧値（過電流改定値）以上の場合には過電流が発生していることを異常送出回路で制御装置５０へ送出する。
制御装置５０内のＯＲ論理５０４にて検出した信号をラッチ回路５０３でラッチし過電流判定回路５０２（図中ではＡＮＤロジックで記載）で５０１ＰＷＭ信号から送られるゲート信号との両方から過電流（ＰＷＭ信号がオンであるのに、通常のオン時のＣ−Ｅ間電圧より高い検出レベルまで電圧が上昇していたら過電流）と判定した場合（図６記号ではラッチ回路５０３出力がＬレベルロジック）にオフ信号をゲート駆動ユニット４４へ送信し、ゲート駆動ユニット４４ａ、４４ｂを同時にオフさせるように働く。
【００３８】
上述の動作はスイッチ４０の直列数が増えた場合、図５の回路に示すゲート駆動ユニット４３のように自己ラッチしてＩＧＢＴ＿４１オフ動作を行うと、動作時間ばらつきが発生し、遅くオフ動作に移行したスイッチ４１が過電圧により破損してしまうという問題を解決する。
動作時間ばらつきが発生するのは、ゲート駆動ユニット４４の過電流検出レベルがＩＧＢＴ＿４１ａ、ＩＧＢＴ＿４１ｂのコレクタ−エミッタ間電圧の電流によって電圧発生差が発生する場合や、電流検出回路４４５ａと電流検出回路４４５ｂとのレベル差などによりゲート駆動ユニット４４ａ、ゲート駆動ユニット４４ｂの動作ばらつきが発生しやすいためである。
【００３９】
上記までの動作によりＩＧＢＴ＿１１ａがオフ中破損しＩＧＢＴ＿１１ｂのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源はスイッチ４０の遮断動作により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿１１ａのみを交換すればよいことになる。
【００４０】
なお、本例は２レベルインバータの場合を記載しているが、マルチレベルインバータの場合のスイッチング素子直列接続でも同じ効果が得られる。
【００４１】
以上のように、この発明による実施の形態２では、直列接続された各々のスイッチング素子の電圧を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判断し、直列接続された残りの健全スイッチング素子をオンさせ、短絡過電流を発生させ、過電流検出機能とソフト遮断機能を有する半導体スイッチにより過電流を遮断し、変換器を構成するアームに通常スイッチングに寄与しない素子を含まず、直列接続されたスイッチング素子には過電圧が印加されとも連れ破壊を防ぎ、破損後の交損などを容易にすることが可能となる。
また、半導体スイッチによる三相インバータと直流電源との切り離しは高耐圧ヒューズが製造しにくいという問題を解決でき、電力変換装置の高電圧化が容易になる。
【００４２】
この発明による実施の形態２によれば、直流電源４から電力を供給されるＩＧＢＴ、ＭＯＳＦＥＴなどの電圧制御型スイッチング素子を用いたインバータ１からなる変換器の各アームのスイッチング素子１１ａ、１１ｂを複数個直列に接続した構成において、直列接続された各々のスイッチング素子１１ａ、１１ｂの電圧を検出する機能を有し、スイッチング素子１１ａ、１１ｂのオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子１１ａ、１１ｂのいずれかが素子故障であると判定する電圧検出回路１３４、電圧判定回路１３５、ラッチ回路１３６および過電圧判定回路１３２からなる判定手段を備え、前記判定手段の判定動作に応じて制御装置５０に異常信号を送出し制御装置５０により直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動する過電流検出機能とソフト遮断機能を有する半導体スイッチ４０により前記インバータ１からなる変換器を前記直流電源４から切り離すようにしたので、スイッチング素子１１ａ、１１ｂのオフ期間中の電圧が所定の電圧以上である場合に変換器を半導体スイッチの遮断動作により直流電源から切り離すことによって、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【００４３】
実施の形態３．
この発明による実施の形態３を図７ないし図９について説明する。図７は実施の形態３における半導体電力変換装置の構成を示す接続図である。図８は実施の形態３における半導体電力変換装置の動作を示すタイミングチャートである。図９は実施の形態３におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
この実施の形態３において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１または実施の形態２における構成と同一の構成内容を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００４４】
図７においては、図１に示した実施の形態１における半導体電力変換装置に対して、直列数がｎと増えている。
また、図８のタイミングチャートは図２に示したタイミングチャートと比較して直列接続数の増加により分担電圧が直流電源電圧Ｅの１／ｎになっている点が異なる。
また、図９は、図３に示した実施の形態１におけるゲート駆動ユニットに対して電圧変化検出回路１３７と電圧変化判定回路１３８とＡＮＤ論理１３９を追加した点で相違している。
【００４５】
次に、動作について説明する。
図７に示すように、多直列になるとＩＧＢＴ＿ｌｌａが破損したときにＰ側ＩＧＢＴの他健全スイッチング素子に分担される電圧は、図８に示すように、直列数ｎの場合直流電源４の電圧ＥのＥ／ｎ（ｎ−１）となる。
直列数が多くなればなるほど、健全状態と破損状態の電圧差は小さくなるので、直流電源の変動などを考えると電圧レベルだけでの検出は離しくなる。
【００４６】
ＩＧＢＴ＿ｌｌａがオフ中破損したことを判定するためには、電圧値の変化以外に破損した際のコレクタ電圧変化が通常のＩＧＢＴのオン、オフスイッチング速度よりはるかに早い特徴を利用する。
【００４７】
破損による過電圧を検出する方式は前述の実施の形態１と同様である。
図８に示すように、過電圧状態では通常のオフ状態よりもスイッチング素子のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）が上昇することを利用し、電圧検出回路１３４によりスイッチング素子のコレクタ−エミッタ間電圧を検出して、電圧判定回路１３５に信号が送られ、設定された電圧以上の場合には、ＡＮＤ論理１３９へ信号を送る。
【００４８】
また、破損によるコレクタ電圧変化が通常のＩＧＢＴのオン、オフスイッチング速度電圧変化を検出する方法は、通常のターンオフ動作よりもスイッチング素子のコレクタ−エミッタ間電圧変化が（Ｃ−Ｅ間電圧変化）が急峻であることを利用し、電圧変化検出回路１３７によりスイッチング素子のコレクタ−エミッタ間電圧変化を検出、電圧変化判定回路１３８に信号が送られ、設定された電圧変化以上の場合には、ＡＮＤ論理１３９へ信号を送る。
【００４９】
ＡＮＤ論理１３９が成立するとラッチ回路１３６で信号をラッチし、過電圧判定回路（図中ではＯＲロジックで記載）１３２によりＩＧＢＴ＿１１をオンさせるように働く。
【００５０】
電圧変化検出回路１３７の構成は図示しないが、Ｃ−Ｅ間電圧が設定した電圧変化を盤視できればよいので分圧用のコンデンサ等の電圧変化を積分できる手段により、電圧変化検出を行い、電圧変化判定回路１３８は積分された値をレベル判定するコンパレータ、発光ダイオード、フォトカプラ、トランジスタ、ロジックＩＣなどにより判定が可能である。
【００５１】
また、ＡＮＤロジック１３９はＡＮＤ論理回路により比較的簡単な回路で構成することができる。
【００５２】
上記までの動作によりＩＧＢＴ＿１１ａがオフ中破損しＩＧＢＴ＿１１ｂ〜ＩＧＢＴ＿１１ｎのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源４はヒューズ３０の溶断により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａと溶断したヒューズ３０を交換すればよいことになる。
【００５３】
なお、本例は２レベルインバータの場合を記載しているが、マルチレベルインバータの場合のスイッチング素子直列接続でも同じ効果が得られる。
【００５４】
なお、本例はヒューズによる直流電源４と三相インバータ１の切り離しを示したが、実施の形態２のように半導体スイッチを用いてもよい。
【００５５】
この実施の形態に実施の形態２の半導体スイッチを適用した場合も、ＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿ｌｌｂ〜ＩＧＢＴ＿ｌｌｎのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源は４０スイッチ遮断により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿１１ａのみを交換すればよいことになる。
【００５６】
以上のように、この発明はによる実施の形態３では、直列接続された各々のスイッチング素子の電圧を検出する機能と半導体陽極の電圧変化を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ半導体陽極の電圧変化が所定の速度以上であった場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判断でき、直列接続された残りの健全スイッチング素子をオンさせ、短絡過電流を発生させ、前述のヒューズまたは半導体スイッチのいずれかの方式で過電流を遮断し、変換器を構成するアームに通常スイッチングに寄与しない素子を含まず、直列接続されたスイッチング素子には過電圧が印加され、とも連れ破壊を防ぎ、破損後の交換などを容易にすることが可能となる。
【００５７】
この発明による実施の形態３によれば、直流電源４から電力を供給されるＩＧＢＴ、ＭＯＳＦＥＴなどの電圧制御型スイッチング素子を用いたインバータ１からなる変換器の各アームのスイッチング素子１１ａ、１１ｂ、…１１ｎを複数個直列に接続した構成において、直列接続された各々のスイッチング素子１１ａ、１１ｂ、…１１ｎの電圧を検出する機能と半導体陽極の電圧変化を検出する機能を有し、スイッチング素子１１ａ、１１ｂ、…１１ｎのオフ期間中の電圧が所定の電圧以上であり、かつ半導体陽極の電圧変化が所定の速度以上であった場合は、直列接続されたスイッチング素子１１ａ、１１ｂ、…１１ｎのいずれかが素子故障であると判定する電圧検出回路１３４、電圧判定回路１３５、電圧変化検出回路１３７、電圧変化判定回路１３８、ＡＮＤロジック１３９、ラッチ回路１３６および過電圧判定回路１３２からなる判定手段を備え、前記判定手段の判定動作に応じて制御装置６０へ異常信号を送出し制御装置６０により直列接続された残りの健全スイッチング素子を同時にオンさせて、短絡過電流を発生させ、この短絡過電流に応動するヒューズ３０により前記インバータ１からなる変換器を前記直流電源４から切り離すようにしたので、スイッチング素子１１ａ、１１ｂ、…１１ｎのオフ期間中の電圧が所定の電圧以上であり、かつ半導体陽極の電圧変化が所定の速度以上であった場合に変換器をヒューズの溶断動作によって直流電源から切り離すことにより、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【００５８】
また、この発明による実施の形態３によれば、前項の構成におけるヒューズ３０を半導体スイッチ４０（図４）に置き換える構成とし、前記判定手段の判定動作に応じて制御装置６０へ異常信号を送出し制御装置６０により直列接続された残りの健全スイッチング素子を同時にオンさせて、短絡過電流を発生させ、この短絡電流に応動する半導体スイッチ４０により前記インバータ１からなる変換器を前記直流電源４から切り離すようにしたので、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【００５９】
実施の形態４．
この発明による実施の形態４を図１０について説明する。図１０は実施の形態４におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
この実施の形態４において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１ないし実施の形態３のいずれかにおける構成と同一の構成内容を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００６０】
図１０においては、図９に示した実施の形態３におけるゲート駆動ユニット１３に対してラッチ回路１３６と過電圧判定回路（図９ではＯＲロジックで記載）１３２がゲート駆動ユニット１３ａ〜１３ｎからはずされ、他素子破損検出部１３００ａ〜１３００ｎから制御装置６０へ異常信号を送出する異常送出回路１４０ａ〜１４０ｎが追加されている。
また、制御装置６０は実施例３ではＩＧＢＴ＿ｌｌを駆動するためにゲート駆動ユニットヘ図示しないＰＷＭ信号を送出すればよかったのだが、ゲート駆動ユニット１３よりの異常信号を受信するＯＲ論理６０４と、ＯＲ論理６０４からの異常信号をラッチするラッチ回路６０３、通常のＰＷＭ信号６０１とＯＲ論理をとりＩＧＢＴ＿ｌｌのＯＦＦ信号中にラッチ回路６０３による信号が入るとＩＧＢＴ＿ｌｌをＯＮさせるＯＲ論理６０２を追加している点で、図９と相違している。
【００６１】
次に、動作について説明する。
実施の形態３に記述したように、多直列になるとＩＧＢＴ＿ｌｌａが破損したときにＰ側ＩＧＢＴの他健全スイッチング素子に分担される電圧は、図８に示すように、直列数ｎの場合直流電源４の電圧ＥのＥ／ｎ（ｎ−１）となる。
直列数が多くなればなるほど、健全状態と破損状態の電圧差は小さくなるので、直流電源の変動などを考えると電圧レベルだけでの検出は難しくなる。
【００６２】
ＩＧＢＴ＿ｌｌａがオフ中破損したことを判定するためには、実施の形態３と同様に電圧値の変化以外に破損した際のコレクタ電圧変化が通常のＩＧＢＴのオン、オフスイッチング速度よりはるかに早い特性を利用する。
【００６３】
破損による過電圧を検出する方式は、前述の実施の形態１と同様である。
図８に示すように、過電圧状態では通常のオフ状態よりもスイッチング素子のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）が上昇することを利用し、電圧検出回路１８４によりスイッチング素子のコレクタ−エミッタ間電圧を検出して、電圧判定回路１３５に信号が送られ、設定された電圧以上の場合には、ＡＮＤ論理１３９へ信号を送る。
【００６４】
また、破損によるコレクタ電圧変化が通常のＩＧＢＴのオン、オフスイッチング速度電圧変化を検出する手段は、実施の形態３と同様に、通常のターンオフ動作よりもスイッチング素子のコレクタ−エミッタ間電圧変化が（Ｃ−Ｅ間電圧変化）が急峻であることを利用し、電圧変化検出回路１３７によりスイッチング素子のコレクタ−エミッタ間電圧変化を検出して、電圧変化判定回路１３８に信号が送られ、設定された電圧変化以上の場合には、ＡＮＤ論理１３９へ信号を送る。
【００６５】
ＡＮＤ論理１３９ａ−１３９ｎが成立すると他直列素子の故障とみなし、異常信号を異常送出回路１４０ａ〜１４０ｎにより制御装置６０へ送出する。
実施の形態３では理想状態を示し異常検出がゲート駆動ユニット１３ｂ−ゲート駆動ユニット１３ｎで同時に行われると一斉にＩＧＢＴ＿ｌｌｂ〜ＩＧＢＴ＿ｌｌｎがオンするように作用するのだが、実際は検出時間遅れなどが発生する可能性が高いので、ＩＧＢＴ＿ｌｌｂ〜ＩＧＢＴ＿ｌｌｎは早い検出を行ったゲート駆動ユニットより順次オンしていくようになる。そのために、最後にオンするＩＧＢＴには異常に高い電圧が印加された状態になるのでオン動作させて電圧破壊を防ぐより先に破壊してしまう可能性が高くなる。
【００６６】
よって、ゲート駆動ユニット間の動作時間ばらつきを抑えるために、一度制御装置６０へ異常信号を返信し、ＯＲ論理６０４を介して、異常信号をラッチ回路６０３でラッチする。
ラッチ回路６０３の信号により過電圧判定回路６０２（図中ではＯＲロジックで記載）で６０１ＰＷＭ信号から送られるゲート信号との両方から過電圧（ＰＷＭ信号がオフであるのに、通常のオフ時のＣ−Ｅ間電圧より高い検出レベルまで電圧が上昇していたら過電圧）と判定した場合（図９記号ではラッチ回路６０３出力がＨレベルロジック）にオン信号をゲート駆動ユニット１３へ送信し、ゲート駆動ユニット１３ａ〜１３ｎを同時にオンさせるように働く。
【００６７】
上記までの動作により、ＩＧＢＴ＿１１ａがオフ中破損しＩＧＢＴ＿ｌｌｂ〜ＩＧＢＴ＿ｌｌｎのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源４はヒューズ３０の溶断動作により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａと溶断したヒューズ３０を交換すればよいことになる。
【００６８】
なお、本例は２レベルインバータの場合を記載しているが、マルチレベルインバータの場合のスイッチング素子直列接続でも同じ効果が得られる。
【００６９】
なお、本例はヒューズによる直流電源４と三相インバータ１の切り離しを示したが、実施の形態２のように半導体スイッチを用いてもよい。
【００７０】
この実施の形態４に、実施の形態２の半導体スイッチを適用した場合も、ＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿ｌｌｂのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源はスイッチ４０による遮断により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａのみを交換すればよいことになる。
【００７１】
以上のように、この発明による実施の形態４では、直列接続された各々のスイッチング素子の電圧を検出する機能と半導体陽極の電圧変化を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ半導体陽極の電圧変化が所定の速度以上であった場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判断でき、直列接続された残りの健全スイッチング素子を制御装置により同時にオンさせ、短絡過電流を発生させ、前述のヒューズまたは半導体スイッチのいずれかの方式で過電流を遮断し、変換器を構成するアームに通常スイッチングに寄与しない素子を含まず、直列接続されたスイッチング素子には過電圧が印加され、とも連れ破壊を防ぎ、破損後の交換などを容易にすることが可能となる。
また、健全素子を同時にオンさせることにより健全素子のオン時のばらつきを押さえ込むことができ、ばらつきにより発生するであろう破壊を防ぐことが可能となる。
【００７２】
この発明による実施の形態４によれば、直流電源から電力を供給されるＩＧＢＴ、ＭＯＳＦＥＴなどの電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数個直列に接続した構成において、直列接続された各々のスイッチング素子の電圧を検出する機能と半導体陽極の電圧変化を検出する複能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ、半導体陽極の電圧変化が所定の速度以上であった場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判定する電圧検出回路１３４ａ〜１３４ｎ、電圧判定回路１３５ａ〜１３５ｎ、電圧変化検出回路１３７ａ〜１３７ｎ、電圧変化判定回路１３８ａ〜１３８ｎおよびＡＮＤロジック１３９ａ〜１３９ｎからなる判定手段を備え、前記判定手段の判定動作に応じて異常送出回路１４０ａ〜１４０ｎを含むゲート駆動ユニット１３ａ〜１３ｎを作動させることにより制御装置６０に異常信号を送出し制御装置６０によって、直列接続された残りの健全スイッチング素子を制御装置により同時にオンさせて、短絡過電流を発生させ、この短絡過電流に応動するヒューズ３０により前記変換器を前記直流電源から切り離すようにしたので、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ、半導体陽極の電圧変化が所定の速度以上であった場合に直列接続された残りの健全スイッチング素子を制御装置により同時にオンさせて、ヒューズにより前記変換器を前記直流電源から切り離すことによって、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができ、しかも、健全スイッチング素子のオン時のバラツキ動作を防ぎ、バラツキによる破壊を防止できる半導体電力変換装置を得ることができる。
【００７３】
また、この発明による実施の形態４によれば、前項におけるヒューズ３０を半導体スイッチ４０（図４）に置き換える構成とし、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子を制御装置により同時にオンさせて、短絡過電流を発生させ、この短絡過電流に応動する半導体スイッチ４０により前記変換器を前記直流電源から切り離すようにしたので、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ、半導体陽極の電圧変化が所定の速度以上であった場合に直列接続された残りの健全スイッチング素子を制御装置により同時にオンさせて、半導体スイッチにより前記変換器を前記直流電源から切り離すことによって、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができ、しかも、健全スイッチング素子のオン時のバラツキ動作を防ぎ、バラツキによる破壊を防止できる半導体電力変換装置を得ることができる。
【００７４】
実施の形態５．
この発明による実施の形態５を図１１および図１２について説明する。図１１は実施の形態５におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。図１２は実施の形態５における半導体電力変換装置の動作を示すタイミングチャートである。
なお、図１２はこの実施の形態におけるＰアームのスイッチング素子およびＮアームのスイッチング素子のゲート信号ＳＰ、ＳＮであり、直列接続されたＩＧＢＴの電圧をあらわす。
この実施の形態５において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１ないし実施の形態４のいずれかにおける構成と同一の構成内容を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００７５】
図１１においては、図３に示した実施の形態１におけるゲート駆動ユニット１３に対して電圧検出回路１３４、電圧判定回路１３５を撤去し、過電圧抑制指令回路１５１、過電圧抑制時間判定回路１５２を追加した点で図９に示す実施の形態３と相違する。
【００７６】
図１２は、図１１の過電圧抑制指令回路１５１と抑制指令に基づき動作するゲート電圧駆動回路１３３の働きにより、通常のＩＧＢＴターンオフ動作の際発生するサージ電圧を過電圧抑制回路抑制１５１のあらかじめ設定された電圧で抑制したり、直列接続の１つのＩＧＢＴ＿ｌｌが破損したときに発生する電圧を通常のＩＧＢＴターンオフ動作の際発生するサージ電圧抑制動作と同じレベルで抑制することが可能となっている点で図２に示す実施の形態１のタイミングチャートと異なる。
【００７７】
次に、動作について説明する。
通常運転の場合のタイミングＳＰ、ＳＮ、またＩＧＢＴ＿１１ａ、ＩＧＢＴ＿１１ｂの電圧状態は実施の形態１と変わりない。
【００７８】
通常状態において、ＩＧＢＴ＿ｌｌａとＩＧＢＴ＿ｌｌｂのオフ時に電圧アンバランスを起こすと、過電圧抑制指令回路１５１と過電圧抑制指令回路１５１の信号により、例えば、ＩＧＢＴ＿ｌｌａコレクタ−エミッタ間電圧＞ＩＧＢＴ＿ｌｌｂコレクタ−エミッタ間電圧になり、かつ、過電圧抑制指令回路１５１ａの設定電圧以上になった場合、ＩＧＢＴ＿ｌｌａをオフよりオン状態にわずかに移行させるゲート駆動電圧操作によりＩＧＢＴ＿ｌｌａは過電圧抑制指令回路〔１５１ａの設定電圧までに電圧抑制されるように動作する（図１２クランプ動作）。
【００７９】
次に、時点Ｔ０ でＩＧＢＴ＿ｌｌａが破損した場合、それまで直流電源４の電圧を１／２づつ（図中Ｅ／２）分担していた（クランプ動作時除く）ものがすべてＩＧＢＴ＿ｌｌｂに印加されようとしてＩＧＢＴ＿ｌｌｂをオフよりオン状態にわずかに移行させるゲート駆動電圧操作によりＩＧＢＴ＿ｌｌｂは過電圧抑制指令回路１５１ｂの設定電圧までに電圧抑制されるように動作しようとする。
しかし、過電圧指令回路１５１ｂの設定電圧と、直流電源４の電圧Ｅには差があるので、電圧抑制を続けることができずに健全であったＩＧＢＴ＿ｌｌｂも、とも連れで破壊されるようになる。
【００８０】
よって、ＩＧＢＴ＿ｌｌａがオフ中破損したことを判定するためには、通常の過電圧抑制時間と、ＩＧＢＴ故障により動作させられる過電圧抑制時間の差を利用する。
【００８１】
破損による過電圧を検出する方式は、図１２に示すように破損による過電圧状態では通常のオフ状態よりも過電圧抑制時間が長くなることを利用し、過電圧抑制指令回路１５１により送出された信号を、過電圧抑制時間判定回路１５２により改定された時間以上の場合には、ラッチ回路１３６へ信号を送りラッチ、過電圧判定回路（図中ではＯＲロジックで記載）１３２によりＩＧＢＴ＿ｌｌをオンさせるように働く（短絡発生よりの動作時間は図１２中でＴＧと記載）。
【００８２】
過電圧抑制指令回路１５１の構成は図示しないが、Ｃ−Ｅ間電圧が設定した電圧を盤視し、設定以上の電圧が発生した場合ゲート電圧駆動回路１３３へ信号を伝達できればよいので分圧用の抵抗、ツエナーダイオードによりレベル検出を行い、電圧判定をレベル判定するコンパレータ、発光ダイオード、フォトカプラ、トランジスタ、ロジックＩＣなどにより行うことが可能である。
【００８３】
また、過電圧時間判定回路１５２は、過電圧抑制指令回路１５１からの信号時間が設定時間より長いということがわかればよいので、例えばタイマカウンタによる時間カウント、過電圧抑制指令回路１５１よりの信号を積分しレベル判定を行う回路により構成することができる。
なお、過電圧抑制時間判定回路設定時間＞通常クランプ動作の過電圧抑制時間想定ＭＡＸに設定する。
【００８４】
上記までの動作によりＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿ｌｌｂのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源４はヒューズ３０の溶断動作により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａと溶断したヒューズ３０を交換すればよいことになる。
【００８５】
なお、本例は２レベルインバータの場合を記載しているが、マルチレベルインバータの場合のスイッチング素子直列接続でも同じ効果が得られる。
【００８６】
また、実施の形態４のように、多直列の場合は、実施の形態４に記載の図１０における他素子破損検出部１３００を図１１の過電圧抑制指令つき他素子破損検出部１５００に置き換え、図１０のゲート電圧駆動回路１３３に過電圧抑制指令回路１５１の信号を入れて、過電圧を抑制するようになれば、電圧抑制を行いながら、ゲート駆動ユニット間の動作時間ばらつきを抑えるために、一度制御装置６０へ異常信号を返信し、ＯＲ論理６０４を介して、異常信号をラッチ回路６０３でラッチし、ラッチ回路６０３の信号により過電圧判定回路６０２（図中ではＯＲロジックで記載）で６０１ＰＷＭ信号から送られるゲート信号との両方から過電圧（ＰＷＭ信号がオフであるのに、通常のオフ時のＣ−Ｅ間電圧より高い検出レベルまで電圧が上昇していたら過電圧）と判定した場合（図９記号ではラッチ回路６０３出力がＨレベルロジック）にオン信号をゲート駆動ユニット１３へ送信して、ゲート駆動ユニット１３ａ〜１３ｎを同時にオンさせるように働かせるので、ＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿ｌｌｂ〜ＩＧＢＴ＿ｌｌｎのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源４はヒューズ３０の溶断動作により切り離される。
よって、破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａと溶断した３０ヒューズを交換すればよいことになる。
【００８７】
また、この実施の形態に実施の形態２の半導体スイッチを適用した場合も、ＩＧＢＴ＿ｌｌａがオフ中破損しＩＧＢＴ＿ｌｌｂのコレクタ−エミッタ間過電圧は抑制され、三相インバータ１は直流電源４の短絡状態になり、三相インバータ１と直流電源はスイッチ４０の遮断動作により切り離される。
よって破壊されたスイッチング素子ＩＧＢＴ＿ｌｌａのみを交換すればよいことになる。
【００８８】
以上のように、この発明による実施の形態５では、直列接続された各々のスイッチング素子の過電圧を抑制するクランプ機能を有し、スイッチング素子のオフ期間中のクランプ期間を判定する機能により、クランプ時間が所定の時間以上になった場合、直列接続されたスイッチング素子のいずれかが素子故障であると判断し、直列接続された残りの健全スイッチング素子をオンさせ、短絡過電流を発生させ、前述のヒューズまたは半導体スイッチのいずれかの方式で過電流を遮断し、変換器を構成するアームに通常スイッチングに寄与しない素子を含まず、直列接続されたスイッチング素子には過電圧が印加されとも連れ破壊を防ぎ、破損後の交換などを容易にすることが可能となる。
【００８９】
この発明による実施の形態５によれば、直流電源から電力を供給されるＩＧＢＴ、ＭＯＳＦＥＴなどの電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数値直列に接続した構成において、直列接続された各々のスイッチング素子の過電圧を抑制するクランプ機能を有し、スイッチング素子のオフ期間中のクランプ期間を判定する機能により、クランプ時間が所定の時間以上になった場合、直列接続されたスイッチング素子のいずれかが素子故障であると判定する過電圧抑制指令回路１５１および過電圧抑制時間判定回路１５２からなる過電圧抑制指令付き他素子破損検出部１５００、ならびに、ラッチ回路１３６および判定回路１３２で構成される判定手段を備え、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動するヒューズ３０により前記変換器を前記直流電源から切り離すようにしたので、スイッチング素子のオフ期間中のクランプ期間が所定の時間以上になった場合にヒューズにより前記変換器を前記直流電源から切り離すことによって、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【００９０】
また、この発明による実施の形態５によれば、前記構成におけるヒューズ３０を半導体スイッチ４０（図４）に置き換える構成とし、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動する半導体スイッチ４０により前記変換器を前記直流電源から切り離すようにしたので、スイッチング素子のオフ期間中のクランプ期間が所定の時間以上になった場合に半導体スイッチにより前記変換器を前記直流電源から切り離すことによって、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【００９１】
【発明の効果】
この発明によれば、変換器を構成するアームに通常スイッチングに寄与しない素子を含むことなく、直列接続されたスイッチング素子への過電圧の印加を阻止して、とも連れ破壊を防ぐことができる半導体電力変換装置を得ることができる。
【図面の簡単な説明】
【図１】この発明による実施の形態１における半導体電力変換装置の構成を示す接続図である。
【図２】この発明による実施の形態１における半導体電力変換装置の動作を示すタイミングチャートである。
【図３】この発明による実施の形態１におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
【図４】この発明による実施の形態２における半導体電力変換装置の構成を示す接続図である。
【図５】この発明による実施の形態２におけるスイッチの回路例を示す接続図である。
【図６】実施の形態２における直列スイッチの耐圧を確保するためにスイッチ直列数を増やす手段を示す接続図である。
【図７】この発明による実施の形態３における半導体電力変換装置の構成を示す接続図である。
【図８】この発明による実施の形態３における半導体電力変換装置の動作を示すタイミングチャートである。
【図９】この発明による実施の形態３におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
【図１０】この発明による実施の形態４におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
【図１１】この発明による実施の形態５におけるゲー卜駆動ユニットの内部回路の構成を示す接続図である。
【図１２】この発明による実施の形態５における半導体電力変換装置の動作を示すタイミングチャートである。
【符号の説明】
１ 三相インバータ、２ 直列スイッチング素子ユニット、４ 直流電源、５負荷、６ 制御装置、７ ゲート信号伝送媒体、２０ａ スイッチング素子ユニット、２０ｂ スイッチング素子ユニット、１１ａ，１１ｂ，４１ ＩＧＢＴ、１２ａ，１２ｂ フリーホイーリングダイオード、１３ａ，１３ｂ，１３ｎ ゲート駆動ユニット、１３１ ゲート受信回路、１３２ 過電圧判定回路、１３３ ゲート電圧駆動回路、１３４ 電圧検出回路、１３５ 電圧判定回路、１３６ ラッチ回路、１３７ 電圧変化検出回路、１３８ 電圧変化判定回路、１３９ ＡＮＤ論理、１４０ 異常送出回路、１５１ 過電圧抑制指令回路、１５２過電圧抑制時間判定回路、１３００ 他素子破損検出部、１５００ 過電圧抑制指令つき他素子破損検出部、３０ ヒューズ、４０ スイッチ、４３１ゲート受信回路、４３２ 過電流判定回路、４３３ ゲート電圧駆動回路、４３５ 電流判定回路、４３６ ラッチ回路、４４ａ，４４ｂ ゲート駆動ユニット、４４１ ゲート受信回路、４４３ ゲート電圧駆動回路、４４４ 電流検出回路、４４５ 電流判定回路、５０ 制御装置、５０１ ＰＷＭ信号、５０２ 過電流判定回路、５０３ ラッチ回路、５０４ ０Ｒ論理、６０ 制御装置、６０１ ＰＷＭ信号、６０２ ０Ｒ論理、６０３ ラッチ回路、６０４ ０Ｒ論理。
Claims (8)
- 直流電源から電力を供給される電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数個直列に接続した構成において、直列接続された各々のスイッチング素子の電圧を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判定する判定手段を備え、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動するヒューズにより前記変換器を前記直流電源から切り離すようにしたことを特徴とする半導体電力変換装置。
- 直流電源から電力を供給される電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数個直列に接続した構成において、直列接続された各々のスイッチング素子の電圧を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上である場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判定する判定手段を備え、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動する半導体スイッチにより前記変換器を前記直流電源から切り離すようにしたことを特徴とする半導体電力変換装置。
- 直流電源から電力を供給される電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数個直列に接続した構成において、直列接続された各々のスイッチング素子の電圧を検出する機能と半導体陽極の電圧変化を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ半導体陽極の電圧変化が所定の速度以上であった場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判定する判定手段を備え、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子を同時にオンさせて、短絡過電流を発生させ、この短絡過電流に応動するヒューズにより前記変換器を前記直流電源から切り離すようにしたことを特徴とする半導体電力変換装置。
- 直流電源から電力を供給される電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数個直列に接続した構成において、直列接続された各々のスイッチング素子の電圧を検出する機能と半導体陽極の電圧変化を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ半導体陽極の電圧変化が所定の速度以上であった場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判定する判定手段を備え、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子を同時にオンさせて、短絡過電流を発生させ、この短絡過電流に応動する半導体スイッチにより前記変換器を前記直流電源から切り離すようにしたことを特徴とする半導体電力変換装置。
- 直流電源から電力を供給される電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数個直列に接続した構成において、直列接続された各々のスイッチング素子の電圧を検出する機能と半導体陽極の電圧変化を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ、半導体陽極の電圧変化が所定の速度以上であった場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判定する判定手段を備え、前記判定手段の判定動作に応じて制御装置へ異常信号を送出し制御装置により直列接続された残りの健全スイッチング素子を制御装置により同時にオンさせて、短絡過電流を発生させ、この短絡過電流に応動するヒューズにより前記変換器を前記直流電源から切り離すようにしたことを特徴とする半導体電力変換装置。
- 直流電源から電力を供給される電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数個直列に接続した構成において、直列接続された各々のスイッチング素子の電圧を検出する機能と半導体陽極の電圧変化を検出する機能を有し、スイッチング素子のオフ期間中の電圧が所定の電圧以上であり、かつ、半導体陽極の電圧変化が所定の速度以上であった場合は、直列接続されたスイッチング素子のいずれかが素子故障であると判定する判定手段を備え、前記判定手段の判定動作に応じて制御装置へ異常信号を送出し制御装置により直列接続された残りの健全スイッチング素子を同時にオンさせて、短絡過電流を発生させ、この短絡過電流に応動する半導体スイッチにより前記変換器を前記直流電源から切り離すようにしたことを特徴とする半導体電力変換装置。
- 直流電源から電力を供給される電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数個直列に接続した構成において、直列接続された各々のスイッチング素子の過電圧を抑制するクランプ機能を有し、スイッチング素子のオフ期間中のクランプ期間を判定する機能により、クランプ時間が所定の時間以上になった場合、直列接続されたスイッチング素子のいずれかが素子故障であると判定する判定手段を備え、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動するヒューズにより前記変換器を前記直流電源から切り離すようにしたことを特徴とする半導体電力変換装置。
- 直流電源から電力を供給される電圧制御型スイッチング素子を用いた変換器の各アームのスイッチング素子を複数個直列に接続した構成において、直列接続された各々のスイッチング素子の過電圧を抑制するクランプ機能を有し、スイッチング素子のオフ期間中のクランプ期間を判定する機能により、クランプ時間が所定の時間以上になった場合、直列接続されたスイッチング素子のいずれかが素子故障であると判定する判定手段を備え、前記判定手段の判定動作に応じて直列接続された残りの健全スイッチング素子をオンさせて、短絡過電流を発生させ、この短絡過電流に応動する半導体スイッチにより前記変換器を前記直流電源から切り離すようにしたことを特徴とする半導体電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003175750A JP2005012951A (ja) | 2003-06-20 | 2003-06-20 | 半導体電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003175750A JP2005012951A (ja) | 2003-06-20 | 2003-06-20 | 半導体電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005012951A true JP2005012951A (ja) | 2005-01-13 |
Family
ID=34098802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003175750A Pending JP2005012951A (ja) | 2003-06-20 | 2003-06-20 | 半導体電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005012951A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009022084A (ja) * | 2007-07-11 | 2009-01-29 | Fuji Electric Device Technology Co Ltd | 半導体装置の劣化保護方法 |
| JP2009232621A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換器 |
| JP2010130789A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | 電源用３レベルインバータ装置 |
| JP2016073082A (ja) * | 2014-09-30 | 2016-05-09 | 株式会社日立製作所 | 電力変換装置の保護装置及び保護方法 |
| CN107947771A (zh) * | 2017-12-08 | 2018-04-20 | 宁波拓邦智能控制有限公司 | 一种igbt保护电路 |
| JP2020048294A (ja) * | 2018-09-18 | 2020-03-26 | 株式会社デンソー | スイッチの駆動回路 |
| CN112187118A (zh) * | 2019-07-01 | 2021-01-05 | 松下知识产权经营株式会社 | 车辆驱动装置 |
| CN116759995A (zh) * | 2023-08-23 | 2023-09-15 | 深圳深蕾科技股份有限公司 | 一种用于单功率模块驱动芯片的驱动故障保护电路 |
| DE112022001156T5 (de) | 2021-04-30 | 2023-12-14 | Hitachi Astemo, Ltd. | Leistungsumsetzvorrichtung und antriebsvorrichtung |
-
2003
- 2003-06-20 JP JP2003175750A patent/JP2005012951A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009022084A (ja) * | 2007-07-11 | 2009-01-29 | Fuji Electric Device Technology Co Ltd | 半導体装置の劣化保護方法 |
| JP2009232621A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換器 |
| JP2010130789A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | 電源用３レベルインバータ装置 |
| JP2016073082A (ja) * | 2014-09-30 | 2016-05-09 | 株式会社日立製作所 | 電力変換装置の保護装置及び保護方法 |
| CN107947771A (zh) * | 2017-12-08 | 2018-04-20 | 宁波拓邦智能控制有限公司 | 一种igbt保护电路 |
| JP2020048294A (ja) * | 2018-09-18 | 2020-03-26 | 株式会社デンソー | スイッチの駆動回路 |
| CN112187118A (zh) * | 2019-07-01 | 2021-01-05 | 松下知识产权经营株式会社 | 车辆驱动装置 |
| CN112187118B (zh) * | 2019-07-01 | 2024-04-19 | 松下汽车电子系统株式会社 | 车辆驱动装置 |
| DE112022001156T5 (de) | 2021-04-30 | 2023-12-14 | Hitachi Astemo, Ltd. | Leistungsumsetzvorrichtung und antriebsvorrichtung |
| CN116759995A (zh) * | 2023-08-23 | 2023-09-15 | 深圳深蕾科技股份有限公司 | 一种用于单功率模块驱动芯片的驱动故障保护电路 |
| CN116759995B (zh) * | 2023-08-23 | 2024-02-13 | 深圳深蕾科技股份有限公司 | 一种用于单功率模块驱动芯片的驱动故障保护电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8823354B2 (en) | Power semiconductor switch series circuit and control method thereof | |
| US9136695B2 (en) | Protection control system for a multilevel power conversion circuit | |
| US9065326B2 (en) | Switching module for use in a device to limit and/or break the current of a power transmission or distribution line | |
| KR102338061B1 (ko) | 고상 회로 차단기 및 모터 구동 시스템 | |
| JP5983274B2 (ja) | 半導体スイッチ素子の故障検知回路を有したゲート駆動回路 | |
| CA2563457A1 (en) | Inverter bridge controller implementing short-circuit protection scheme | |
| US9154059B2 (en) | Multilevel inverter | |
| US20210367530A1 (en) | Control of active neutral-point clamped three-level converter | |
| JP2020024830A (ja) | スイッチ装置 | |
| JP6459519B2 (ja) | 電力変換装置の保護装置 | |
| US11258437B2 (en) | Switching device for disconnecting a current path | |
| JP2018057105A (ja) | 半導体駆動装置ならびにこれを用いた電力変換装置 | |
| JP2018011467A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP2005012951A (ja) | 半導体電力変換装置 | |
| JPS62156576A (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| JP2005051901A (ja) | 電力変換装置 | |
| JP2004129378A (ja) | 電力用半導体素子のゲート駆動回路 | |
| JP2002369542A (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| JP4946103B2 (ja) | 電力変換装置 | |
| CN115065263A (zh) | 一种三电平逆变器、光伏系统及控制方法 | |
| JP2006042563A (ja) | 電力スイッチング回路、電力変換装置、開放故障検出方法及びモジュール型半導体スイッチング素子の駆動方法 | |
| KR20190111550A (ko) | 전력변환장치 및 이의 과전류 보호방법 | |
| JP2005012913A (ja) | 電力変換装置 | |
| JP2011083098A (ja) | サージ電圧抑制装置およびモータ制御装置 | |
| JP6828662B2 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |