JP2004538675A

JP2004538675A - データ加工および／またはデータ処理方法および装置

Info

Publication number: JP2004538675A
Application number: JP2002570052A
Authority: JP
Inventors: マルティン　フォアバッハ; フォルカー　バウムガルテ
Original assignee: PACT XPP Technologies AG
Current assignee: PACT XPP Technologies AG
Priority date: 2001-03-05
Filing date: 2002-03-05
Publication date: 2004-12-24
Anticipated expiration: 2022-03-05
Also published as: WO2002071196A2; WO2002071248A8; EP1540507B1; WO2002071196A3; WO2002071196A8; AU2002254921A1; JP2004535613A; WO2002071248A3; EP1540507A2; EP1454258A2; AU2002257615A1; JP4011488B2; JP2004536373A; WO2002071248A2

Abstract

本発明は、種々異なっているコンフィギュレーション状態において作動可能である、クロッキングされる論理セル（ＰＡＥ）のフィールドと、論理セルクロッキングを前以て決めるためのクロック予設定手段とを備えてなるデータ処理ユニット（ＶＰＵ）に関する。この場合クロック予設定手段が、状態に依存して少なくとも１つの第１のセル（ＰＡＥ）に第１のクロックを前以て決めかつ少なくとも１つの別のセルに別のクロックを前以て決めるように構成されているようになっている。

Description

【技術分野】
【０００１】
本発明は、独立請求項１の上位概念に記載の出発技術に関し、従ってデータ処理の際に使用のハードウェアの最適化をどのようにして実現することができるのかという問題に係っている。
【０００２】
データ処理の際に、使用可能であるリソースを最適化すると同時に、データ処理に関わりを持つ回路のエネルギー消費を最適化することが必要である。このことは殊に、リコンフィギュラブルなプロセッサに当てはまる。
【０００３】
リコンフィギュラブルなアーキテクチャとは現在の所、コンフィギュラブルな機能および／またはネットワーク化を有するモジュール（ＶＰＵ）、殊に複数の１次元または多次元に配置されている算術および／または論理および／またはアナログおよび／または記憶するおよび／または内部／外部ネットワーク化する回路ユニットを備えている集積モジュールのことである。ここでこれら回路ユニットは直接接続されているかまたは１つのバスシステムを介して相互に接続されている。
【０００４】
これらモジュールに属するものとして挙げられるのは殊に、シストリックアレイ、ニューラルネットワーク、マルチプロセッサシステム、複数の計算ユニットおよび／または論理セルおよび／または通信／周辺セル（ＩＯ）を備えているプロセッサ、例えばクロスバースイッチのようなネットワーク化およびネットワークモジュール、並びにＦＰＧＡ，ＤＰＧＡ，Chameleon，ＸＰＵＴＥＲ等の類の公知のモジュールである。この関連において殊に参照されるのは本件出願人の以下の保護権利および出願である：
【０００５】
【数１】

これらはこれにより開示の目的のためにそのすべての内容が組み込まれている。
【０００６】
上に述べたアーキテクチャは例えば分かり易くするために用いられかつ以下ＶＰＵと称される。このアーキテクチャは任意の算術、論理（メモリも）および／またはメモリセルおよび／またはネットワーク化セルおよび／または通信／周辺（ＩＯ）セル（ＰＡＥ）から成っている。これらセルは１つの１次元または多次元のマトリクス（ＰＡ）に配置されていることができ、その際マトリクスは種々異なっている任意に構成されているセルを有していることができ、その際バスシステムもセルと見なされる。マトリクスには全体としてまたはその部分として、コンフィギュレーションユニット（ＣＴ）が配属されている。コンフィギュレーションユニットはネットワーク化およびＰＡの機能をコンフィギュレーションにより決定する。ＶＰＵのコンフィギュレーションはコンフィギュレーション語をコンフィギュレーションレジスタに書き込むことによって決定される。それぞれのコンフィギュレーション語が部分機能を決定する。ＰＡＥは複数のコンフィギュレーション語をそのコンフィギュレーションのために必要とする。例えばＰＡＥのネットワーク化のために１つまたは複数のコンフィギュレーション語、および／またはクロック決定のために１つまたは複数のコンフィギュレーション語、および／またはＡＬＵ機能の選択のために１つまたは複数のコンフィギュレーション語。
【０００７】
比較的高いクロック周波数によって作動されるプロセッサは大きな電力を要求することは知られている。それ故に今日のプロセッサにおいてクロック周波数が上昇するに従って冷却に対する要求が著しく増大する。更に一層大きな電力供給が用意されなければならず、このためにモバイル用途では殊に問題である。
【０００８】
状態に依存してマイクロプロセッサに対するクロック周波数を決定することは既に公知である。この形式の技術はモバイルコンピュータの領域から公知である。しかしこのやり方では全体で見て、所定のアプリケーションの実行速度に問題が生じることになる。
【０００９】
本発明の課題は工業用途に対して新規なものを用意することである。
【００１０】
この課題の解決法は独立請求項に記載されている。
【００１１】
従って本発明は、ＶＰＵテクノロジーにおいて電流消費をどのように低減および／または最適化することができるかを示すものである。以下の種々様々な方法においてそのように断られている場合には、これらは個別にまたは組み合わせにおいて利点をもたらすものであることを指摘しておく。
【００１２】
すなわち本発明の第１の重要な観点によれば、種々異なっているコンフィギュレーション状態において作動可能である、クロッキングされる論理セル（ＰＡＥ）のフィールドと、論理セルクロッキングを前以て決めるためのクロック予設定手段とを備えてなるデータ処理ユニット（ＶＰＵ）において、クロック予設定手段は、状態に依存して少なくとも１つの第１のセル（ＰＡＥ）に第１のクロックを前以て決めかつ少なくとも１つの別のセル（ＰＡＥ）に別のクロックを前以て決めるように構成される。
【００１３】
すなわち、種々異なっているセルを種々異なっているクロッキングで作動することが提案される。別のクロックは通例、第１のクロックに関連付けられたものであり、すなわち第１のクロックに対して定められた位相位置にあるということになる。このために、最適なデータ処理結果、殊に、必要とされるデータ処理時間並びに全体のデータ処理ユニットのエネルギー消費に関して最適なデータ処理結果を実現するために、クロッキングを状態に依存して行う、すなわち例えばそれぞれの状態に依存して全数のセルに共通に１つのクロックを前以て決めるのではなく、それぞれのセルに状態に依存して適当なクロックを割り当てることが提案される。
【００１４】
更にクロッキングは、調整設定（コンフィギュレーション）がすべてのセルのクロッキングに共通して影響を及ぼすように大域的にコンフィギュラブルに構成することが提案される。
【００１５】
クロック予設定手段が、少なくとも１つの第１のセルに対する目標クロックを、コンフィギュレーション状態を前以て決めるユニットから受信するように構成されているようにすることができるしかつ望ましい。これにより、セルのクロッキングをそのコンフィギュレーション形成（セルの具体化実現）に依存して、このコンフィギュレーション形成が確定されるときに既に選択することが可能になる。このことは、問題なくコンフィギュレーション形成を行うことができるという利点を有している。
【００１６】
コンフィギュレーション状態を前以て決めるユニットは一方においてコンパイラユニットであってよく、すなわちプログラムのコンパイルの際に既に必要なまたは所望される、セルのクロッキングが確定される。コンパイラユニットがコンフィギュレーション状態を前以て決めるとき、セルコンフィギュレーション予設定ユニットはセルコンフィギュレーションのためのクロッキングをコンフィギュレーション形成すべきセルに伝達することができる。このことは有利である。というのは、この場合セルのコンフィギュレーションを確定するコンフィギュレーション語ないしコンフィギュレーション命令をクロック決定する１つのデータの分だけ拡張しさえすればいいからである。しかもこの場合に、クロックを確定する信号を別個に伝送するまたは同等のことを行うクロック付与バスのインプリメンテーションのような別の措置を講ずる必要はない。しかしこのような措置をとることも原理的には可能であることを述べておく。
【００１７】
クロック予設定手段が、目標クロックないしクロックに影響を及ぼす信号を別の論理セルの１つ、殊にコンフィギュラブル論理セルから受信するように構成されているように設定することもできる。このことは、第１の論理セルにおいて外部ユニットの入力信号が待たれかつこの形式の信号が到来して漸く、後から到来する信号を処理するセルが活性されるようになっているとき殊に有利である。例えば、僅か１つまたは複数のセルが場合によっては非常に低いレベルにおいて、すなわち既に非常に緩慢なクロッキングにおいて活性化されておりかつ残りのフィールドが極端に緩慢にクロッキングされるという論理フィールドスリーピングモードをインプリメンテーションすることができる。その場合残りのフィールドにおいて要求されるクロック周波数は、メモリ内容または類似のものを得るために要求される物理的に必要なクロッキングに依存している。
【００１８】
クロックに影響を及ぼす信号を別の論理セルから受信するようにすると有利であるのは次のような場合である。つまり、１つの論理セルによって、少なくとも部分的に異なった数のクロックサイクルを要求する一連のまたは多数の一連の種々異なっている算術および／または論理演算を実施することができ、しかもこのことを予めコンパイラユニットは完全に確定することができないというときである。このような場合にも後続のセルは、これらセルが１つの処理シーケンスにおいて一緒に作用するセルの状態を指示する相応の信号によって相応にダウン方向クロッキングされるときは、必ずしも高いクロック周波数で作動される必要はない。
【００１９】
有利な変形形態において、クロック予設定手段は１つの中央クロック予設定ユニット、例えばクロックをクロック線路を介して個々のセルに伝送するクロック発生器、並びにクロック線路を介して伝送される中央クロックからおよび／または中央クロックに応答してローカルクロックを生成するためのローカルクロック生成ユニットを有している。１つの可能な実施形態において、中央クロック予設定ユニットのクロッキングはコンフィギュレーションによって影響を与えられるもしくは調整設定されるようにすることができる。ローカルクロック生成ユニットが分周器および／または周波数逓倍器によって実現されておりかつ分周比が状態に依存するクロック確定に従ったクロック予設定手段の予設定によって決められるようにすると有利である。
【００２０】
有利な変形形態では、論理セルまたは論理セルの少なくともいくつかは少なくとも１つのＡＬＵを有しているおよび／またはこのようなものによって形成されている。論理セルのいくつかが少なくとも１つのメモリおよび／またはレジスタユニットを含んでおり、これを残りの論理セルに割り当てることができるようにすることは可能であるし、有利でもある。殊にこれは、処理すべきデータおよび／またはセルのコンフィギュレーションのために設けられているようにすることができる。
【００２１】
多数の論理セルが同一でありかつこれらはそれぞれのコンフィギュレーションに相応した種々異なっているクロッキングによって作動されるようにすることができる。殊に、すべての論理セルを同一とすることができる。
【００２２】
種々異なっているコンフィギュレーション状態にもっていくことができる、クロッキングされる論理セルのフィールドの作動方法に対しても権利保護が請求されており、その際少なくとも１つの第１のセルに対して少なくとも一時的に第１の状態が突き止められ、該第１の状態に依存して第１のセルに割り当てるべきクロックが求められかつ該セルは該クロックによって作動され、少なくとも１つの別のセルに対して第２の状態が突き止められ、該第２の状態に依存して第２のセルに割り当てるべき第２のクロックが求められかつ該第２のセルは第１のクロックとは異なっている該第２のクロックによって作動される。
【００２３】
先に述べたように、クロッキングはコンフィギュレーションと一緒に前以て決められるようにすることができる。その場合状態はコンフィギュレーション状態でありおよび／または該コンフィギュレーション状態によって少なくとも一緒に突き止められるものである。
【００２４】
典型的には、公知でかつコンフィギュラブルな論理セルではセルはグループ毎に複雑な演算を実行するようにまとめられる。その際セルの個々のものが、グループが実行する複雑な演算全体の特別手間のかかる部分演算を預かるセルで生じる場合よりも僅かな数クロックサイクルにおいて実行される部分演算を実行するとき、これらセルが異なっているクロックレートによって作動される、しかもあまり複雑でない演算に対する、すなわち僅かな数のクロックサイクルにおいて実行される演算に対するセイルが別のセルよりも緩慢にクロッキングされるようにすれば有利である。殊に、１つのグループのセルが全体で、グループ内の空サイクルの数が最小になるようにクロッキングされるようにすれば、有利である。これに対する択一選択および／または補充では、余り複雑でないタスクが負荷されるセルが一時的に所定の数のクロックサイクルの間共同利用される、すなわち決まった数のクロックサイクルの間別様に利用されるようになっている。
【００２５】
殊に、ＰＡＥおよび／またはＰＡＥグループの最大のクロックレートがその機能および殊にネットワーク化によって制限されることが起こり得る。進歩する半導体技術によって特にバスシステムを介する信号の伝搬遅延時間が一段と周波数を制限する役目を果たすようになっている。そこで本発明の方法はこの種のＰＡＥおよび／またはＰＡＥグループの一層緩慢なクロッキングを可能にし、一方別のＰＡＥおよび／またはＰＡＥグループは別の、必要の場合にはより高い周波数で動作することを許容するものである。簡単化された形態において、リコンフィギュラブルなモジュール（ＶＰＵ）全体のクロックレートを最も緩慢なＲＡＥおよび／またはＲＡＥグループの最大のクロックレートに依存して作ることが提案される。換言すれば、中央クロック予設定ユニットは、すべてのＰＡＥおよび／またはＰＡＥグループの共通の最大作動クロック（いわば、すべての最大クロックレートの最小公約数）がすべてのＰＡＥに対して大域的に生成されるようにコンフィギュレーション形成することができる。
【００２６】
上に説明したような方法は、グループのセルがデータをシーケンシャルに処理する、すなわち１つのセルが突き止めた結果が続いてデータを処理する１つまたは複数のセルに先送りされるとき特別有利である。
【００２７】
クロックを予設定するために、セルフィールド内のタスクの優先付けの他に、電力源の状態もセルクロッキング決定のために用いることができることを言及しておく。殊に、給電電圧が下がっているときにモバイル使用する場合にはクロッキングを全体として下方設定することができる。温度センサ信号またはこの種のものに応答して過温度を妨げるために下方向クロッキングすることも可能である。クロッキングの予設定をユーザが前以て行うようにすることも可能である。種々様々なパラメータが一緒になって、クロッキングを決定する状態を確定することができる。
【００２８】
複数のコンフィギュレーションを実施するために同一のＰＡＥにおいて時分割多重を行うことができることは冒頭に既に述べたとおりである。その際同一のＰＡＥで複数のコンフィギュレーションを実施するための特別リソース節約型の時分割多重は有利かつ拡張された形態によって可能である。この形態は、個々のセルの種々異なっているクロッキングに無関係にも利点を発揮することができる。例えば、それがコンフィギュレーションデータであれ、処理すべきデータであれまたは類似のものであれデジタルデータの、バスを介する信号伝送の際に生じるような待ち時間を考慮することができるときである。待ち時間の問題は、リコンフィギュラブルモジュールが一部が互いに比較的遠くに離れているリコンフィギュラブルなユニットと一緒に高いクロック周波数で作動されるべきときに特別深刻になる。すなわちその際に、ＶＰＵの特別な構成によって多数の任意のＰＡＥがバスを介して接続されておりかつ相当のデータ伝送コストがバスを介して成り立っているという問題が生じる。現在およびなかんずく将来のシリコン技術においてトランジスタのスイッチング周波数は一段と高くなり、一方バスを介する信号伝送はますます、パフォーマンスを制限する要因になってくる。それ故に、バスにおけるデータレートないし周波数をデータを処理するＰＡＥの動作周波数とは無関係になるようにすることが提案される。
【００２９】
特別簡単でかつ簡単なインプリメンテーションに対して有利である形態では、１つのＶＰＵのクロックレートが大域的にしか調整設定可能でないように動作する。換言すれば、調整設定可能なクロックを全部のＰＡＥに対して前以て決めることができるもしくは上位のコンフィギュレーションユニット（ＣＴ）によってコンフィギュレーション形成することができる。クロッキングに対して影響を持っている全部のパラメータがこの１つの大域的なクロックを決定する。例えば、この種のパラメータは温度特定、バッテリーの残留エネルギー測定などであってよい。
【００３０】
殊に、１つの所定のパラメータは、ＰＡＥコンフィギュレーションないしＰＡＥグループのコンフィギュレーションに依存して生じる最も緩慢なコンフィギュレーションの最大の実行周波数とすることができる。バス信号トランスファが制限される用途においては殊に、コンフィギュレーションが種々異なった最大周波数を有する可能性があることが認められた。というのは、種々異なっているコンフィギュレーションはバスコネクションの異なっている長さの区間を介して異なっている数のＰＡＥを含んでいる可能性があるからである。コンフィギュレーションは、例えばＰＡＥのそれぞれの機能および殊にバスコネクションの長さに依存しているＦＰＧＡから知られているように種々異なっている最大周波数を有している可能性がある。その場合最も緩慢なコンフィギュレーションは、このコンフィギュレーションもまた正常に作動するようにすることを保証しかつ同時にすべての他のコンフィギュレーションの所要エネルギーを低減するのであるが、このことは殊に、データ処理の種々異なっている部分、つまり場合によっては一層高いクロック周波数によって実行されることになる別のコンフィギュレーションによって表されるような種々異なっている部分が最も緩慢なコンフィギュレーションの前には必要とされないであろうときに有利である。正常な作動が行われることが絶対的に保証されなければならない場合にも、それ自体は一層迅速に実行されることができる別のコンフィギュレーションのクロッキングを低減することにより場合によっては僅かなパフォーマンス消失を率直に受け入れなければならないことが時々はある。
【００３１】
最適化された形態において周波数は、ＶＰＵ上でその時点で実行されるコンフィギュレーションだけに整合され、換言すれば大域的な周波数はそれぞれのコンフィギュレーションによって新たに調整設定／コンフィギュレーション形成することができる。
【００３２】
それから拡張形態において、クロックを大域的に、また既に説明したように、それぞれのコンフィギュラブルなエレメントに対して個別にコンフィギュレーション形成することができる。
【００３３】
種々の変形例が個別にも、組み合わせにおいても可能であることを述べておく。詳細を例を挙げて説明するために、以下に、それぞれのＰＡＥにおいてクロックを個別に制御することができることから出発するが、必ずしもそうなければならないということではない。その場合例えば次のような可能性がある：
ａ）制御されるクロック接続および遮断
有利には、ＰＡＥの処理クロックは遮断されている、すなわちＰＡＥは必要時にのみ動作し、その際クロックイネーブル化、すなわちＰＡＥの活性切換は例えば、以下の条件の少なくとも１つが存在しているときに行うことができる、すなわち
有効データが加わっている；
先行する計算の結果が取り出されたとき；
１つまたは複数のトリガ信号に基づいて；
期待されるまたは有効な時間マークに基づいて、
ＤＥ１０１１０５３０．４（ＰＡＣＴ１８）が参考になる。
【００３４】
その際それぞれ個々の条件は、個別に用いてクロックイネーブル化を行うようにすることができるか、または別の条件との組み合わせにおいて、ただしここでは条件の論理結合に基づいてクロックイネーブル化が計算される。クロックが遮断されている間、ＰＡＥを電流を節約する作動モードに移行させることができることを述べておくが、この場合例えば付加的に部分的に遮断されているかまたは低減されている電流供給部が用いられる、もしくは別の理由から必要であれば、極度に落とされているスリーピングモードクロックが用いられる。
【００３５】
ｂ）ＰＡＥ毎の種々様々な周波数
ＰＣＴ／ＤＥ９７／０２９４９（ＰＡＣＴ０２／ＰＣＴ）、ＰＣＴ／ＤＥ９７／０２９９８（ＰＡＣＴ０４／ＰＣＴ）、ＰＣＴ／ＤＥ００／０１８６９（ＰＡＣＴ１３／ＰＣＴ）から、ＶＰＵにおけるシーケンシャルなシーケンスを制御するためのテクノロジーが公知である。ＰＣＴ／ＤＥ９７／０２９９８（ＰＡＣＴ０４／ＰＣＴ）では、多量のＰＡＥをドライブしかつそれらの（リ）コンフィギュレーションを受け持つ特有のシーケンサー（ＳＷＴ）が形成される。（リ）コンフィギュレーションは、ＰＡＥによって生成され（トリガー）かつＳＷＴに転送されるステータス信号によって制御される。この制御は、ＳＴＷがこのトリガーに応動しかつシーケンスの相応の続きがトリガーに依存しているようにして行われる。
【００３６】
ＰＣＴ／ＤＥ９７／０２９４９（ＰＡＣＴ０２／ＰＣＴ）では個々のＰＡＥにそれぞれ、これらコンフィギュレーションに対する小さなメモリが割り当てられている。シーケンサーはメモリを通走しかつ個々のコンフィギュレーションをアドレス指定する。シーケンサーはトリガーおよび／またはＰＡＥ（ここにシーケンサーは例えば集積されている）のステータスによって制御される。
【００３７】
ところでデータ処理の期間に、種々異なったＰＡＥにおける種々異なったシーケンサーが種々異なった量の演算を伝送されるデータパケット毎に実施しなければならないことが起こり得る（ＤＥ１０１３９１７０．６（ＰＡＣＴ１１）、ＤＥ１０１４２９０３．７（ＰＡＣＴ１１ａ）、ＤＥ１０１４４７３２．９（ＰＡＣＴ１１ｂ）、ＤＥ１０１４５７９２．８（ＰＡＣＴ１１ｃ）、ＤＥ１０１５４２６０．７（ＰＡＣＴ１１ｄ）、ＤＥ１０２０７２２５．６（ＰＡＣＴ１１ｅ）、ＰＣＴ／ＤＥ００／０１８６９（ＰＡＣＴ１３／ＰＣＴ）参照）。このことを、３つのシーケンサーがデータパケットの処理と係わりかつデータパケット処理のために種々異なった数の演算が必要であるというコンフィギュレーションの例に基づいて説明する。例えば：
○ シーケンサー１（Ｓｅｑ１）は１つのデータパケットを処理するために１０個の演算を必要とする
○ シーケンサー２（Ｓｅｑ２）は１つのデータパケットを処理するために５つの演算を必要とする
○ シーケンサー３（Ｓｅｑ３）は１つのデータパケットを処理するために２０個の演算を必要とする
最適な動作／電流消費量比を得るために、個々のシーケンサーは次のようにクロッキングされることができよう：
Ｆｍａｘ＝Ｆ_ｓｅｑ２／４＝Ｆ_ｓｅｑ１／２＝Ｆ_Ｓｅｑ３
または例えば１００ＭＨｚという最大動作周波数の場合：
Ｆ_ｓｅｑ１＝５０ＭＨｚ、Ｆ_ｓｅｑ２＝２５ＭＨｚ、Ｆ_ｓｅｑ３＝１００ＭＨｚ
ＰＡＥおよび／またはＰＡＥグループ毎に異なったクロック源を使用することが特別なものとして提案される。このために例えば種々様々な技術を個別にまたは共通に用いることができる：
１）ＰＡＥ毎に個別にプログラミング可能なクロック分周器、これらは１つまたは複数の共通の基本クロックから出発してそれぞれ個別にコンフィギュラブルである分周比を可能にする。
２）ＰＡＥ毎に個別にプログラミング可能なクロック逓倍器（ＰＬＬ）、これらは１つまたは複数の共通の基本クロックから出発してそれぞれ個別にコンフィギュラブルである分周比を可能にする。
３）それぞれ処理すべきデータのデータ流から、例えばオーバサンプリングによるそれぞれのＰＡＥクロックの導出。
【００３８】
ｃ）コンフィギュレーションクロック
エネルギー消費の最適化は、コンフィギュレーションを実施するために必要である回路部分が選択的にクロッキングされるようにすることでも効果的になる、すなわちアドレス指定されるＰＡＥ毎にクロッキングするおよび／またはコンフィギュレーションないしリコンフィギュレーションの実施のために必要である回路部分のクロックを、コンフィギュレーションないしリコンフィギュレーションが実施されないときには完全に遮断するおよび／またはスタチックレジスタを使用することが提案される。
【００３９】
特別な実施形態において、ＰＡＥまたはＰＡＥグループの動作周波数が種々様々なおよび／または別のファクターに依存するようにしてもよい。以下にその例を挙げる：
１．温度測定
動作温度が所定のしきい値に達すると、動作クロックは相応に低減される。必要に応じて、まずパフォーマンスが落ちても最も問題のないＰＡＥを比較的僅かなクロックによって作動することによって、低減を選択的に行うことができる。
【００４０】
特別有利な実施形態において、複数の温度測定を種々異なっている領域において実施しかつクロッキングがその都度ローカルに整合されるようにしてもよい。
【００４１】
２．バッファ充填状態
ＤＥ１０２０６６５３．１（ＰＡＣＴ１５）、ＤＥ１０２０７２２４．８（ＰＡＣＴ１５ａ）、（ＰＡＣＴ１５ｂ）から、周囲のデータトランスファをＶＰＵ内のデータ処理から切り離すＩＯ−ＦＩＦＯ（Eingangs-Ausgangs-First-In-First-Out-Schaltkreise）が公知である。例えば入力データに対するバッファ（Input-Buffer）および／または出力データに対するバッファ（Output-Buffer）をインプリメンテーションすることができる。クロック周波数決定に対する特別効果的な量は例えば、それぞれのデータバッファの充填度によって決定されるようにすることができる。例えば次の効果および作用が発生する可能性がある：
ａ）入力バッファはほぼ満杯であるおよび／または充填度は著しく上昇する：クロッキングを上げて、処理速度を高める。
【００４２】
ｂ）入力バッファはほぼ空であるおよび／または充填度は著しく低下する：クロッキングを下げて、処理速度を低減する。
【００４３】
ｃ）出力バッファはほぼ満杯であるおよび／または充填度は著しく上昇する：クロッキングを下げて、処理を緩慢化する。
【００４４】
ｄ）出力バッファはほぼ空であるおよび／または充填状態は著しく低下する：クロッキングを上げて、処理を加速化する。
【００４５】
アプリケーションおよびシステム次第で相応に適当な組み合わせを使用することができる。
【００４６】
この形式のクロック周波数決定をインプリメンテーションすることができるのは次のときである：１つのバッファ、殊に１つの入力および／または出力バッファに対する充填度決定もしくは検出手段が設けられていて、この充填度検出手段が論理セルクロッキングを前以て決めるためのクロック予設定手段に接続されていて、該手段がバッファの充填度に総じて論理セルクロッキングを変化できるようになっているときであるが、バッファは択一選択的にＶＰＵアレイ内の一時バッファであってもよい。
【００４７】
３．バッテリー状態
移動機器に対しては電流供給部、例えばバッテリーとの注意深い付き合いが絶対に必要である。従来技術に相応する既存の方法に従って突き止めることができる残留エネルギー量に依存して、ＰＡＥおよび／またはＰＡＥグループの周波数が決定され、残留エネルギー量が僅かな場合には殊に低減される。
【００４８】
データ処理クロッキングの最適化の他にまたはこれに対して付加的にデータトランスファないしデータトランスファとデータ処理との間の関係の最適化も行われるようにすることができる。
【００４９】
特別な実施形態において、ＰＡＥの説明してきたクロック制御を次のように拡張することができる：例えばシーケンサーに類似したドライブ制御および適当なレジスタセットを使用して、複数の有利には種々異なっているコンフィギュレーション語を複数のクロックにおいて順次に実行することができるようにである。このために、コンフィギュレーションレジスタおよび／または、直接的には接続されておらずかつ別個にインプリメンテーションされている場合もあるーコンフィギュレーションメモリ（ＤＥ１０２０６６５３．１（ＰＡＣＴ１５）、ＤＥ１０２０７２２４．８（ＰＡＣＴ１５ａ），ＰＡＣＴ１５参照）に、複数のコンフィギュレーションエントリをシーケンシャルに処理するシーケンサーを割り当てることができる。この場合のシーケンサーはマイクロコントローラとして実現されていることができる。殊に、シーケンサーの機能は、例えばＡｌｔｅｒａ社のモジュールＥＰＳ４４８〔ALTERA Data Book 1993〕のようにプログラマブル／コンフィギュラブルであってよい。この形式のＰＡＥの可能な実施形態は例えば特許出願ＰＣＴ／ＤＥ９７／０２９９４９（ＰＡＣＴ０２／ＰＣＴ）、ＰＣＴ／ＤＥ９７／０２９９８（ＰＡＣＴ０４／ＰＣＴ）、ＰＣＴ／ＤＥ００／０１８６９（ＰＡＣＴ１３／ＰＣＴ）、ＤＥ１０１１０５３０．４（ＰＡＣＴ１８）、ＤＥ１０２０６６５３．１（ＰＡＣＴ１５）、ＤＥ１０２０７２２４．８（ＰＡＣＴ１５ａ），ＰＡＣＴ１５ｂに記載されており、これらは開示の目的でその内容すべてがここに取り入れられる。
【００５０】
以下の説明においてまず、複数のコンフィギュレーション語が１つのコンフィギュレーション（ＰＡＫ−ＫＥＤＣＯＮＦ）にまとめられかつ１つのＰＡＥ上にコンフィギュレーションされることから出発する。ＰＡＣＫＥＤＣＯＮＦは、個々のコンフィギュレーション語が時間的に順次実行されるように処理される。個々の時間的なコンフィギュレーション間のデータ交換および／またはステータス交換はＰＡＥにおける適当なデータ帰還結合によって、例えば適当なレジスタセットおよび／または適当なメモリおよび類似のもののような別のデータおよび／またはステータス交換手段によって行われる。
【００５１】
この方法により、ＰＡＥおよびバスシステムに対する種々異なっているタイミングが可能になる。ＰＡＥが例えば非常に高いクロックレートでデータを処理している間、オペランドおよび／または結果はＰＡＥのクロックレートの分数部分でだけバスを介して伝送される。バスを介する伝送時間はその分長くなっても構わない。
【００５２】
１つのコンフィギュラブルおよび／またはリコンフィギュラブルモジュールにおけるＰＡＥまたは別の論理ユニットが種々異なっている速度でクロッキング可能であるばかりでなく、バスシステムの部分の種々異なっているクロッキングが設定されるようにすると有利である。その際、種々異なっている速度でクロッキングされる複数の並列なバスを設けることができる。例えば、特別高くクロッキングされて、高パフォーマンスの接続が設定されるようにするバスに並列に電流を節約する接続を設定する比較的低くクロッキングされるバス。高クロッキングされる接続は、信号路が比較的長いことで生じる不都合な点が補償されなければならないとき、または緊密に隣り合っているＰＡＥが高周波数で動作し、従ってまた高い周波数でデータを交換しなければならず、ここで待ち時間がいずれにせよ僅かな役割しか演じない短い距離を介して申し分ない伝送が行われるようにするとき、使用することができる。従って可能な実施形態において、複数の相互にローカルに配置されているＰＡＥが１つのグループにまとめられて高い周波数で場合によってはシーケンシャルにも動作しかつローカルな、相応に短いバスシステムがグループのデータ処理レートに相応する高さでクロッキングされ、一方オペランドを供給するまたは結果を送出するバスシステムは比較的緩慢なクロックおよびデータトランスファレートを有しているようにすることが提案される。択一選択的に、ＰＡＥから成る１つのグループ内でエネルギー消費を最適化する目的で、緩慢なクロッキングを行いかつデータを高速で供給するようにすることもできる。これは例えば、沢山入って来るデータをほんの僅かな演算コスト、すなわち低いクロック数によって動作させることができるときである。
【００５３】
種々異なっている周波数でクロッキングされるバスシステムを設定するという形態の他に、そもそも複数の互いに独立して作動可能なバスシステムを設けかつその場合ＰＡＥを必要に応じて多重に接続していくことも可能である。これにより、それだけで見ても既に、また種々異なったバスシステムまたは種々異なったバスシステム部分を種々異なってクロッキングするといういつでも与えられている可能性に無関係に、リコンフィギュラブルなモジュールを特別効果的にリソース多重化において作動させることが可能になる。その際、種々異なっているリソースに種々異なっている多重化方式に従って種々異なっているコンフィギュレーションを割り当てることが可能である。
【００５４】
殊に、ＰＡＥグループをＰＣＴ／ＤＥ００／０１８６９（ＰＡＣＴ１３／ＰＣＴ）に記載されているプロセッサとして実現されているようにすることができる。
【００５５】
以下の実施形態において例えばデータ処理するＰＡＥに時分割多重を用いて種々異なっているコンフィギュレーションが割り当てられ、一方バスシステムに空間分割多重を用いて種々異なっているコンフィギュレーションが割り当てられる。
【００５６】
リソースの割り当て、すなわちコンパイラまたは類似のユニットによって行われるべき、ＰＡＥないしＰＡＥグループに対するタスクの割り当ての際に、与えられているフィールドはｎ倍の大きさのフィールドとみなすことができかつコード部分をこの、係数ｎだけ仮想的に拡大されたフィールドにおいてリソースに伝送することができ、しかもその場合に、多重形式で使用されるＰＡＥに、相互に依存しているコード部分がインコンフィギュレーション（編入）される必要がないようにコード部分が与えられるとき殊に問題が生じることもない。
【００５７】
これまでの考察において、ＰＡＣＫＥＤＣＯＮＦは、唯一のアプリケーションに属するＰＡＥに対して少なくとも１つのコンフィギュレーション語またはコンフィギュレーション語束から成っていた。換言すれば、ＰＡＣＫＥＤＣＯＮＦでは一体をなしているコンフィギュレーション語だけがまとめられた。
【００５８】
拡張された実施形態において、それぞれ種々異なっているコンフィギュレーションの少なくとも１つまたは複数のコンフィギュレーション語がＰＡＣＫＥＤＣＯＮＦに次の形式で取り入れられる：１つのコンフィギュレーション語または一緒に１つのコンフィギュレーションを成している複数のコンフィギュレーション語がコンフィギュレーショングループとしてつなぎ合わされかつそれから相応のコンフィギュレーショングループがＰＡＣＫＥＤＣＯＮＦにおいてまとめられる。
【００５９】
個々のコンフィギュレーショングループは時間的に順次実行することができる、すなわちタイムスライスの形式の割り当てを用いる時分割多重によって実行することができる。これにより、ＰＡＥ上に種々様々なコンフィギュレーショングループの時分割多重が生じる。１つのコンフィギュレーショングループ内の１つのコンフィギュレーション語または複数のコンフィギュレーション語も同様に、これまで説明したように時間的に順次実行されることができる。
【００６０】
コンフィギュレーションレジスタおよび／または直接接続されておらずかつ別個にインプリメンテーション形成されていることもあるコンフィギュレーションメモリ（ＤＥ１０２０６６５３．１（ＰＡＣＴ１５）、ＤＥ１０２０７２２４．８（ＰＡＣＴ１５ａ），ＰＡＣＴ１５ｂ参照）に、コンフィギュレーショングループの１つを選択するマルチプレクサが割り当てられる。拡大実施形態において更に、コンフィギュレーショングループ内のコンフィギュレーション語のシーケンシャルな処理を可能にするシーケンサー（既に説明したような）を配属させてもよい。
【００６１】
マルチプレクサおよび任意選択的なシーケンサーによって、１つのリソース（ＰＡＥ）が時分割多重方式において複数の種々異なっているコンフィギュレーションに割り当てられるようにすることができる。
【００６２】
種々異なっているリソースは、例えばコンフィギュレーショングループ番号またはポインタを伝送することによって、その都度適用すべきコンフィギュレーショングループをお互いに同期させることができる。
【００６３】
コンフィギュレーショングループの実行はリニヤに相前後しておよび／またはサイクリックに行うことができる。優先順位を定めることもできる。特別際立っていることは、この場合種々異なっているシーケンスを唯一のプロセッサエレメントにおいて処理することができかつこのために同時に、種々異なっているバスシステムを設けることができ、その結果長い伝送経路に基づいて持続するバスコネクションの確立によって時間が浪費されないということである。１つのＰＡＥがその第１のコンフィギュレーションを第１のバスシステムに割り当てかつ第１のコンフィギュレーションの実行の際にこのバスシステムに結合するとき、このＰＡＥは、このバスシステムに対して空間分割多重化が可能であるとき、第２のコンフィギュレーションのために先のバスシステムとは異なっているかまたは部分的に異なっているバスシステムを開放するないし該コンフィギュレーションを該バスに結合することができる。
【００６４】
コンフィギュレーショングループ、１つまたは複数のコンフィギュレーション語から成るそれぞれのコンフィギュレーショングループの実行は、データおよび／またはトリガー実行による実行イネーブル（信号）および／または実行イネーブル条件の到来に依存させることができる。
【００６５】
１つのコンフィギュレーショングループに対する実行イネーブル（条件）が与えられていなければ、実行イネーブル（条件）を待つことができるかまたは後続のコンフィギュレーショングループの実行を続けるようにすることができる。実行イネーブル（条件）を待っている間、ＰＡＥは有利にも電流を節約するモードに入り、例えばクロックが遮断される（Gated Clock）および／または電流供給が部分的に遮断されるかまたは低減される。コンフィギュレーショングループを活性化することができなければ、ＰＡＥは有利には同様に前に述べたように電流を節約するモードへと移行する。
【００６６】
ＰＡＣＫＥＤＣＯＮＦの記憶はリングメモリまたは別のメモリないしレジスタ手段を使用して行うことができ、その際リングメモリを使用すれば、最後のエントリの実行後再び第１のものの実行を始めることができることになる（ＰＣＴ／ＤＥ９７／０２９９８（ＰＡＣＴ０４／ＰＣＴ）参照）。ＰＡＣＫＥＤＣＯＮＦおよび／またはコンフィギュレーショングループ内で直接および／または間接的におよび／またはその都度条件付きで特別な実行にジャンプすることもできることを述べておく。
【００６７】
有利な方法において、ＰＡＥはコンフィギュレーションが相応に時分割多重処理されるように仕上げることができる。ＰＡＥ間のバスシステムの数は、十分な数のコンフィギュレーショングループが十分なリソースを使用することができるように高められる。換言すれば、データ処理するＰＡＥは時分割多重方式で動作し、一方データ伝送および／または記憶するリソースは十分な量が使用できるようになっている。
【００６８】
このことは一種の空間分割多重に相応し、その際第１のバスシステムは第１の、時々処理されるコンフィギュレーションに配属されておりかつこのバスシステムとは空間的に別個に延在しているないし導かれている第２のバスシステムは別のコンフィギュレーションに配属されている。
【００６９】
付加的におよび／または択一選択的に、バスシステムが全体または部分的に時分割多重で作動されかつ複数のコンフィギュレーショングループが１つのバスシステムを分かつようにすることも可能である。この場合、それぞれのコンフィギュレーショングループがそのデータを例えばデータパケットとして伝送し、データパケットに１つのコンフィギュレーショングループＩＤが配属されているように設定することができる（ＤＥ１０２０６６５３．１（ＰＡＣＴ１５）、ＤＥ１０２０７２２４．８（ＰＡＣＴ１５ａ），ＰＡＣＴ１５ｂのＡＰＩＤ参照）。その都度伝送されるデータパケットをこれらに配属されている識別データに基づいて記憶し、分類しかつ必要の場合には種々異なっているバス間のＩＤが合わされるように設定することができる。
【００７０】
拡張された方法において、次のようにしてメモリソースを時分割多重することもできる：複数のセグメントがインプリメンテーションされているおよび／またはコンフィギュレーショングループの交代の際に、ＰＣＴ／ＤＥ９７／０２９９８（ＰＡＣＴ０４／ＰＣＴ）および／またはＰＣＴ／ＤＥ００／０１８６９（ＰＡＣＴ１３／ＰＣＴ）に相応する単数または複数の相応のメモリが別の、場合によっては外部のメモリにも書き込まれるまたはこれからロードされる。殊に、ＤＥ１０２０６６５３．１（ＰＡＣＴ１５）、ＤＥ１０２０７２２４．８（ＰＡＣＴ１５ａ），ＰＡＣＴ１５ｂを使用することができる（例えばＭＭＵページングおよび／またはＡＰＩＤ）。
【００７１】
リソース節約のための別の可能性として作動電圧の、クロックに対する整合について述べておく。
【００７２】
半導体プロセスは典型的には、それが比較的高い作動電圧において作動されるときに、比較的高いクロック周波数を許容する。これにより確かに著しく大きな電流が消費され、場合によっては半導体の寿命も低減される。
【００７３】
最適な妥協的可決は、電圧供給がクロック周波数に依存しているようにして実現することができる。例えば、クロック周波数が低い場合僅かな給電電圧で動作するようにすることができる。クロック周波数が上昇するに従って、給電電圧は同様に（有利には定められている最大値まで）高められる。
【００７４】
次に本発明を更に、添付図面を参照して例を挙げて説明する。これらで例示される書き換えは制限されておらずかつ個別例において種々異なっている図において同一または類似のユニットに異なっている参照符号が付されていることもあることを述べておく。
【００７５】
図１には、リコンフィギュラブルなデータ処理装置（ＶＰＵ）０１０１が例示されている。相互に独立してコンフィギュラブルかつリコンフィギュラブルである（ＰＡＥ）０１０２から成るアレイの上位にコンフィギュレーションユニット（ＣＴ）０１０３が配属されていて、コンフィギュレーションおよびリコンフィギュレーションを制御しかつ実行するようになっている。このために特に、出願人の種々の出願および冒頭に参照した刊行物の開示内容および技術が参考になる。データ処理ユニットには更に中央クロック発生器０１０４が配属されている。中央クロック発生器のクロックレートは１つの可能な形態においてコンフィギュレーションユニット０１０３によって前以て決めるようにすることができる。それぞれのＰＡＥおよび／またはＰＡＥグループのクロックレートおよびＰＡＥのバスコネクションも１つの可能な形態においてコンフィギュレーションユニット０１０３によって前以て決めるようにすることができる。
【００７６】
図２に示されているように、コンフィギュレーションユニット０１０３はコンフィギュレーション線路０１０３ａを介してコンフィギュレーションデータをそれぞれのセル２に供給する。沢山のセルのうち１つだけが例として示されている。更に、セル０１０２に中央クロック発生器０１０４のクロッキングがクロック線路０１０４ａを介して供給される。リコンフィギュラブルなセル０１０２はデータバス入力側０２０５ａおよびデータバス出力側０２０５ｂを介して別のセルと交信しかつ更に、データ処理ユニット、例えば論理演算装置（ＡＬＵ）０２０６を有しており、並びに有利には内部データメモリ０２０７およびコンフィギュレーションメモリ０２０８を有している。コンフィギュレーションメモリにはコンフィギュレーション命令がコンフィギュレーションユニット０１０３からコンフィギュレーション命令抽出器０２０９を介して入力されて、データ処理ユニットに応答して例えばＡＬＵ０２０６をコンフィギュレーションするようにしている。コンフィギュレーション命令抽出器０２０９は更に、分周器／周波数逓倍器０２１０の分周／逓倍係数設定入力側０２１０ａに接続されている。分周器／周波数逓倍器は、クロック線路０１０４ａにおける中央クロック発生器０１０４のクロック信号を入力側０２１０ａを介して予め与えられるクロック比に相応して分周または逓倍しかつクロック信号をデータ処理ユニット、例えば論理演算装置（ＡＬＵ）０２０６および場合によってはリコンフィギュラブルなセル０１０２の別の装置に線路０２１１を介して供給するように構成されている。周波数がデータの受信または送信に依存して制御されるように、任意選択のデータ監視回路０２１２が０２１０を制御することができる。
【００７７】
任意選択的に更に、０２１２に依存して種々異なっているコンフィギュレーションおよび／またはコンフィギュレーショングループを選択するためのマルチプレクサ０２１３を集積することができる。このマルチプレクサは更に任意選択的に、シーケンサー０２１４によって制御されて、シーケンシャルなデータ処理が可能になるようにすることができる。このために殊に、データメモリ０２０７で中間結果が管理されるようにすることもできる。
【００７８】
セルの一般的なコンフィギュレーションは出願人の冒頭に述べた出願で既に部分的に説明されているのに対して、少なくともここに説明されるクロック分周装置、所属の接続形成および該クロック分割装置の最適化は新規であり、この場合、これらがそれぞれ必要なハードウェア変更によって行うことができかつ行われることになることを指摘しておく。
【００７９】
装置全体および殊にコンフィギュレーションユニット０１０３は次のように形成されている：コンフィギュレーション語がコンフィギュレーション線路０１０３ａを介してコンフィギュレーション語抽出器０２０９を介してデータ処理ユニット０２０６ないし前置接続および／または後置接続および／または一体配属されているメモリ０２０８に供給されるようにするコンフィギュレーション信号によって、クロック分周／逓倍信号も送信され、コンフィギュレーション語抽出器０２０９によって抽出されかつ分周器／周波数逓倍器０２１０に送出することができ、これにより該分周器／周波数逓倍器がデータ処理ユニット０２０６および場合によっては更に別のユニットを供給された信号に応じてクロッキング（takten）することができる。ユニット０２０９に代わって、セルへの入力信号に応答して個々のデータ処理ユニット０２０６のクロッキングを中央クロッキングユニット（クロック発生器）０１０４に関連して変更する別の可能性もある。このことは例えばデータ監視回路０２１２を介して行われる。
【００８０】
すべてのリコンフィギュラブルな論理装置０１０２のフィールド全体を冒頭で説明した構成を使用して作動することができるが、別様にインプリメンテーションされた論理装置を用いて作動することもできる。これらのついては例として挙げるだけだが図３および図４を参照して説明する：
図３ａに示されているように、例えばリコンフィギュラブルなセルの３×３フィールドは、第１のセル０１０２ａが入出力信号を評価するために用いられるようにコンフィギュレーションされている。セル０１０２ｂ、０１０２ｃは目下の所必要でないので、「コンフィギュレーションされず」（ｎ．ｃ．）と示されている。セル０１０２ｄないし０１０２ｉは一緒にグループを形成している。これによって複雑な算術演算が実施され、その際セル０１０２ｄでは加算、セル０１０２ｅでは減算、セル０１０２ｆでは乗算が行われ、セル０１０２ｆｇではループが実行され、該ループ内で何回も加算が行われ、セル０１０２ｆでも加算が行われる。セル０１０２ｄないし０１０２ｉは鎖線で示されているグループ０３０１において、データがシーケンシャルかつパイプライン形式でこれらセルによって処理されるように相互に接続されている。セル０１０２ｄおよび０１０２ｅ内の演算は図３ｂのテーブルの第２行に示されているように、異なった数のクロック周期において実行される。そこにはクロック周期の数が示されておりかつ加算または減算は１つのクロック周期で実施することができるが、割り算には３２個のクロック周期が必要であることが明らかである。次に図３ｂのテーブルの第３行には、各セルの分周器にはどんな値が割り当てられていて、セルを通るデータスループットを一定に維持しておいても最適なエネルギー利用が実現されるかが示されている。割り算が行われるセルだけが最高のクロック（タイミング）で作動される。すなわちここではクロック比は１である。このセルは該セルに割り当てられている演算に対して最長のものを必要とする。３２クロック毎に１つの新たな結果が割り算を実施するセル０１０２ｈに供給される必要があるだけなので、セル０１０２ｄおよび０１０２ｅは相応する係数３２分だけ緩慢にクロッキングされる。すなわちこれらセルに対する分周比は、図３ｂから明らかであるように、３２である。これに対して２つのクロック周期で実行される乗算は分周比１６を有しておりかつ１６個のクロック周期で実行されるセル０１０２ｇの煩雑なループは僅か分周比２が割り当てられている。これらクロック比は最初、個々のセルをグループ毎にまとめかつグループ内のそれぞれのセルに割り当てるコンフィギュレーションの際に既知である。というのは、これらはプログラムコンパイルの際にコンパイラによって決定されかつこれに応じてそのコンフィギュレーションの際にセルに入力することができるからである。上から４番目の行に、中央クロックが２５６ＭＨｚの場合どんなクロックレートが生じるかが示されている。
【００８１】
別個にクロッキング可能なリコンフィギュラブルな論理セルを有するプロセッサユニットが、例えば電圧供給部の消耗した容量に基づいて電圧が降下する可能性がある用途において作動されるならば、例えば給電電圧が臨界値Ｕ１に低下した場合に全体の周波数が逓降されかつそれからすべてのセルが１／２ずつ緩慢にクロッキングされ、その結果割り算セル０１２０ｈも僅か１２８ＭＨｚでクロッキングされ、一方セル０１０２ｄは４ＭＨｚでクロッキングされるように設定することができる。比較的低い優先度で行われる、マウスポインタの問い合わせを実施するセル０１０２ａはもはや以前のように８ＭＨｚでクロッキングされず、僅か２ＭＨｚでクロッキングされ、すなわち電圧降下の際の優先度に依存してまたは別の状況下でそれぞれのグループに対して種々異なった緩慢度がタスクの重要度に応じて割り当てられる。
【００８２】
別の理由から温度が一層上昇すると、論理セルフィールドにおける熱生成は、図３ｂの最後の行に示されているように、論理セルのクロックレートを更に下げることによって一段と低減することができる。選択的に例えば、給電電圧および／または温度のような状態を検出するためのそれぞれ個別のセンサを設けることができることは勿論である。この場合センサ信号は調製されてセルに供給することができ、相応のセンサ装置が各セルに配属されるようにすることができおよび／または場合によっては中央クロックが変えられるようにすることができる。
【００８３】
これによりプロセッサフィールドはエネルギー最適に作動され、必要な冷却電力は低下しかつ通例はすべてのセルを常時は最高クロック周波数で作動することができないおよび／またはする必要がないので、冷却体および同等のものの質を落とすとことができ、このためにコスト面でも一段と有利になることが明白である。
【００８４】
給電電圧、温度、計算の優先度などの問い合わせの他に、別の状態がクロックを決定するものであってよいことを述べておく。すなわち例えば、より低いクロッキングまたはより高いクロッキングが所望されていることをユーザが指示するハードウェアスイッチおまたはソフトウェアスイッチを設けることができる。これにより、一段と節約形でしかも使用することができるエネルギーとの意図した付き合い方が可能になる。その際殊に、中央クロックレートをユーザの要求または外部の要求に応じて全体として低減することができるが、セルアレイ内のクロック分周比を変えずにおいて、例えば温度が過度に上昇した際に、すべてのセルを新たにコンフィギュレーションするという要求が回避されるように設定することができる。更に、クロックレートを決定する際に、例えば温度に依存してクロック周波数が変えられるようにしたいとき、ヒステリシス特性を設定することができることを述べておく。
【００８５】
図４には図１のデータ処理ユニット（ＶＰＵ）がもう一度示されている。ＶＰＵ内の種々異なったグループは種々異なった周波数ｆで作動される。これら周波数は０１０４によって生成される基準周波数ｎからそれぞれ導出される。複数の基準周波数ｎ_１…ｎ_ｎを複数の０１０４によって生成しかつＶＰＵ内で使用するようにしてもよいことをはっきり断っておく。
【００８６】
図５には図２のＰＡＥの作動のための簡単な実施例が示されている。データバス０２０５ａはＡＬＵ０２０６にオペランドｉａ１およびｉａ２を供給する。ＡＬＵは計算結果ｏａを０２０５ｂに供給する。ＰＡＥは、データバス監視回路０２１２が受信機によりその前の結果ｏａが受け取られかつ演算のために必要であるオペランドｉａ１およびｉａ２の到着を識別したときにだけ活性状態になる、すなわちクロッキングおよび／または電流供給される。換言すれば、ＰＡＥは、すべての動作条件および要求が満たされているとき漸く活性状態になる。クロック通過切換動作は０２１０を介して行われ、クロックソースは０１０４ａである。
【００８７】
図６は図５に相応しているが、ここで付加されているのは、多周期のコンフィギュレーション（例えば行列の掛け算等のような複雑な計算）を制御するシーケンサー０２１４である。これはコンフィギュレーションメモリからまたはコンフィギュレーションメモリの部分から演算を引き受ける。図示の例では、演算ｏｐ１，ｏｐ２，ｏｐ３，ｏｐ４，ｏｐ５がシーケンシャルに実施される。終了後、結果ｏａは送信されかつＰＡＥは新たに活性化されなければならない。
【００８８】
データバス０２０５ａ／ｂに到来するデータトランスファは図６ａに図示されている。バスを介するデータルーチングは本出願人の別の、出願に記載されているおよび／または刊行物から公知であるそれ自体公知の手法で行うことができる、すなわちそれぞれのコンフィギュレーションに対してそれ自体公知の手法で衝突妨害およびデッドロック状況が妨げられるようにすることができることを述べておく。
【００８９】
シーケンサ演算サイクル（cycle）の１つｏｐ１の実施のために、オペランドｉａが０２０５ａを介して使用できるようになってなければならず（０６０１）、残りのサイクルに対するデータトランスファは基本的には定義されていない状態であってよい。
【００９０】
有利にはその後０２０５ａは後続の演算を伝送することができ（０６０２）、このためにｏｐ２，ｏｐ３，ｏｐ４，ｏｐ５の実行時間を使用することができるようになっており、従って実質的に時間に拘束されないことになるので、このために一層緩慢なおよび／または殊に一層長いバスシステムの使用が可能になる。
【００９１】
択一選択的に（０６０３）、時分割多重方式ではｏｐ２，ｏｐ３，ｏｐ４，ｏｐ５の実行期間に別のコンフィギュレーションのデータを同一のバスシステム０２０５ａを介して伝送することができる。
【００９２】
結果ｏａはｏｐ５後にバス０２０５ｂ上にあり（０６０１）、残りのサイクルに対するデータトランスファは基本的に定義されていなくてよい。
【００９３】
有利には、その前の時間、すなわちｏｐ１，ｏｐ２，ｏｐ３，ｏｐ４を実行している間の時間を先行する結果を伝送するために利用するようにしてもよい（０６０２）。この場合も実質的に時間に拘束されないことになるので、このために一層緩慢なおよび／または殊に一層長いバスシステムの使用が可能になる。
【００９４】
択一選択的に（０６０３）、時分割多重方式においてｏｐ１，ｏｐ２，ｏｐ３，ｏｐ４の実行期間に別のコンフィギュレーションのデータを同一のバスシステム０２０５ｂを介して伝送することができる。０２１０はクロック逓倍のためのＰＬＬを使用することができる。殊に、ＰＬＬを使用して、ｏｐ１，ｏｐ２，ｏｐ３，ｏｐ４，ｏｐ５を処理するためのＰＡＥの動作クロックがバスクロックの５倍であるようにすることができる。この場合ＰＡＥは唯一の（１サイクルの）コンフィギュレーションおよびバスクロックと同じくロックを有するシーケンサーのないＰＡＥのように振る舞うことができる。
【００９５】
図７は図６に相応しているが、複数のコンフィギュレーショングループｇａ，ｇｂ，ｇｃがＰＡＥを時分割多重に分割しかつそれぞれのグループが別個の（空間分割多重）バスシステムに対する接続端子を有している（ｉａ／ｏａ，ｉｂ／ｏｂ．ｉｃ／ｏｃ）ことが付加されている。０２１４におけるマルチプレクサがサイクリックにグループｇａ，ｇｂ，ｇｃを選択する。データ監視回路０２１２がコンフィギュレーショングループに対する有効な実行イネーブル（条件）を生成する限り、それぞれのコンフィギュレーショングループが実行され、その他の場合には実行イネーブル（条件）を待つまたは有利には別の次のコンフィギュレーショングループを選択することができる。コンフィギュレーショングループはサイクリックに実行されるようにしてよい。コンフィギュレーショングループは複数のコンフィギュレーション語を含んでいることができる（ｇａ＝｛ｋａ１，ｋａ２｝，ｇｂ＝｛ｋｂ１，ｋｂ２｝，ｇｃ＝｛ｋｃ１，ｋｃ２｝。コンフィギュレーション語は０２１４におけるシーケンサーによってシーケンシャルに実行することができる。
【００９６】
図７ａには、図７の例のバストランスファが示されている。０７０１は０６０１に相応し、０７０２は０６０２に相応し、０７０３は０６０３に相応する。その際それぞれのグループｈａ，ｇｂ，ｇｃに対して独自のバスシステムが使用される。
【００９７】
付加的に、０７０４においてこれらバスシステムに対する時分割多重を使用した可能なバストランスファが図示されている。全部のグループの入力データは入力バスシステムを介して伝送され、全部のグループの出力データは出力バスシステムを介して伝送される。定義されない中間サイクルは利用されないかまたは別のデータトランスファのために空けられている。
【図面の簡単な説明】
【００９８】
【図１】リコンフィギュラブルなデータ処理ユニットの例を示す概略図
【図２】セル内の詳細な例を示すブロック線図
【図３ａ】リコンフィギュラブルなセルのフィールドの例を示す図
【図３ｂ】リコンフィギュラブルなセルのフィールドの演算の例を示すテーブル
【図４】図１のリコンフィギュラブルなデータ処理ユニットの例を説明を付加して示す概略図
【図５】図２のＰＡＥの作動例を示す簡単な実施例
【図６】図２のＰＡＥの作動例を示す別の実施例
【図６ａ】図６に対応するデータトランスファの例を示すテーブル
【図７】図２のＰＡＥの作動例を示す更に別の実施例
【図７ａ】図７に対応するバストランスファの例を示すテーブル

Claims

種々異なっているコンフィギュレーション状態において作動可能である、クロッキングされる論理セル（ＰＡＥ）のフィールドと、論理セルクロッキングを前以て決めるためのクロック予設定手段とを備えてなるデータ処理ユニット（ＶＰＵ）において、
クロック予設定手段は、状態に依存して少なくとも１つの第１のセル（ＰＡＥ）に第１のクロックを前以て決めかつ少なくとも１つの別のセルに別のクロックを前以て決めるように構成されている
ことを特徴とするデータ処理ユニット。
クロック予設定手段は、少なくとも１つの第１のセルに対する目標クロックを、コンフィギュレーション状態を前以て決めるユニットから受信するように構成されている
請求項１記載のデータ処理ユニット。
コンフィギュレーション状態を前以て決めるユニットはコンパイラユニットおよび／またはセルコンフィギュレーション予設定ユニットを有している
請求項１または２記載のデータ処理ユニット。
クロック予設定手段は、目標クロックを論理セルから受信するように構成されている
請求項１から３までのいずれか１項記載のデータ処理ユニット。
クロック予設定手段は少なくとも１つの中央クロック予設定ユニットと、前以て決められている中央クロックからローカルクロックを生成するためのローカルクロック生成ユニット、例えばセル毎に１つの、クロッキング比を変えられたまたは時間的タイミングをずらされたクロックを生成するユニット（Zeitabtaktgenerierunit）を有している
請求項１から４までのいずれか１項記載のデータ処理ユニット。
論理セルの少なくとも一部は少なくとも１つのＡＬＵを有しているおよび／またはこのようなものによって形成されている
請求項１から５までのいずれか１項記載のデータ処理ユニット。
論理セルの少なくとも一部に少なくとも１つのメモリおよび／またはレジスタが配属されている
請求項１から６までのいずれか１項記載のデータ処理ユニット。
多数の同一の論理セルが設けられている
請求項１から７までのいずれか１項記載のデータ処理ユニット。
すべての論理セルは同一である
請求項１から８までのいずれか１項記載のデータ処理ユニット。
種々異なっているコンフィギュレーション状態にもっていくことができる、クロッキングされる論理セルのフィールドの作動方法において、
少なくとも１つの第１のセルに対して少なくとも一時的に第１の状態を突き止め、該第１の状態に依存して第１のセルに割り当てるべきクロックを求めかつ該セルを該クロックによって作動し、
少なくとも１つの別のセルに対して第２の状態を突き止め、該第２の状態に依存して第２のセルに割り当てるべき第２のクロックを求めかつ該第２のセルを第１のクロックとは異なっている該第２のクロックによって作動する
ことを特徴とする方法。
少なくとも１つの第１のセルに対してクロックをセルのコンフィギュレーションと関連してまたはずばりセルのコンフィギュレーションによって前以て決める
請求項１０記載の方法。
セルのグループは、種々異なった数のクロックサイクルを要求する、代数および／または別の演算を実行するために共通してコンフィギュレーション形成される形式であって、ここで
グループ内で最も多くのクロックサイクルを要求する演算より僅かなクロックサイクルしか要求しない演算を実行する少なくとも１つのセルは少なくとも１つの別のセルより緩慢にクロッキングされる
請求項１０または１１項記載の方法。
少なくとも１つのグループのセルをシーケンシャルなデータ処理のためにコンフィギュレーション形成する
請求項１０から１２までのいずれか１項記載の方法。
少なくとも２つのセルグループにおけるフィールドを少なくとも２つの異なっているタスクを実行するようにコンフィギュレーション形成し、該タスクには異なった優先度が割り当てられかつ比較的低い優先度を有するタスクを実行するために配置されているセルグループは比較的低いクロック周波数によってクロッキングされるようになっている
請求項１０から１２までのいずれか１項記載の方法。
電圧供給源の状態および／または温度を突き止めかつ該突き止められた電圧および／または温度状態に依存してセルクロッキングをこのようにして突き止められた電圧および／または温度状態に依存して決定する
請求項１０から１４までのいずれか１項記載の方法。
種々異なっているコンフィギュレーションにおいて作動されることができるリコンフィギュラブル論理エレメントの装置の作動方法において、
多数の可能なコンフィギュレーション、例えば当該フィールドに同時にインコンフィギュレーション形成される多数のコンフィギュレーションに対して、なお許容される周波数、例えばなおも実施可能な最大周波数を突き止めかつ多数のセルを該周波数によって作動し、ここで
該多数のセルの数は前記の最も緩慢なコンフィギュレーションを実行するために属しているものの数より大きくかつ
該多数は例えばコンフィギュラブルエレメントのフィールド全体を含んでいることができる
ことを特徴とする方法。
種々異なっているコンフィギュレーションにおいて作動されることができるリコンフィギュラブル論理エレメントの装置の作動方法において、
バス線路を介する信号トランスファを考慮してバスシステムを介する伝送の際に最大の周波数が得られるようにコンフィギュレーションを選択する
ことを特徴とする方法。