JP2004538661A - 半導体ウエハーにおける自動位置合わせ構造の製造方法 - Google Patents
半導体ウエハーにおける自動位置合わせ構造の製造方法 Download PDFInfo
- Publication number
- JP2004538661A JP2004538661A JP2003522152A JP2003522152A JP2004538661A JP 2004538661 A JP2004538661 A JP 2004538661A JP 2003522152 A JP2003522152 A JP 2003522152A JP 2003522152 A JP2003522152 A JP 2003522152A JP 2004538661 A JP2004538661 A JP 2004538661A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photosensitive layer
- photosensitive
- electromagnetic radiation
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
Abstract
半導体ウエハーの層表面における構造は、電磁放射線を反射する少なくとも１つの第１表面（８，９）と、ほぼ非反射性である少なくとも１つの第２表面領域（１０，１１，１２）とを備えている。透光性絶縁層（１３）と感光性層とは、上記層表面に製造されている。電磁放射線は、入射角θで感光性層へ方向付けられており、層表面の構造が、横方向にオフセットされて感光性層に投影される。
Description
【０００１】
本発明は、半導体ウエハーにおける自動位置合わせ構造の製造方法に関するものである。
【０００２】
半導体技術の進歩によって、集積度の非常に高い集積回路を製造できる。集積度は、ＶＬＳＩ（very large scale integration）から、ＵＬＳＩ（ultra large scale integration）となり、よりいっそう高い実装度にまで及ぶ。単一半導体チップの容量は、従来はたった数千個の部品であったものが、数十万となり、現在では数百万個の部品に増加している。例えばＤＲＡＭ（Dynamic Random Access Memories）部品に関しては、製造時の集積度が非常に高いので、単一チップの容量を、従来の４Ｍビットまたは１６Ｍビットから２５６Ｍビット以上にできる。
【０００３】
集積回路にある部品（例えば、トランジスタまたはキャパシタ）を、よりいっそう小型化し、集積回路の条件に適合させる必要がある。集積回路の実装密度が上昇し、それに伴って部品が小型化すると、半導体プロセス技術に対する課題が増える。それゆえ、集積回路の素子または部品を製造するときには、電気的特性量と集積回路にある他の部品の特性とが、変化したり、影響を受けたりしないように留意する必要がある。つまり、実装密度が高く、低発熱であり、エネルギー消費の少ない部品の製造を、製造時の高い信頼性および長寿命と共に、部品の機能が品質劣化しないように行う必要がある。ここでは、この条件は、フォトリソグラフィー、エッチングプロセス、堆積、イオン注入、および熱プロセス、つまり、半導体技術の主要な５つの特徴を同時に発展および向上させることによって満たすことができると考えられる。
【０００４】
公知のＤＲＡＭセル構造の製造方法（ドイツ公開特許第１９８４５０５８号Ａ１（DE19845058A1））では、相互にほぼ平行に延びる第１トレンチを、基板に生成する。この第１トレンチに、分離構造を充填する。ストライプ状フォトレジストマスクを用いるエッチングにより、基板を分離構造に対して選択的にエッチングする。なお、このストライプ状フォトレジストマスクのストライプは、第１トレンチを横断するように延びている。その結果、窪みが生成される。窪みの下部領域の面に、キャパシタ誘電体を備える。メモリーキャパシタのメモリー結線部を、それぞれ、窪みの下部領域に生成する。トランジスタの上部ソース／ドレイン領域を、隣接する２つの窪みの間、および、隣接する分離構造の間にそれぞれ配置されており、基板の主表面に境を接しているように生成する。
【０００５】
基板にあるトランジスタの下部ソース／ドレイン領域は、メモリー結線部と電気接続されているように形成されている。その結果、トランジスタの１つとメモリーキャパシタの１つとが直列に接続されており、メモリーセルが形成される。伝導性物質を堆積し、マスクを用いてパターン化することによって、ワード線を生成する。ワード線は、分離構造を横切って、硬質領域（Hartflaeche）の上側に延びている。また、このワード線に境を接して垂直トランジスタのゲート電極が生成される。ゲート電極は、窪みの１つにそれぞれ配置されており、メモリー結線部からは、電気的に絶縁されている。絶縁層を、ワード線上に生成する。物質を堆積し、エッチバックすることによって、絶縁スペーサを、ワード線の側面に生成する。ストライプが分離構造に対してほぼ平行に延びているストライプ状フォトレジストマスクを用いて、絶縁層とスペーサとに対して選択的に、上部ソース／ドレイン領域が露出するまで、エッチングを行う。
【０００６】
この場合、公知の方法の問題は、マスクを用いるリソグラフィープロセス時に、ウエハーにおけるマスクおよび構造の相対的位置合わせ（"重ね合わせ"）の問題が常に生じる点にある。従って、ウエハーにおけるマスクおよび構造の位置合わせは、部品の小型化が進むと、より深刻な問題となる。
【０００７】
基板における感光性物質を、マスクを用いずにパターン化することが、他の公知の方法（米国特許公報第５９３５７６３号（US5935763））に開示されている。この場合、基板は、反射性の異なる領域を備えている。この場合、平行な光線束は、感光性物質に対して垂直に投射する。この場合、入射光は、反射領域で反射される。従って、入射光は、感光性物質へ戻るように反射される。その結果、感光性物質は、基板の反射領域において垂直に露光され、後の現像工程で除去される。その結果、感光性物質に開口部が生じる。この開口部は、基板の反射領域に垂直に形成されている。
【０００８】
公知の方法の問題は、所望の構造を、基板に示す構造の上に垂直にしか、感光性物質へ投影できない点である。従って、基板構造は、垂直にのみ、また、比率に忠実に１：１の比率でしか投影できない。
【０００９】
本発明の目的は、半導体ウエハーにおける自動位置合わせ構造の製造方法を提供することである。この方法では、基板構造を、基板構造に対してオフセットして、感光性物質へ投影できる。
【００１０】
上記目的は、特許請求項１に記載の工程を含む方法によって達成される。
【００１１】
半導体ウエハーにおける自動位置合わせ構造の製造方法では、少なくとも１つの第１面領域と少なくとも１つの第２面領域とを備える半導体ウエハーの層上面に、構造を形成する。上記第１面領域は、電磁放射線を反射し、上記第２面領域は、電子放射線をほぼ全て透過する。層上面の少なくとも２つの面領域上に、透光性絶縁層を生成する。同じく、この透光性絶縁層上に、感光性層を直接形成する。平行な電磁放射線束を、感光性層の上面全体に投射する。
【００１２】
本発明では、平行な電磁放射線束を、感光性層の上面に入射角Θで投射する。この場合、入射角Θは、層表面の構造を横方向にオフセットして感光性層に投影するように予め決定されている。
【００１３】
その結果、半導体ウエハーの層上面にある構造を、自動位置合わせし、層上面の構造に対してオフセットして、感光性層に投影できる。従って、面積を拡大または縮小して投影することもできる。
【００１４】
好ましい実施形態を、従属請求項に記載する。
【００１５】
この場合、感光性層、および、透光性絶縁層を通る電磁放射線の光路は、絶縁層の屈折率ｎ1、および／または、透光性層の屈折率ｎ2、および／または、絶縁層および／または感光性層の層厚によって設定される。その結果、層上面の構造をオフセットして感光性層へ形成することを、複数のパラメータによって設定できる。従って、層上面の構造を感光性層へ投影するときの条件に応じて、１つ以上のパラメータを選択し、変化させることができる。それゆえ、構造の投影を、迅速かつコストをかけずに行える。また、それゆえ、層上面の構造を感光性層へ投影するための多種多様な方法が、パラメータの変更によって可能となる。従って、層上面の構造をオフセットして投影するだけではなく、例えば、長さおよび／または面積を拡大または縮小して、感光性層に投影してもよい。
【００１６】
層上面を、平坦に形成し、層上面の構造を、ほぼ比率通りに、層上面に対して間隔ａだけ水平かつ平行にオフセットして、感光性層へ投影することもできる。
【００１７】
層上面の構造を、ほぼ比率通りに任意のオフセットａで投影することもできる。
【００１８】
感光性層を、少なくとも部分的に、保護装置によって被覆し、入射する電磁放射線を、この保護装置により反射および／または吸収することもできる。
【００１９】
その結果、層上面の部分領域だけを、感光性層へ投影することができる。
【００２０】
以下に、本発明を、実施形態についての図を参照しながら、詳しく説明する。
【００２１】
図１〜図４は、自動位置合わせ構造の製造の第１実施例における製造過程の個々の段階を示す図である。図５は、図４で生成した自動位置合わせ構造の平面図である。図６は、層上面の構造のほかの実施例を示す図である。
【００２２】
第１トレンチ２、および、第２トレンチ３を、シリコン基板１（図１）に生成する。この場合、トレンチ２，３は、例えばＨＢｒ／ＮＦ3を用いるプラズマエッチングプロセスによって形成してもよい。トレンチ２，３の深さは、例えば５μｍであり、大きさは、１００×２５０ｎｍであり、相互の間隔は、１００ｎｍである。
【００２３】
従来技術として既に知られているように、トレンチ２，３の壁に、他の層（図示せず）を堆積し、トレンチ２，３に、トレンチに堆積されるポリシリコン層４，５を、それぞれ充填することもできる。ポリシリコン層４，５に、反射層を堆積する。この場合、反射層として、金属層６をポリシリコン層５に堆積し、金属層７をポリシリコン４に堆積する。シリコン基板上面、または、例えばＳｉＮ層（ここには図示せず）まで化学機械研磨（ＣＭＰ）することによって、平坦な層上面を生成する。この場合、層上面は、金属層７，６の各反射層８，９と、シリコン基板１のほぼ非反射性である上面１０，１１，１２とを含んでいる。
【００２４】
この場合、ＣＭＰプロセスは、上面１０，１１，１２に堆積された金属のみを除去するように行う。ポリシリコン層４，５に堆積された各金属層７，６は、ＣＭＰ処理によって除去されない。
【００２５】
続いて、透光性層１３を、面領域８，９，１０，１１，１２を含む層上面に堆積する。この場合、この透光性層１３は、例えば酸化シリコン層、または、感光性ポリマー物質からなるポリマー層でもよい。続いて、この透光性層１３に、感光性層を堆積する。感光性層は、例えば、レジスト層１４、または、１つ以上の感光性レジストを含む多層レジスト構成でもよい。
【００２６】
感光性レジスト層１４に、電磁放射線を、入射角Θで投射する。なお、この電磁放射線は、実施形態では、平行な光線束ＬＢ（図３）として実施されているものである。この場合、光線束ＬＢは、界面で屈折し、感光性レジスト層１４と透光性層１３とを透過する。面領域１０，１１，１２に入射する光線束ＬＢの部分は、反射されない。これに対して、反射面領域８，９に入射する光線束ＬＢの成分は、その場所で反射され、透光性絶縁層１３および感光性レジスト層１４を再び通過する。この場合、レジスト層１４と絶縁層１３との双方の、入射する電磁放射線に対する吸収係数をできるだけ小さくする。さらに、レジスト層１４は、以下のように形成されている。レジスト層１４には照射量の閾値があり、この閾値を超過するのは、レジスト層１４に、入射する光線束ＬＢの第１照射量による照射に加えて少なくとも入射する光線束ＬＢの反射成分の第２照射量による照射が行われるときである。その結果、照射量の閾値を上回る照射量が照射されたレジスト層１４の領域のみが感光される。
【００２７】
次の現像工程によって、感光されたレジスト層１４の領域を、現像でき、その結果、除去できる（図４）。続いて、例えばエッチングプロセスによって、除去されたレジスト層１４の領域の垂直下方に配置されている透光性層１３の領域を除去する。透光性絶縁層１３は、後に、金属層６，７、および、トレンチ３，２のポリシリコン層５，４を異方性エッチングするためのハードマスクとして使用できる。光線束ＬＢの入射角Θによって、面領域８，９，１０，１１，１２を有する層上面の構造を、距離ａに相当するだけオフセットできる。面領域８，９，１０，１１，１２を、相互に１つの平面上で隣接するように水平に配置することによって、層上面の構造が、ほぼ比率通りに、光線束ＬＢによって、レジスト層１４へ投影される。
【００２８】
図５に、図４に示す半導体ウエハーの断面の平面図を示す。図１〜図４のトレンチ２，３は、シリンダーとして設計されているので、図５の平面図では、円形面である。トレンチ２の円形の上面（図１〜図４）は、この場合、距離ａだけオフセットされている。Ａで示す三日月状の面領域は、レジスト層１４（図１〜図４）の領域を示し、この領域は、トレンチ２の垂直上方に配置されており、オフセットａが原因で感光されておらず、除去されていない。面要素Ｂは、この場合、トレンチ２の面断面全体の部分領域を示し、この領域は、オフセットａが原因でエッチングされている。従って、図４の図面に相当して、面要素Ｂには、ポリシリコン層４（図１〜図４）の平面図が示されている。さらに、三日月状の面領域Ｃは、シリコン基板１の上面１１（図１〜図４）の図が示されている。
【００２９】
実施例では、トレンチ２，３が、シリンダー形の柱として形成されている。当然、トレンチ２，３を、図５の平面図では、トレンチ２，３の上面が、楕円形、角ばった形、または、他の任意の形状面形状で表れるように形成することもできる。
【００３０】
第２実施例では、トレンチ３’（図６）が、トレンチ２から距離ｂだけ垂直にオフセットされている。光線束ＬＢを、感光性レジスト層１４へ入射角Θで投射することにより、面領域８，９，１０，１１，１２を含む層上面が、図１〜図５に付いての説明で実施された方法に基づいて、レジスト層１４へ投影される。トレンチ２に対するトレンチ３’の垂直なオフセットｂにより、レジスト層１４におけるトレンチ２とトレンチ３’との間の水平な間隔ｃが減少し、距離ｄとなっている。その結果、層上面の構造が、縮小してレジスト層１４へ投影される。
【００３１】
さらに、金属層７の上面８、および／または、金属層６の上面９を、平坦ではなく、例えば階段状に形成することもできる。この場合、金属層は、例えばアルミニウム、クロム、ニッケルまたは金からなる。シリコン化タングステンからなる金属含有層を、金属層７として実施することもできる。
【００３２】
さらに、製造技術的な条件によっては、光線束ＬＢが感光性レジスト層１４へ投射される入射角Θを、予め一定に決めておいてもよい。従って、面領域８，９，１０，１１，１２の層上面の構造を、絶縁層１３の屈折率ｎ1、および／または、感光性層１４の屈折率ｎ2、および／または絶縁層１３および／または感光性レジスト層１４の層厚を適切に選択することによって、任意にオフセットできる。
【００３３】
感光性レジスト層１４の少なくとも部分領域を、保護装置によって、以下のように被覆してもよい。すなわち、光線側ＬＢの一部が、この保護装置によって吸収されるか、あるいは、この保護装置によって反射され、光線束ＬＢの残りの部分は、例えば、面領域８，１０，１１（図１〜図４、図５）にのみ入射するように被覆してもよい。その結果、層上面の構造の部分構造のみを、感光性レジスト層１４へ投影することができる。
【００３４】
当然、感光性レジスト層１４のためにネガレジストを使用することにより、面領域８，９，１０，１１，１２（図１〜図４、図５）の層上面の構造のネガを生成できる。
【００３５】
半導体ウエハーにおける自動位置合わせ構造の製造方法では、平行な電磁放射線の放射束を、入射角Θで、垂直にオフセットした半導体ウエハーの層上面に投射することにより、感光性層に投影が行われる。その結果、折り返し電極（gefalteter Elektroden）を集積すること、または、トランジスタの一端をメモリー部品にあるキャパシタ（例えば、トレンチキャパシタ）に電気的に接続することの集積化を行うことができる。
【図面の簡単な説明】
【００３６】
【図１】自動位置合わせ構造の製造の第１実施例における製造過程の個々の段階を示す図である。
【図２】自動位置合わせ構造の製造の第１実施例における製造過程の個々の段階を示す図である。
【図３】自動位置合わせ構造の製造の第１実施例における製造過程の個々の段階を示す図である。
【図４】自動位置合わせ構造の製造の第１実施例における製造過程の個々の段階を示す図である。
【図５】図４で生成した自動位置合わせ構造の平面図である。
【図６】層上面の構造のほかの実施例を示す図である。
【符号の説明】
【００３７】
１ シリコン基板
２ 第１トレンチ
３ 第２トレンチ
４，５ ポリシリコン層
６，７ 金属層
８，９，１０，１１，１２ 層表面の面領域
１３ 表面
１４ レジスト層
ＬＢ 光線束
Θ 入射角
Ａ，Ｂ，Ｃ 面領域
ａ オフセット
ｂ、ｃ、ｄ 距離
本発明は、半導体ウエハーにおける自動位置合わせ構造の製造方法に関するものである。
【０００２】
半導体技術の進歩によって、集積度の非常に高い集積回路を製造できる。集積度は、ＶＬＳＩ（very large scale integration）から、ＵＬＳＩ（ultra large scale integration）となり、よりいっそう高い実装度にまで及ぶ。単一半導体チップの容量は、従来はたった数千個の部品であったものが、数十万となり、現在では数百万個の部品に増加している。例えばＤＲＡＭ（Dynamic Random Access Memories）部品に関しては、製造時の集積度が非常に高いので、単一チップの容量を、従来の４Ｍビットまたは１６Ｍビットから２５６Ｍビット以上にできる。
【０００３】
集積回路にある部品（例えば、トランジスタまたはキャパシタ）を、よりいっそう小型化し、集積回路の条件に適合させる必要がある。集積回路の実装密度が上昇し、それに伴って部品が小型化すると、半導体プロセス技術に対する課題が増える。それゆえ、集積回路の素子または部品を製造するときには、電気的特性量と集積回路にある他の部品の特性とが、変化したり、影響を受けたりしないように留意する必要がある。つまり、実装密度が高く、低発熱であり、エネルギー消費の少ない部品の製造を、製造時の高い信頼性および長寿命と共に、部品の機能が品質劣化しないように行う必要がある。ここでは、この条件は、フォトリソグラフィー、エッチングプロセス、堆積、イオン注入、および熱プロセス、つまり、半導体技術の主要な５つの特徴を同時に発展および向上させることによって満たすことができると考えられる。
【０００４】
公知のＤＲＡＭセル構造の製造方法（ドイツ公開特許第１９８４５０５８号Ａ１（DE19845058A1））では、相互にほぼ平行に延びる第１トレンチを、基板に生成する。この第１トレンチに、分離構造を充填する。ストライプ状フォトレジストマスクを用いるエッチングにより、基板を分離構造に対して選択的にエッチングする。なお、このストライプ状フォトレジストマスクのストライプは、第１トレンチを横断するように延びている。その結果、窪みが生成される。窪みの下部領域の面に、キャパシタ誘電体を備える。メモリーキャパシタのメモリー結線部を、それぞれ、窪みの下部領域に生成する。トランジスタの上部ソース／ドレイン領域を、隣接する２つの窪みの間、および、隣接する分離構造の間にそれぞれ配置されており、基板の主表面に境を接しているように生成する。
【０００５】
基板にあるトランジスタの下部ソース／ドレイン領域は、メモリー結線部と電気接続されているように形成されている。その結果、トランジスタの１つとメモリーキャパシタの１つとが直列に接続されており、メモリーセルが形成される。伝導性物質を堆積し、マスクを用いてパターン化することによって、ワード線を生成する。ワード線は、分離構造を横切って、硬質領域（Hartflaeche）の上側に延びている。また、このワード線に境を接して垂直トランジスタのゲート電極が生成される。ゲート電極は、窪みの１つにそれぞれ配置されており、メモリー結線部からは、電気的に絶縁されている。絶縁層を、ワード線上に生成する。物質を堆積し、エッチバックすることによって、絶縁スペーサを、ワード線の側面に生成する。ストライプが分離構造に対してほぼ平行に延びているストライプ状フォトレジストマスクを用いて、絶縁層とスペーサとに対して選択的に、上部ソース／ドレイン領域が露出するまで、エッチングを行う。
【０００６】
この場合、公知の方法の問題は、マスクを用いるリソグラフィープロセス時に、ウエハーにおけるマスクおよび構造の相対的位置合わせ（"重ね合わせ"）の問題が常に生じる点にある。従って、ウエハーにおけるマスクおよび構造の位置合わせは、部品の小型化が進むと、より深刻な問題となる。
【０００７】
基板における感光性物質を、マスクを用いずにパターン化することが、他の公知の方法（米国特許公報第５９３５７６３号（US5935763））に開示されている。この場合、基板は、反射性の異なる領域を備えている。この場合、平行な光線束は、感光性物質に対して垂直に投射する。この場合、入射光は、反射領域で反射される。従って、入射光は、感光性物質へ戻るように反射される。その結果、感光性物質は、基板の反射領域において垂直に露光され、後の現像工程で除去される。その結果、感光性物質に開口部が生じる。この開口部は、基板の反射領域に垂直に形成されている。
【０００８】
公知の方法の問題は、所望の構造を、基板に示す構造の上に垂直にしか、感光性物質へ投影できない点である。従って、基板構造は、垂直にのみ、また、比率に忠実に１：１の比率でしか投影できない。
【０００９】
本発明の目的は、半導体ウエハーにおける自動位置合わせ構造の製造方法を提供することである。この方法では、基板構造を、基板構造に対してオフセットして、感光性物質へ投影できる。
【００１０】
上記目的は、特許請求項１に記載の工程を含む方法によって達成される。
【００１１】
半導体ウエハーにおける自動位置合わせ構造の製造方法では、少なくとも１つの第１面領域と少なくとも１つの第２面領域とを備える半導体ウエハーの層上面に、構造を形成する。上記第１面領域は、電磁放射線を反射し、上記第２面領域は、電子放射線をほぼ全て透過する。層上面の少なくとも２つの面領域上に、透光性絶縁層を生成する。同じく、この透光性絶縁層上に、感光性層を直接形成する。平行な電磁放射線束を、感光性層の上面全体に投射する。
【００１２】
本発明では、平行な電磁放射線束を、感光性層の上面に入射角Θで投射する。この場合、入射角Θは、層表面の構造を横方向にオフセットして感光性層に投影するように予め決定されている。
【００１３】
その結果、半導体ウエハーの層上面にある構造を、自動位置合わせし、層上面の構造に対してオフセットして、感光性層に投影できる。従って、面積を拡大または縮小して投影することもできる。
【００１４】
好ましい実施形態を、従属請求項に記載する。
【００１５】
この場合、感光性層、および、透光性絶縁層を通る電磁放射線の光路は、絶縁層の屈折率ｎ1、および／または、透光性層の屈折率ｎ2、および／または、絶縁層および／または感光性層の層厚によって設定される。その結果、層上面の構造をオフセットして感光性層へ形成することを、複数のパラメータによって設定できる。従って、層上面の構造を感光性層へ投影するときの条件に応じて、１つ以上のパラメータを選択し、変化させることができる。それゆえ、構造の投影を、迅速かつコストをかけずに行える。また、それゆえ、層上面の構造を感光性層へ投影するための多種多様な方法が、パラメータの変更によって可能となる。従って、層上面の構造をオフセットして投影するだけではなく、例えば、長さおよび／または面積を拡大または縮小して、感光性層に投影してもよい。
【００１６】
層上面を、平坦に形成し、層上面の構造を、ほぼ比率通りに、層上面に対して間隔ａだけ水平かつ平行にオフセットして、感光性層へ投影することもできる。
【００１７】
層上面の構造を、ほぼ比率通りに任意のオフセットａで投影することもできる。
【００１８】
感光性層を、少なくとも部分的に、保護装置によって被覆し、入射する電磁放射線を、この保護装置により反射および／または吸収することもできる。
【００１９】
その結果、層上面の部分領域だけを、感光性層へ投影することができる。
【００２０】
以下に、本発明を、実施形態についての図を参照しながら、詳しく説明する。
【００２１】
図１〜図４は、自動位置合わせ構造の製造の第１実施例における製造過程の個々の段階を示す図である。図５は、図４で生成した自動位置合わせ構造の平面図である。図６は、層上面の構造のほかの実施例を示す図である。
【００２２】
第１トレンチ２、および、第２トレンチ３を、シリコン基板１（図１）に生成する。この場合、トレンチ２，３は、例えばＨＢｒ／ＮＦ3を用いるプラズマエッチングプロセスによって形成してもよい。トレンチ２，３の深さは、例えば５μｍであり、大きさは、１００×２５０ｎｍであり、相互の間隔は、１００ｎｍである。
【００２３】
従来技術として既に知られているように、トレンチ２，３の壁に、他の層（図示せず）を堆積し、トレンチ２，３に、トレンチに堆積されるポリシリコン層４，５を、それぞれ充填することもできる。ポリシリコン層４，５に、反射層を堆積する。この場合、反射層として、金属層６をポリシリコン層５に堆積し、金属層７をポリシリコン４に堆積する。シリコン基板上面、または、例えばＳｉＮ層（ここには図示せず）まで化学機械研磨（ＣＭＰ）することによって、平坦な層上面を生成する。この場合、層上面は、金属層７，６の各反射層８，９と、シリコン基板１のほぼ非反射性である上面１０，１１，１２とを含んでいる。
【００２４】
この場合、ＣＭＰプロセスは、上面１０，１１，１２に堆積された金属のみを除去するように行う。ポリシリコン層４，５に堆積された各金属層７，６は、ＣＭＰ処理によって除去されない。
【００２５】
続いて、透光性層１３を、面領域８，９，１０，１１，１２を含む層上面に堆積する。この場合、この透光性層１３は、例えば酸化シリコン層、または、感光性ポリマー物質からなるポリマー層でもよい。続いて、この透光性層１３に、感光性層を堆積する。感光性層は、例えば、レジスト層１４、または、１つ以上の感光性レジストを含む多層レジスト構成でもよい。
【００２６】
感光性レジスト層１４に、電磁放射線を、入射角Θで投射する。なお、この電磁放射線は、実施形態では、平行な光線束ＬＢ（図３）として実施されているものである。この場合、光線束ＬＢは、界面で屈折し、感光性レジスト層１４と透光性層１３とを透過する。面領域１０，１１，１２に入射する光線束ＬＢの部分は、反射されない。これに対して、反射面領域８，９に入射する光線束ＬＢの成分は、その場所で反射され、透光性絶縁層１３および感光性レジスト層１４を再び通過する。この場合、レジスト層１４と絶縁層１３との双方の、入射する電磁放射線に対する吸収係数をできるだけ小さくする。さらに、レジスト層１４は、以下のように形成されている。レジスト層１４には照射量の閾値があり、この閾値を超過するのは、レジスト層１４に、入射する光線束ＬＢの第１照射量による照射に加えて少なくとも入射する光線束ＬＢの反射成分の第２照射量による照射が行われるときである。その結果、照射量の閾値を上回る照射量が照射されたレジスト層１４の領域のみが感光される。
【００２７】
次の現像工程によって、感光されたレジスト層１４の領域を、現像でき、その結果、除去できる（図４）。続いて、例えばエッチングプロセスによって、除去されたレジスト層１４の領域の垂直下方に配置されている透光性層１３の領域を除去する。透光性絶縁層１３は、後に、金属層６，７、および、トレンチ３，２のポリシリコン層５，４を異方性エッチングするためのハードマスクとして使用できる。光線束ＬＢの入射角Θによって、面領域８，９，１０，１１，１２を有する層上面の構造を、距離ａに相当するだけオフセットできる。面領域８，９，１０，１１，１２を、相互に１つの平面上で隣接するように水平に配置することによって、層上面の構造が、ほぼ比率通りに、光線束ＬＢによって、レジスト層１４へ投影される。
【００２８】
図５に、図４に示す半導体ウエハーの断面の平面図を示す。図１〜図４のトレンチ２，３は、シリンダーとして設計されているので、図５の平面図では、円形面である。トレンチ２の円形の上面（図１〜図４）は、この場合、距離ａだけオフセットされている。Ａで示す三日月状の面領域は、レジスト層１４（図１〜図４）の領域を示し、この領域は、トレンチ２の垂直上方に配置されており、オフセットａが原因で感光されておらず、除去されていない。面要素Ｂは、この場合、トレンチ２の面断面全体の部分領域を示し、この領域は、オフセットａが原因でエッチングされている。従って、図４の図面に相当して、面要素Ｂには、ポリシリコン層４（図１〜図４）の平面図が示されている。さらに、三日月状の面領域Ｃは、シリコン基板１の上面１１（図１〜図４）の図が示されている。
【００２９】
実施例では、トレンチ２，３が、シリンダー形の柱として形成されている。当然、トレンチ２，３を、図５の平面図では、トレンチ２，３の上面が、楕円形、角ばった形、または、他の任意の形状面形状で表れるように形成することもできる。
【００３０】
第２実施例では、トレンチ３’（図６）が、トレンチ２から距離ｂだけ垂直にオフセットされている。光線束ＬＢを、感光性レジスト層１４へ入射角Θで投射することにより、面領域８，９，１０，１１，１２を含む層上面が、図１〜図５に付いての説明で実施された方法に基づいて、レジスト層１４へ投影される。トレンチ２に対するトレンチ３’の垂直なオフセットｂにより、レジスト層１４におけるトレンチ２とトレンチ３’との間の水平な間隔ｃが減少し、距離ｄとなっている。その結果、層上面の構造が、縮小してレジスト層１４へ投影される。
【００３１】
さらに、金属層７の上面８、および／または、金属層６の上面９を、平坦ではなく、例えば階段状に形成することもできる。この場合、金属層は、例えばアルミニウム、クロム、ニッケルまたは金からなる。シリコン化タングステンからなる金属含有層を、金属層７として実施することもできる。
【００３２】
さらに、製造技術的な条件によっては、光線束ＬＢが感光性レジスト層１４へ投射される入射角Θを、予め一定に決めておいてもよい。従って、面領域８，９，１０，１１，１２の層上面の構造を、絶縁層１３の屈折率ｎ1、および／または、感光性層１４の屈折率ｎ2、および／または絶縁層１３および／または感光性レジスト層１４の層厚を適切に選択することによって、任意にオフセットできる。
【００３３】
感光性レジスト層１４の少なくとも部分領域を、保護装置によって、以下のように被覆してもよい。すなわち、光線側ＬＢの一部が、この保護装置によって吸収されるか、あるいは、この保護装置によって反射され、光線束ＬＢの残りの部分は、例えば、面領域８，１０，１１（図１〜図４、図５）にのみ入射するように被覆してもよい。その結果、層上面の構造の部分構造のみを、感光性レジスト層１４へ投影することができる。
【００３４】
当然、感光性レジスト層１４のためにネガレジストを使用することにより、面領域８，９，１０，１１，１２（図１〜図４、図５）の層上面の構造のネガを生成できる。
【００３５】
半導体ウエハーにおける自動位置合わせ構造の製造方法では、平行な電磁放射線の放射束を、入射角Θで、垂直にオフセットした半導体ウエハーの層上面に投射することにより、感光性層に投影が行われる。その結果、折り返し電極（gefalteter Elektroden）を集積すること、または、トランジスタの一端をメモリー部品にあるキャパシタ（例えば、トレンチキャパシタ）に電気的に接続することの集積化を行うことができる。
【図面の簡単な説明】
【００３６】
【図１】自動位置合わせ構造の製造の第１実施例における製造過程の個々の段階を示す図である。
【図２】自動位置合わせ構造の製造の第１実施例における製造過程の個々の段階を示す図である。
【図３】自動位置合わせ構造の製造の第１実施例における製造過程の個々の段階を示す図である。
【図４】自動位置合わせ構造の製造の第１実施例における製造過程の個々の段階を示す図である。
【図５】図４で生成した自動位置合わせ構造の平面図である。
【図６】層上面の構造のほかの実施例を示す図である。
【符号の説明】
【００３７】
１ シリコン基板
２ 第１トレンチ
３ 第２トレンチ
４，５ ポリシリコン層
６，７ 金属層
８，９，１０，１１，１２ 層表面の面領域
１３ 表面
１４ レジスト層
ＬＢ 光線束
Θ 入射角
Ａ，Ｂ，Ｃ 面領域
ａ オフセット
ｂ、ｃ、ｄ 距離
Claims (8)
- （ａ）電磁放射線を反射する少なくとも１つの第１面領域（８，９）と、ほぼ非反射性である少なくとも１つの第２面領域（１０，１１，１２）とを備える半導体ウエハーの層上面の構造を形成する工程と、
（ｂ）層上面の少なくとも２つの上記面領域（８，９，１０，１１，１２）上に、透光性絶縁層（１３）を生成する工程と、
（ｃ）上記透光性絶縁層（１３）上に、感光性層を生成する工程と、
（ｄ）上記感光性層の上面に、平行な電磁放射線束（ＬＢ）を投射する工程と、
（ｅ）上記感光性層を現像する工程とを含む、半導体ウエハーに自動位置合わせ構造を製造する方法であって、
上記平行な電磁放射線束（ＬＢ）を入射角Θで上記感光性層へ方向付け、上記入射角Θを、層上面の構造が横方向にオフセットされて感光性層へ投影されるように、予め決定しておくことを特徴とする方法。 - 上記入射角Θを、予め一定に決められている上記絶縁層（１３）および／または上記感光性層の層厚と、予め一定に決められている上記絶縁層（１３）および上記感光性層の屈折率ｎ1および／または屈折率ｎ2とに応じて設定することを特徴とする、請求項１に記載の方法。
- 予め一定に決められている入射角Θに対して、上記絶縁層（１３）および／または上記感光性層の層厚、および／または、上記絶縁層（１３）の屈折率ｎ1、および／または、上記感光性層の屈折率ｎ2を設定することを特徴とする、請求項１に記載の方法。
- 通過する電磁放射線の吸収係数が低いレジスト層（１４）を、上記感光性層として形成することを特徴とする、請求項１〜３のいずれか１項に記載の方法。
- 上記感光性層の少なくとも部分面を、保護装置によって被覆し、入射する電磁放射線（ＬＢ）を上記保護装置により反射および／または吸収することを特徴とする、請求項１〜４のいずれか１項に記載の方法。
- 上記感光性層を、酸化シリコン層、または、感光性ポリマーからなる層として生成することを特徴とする、請求項１〜５のいずれか１項に記載の方法。
- 上記第１面領域（８，９）を、金属層または金属含有層の上面として形成することを特徴とする、請求項１〜６のいずれか１項に記載の方法。
- 上記金属として、アルミニウム、銅、クロム、ニッケルまたは金を、金属含有層のためには、シリコン化タングステンを使用することを特徴とする、請求項７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10137830A DE10137830A1 (de) | 2001-08-02 | 2001-08-02 | Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer |
| PCT/DE2002/002651 WO2003017342A2 (de) | 2001-08-02 | 2002-07-18 | Verfahren zum herstellen einer selbstjustierten struktur auf einem halbleiter-wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004538661A true JP2004538661A (ja) | 2004-12-24 |
| JP3989898B2 JP3989898B2 (ja) | 2007-10-10 |
Family
ID=7694088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003522152A Expired - Fee Related JP3989898B2 (ja) | 2001-08-02 | 2002-07-18 | 半導体ウエハーにおける自動位置合わせ構造の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7041568B2 (ja) |
| EP (1) | EP1412969B1 (ja) |
| JP (1) | JP3989898B2 (ja) |
| KR (1) | KR100602918B1 (ja) |
| DE (2) | DE10137830A1 (ja) |
| TW (1) | TW567391B (ja) |
| WO (1) | WO2003017342A2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7343581B2 (en) * | 2005-06-27 | 2008-03-11 | Tela Innovations, Inc. | Methods for creating primitive constructed standard cells |
| US7590968B1 (en) | 2006-03-01 | 2009-09-15 | Tela Innovations, Inc. | Methods for risk-informed chip layout generation |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US8225239B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining and utilizing sub-resolution features in linear topology |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US7932545B2 (en) | 2006-03-09 | 2011-04-26 | Tela Innovations, Inc. | Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers |
| US8245180B2 (en) | 2006-03-09 | 2012-08-14 | Tela Innovations, Inc. | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same |
| US7908578B2 (en) * | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
| US8225261B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining contact grid in dynamic array architecture |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US8247846B2 (en) | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US7943967B2 (en) | 2006-03-09 | 2011-05-17 | Tela Innovations, Inc. | Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US7586800B1 (en) | 2006-08-08 | 2009-09-08 | Tela Innovations, Inc. | Memory timing apparatus and associated methods |
| US7979829B2 (en) * | 2007-02-20 | 2011-07-12 | Tela Innovations, Inc. | Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods |
| US8286107B2 (en) | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| SG192532A1 (en) | 2008-07-16 | 2013-08-30 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4379833A (en) | 1981-12-31 | 1983-04-12 | International Business Machines Corporation | Self-aligned photoresist process |
| GB9114018D0 (en) | 1991-06-28 | 1991-08-14 | Philips Electronic Associated | Thin-film transistor manufacture |
| JP2658913B2 (ja) * | 1994-10-28 | 1997-09-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5879866A (en) * | 1994-12-19 | 1999-03-09 | International Business Machines Corporation | Image recording process with improved image tolerances using embedded AR coatings |
| KR0171984B1 (ko) * | 1995-12-11 | 1999-03-30 | 김주용 | 박막 트랜지스터의 자기 정렬 노광 방법 |
| US5935763A (en) * | 1996-06-11 | 1999-08-10 | International Business Machines Corporation | Self-aligned pattern over a reflective layer |
| US5981150A (en) | 1996-07-05 | 1999-11-09 | Kabushiki Kaisha Toshiba | Method for forming a resist pattern |
| US5953763A (en) * | 1996-11-11 | 1999-09-21 | Gouget; Jacques Maurice | Safety urinal |
| DE19845058A1 (de) | 1998-09-30 | 2000-04-13 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
| US6080654A (en) | 1999-08-20 | 2000-06-27 | Advanced Micro Devices, Inc. | Simplified method of forming self-aligned vias in a semiconductor device |
| US6570223B1 (en) * | 1999-11-22 | 2003-05-27 | Sony Corporation | Functional device and method of manufacturing the same |
| EP1107316A3 (en) * | 1999-12-02 | 2004-05-19 | Nikon Corporation | Solid-state image sensor, production method of the same and digital camera |
| TW541605B (en) * | 2000-07-07 | 2003-07-11 | Hitachi Ltd | Fabrication method of semiconductor integrated circuit device |
-
2001
- 2001-08-02 DE DE10137830A patent/DE10137830A1/de not_active Ceased
-
2002
- 2002-07-18 DE DE50209782T patent/DE50209782D1/de not_active Expired - Lifetime
- 2002-07-18 WO PCT/DE2002/002651 patent/WO2003017342A2/de active IP Right Grant
- 2002-07-18 US US10/485,307 patent/US7041568B2/en not_active Expired - Fee Related
- 2002-07-18 KR KR1020047001186A patent/KR100602918B1/ko not_active IP Right Cessation
- 2002-07-18 EP EP02753028A patent/EP1412969B1/de not_active Expired - Fee Related
- 2002-07-18 JP JP2003522152A patent/JP3989898B2/ja not_active Expired - Fee Related
- 2002-07-29 TW TW091116863A patent/TW567391B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040030865A (ko) | 2004-04-09 |
| US20040259032A1 (en) | 2004-12-23 |
| EP1412969A2 (de) | 2004-04-28 |
| DE50209782D1 (de) | 2007-05-03 |
| WO2003017342A2 (de) | 2003-02-27 |
| KR100602918B1 (ko) | 2006-07-19 |
| JP3989898B2 (ja) | 2007-10-10 |
| US7041568B2 (en) | 2006-05-09 |
| DE10137830A1 (de) | 2003-02-27 |
| WO2003017342A3 (de) | 2003-06-26 |
| TW567391B (en) | 2003-12-21 |
| EP1412969B1 (de) | 2007-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3989898B2 (ja) | 半導体ウエハーにおける自動位置合わせ構造の製造方法 | |
| US7273780B2 (en) | Semiconductor device having box-shaped cylindrical storage nodes and fabrication method thereof | |
| KR20140130918A (ko) | 계단 구조를 형성하는 패터닝 방법 및 이를 이용한 반도체 소자의 제조방법 | |
| US6743693B2 (en) | Method of manufacturing semiconductor memory | |
| US6072242A (en) | Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same | |
| KR20090067016A (ko) | 반도체 소자의 형성 방법 | |
| US6395617B2 (en) | Method of manufacturing semiconductor device | |
| US6372575B1 (en) | Method for fabricating capacitor of dram using self-aligned contact etching technology | |
| JPH10163203A (ja) | 半導体装置の製造方法 | |
| US20060276019A1 (en) | Method for production of contacts on a wafer | |
| KR100564578B1 (ko) | 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법 | |
| JPH0888335A (ja) | 半導体記憶装置 | |
| US6362024B1 (en) | Semiconductor memory device manufacturing method with fuse cutting performance improved | |
| TWI660234B (zh) | 形成包括實質上與其他結構對齊之線性結構之半導體裝置結構之方法 | |
| JPH05206400A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100721201B1 (ko) | 6ｆ2 레이아웃을 갖는 반도체 소자의 랜딩플러그 형성방법 | |
| JPH08330249A (ja) | 半導体装置の製造方法 | |
| US20240152064A1 (en) | Photolithography method and method of manufacturing a semiconductor device using the same | |
| KR100209708B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JP2841058B2 (ja) | 半導体メモリ素子のメモリセル構造及びメモリセル製造方法 | |
| JP2000150342A (ja) | 半導体装置の製造方法 | |
| KR20010046667A (ko) | 도전층 패턴과 그 하부 콘택홀 간의 얼라인먼트 마진을개선할수 있는 반도체 장치의 패턴 레이아웃 구조 | |
| JP2000036454A (ja) | 半導体装置で使用するための露光工程のフォ―カシングエラ―を減らすための方法 | |
| JPH11284134A (ja) | 半導体記憶装置およびその製造方法 | |
| KR19980058477A (ko) | 하프 톤 메쉬 래티클 및 이를 이용한 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |