JP2004536452A5 - - Google Patents

Download PDF

Info

Publication number
JP2004536452A5
JP2004536452A5 JP2003511391A JP2003511391A JP2004536452A5 JP 2004536452 A5 JP2004536452 A5 JP 2004536452A5 JP 2003511391 A JP2003511391 A JP 2003511391A JP 2003511391 A JP2003511391 A JP 2003511391A JP 2004536452 A5 JP2004536452 A5 JP 2004536452A5
Authority
JP
Japan
Prior art keywords
electrically conductive
paths
layer
electrically
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003511391A
Other languages
Japanese (ja)
Other versions
JP2004536452A (en
Filing date
Publication date
Priority claimed from US09/982,553 external-priority patent/US20020079116A1/en
Priority claimed from US09/996,355 external-priority patent/US20020089812A1/en
Priority claimed from US10/023,467 external-priority patent/US20020131231A1/en
Application filed filed Critical
Priority claimed from PCT/US2002/021238 external-priority patent/WO2003005541A2/en
Publication of JP2004536452A publication Critical patent/JP2004536452A/en
Publication of JP2004536452A5 publication Critical patent/JP2004536452A5/ja
Pending legal-status Critical Current

Links

Claims (46)

少なくとも第一及び第二の複数の経路を有するデバイスであって、
前記第一の複数の経路は、互いに電気的に分離して配置され、第一の補足的な関係で配向された少なくとも2つの経路を有し、
前記第二の複数の経路の少なくとも一番目の数は、該第二の複数の経路の二番目の数から電気的に分離されて配置され、
前記第二の複数の経路の少なくとも2つの経路は、前記第一の複数の経路から電気的に分離されたことを特徴とするデバイス。
A device having at least a first and a second plurality of paths,
The first plurality of paths have at least two paths disposed in electrical isolation from each other and oriented in a first complementary relationship;
At least a first number of the second plurality of paths is disposed electrically separated from a second number of the second plurality of paths;
At least two paths of the second plurality of paths are electrically separated from the first plurality of paths.
前記第二の複数の経路の前記一番目の数の少なくとも2つの経路は、互いに電気的に結合されて、
前記第二の複数の経路の前記二番目の数の少なくとも2つの経路は、互いに電気的に結合されたことを特徴とする請求項1に記載のデバイス。
The first number of at least two paths of the second plurality of paths are electrically coupled together;
The device of claim 1, wherein the second number of at least two paths of the second plurality of paths are electrically coupled to each other.
前記第二の複数の経路の前記一番目の数は、1以上の奇数であり、
前記第二の複数の経路の前記二番目の数は、1以上の奇数であり、
前記第二の複数の経路の前記一番目の数の少なくとも2つの経路は、互いに電気的に結合されて、
前記第二の複数の経路の前記二番目の数の少なくとも2つの経路は、互いに電気的に結合されたことを特徴とする請求項1に記載のデバイス。
The first number of the second plurality of paths is an odd number of 1 or more;
The second number of the second plurality of paths is an odd number greater than or equal to 1,
The first number of at least two paths of the second plurality of paths are electrically coupled together;
The device of claim 1, wherein the second number of at least two paths of the second plurality of paths are electrically coupled to each other.
前記回路の2つの経路と少なくとも間隔を保つ間隔づけ物質をさらに有することを特徴とする請求項1に記載のデバイス。   The device of claim 1, further comprising a spacing material that is at least spaced from the two paths of the circuit. 前記間隔づけ物質は、誘電体を有することを特徴とする請求項4に記載のデバイス。   The device of claim 4, wherein the spacing material comprises a dielectric. 前記第二の複数の経路の前記一番目の数は、第一のアライメントであり、
前記第二の複数の経路の前記二番目の数は、第二のアライメントであることを特徴とする請求項1に記載のデバイス。
The first number of the second plurality of paths is a first alignment;
The device of claim 1, wherein the second number of the second plurality of paths is a second alignment.
前記第二の複数の経路の前記一番目の数は、第一の重ね合わされたアライメントであり、
前記第二の複数の経路の前記二番目の数は、第二の重ね合わされたアライメントであることを特徴とする請求項1に記載のデバイス。
The first number of the second plurality of paths is a first superimposed alignment;
The device of claim 1, wherein the second number of the second plurality of paths is a second superimposed alignment.
前記第一のアライメント及び第二のアライメントは、重ね合わされたアライメントであることを特徴とする請求項6に記載のデバイス。   The device according to claim 6, wherein the first alignment and the second alignment are superimposed alignments. 前記第一のアライメント及び第二のアライメントは、他方上の少なくとも一つに位置することを特徴とする請求項7に記載のデバイス。   The device of claim 7, wherein the first alignment and the second alignment are located in at least one on the other. 前記経路の前記一番目の数の少なくとも2つの経路は、前記第一のアライメントで互いに電気的に結合して配置され、
前記経路の前記二番目の数の少なくとも2つの経路は、前記第二のアライメントで互いに電気的に結合して配置され、
前記経路の前記一番目の数は1以上の奇数の経路であり、前記経路の前記二番目の数は1以上の奇数の経路であり、
前記第一の複数の経路の総数は、少なくとも2以上の偶数であることを特徴とする請求項1に記載のデバイス。
The first number of at least two paths of the paths are arranged electrically coupled to each other in the first alignment;
The second number of at least two paths of the paths are arranged in electrical coupling with each other in the second alignment;
The first number of the paths is an odd path of 1 or more, and the second number of the paths is an odd path of 1 or more;
The device according to claim 1, wherein a total number of the first plurality of paths is an even number of at least two or more.
前記第二の複数の経路の前記一番目の数の少なくとも2つの経路は、互いに電気的に結合された第一のアライメントで配置されて、
前記第二の複数の経路の前記二番目の数の少なくとも2つの経路は、互いに電気的に結合された第二のアライメントで配置されて、
前記第一の複数の経路の総数は、少なくとも2以上の偶数であることを特徴とする請求項1に記載のデバイス。
The first number of at least two paths of the second plurality of paths are arranged in a first alignment electrically coupled to each other;
The second number of at least two paths of the second plurality of paths are arranged in a second alignment electrically coupled to each other;
The device according to claim 1, wherein a total number of the first plurality of paths is an even number of at least two or more.
前記回路配置の経路と少なくとも間隔を保つ間隔づけ物質をさらに有することを特徴とする請求項10に記載のデバイス。   The device of claim 10, further comprising a spacing material that is at least spaced from the path of the circuit arrangement. 前記回路配置の4つの経路は、互いに電気的に分離されることを特徴とする請求項11に記載のデバイス。   The device of claim 11, wherein the four paths of the circuit arrangement are electrically isolated from each other. 前記第一の複数の経路は複数の遮蔽された経路であり、
前記第二の複数の経路は複数の遮蔽された経路であることを特徴とする請求項1に記載のデバイス。
The first plurality of paths are a plurality of shielded paths;
The device of claim 1, wherein the second plurality of paths is a plurality of shielded paths.
少なくとも第一及び第二の複数の経路を有する電気的な配置であって、
前記第一の複数の経路は、互いに電気的に分離されて相互に補足的な位置で配置された、経路の少なくとも一つのペアを有し、
前記第二の複数の経路の少なくとも一番目の数は、該第二の複数の経路の二番目の数から電気的に分離されて配置され、前記第二の複数の経路は、前記第一の複数の経路から電気的に分離された少なくとも2つの経路を有し、
前記第二の複数の経路の一番目の数の少なくとも2つの経路は、互いに電気的に結合され、
前記第二の複数の経路の二番目の数の少なくとも2つの経路は、互いに電気的に結合されたことを特徴とする電気的な配置。
An electrical arrangement having at least a first and a second plurality of paths,
The first plurality of paths has at least one pair of paths electrically separated from each other and arranged in complementary positions;
At least a first number of the second plurality of paths is arranged to be electrically separated from a second number of the second plurality of paths, and the second plurality of paths are the first number Having at least two paths electrically separated from the plurality of paths;
The first number of at least two paths of the second plurality of paths are electrically coupled together;
An electrical arrangement characterized in that a second number of at least two paths of the second plurality of paths are electrically coupled to each other.
前記回路配置の経路と少なくとも間隔を保つ間隔づけ物質をさらに有することを特徴とする請求項15に記載の電気的な配置。   The electrical arrangement of claim 15, further comprising a spacing material that maintains at least a distance from the path of the circuit arrangement. 前記回路配置の少なくとも4つの経路は、互いに電気的に分離されることを特徴とする請求項15に記載の電気的な配置。   The electrical arrangement of claim 15, wherein at least four paths of the circuit arrangement are electrically isolated from each other. 前記回路配置の少なくとも6つの経路は、互いに電気的に分離されることを特徴とする請求項15に記載の電気的な配置。   The electrical arrangement of claim 15, wherein at least six paths of the circuit arrangement are electrically isolated from each other. 前記第二の複数の経路は互いに共同平面で配置された少なくとも2つの経路を有し、
前記回路配置の少なくとも4つの経路は、互いに電気的に分離されることを特徴とする請求項15に記載の電気的な配置。
The second plurality of paths has at least two paths arranged in co-planar with each other;
The electrical arrangement of claim 15, wherein at least four paths of the circuit arrangement are electrically isolated from each other.
前記第二の複数の経路は互いに共同平面で配置された少なくとも2つの経路を有し、
前記回路配置の少なくとも4つの経路は、互いに電気的に分離されることを特徴とする請求項15に記載の電気的な配置。
The second plurality of paths has at least two paths arranged in co-planar with each other;
The electrical arrangement of claim 15, wherein at least four paths of the circuit arrangement are electrically isolated from each other.
前記第一及び第二の複数の経路は非共同平面で積層して配置され、
前記回路配置の少なくとも4つの経路は、互いに電気的に分離されることを特徴とする請求項15に記載の電気的な配置。
The first and second plurality of paths are stacked in a non-cooperative plane,
The electrical arrangement of claim 15, wherein at least four paths of the circuit arrangement are electrically isolated from each other.
前記第一の複数の経路は、複数の通過を有し、
前記第二の複数の経路は、複数の遮蔽する経路であることを特徴とする請求項15に記載の電気的な配置。
The first plurality of paths has a plurality of passages;
16. The electrical arrangement according to claim 15, wherein the second plurality of paths are a plurality of shielding paths.
少なくとも4つの複数の経路を有するデバイスであって、
前記複数の経路の各々のそれぞれの経路だけが互いに電気的に結合し、
前記少なくとも4つの複数の少なくとも2つは、前記経路の少なくとも4つの複数の少なくとも他の2つのための遮蔽を提供することを特徴とするデバイス。
A device having at least four paths,
Only each path of each of the plurality of paths is electrically coupled to each other;
The device, wherein at least two of the at least four plurality provide shielding for at least the other two of the at least four plurality of paths.
少なくとも第一、第二、第三及び第四の複数の経路を有するデバイスであって、
前記複数の各々のそれぞれの経路だけが互いに電気的に結合され、
前記第一の複数は前記第二の複数を遮蔽し、
前記第三の複数は前記第四の複数を遮蔽することを特徴とするデバイス。
A device having at least a plurality of first, second, third and fourth paths,
Only each respective path of the plurality is electrically coupled to each other;
The first plurality shields the second plurality;
The device wherein the third plurality shields the fourth plurality.
少なくとも第一及び第二の複数の遮蔽する経路と、
少なくとも第一及び第二の複数の遮蔽された経路と、を有する回路配置であって、
前記遮蔽する経路及び遮蔽された経路は、前記回路配置と交互に配置されて、
前記複数の各々のそれぞれの経路だけが互いに電気的に結合され、
前記回路配置の各々の前記複数が互いに電気的に分離されたことを特徴とする回路配置。
At least a first and a second plurality of shielding paths;
A circuit arrangement having at least a first and a second plurality of shielded paths,
The shielding path and the shielding path are arranged alternately with the circuit arrangement,
Only each respective path of the plurality is electrically coupled to each other;
A circuit arrangement wherein the plurality of each of the circuit arrangements are electrically isolated from each other.
少なくとも一つの集積回路を有する集積回路のパッケージと、
共に伝導的に結合された複数の経路と、
共に伝導的に結合された第一の複数の遮蔽と、
共に伝導的に結合され、少なくとも前記第一の複数から電気的に分離された、第二の複数の遮蔽と、を有するシステムであって、
前記遮蔽と前記経路の各々は交互に配置され、前記遮蔽は前記集積回路から離れてエネルギーを伝播するために適切な少なくとも一つの低いインピーダンス経路を展開し、
前記経路は前記集積回路のパッケージ内でのエネルギー伝播に適切な低いインダクタンス経路を展開し、前記エネルギー伝播は少なくとも前記複数の遮蔽によって調節されることを特徴とするシステム。
An integrated circuit package having at least one integrated circuit;
A plurality of paths conductively coupled together;
A first plurality of shields conductively coupled together;
A second plurality of shields conductively coupled together and at least electrically isolated from said first plurality of,
Each of the shields and the paths are interleaved, and the shields develop at least one low impedance path suitable for propagating energy away from the integrated circuit;
The path develops a low inductance path suitable for energy propagation within the package of the integrated circuit, the energy propagation being regulated by at least the plurality of shields.
前記第一及び第二の複数の遮蔽は、それぞれ実質的に共同平面の関係であることを特徴とする請求項26に記載のシステム。   27. The system of claim 26, wherein the first and second plurality of shields are each substantially coplanar. 前記第一及び第二の複数の遮蔽は、それぞれ実質的に共同平面の関係であることを特徴とする請求項26に記載のシステム。   27. The system of claim 26, wherein the first and second plurality of shields are each substantially coplanar. 前記第一又は第二の複数の遮蔽の一つは前記遮蔽の中心の一つを有し、前記第一及び前記第二の複数の遮蔽並びに前記経路は、該中心の一つに関して実質的に均衡がとれて補足的で対称的な配置で配置されたことを特徴とする請求項26に記載のシステム。   One of the first or second plurality of shields has one of the centers of the shields, and the first and second plurality of shields and the path are substantially with respect to one of the centers. 27. The system of claim 26, wherein the system is arranged in a balanced and complementary symmetrical arrangement. 前記第一又は第二の複数の遮蔽の一つは前記遮蔽の中心の一つを有し、前記第一及び前記第二の複数の遮蔽並びに前記経路は、該中心の一つに関して実質的に整列されることを特徴とする請求項26に記載のシステム。   One of the first or second plurality of shields has one of the centers of the shields, and the first and second plurality of shields and the path are substantially with respect to one of the centers. 27. The system of claim 26, wherein the system is aligned. 前記遮蔽の前記第一の複数及び前記第二の複数の各々は、奇数の遮蔽を有することを特徴とする請求項26に記載のシステム。   27. The system of claim 26, wherein each of the first plurality of shields and the second plurality of shields has an odd number of shields. デバイスが集積回路のための第一レベルの相互接続配置である請求項1乃至8又は10乃至12のいずれかに記載のデバイス。   13. A device according to any preceding claim, wherein the device is a first level interconnect arrangement for an integrated circuit. デバイスが非結合のコンデンサとして配置された請求項1乃至8又は10乃至12のいずれかに記載のデバイス。   13. A device according to any of claims 1 to 8 or 10 to 12, wherein the device is arranged as an uncoupled capacitor. デバイスがバイパスコンデンサとして配置された請求項1乃至8又は10乃至12のいずれかに記載のデバイス。   13. A device according to any of claims 1 to 8 or 10 to 12, wherein the device is arranged as a bypass capacitor. デバイスが集積回路に結合した第一レベルの相互接続配置である請求項1乃至8又は10乃至12のいずれかに記載のデバイスであって、
少なくとも第一の複数が前記集積回路に電気的に結合されたことを特徴とするデバイス。
13. A device according to any of claims 1-8 or 10-12, wherein the device is a first level interconnect arrangement coupled to an integrated circuit.
At least a first plurality is electrically coupled to the integrated circuit.
デバイスが集積回路に結合した第一レベルの相互接続配置である請求項1乃至8又は10乃至12のいずれかに記載のデバイスであって、
前記第一の複数は前記集積回路に電気的に結合され、
前記第二の複数は前記集積回路から電気的に分離されたことを特徴とするデバイス。
13. A device according to any of claims 1-8 or 10-12, wherein the device is a first level interconnect arrangement coupled to an integrated circuit.
The first plurality is electrically coupled to the integrated circuit;
The device wherein the second plurality is electrically isolated from the integrated circuit.
第一平面に存在する第一の電気的な伝導性の遮蔽層と、A first electrically conductive shielding layer present in the first plane;
第三平面に存在する第三の電気的な伝導性の遮蔽層と、A third electrically conductive shielding layer present in the third plane;
第五平面に存在する第五の電気的な伝導性の遮蔽層と、A fifth electrically conductive shielding layer present in the fifth plane;
前記第一平面と前記第五平面との間の前記第三平面と、The third plane between the first plane and the fifth plane;
前記第一平面と前記第三平面との間の第二平面に存在する第一の電気的な伝導性の電極層と、A first electrically conductive electrode layer present in a second plane between the first plane and the third plane;
前記第三平面と前記第五平面との間の第四平面に存在する第三の電気的な伝導性の電極層と、A third electrically conductive electrode layer present in a fourth plane between the third plane and the fifth plane;
第二の電気的な伝導性の遮蔽層と、A second electrically conductive shielding layer;
第四の電気的な伝導性の遮蔽層と、A fourth electrically conductive shielding layer;
第六の電気的な伝導性の遮蔽層と、A sixth electrically conductive shielding layer;
第二の電気的な伝導性の電極層と、A second electrically conductive electrode layer;
第四の電気的な伝導性の電極層とを有するデバイスであってA device having a fourth electrically conductive electrode layer,
前記デバイスは、前記第一の電気的な伝導性の遮蔽層、前記第三の電気的な伝導性の遮蔽層及び前記第五の電気的な伝導性の遮蔽層と互いに電気的に接続し、The device is electrically connected to the first electrically conductive shielding layer, the third electrically conductive shielding layer, and the fifth electrically conductive shielding layer;
前記第一の電気的な伝導性の遮蔽層、前記第三の電気的な伝導性の遮蔽層及び前記第五の電気的な伝導性の遮蔽層は積層され、前記第一の電気的な伝導性の電極層は、実質的に前記第一の電気的な伝導性の遮蔽層と前記第三の電気的な伝導性の遮蔽層との間にあり、前記第三の電気的な伝導性の電極層は、実質的に前記第三の電気的な伝導性の遮蔽層と前記第五の電気的な伝導性の遮蔽層との間にあり、The first electrically conductive shielding layer, the third electrically conductive shielding layer, and the fifth electrically conductive shielding layer are laminated to form the first electrically conductive shield layer. The conductive electrode layer is substantially between the first electrically conductive shielding layer and the third electrically conductive shielding layer, and the third electrically conductive shielding layer. An electrode layer is substantially between the third electrically conductive shielding layer and the fifth electrically conductive shielding layer;
前記デバイスは、前記第二の電気的な伝導性の遮蔽層、前記第四の電気的な伝導性の遮蔽層及び前記第六の電気的な伝導性の遮蔽層と互いに電気的に接続し、The device is electrically connected to the second electrically conductive shielding layer, the fourth electrically conductive shielding layer and the sixth electrically conductive shielding layer;
前記第二の電気的な伝導性の遮蔽層、前記第四の電気的な伝導性の遮蔽層及び前記第六の電気的な伝導性の遮蔽層は積層され、前記第二の電気的な伝導性の電極層は、実質的に前記第二の電気的な伝導性の遮蔽層と前記第四の電気的な伝導性の遮蔽層との間にあり、前記第四の電気的な伝導性の電極層は、実質的に前記第四の電気的な伝導性の遮蔽層と前記第六の電気的な伝導性の遮蔽層との間にあることを特徴とするデバイス。The second electrically conductive shielding layer, the fourth electrically conductive shielding layer, and the sixth electrically conductive shielding layer are stacked to form the second electrically conductive shield layer. A conductive electrode layer substantially between the second electrically conductive shield layer and the fourth electrically conductive shield layer, wherein the fourth electrically conductive shield layer; A device wherein an electrode layer is substantially between the fourth electrically conductive shielding layer and the sixth electrically conductive shielding layer.
前記第一の電気的な伝導性の遮蔽層及び前記第二の電気的な伝導性の遮蔽層は、第一平面に存在し、The first electrically conductive shielding layer and the second electrically conductive shielding layer are in a first plane;
前記第一の電気的な伝導性の電極層及び前記第二の電気的な伝導性の電極層は、前記第一平面と前記第三平面との間の第二平面に存在し、The first electrically conductive electrode layer and the second electrically conductive electrode layer are in a second plane between the first plane and the third plane;
前記第三の電気的な伝導性の遮蔽層及び前記第四の電気的な伝導性の遮蔽層は、第三平面に存在し、The third electrically conductive shielding layer and the fourth electrically conductive shielding layer are in a third plane;
前記第五の電気的な伝導性の遮蔽層及び前記第六の電気的な伝導性の遮蔽層は、第五平面に存在し、The fifth electrically conductive shielding layer and the sixth electrically conductive shielding layer are in a fifth plane;
前記第三の電気的な伝導性の電極層及び前記第四の電気的な伝導性の電極層は、前記第三平面と前記第五平面との間の第四平面に存在することを特徴とする請求項37に記載のデバイス。The third electrically conductive electrode layer and the fourth electrically conductive electrode layer are present in a fourth plane between the third plane and the fifth plane. 38. The device of claim 37.
前記第一の電気的な伝導性の遮蔽層、前記第三の電気的な伝導性の遮蔽層及び前記第五の電気的な伝導性の遮蔽層は、前記第二の電気的な伝導性の遮蔽層、前記第四の電気的な伝導性の遮蔽層及び前記第六の電気的な伝導性の遮蔽層上に積層される事を特徴とする請求項37に記載のデバイス。The first electrically conductive shielding layer, the third electrically conductive shielding layer, and the fifth electrically conductive shielding layer are the second electrically conductive shielding layer. 38. The device of claim 37, wherein the device is laminated on a shielding layer, the fourth electrically conductive shielding layer, and the sixth electrically conductive shielding layer. 前記第一の電気的な伝導性の電極層は、第一の電気的に伝導性の層の本体領域及び第一の電気的に伝導性の層のタブ領域を有し、前記第一の電気的に伝導性の層のタブ領域は前記第二平面の第一方向で前記第一の電気的に伝導性の層の本体領域から突出し、The first electrically conductive electrode layer has a body region of the first electrically conductive layer and a tab region of the first electrically conductive layer, the first electrically conductive layer. A tab region of the electrically conductive layer protrudes from a body region of the first electrically conductive layer in a first direction of the second plane;
前記第三の電気的な伝導性の電極層は、第三の電気的に伝導性の層の本体領域及び第三の電気的に伝導性の層のタブ領域を確定し、前記第三の電気的に伝導性の層のタブ領域は前記第一方向と反対の第二方向で前記第三の電気的に伝導性の層の本体領域から突出することを特徴とする請求項39に記載のデバイス。The third electrically conductive electrode layer defines a body region of the third electrically conductive layer and a tab region of the third electrically conductive layer, the third electrically conductive layer. 40. The device of claim 39, wherein a tab region of the electrically conductive layer protrudes from a body region of the third electrically conductive layer in a second direction opposite to the first direction. .
前記第二の電気的な伝導性の電極層は、第二の電気的に伝導性の層の本体領域及び第二の電気的に伝導性の層のタブ領域を有し、前記第二の電気的に伝導性の層のタブ領域は、前記第一方向及び前記第二方向に対して垂直な第三方向で前記第二の電気的に伝導性の層の本体領域から突出し、The second electrically conductive electrode layer has a body region of the second electrically conductive layer and a tab region of the second electrically conductive layer, the second electrically conductive layer. A tab region of the electrically conductive layer protrudes from a body region of the second electrically conductive layer in a third direction perpendicular to the first direction and the second direction;
前記第四の電気的な伝導性の電極層は、第四の電気的に伝導性の層の本体領域及び第四の電気的に伝導性の層のタブ領域を確定し、前記第四の電気的に伝導性の層のタブ領域は前記第三方向と反対の第四方向で前記第四の電気的に伝導性の層の本体領域から突出することを特徴とする請求項40に記載のデバイス。The fourth electrically conductive electrode layer defines a body region of the fourth electrically conductive layer and a tab region of the fourth electrically conductive layer, and the fourth electrically conductive layer. 41. The device of claim 40, wherein a tab region of the electrically conductive layer protrudes from a body region of the fourth electrically conductive layer in a fourth direction opposite to the third direction. .
追加的な電気的に伝導性の電極層及び追加的な電気的に伝導性の遮蔽層をさらに有することを特徴とする請求項37に記載のデバイス。38. The device of claim 37, further comprising an additional electrically conductive electrode layer and an additional electrically conductive shielding layer. 前記デバイスの2層間の電気的な伝導性の相互接続をさらに有することを特徴とする請求項37に記載のデバイス。38. The device of claim 37, further comprising an electrically conductive interconnect between the two layers of the device. 前記第一の電気的な伝導性の遮蔽層に隣接する第六の電気的な伝導性の遮蔽層と、前記第五の電気的な伝導性の遮蔽層に隣接する第七の電気的な伝導性の遮蔽層とをさらに有することを特徴とする請求項37に記載のデバイス。A sixth electrically conductive shield layer adjacent to the first electrically conductive shield layer and a seventh electrical conductor adjacent to the fifth electrically conductive shield layer; 38. The device of claim 37, further comprising an ionic shielding layer. 1セットの電気的に伝導性の相互接続と、A set of electrically conductive interconnects;
前記デバイスの表面から突出する1セットのパッドをさらに有し、Further comprising a set of pads protruding from the surface of the device;
前記電気的に伝導性の相互接続のセットの各々が前記パッドのセットの異なるものに接続することを特徴とする請求項37に記載のデバイス。38. The device of claim 37, wherein each of the electrically conductive interconnect sets connects to a different set of pads.
前記パッドのセットの少なくとも幾つかは集積回路に接続するために設計されたことを特徴とする請求項45に記載のデバイス。46. The device of claim 45, wherein at least some of the set of pads are designed for connection to an integrated circuit.
JP2003511391A 2001-07-02 2002-07-02 Arrangement for energy regulation Pending JP2004536452A (en)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US30242901P 2001-07-02 2001-07-02
US31096201P 2001-08-08 2001-08-08
US09/982,553 US20020079116A1 (en) 2000-10-17 2001-10-17 Amalgam of shielding and shielded energy pathways and other elements for single or multiple circuitries with common reference node
US37110101P 2001-11-15 2001-11-15
US09/996,355 US20020089812A1 (en) 2000-11-15 2001-11-29 Energy pathway arrangement
US10/023,467 US20020131231A1 (en) 2000-10-17 2001-12-17 Energy pathway arrangements for energy conditioning
US38838802P 2002-06-12 2002-06-12
PCT/US2002/021238 WO2003005541A2 (en) 2001-07-02 2002-07-02 Arrangement for energy conditioning

Publications (2)

Publication Number Publication Date
JP2004536452A JP2004536452A (en) 2004-12-02
JP2004536452A5 true JP2004536452A5 (en) 2008-02-21

Family

ID=33545708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003511391A Pending JP2004536452A (en) 2001-07-02 2002-07-02 Arrangement for energy regulation

Country Status (1)

Country Link
JP (1) JP2004536452A (en)

Similar Documents

Publication Publication Date Title
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
US8547677B2 (en) Method for making internally overlapped conditioners
US9198280B2 (en) Via structure for transmitting differential signals
US7245503B2 (en) Circuit board having signal lines adapted to transmit high speed signals
EP2785155B1 (en) Circuit board and electronic device
US20110203843A1 (en) Multilayer substrate
US7193324B2 (en) Circuit structure of package substrate
WO2012028064A1 (en) Connection structure between bare chip and printed circuit board, printed circuit board and communication equipment
US8476533B2 (en) Printed circuit board
US8147274B2 (en) Connector
TW201019801A (en) High frequency circuit module
US8324981B2 (en) Composite balun
JP2003258510A (en) Wired transmission line
TWI228025B (en) Multi-layer substrate structure for reducing layout area
JP2004536452A5 (en)
JPH07161568A (en) Multilayer capacitor array
JP6968986B2 (en) Radio frequency (RF) coupler
JP6406438B2 (en) Circuit board
JP5673874B2 (en) Periodic structure and wiring board
TW202247532A (en) Usb board end connector
JP2022101846A (en) Ceramic package
JP2005064220A (en) Wiring board
TW201517730A (en) Multi-circuit-layer circuit board
CN117678327A (en) Semiconductor chip package
TWI448222B (en) Capacitance and multilayer pcb with the capacitance