JP2004534233A - 改良された集積回路用バーンイン方法及び装置 - Google Patents
改良された集積回路用バーンイン方法及び装置 Download PDFInfo
- Publication number
- JP2004534233A JP2004534233A JP2003510975A JP2003510975A JP2004534233A JP 2004534233 A JP2004534233 A JP 2004534233A JP 2003510975 A JP2003510975 A JP 2003510975A JP 2003510975 A JP2003510975 A JP 2003510975A JP 2004534233 A JP2004534233 A JP 2004534233A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- temperature value
- integrated circuit
- indication
- burn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】
本発明は、全般的な電子工学の分野に関し、より詳細には、集積回路のような電子コンポーネントに関するバーンイン試験を実行するための方法及び装置に関する。
【背景技術】
【0002】
電子システムの分野では、生産コストを抑えつつ、製造業者の装置の性能を向上するために、製造業者間で絶え間のなく競合し合っている。このことは、集積回路(以下、ICと呼ぶ)の試験に関して特に当てはまる。ICは、一般に、ICが電子アセンブリに組み込まれる前に、IC上のそれぞれのエレメントが適切に機能することを確かめるために試験される必要がある。
【0003】
コンピュータシステム(たとえば、デスクトップ、ラップトップ、ハンドヘルド、サーバ等)、無線通信装置(たとえば、セルラ電話、コードレス電話、ページャ等)、コンピュータ関連周辺機器(たとえば、プリンタ、スキャナ、モニタ等)、娯楽用装置(たとえば、テレビ、ラジオ、ステレオ、テープ及びコンパクトディスクプレーヤ、ビデオカセットレコーダ、及びMP3(Motion Picture Experts Group, Audio Layer3)プレーヤ)等のような、上位レベルの電子パッケージにICが組み込まれたときに、ICが早期に故障していないことを確かめるため、ICに関する加速寿命試験を実行することが知られている。
【発明の開示】
【発明が解決しようとする課題】
【0004】
バーンインの目的は、信頼性の欠陥について、ICの初期故障に関するスクリーニングを提供することである。IC上のできるだけ多くのトランジスタを刺激しつつ、高電圧及び/又は高温のレベルでICを動作させることで、初期故障している場合があるICは、早期に識別され、顧客への出荷に際して除かれる。バーンイン時間(BITM)を最小に維持して、生産コストを低減することが望まれる。
【0005】
数百万までナンバリングされる、ますます増加する数のトランジスタが高性能のICに集積されるにつれ、トランジスタのチャネル長Leは、性能を向上するために、ますます短くされる。一般に、チャネル長LEが短くなるにつれ、漏れ電流ISBは高くなる。漏れ電流ISBが増加するにつれ、これに応じて、要求される電力量が増加し、付随する放熱量も増加する。したがって、大量のICを試験することは、電力リソースがますます不足して、高価になったとしても、該電力リソースのかなりの消費量が必要となる。
【0006】
バーンイン試験のコスト、時間及び複雑さを最小にしつつ、同時に、かかるバーンイン試験を受けるICを完全に試験することが望まれる。
【0007】
先に述べた理由、及び本明細書を読んで理解することで当業者であれば明らかとなる以下に述べる理由のために、改善されたIC用バーンイン方法及び装置のための技術分野において、重要な必要性が存在する。
【課題を解決するための手段】
【0008】
本発明の実施の形態に関する以下の詳細な説明では、本発明の一部をなす添付図面への参照がなされ、この添付図面は、本発明が実施される場合がある例示的な特定の好適な実施の形態を通して示されている。これらの実施の形態は、当業者が本発明を実施することができるように十分に記載され、本発明の精神及び範囲から逸脱することなしに、他の実施の形態が利用され、論理的、手順的、機械構造的、及び電気的な変更が行われることを理解されたい。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではなく、本発明の範囲は、添付された特許請求の範囲によってのみ定義される。
【0009】
本発明は、ICのような電子コンポーネントのバーンイン試験を行うための改善された方法及び装置を提供するものである。それぞれのICに位置されるオンボードの温度検知回路により供給される温度指示を、除々にデクリメントされる温度値と比較することで、全てのICは、接合部温度のような所望の温度パラメータに従って特徴付け、すなわち箱入れ(bin)することができる。箱入れの分割(bin split)は、バーンイン条件を調節して改善され、熱放散から生じる収量の損失を制限することができる。さらに、バーイン時間をリアルタイムで調節して、バーンインのスループットを最大にすることができるように、それぞれのICについてバーンイン時間のリアルタイムでの予測値が取得される。本明細書では、バーンインシステムへのインタフェース回路を有するIC、IC用バーンインシステム、及びプロセッサに命令して、温度検知回路をそれぞれ有する複数のICを箱入れする方法を実行させるためのコンピュータ命令を備えるコンピュータ読取り可能な媒体だけでなく、試験及び箱入れする方法を含めて、様々な実施の形態が例示及び説明される。
【発明を実施するための最良の形態】
【0010】
図1は、本発明の実施の形態に係る、電子コンポーネントのバーイン試験及び箱入れを行うためのバーンインシステム1のブロック図を例示している。バーンインシステム1は、本発明が使用することができるバーンインシステムの単なる一例である。この例では、バーンインシステム1は、データ処理システムにより実現される。
【0011】
バーンインシステム1は、バーンインボード4、すなわち(図3において詳細に示される)フィクスチャのような機器を含んでいる。本実施の形態では、フィクスチャ4は、複数のプリント回路ボード(PCB)を含んでおり、該複数のPCBのそれぞれは、バーンイン試験を受ける複数のICを含む。しかし、他の実施の形態では、フィクスチャ4は、他のタイプの電子コンポーネントを含むこともでき、その例は、本明細書で他に記載される。
【0012】
バーンインシステム1は、少なくとも1つのプロセッサ6を備えている。本実施の形態で使用されるように、「プロセッサ」は、限定されるものではないが、マイクロプロセッサ、マイクロコントローラ、複合命令セットコンピュータ(CISC)用マイクロプロセッサ、縮小命令セットコンピュータ(RISC)用マイクロプロセッサ、超長命令語(VLIW)マイクロプロセッサ、特定用途向け集積回路(ASIC)、人工知能回路、ニューラルネットワーク、又は処理機能を実行するか又はかかる計算回路の結合を実行する任意の他のタイプの回路のような、任意のタイプの計算回路を意味する。
【0013】
バーンインシステム1は、バーンインシステム1の各種構成要素の間で通信リンクを提供するシステムバス2を含んでいる。システムバス2は、シングルバス、バスの組み合わせ、或いは任意の他の適切なやり方で実現することができる。
【0014】
また、バーンインシステム1は、外部メモリ10を含むことができ、該外部メモリ10は、ランダムアクセスメモリ(RAM)の形態でのメインメモリ12、1つ以上のハードドライブ14、及び/又はフロプティカルディスク、コンパクトディスク(CD)のような取り外し可能な媒体116を扱う1つ以上のドライブ、及びテープドライブ等のような、1つ以上のメモリすなわち記憶素子を含むことができる。
【0015】
また、バーンインシステム1は、表示装置8、キーボード及び/又はコントローラ20を含むことができ、これらは、マウス、トラックボール、音声認識装置、或いはシステムユーザがバーンインシステム1に情報を入力し、該システム1からの情報を受けることを可能にする任意の他の装置を含むことができる。
【0016】
動作において、バーンインシステム1のプロセッサ6は、コンピュータ命令の管理下で、バーンイン機能及び箱入れ機能を制御する。このコンピュータ命令は、外部メモリ10内、及び/又はプロセッサ6の高速キャッシュ(図示せず)のような記憶素子内の一部又は全部の記憶素子を含んだ、バーンインシステム1内の一つ以上のコンピュータ読み取り可能な媒体に記憶されている。
【0017】
図2は、本発明の実施の形態に係る、バーンイン試験及び箱入れを実現するための装置を備えるIC100を例示している。IC100は、本発明を使用して試験又は箱入れすることができるICのほんの一例である。
【0018】
図2に例示される実施の形態では、IC100は、プロセッサ102を備えており、該プロセッサは、限定されるものではないが、先に列挙されたような任意のタイプの計算回路とすることができる。プロセッサ102は、双方向性の内部バス120に接続される。しかし、本発明は、プロセッサICのバーンイン及び箱入れに限定されるものとして解釈されるべきではなく、本発明は、メモリチップ、チップセットコンポーネント、周辺機器の相互接続(PCI)装置、バスコントローラ、高電圧データ交換装置、増幅器、サイリスタ等のような任意の他のタイプのICにも応用することができる。オンボードの温度検知回路を有する任意のタイプのICは、本発明を使用して試験及び箱入れすることができる。
【0019】
本実施の形態では、IC100は、メモリ回路、すなわち内部バス120に接続されたメモリ104を備えている。メモリ104は、温度値を記憶するための十分な記憶量を有することのみが条件とされる任意のタイプ又はサイズのメモリとすることができる。代替的な実施の形態では、メモリ104は、IC100から除くことができ、温度値は、メモリ回路、すなわちバーンインシステム1(図1)のメモリセグメントに記憶される。
【0020】
また、本実施の形態では、IC100は、内部バス120に接続されるロジック回路106を備えている。ロジック回路106は、温度検知回路108により生成される温度指示と、メモリ104又はバーンインシステム1(たとえば、図1の外部メモリ10)のいずれかであるメモリに記憶される温度値との間での比較機能、すなわち一致判定機能を実行することができることのみが条件とされる任意のタイプの回路とすることができる。代替的な実施の形態では、ロジック回路106は、IC100から除くことができ、一致判定機能は、バーンインシステム1のプロセッサ6(図1)により実行される。
【0021】
さらに、IC100は、内部バス120に接続される温度検知回路108を備えている。温度検知回路108は、温度パラメータ、すなわち温度指示を発生可能な任意の回路により実現することができる。本実施の形態では、温度検知回路108は、IC100の基板温度、すなわち接合部温度に比例する指示、又は該接合部温度を提供する。温度検知回路108は、たとえば、順バイアスダイオードのような温度検出用ダイオードにより、実現することができる。
【0022】
また、IC100は、内部バス120とテストフィクスチャのバス112との間に適切なインタフェース回路110を備えており、該インタフェース回路は、IC100とバーンインシステム1(図1)との間で、データ、命令、及び/又は制御信号を送出する。
【0023】
図3は、本発明の実施の形態に係る、バーンイン試験のフィクスチャ150にマウントされた幾つかの電子コンポーネント100の簡略された概観を示している。テストボード、すなわちテストフィクスチャ150は、1つ以上の電子コンポーネント100が接続される複数のソケット又はコネクタ(図示せず)を備えている。本実施の形態では、電子コンポーネント100はICであるが、他の実施の形態では、電子コンポーネントは、実際上、動作において熱を発生する任意のタイプの電気装置又は電子装置とすることができる。例としては、セルラ電話、ページャ、全てのタイプのコンピュータ、電動工具、電気機器、娯楽装置、航空機及び自動車用のコンポーネント等を含む。
【0024】
テストフィクスチャ150は、バス112(図2)を備えており、該バス112を介して、電子コンポーネント100は、バーンインシステム1(図1)に電気的に接続される。
【0025】
図4は、本発明の実施の形態に係る、バーンインオーブン200におけるテストフィクスチャ150の簡略された概観を示している。バーンインテストのフィクスチャ150は、ヒータ及び/又は冷却装置のような、温度変更メカニズムを含んでいる環境的に制御されるチャンバ内に位置される。本実施の形態では、チャンバは加熱されるが、別の実施の形態では、チャンバが冷却されてもよい。バーンインシステム1は、人間のオペレータ又はコンピュータ命令の制御下で動作するものであり、たとえば、バーンインオーブン200における温度を上げることで、テストフィクスチャ150の電子コンポーネント100に温度によるストレスを印加する。
【0026】
バーンイン試験を受ける電子コンポーネント100がICである実施の形態では、熱によるストレスが印加されるのに加えて、ICは高い動作電圧を一般に受ける。バーンイン電圧は、ICのタイプ、及びICを製造するために使用されるプロセスに従って変化する。たとえば、2.1ボルトのバーンイン電圧は、現在のプロセッサ用IC製品のために使用される。動作電圧を上げることに加えて、全ての回路ノードがバーンイン時間の間にIC内にない場合に、大部分の回路ノードを切り替えることが望まれる。
【0027】
したがって、バーインテストのフィクスチャ150がバーインオーブン200の内側にある間、バーインテストのフィクスチャは、上昇される動作電圧でテストフィクスチャ150上のICを動作させるために、及びできるだけ多くのIC上の回路ノードを切り替えるために、コネクタ及びワイヤのネットワーク(図示せず)を介して、バーンインシステム1(図1)に機能的に接続される。また、バーンインオーブン200は、電源回路及びクロック回路(図示せず)を含み、バーンイン試験を受けているICに電力及びクロック信号を供給することができる。
【0028】
図5A及び図5Bは、本発明の実施の形態に係る、複数の回路、すなわち複数の電子装置を備えるICを試験する改善された方法500を説明するフローチャートである。電子装置のうちの第一の装置は、温度指示を供給し、この装置は、温度検知装置108(図2)のような任意の適切な温度検知装置とすることができる。任意の、電子装置のうちの第二の装置は、温度値を記憶し、この装置は、メモリ回路104(図2)のような任意の適切なメモリ記憶装置により実現することができる。任意の、第二のメモリ記憶装置がIC上にない場合、メモリの記憶機能は、バーンインシステム1(図1)内の適切なメモリストレージにより実行することができる。
【0029】
ステップ502では、第二の電子装置、又はICに接続されるバーンインシステムのいずれかに、ICの温度値が記憶される。最も高く期待されるICの接合部温度を超える温度値が選択される。たとえば、バーンインの実施では、約110℃の温度値がはじめに記憶される。
【0030】
ステップ504では、ICの周囲の温度を上げること又は下げることで、温度によるストレスがICに印加される。ICをバーンインするために、温度は、たとえば60℃まで上昇される。
【0031】
ステップ506では、第一の電子装置(たとえば、温度検知ダイオード)は、温度指示を提供する。
【0032】
ステップ508では、温度指示が記憶されている温度値と一致するかについて、判定が行われる。ここで、「一致」とは、同じ値を有すること又は実質的に同じ値を有することを意味する。一致した場合、本方法はステップ510に進み、一致していない場合、本方法はステップ512に進む。
【0033】
ステップ510では、一致した温度値が記録され、このICについて処理が終了する。
【0034】
ステップ512では、温度値は、(たとえば、バーンインテストについて)1℃又は2℃低くすることで、又は(たとえば、冷却試験について)1℃又は2℃高くすることで、新たな温度値にインクリメントされる。
【0035】
ステップ514では、温度指示が新たに記憶された温度値と一致するかについて、判定が行われる。一致した場合、本方法はステップ516に進み、一致していない場合、本方法はステップ512に進む。
【0036】
ステップ516では、一致した新たな温度値が記録される。
【0037】
ステップ518では、このICについて処理が終了する。
【0038】
図6A及び図6Bは、本発明の実施の形態に係る、ICのような複数の電子コンポーネントを試験する改善された方法600を説明するフローチャートである。また、電子コンポーネントは、IC以外に任意のタイプのコンポーネントとすることができ、その例は、本実施の形態の先に記載されたコンポーネントである。それぞれの電子コンポーネントは、温度検知回路を備えている。また、それぞれの電子コンポーネントは、任意の、記憶回路を備えることができる。電子コンポーネントが、任意の記憶回路を有していない場合、メモリ記憶機能は、バーンインシステム1(図1)における適切なメモリストレージにより実行することができる。また、それぞれの電子コンポーネントは、固有の識別子(ID)により識別され、該識別子は、任意のタイプの識別子とすることができるが、一般的には番号である。
【0039】
ステップ602では、それぞれのコンポーネントについて、該コンポーネントの任意の記憶回路又は該コンポーネントに接続されるバーンインシステムのいずれかに、温度値が記憶される。
【0040】
ステップ604では、コンポーネントは、たとえば、その周囲の温度を上げることで、温度によるストレスが印加される。
【0041】
ステップ606では、温度検知回路は、そのそれぞれのコンポーネントについて温度指示をそれぞれ供給する。
【0042】
ステップ608では、複数の電子コンポーネントのそれぞれの温度指示が温度値と一致するかについて、判定が行われる。それらのコンポーネントについて一致した場合、処理はステップ610に進み、一致していない場合、一致していないコンポーネントについて処理はステップ612に進む。
【0043】
ステップ610では、ステップ608でその温度指示が温度値と一致したそれぞれの電子コンポーネントについて、温度値及び固有のIDが記録される。ステップ610から、処理はステップ618に進む。
【0044】
ステップ612では、温度値は新たな温度値(たとえば、バーンイン動作について、より低い温度値)に変更される。
【0045】
ステップ614では、この時点でなお評価される複数の電子コンポーネントのそれぞれの温度指示が新たな温度値と一致するかについて判定される。一致した場合、一致したそれらコンポーネントについて、処理はステップ616に進む。一致していない場合、一致しなかったそれらコンポーネントについて、処理はステップ612に戻る。
【0046】
ステップ616では、ステップ614でその温度指示が新たな温度値に一致した電子コンポーネントのそれぞれについて、温度値及び固有のIDが記録される。ステップ616から、処理はステップ618に進む。
【0047】
ステップ618では、全ての電子コンポーネントが、それらについて温度値を記録したかについて判定される。記録した場合、処理はステップ620に進み、記録していない場合、処理はステップ612に戻る。
【0048】
本発明では、バーンインの間にテストされているコンポーネントへの刺激パターンは、試験の間で全てのコンポーネントについて同じとすることができる。バーンイン試験を受けるコンポーネントに対して、固有のテストの刺激パターンを供給する必要はない。
【0049】
図7A及び図7Bは、本発明の実施の形態に係る、プロセッサに命令して、複数のICを箱入れする方法を実行させる方法700を説明するフローチャートである。ここで、それぞれのICは、温度検知回路及び固有の識別子(ID)を有している。プロセッサは、ICに温度によるストレスを印加するための温度変更メカニズムを含むシステムにおける1つのエレメントである。バーンインシステムでは、この温度変更メカニズムは、周囲の温度を上昇させ、冷却システムでは、この温度変更メカニズムは、周囲の温度を低下させる。また、システムは、たとえば、「比較」プログラム命令又はハードウェアとしての比較回路を使用して、任意の適切なやり方で実現することができる比較メカニズムを含んでいる。
【0050】
ステップ702では、温度値は、試験を受けるICの温度値が記憶される。ICのバーンイン動作について、最も高く期待される任意のICの接合部温度を超える温度値が選択された。たとえば、あるバーンイン試験の実施では、約110℃の温度値がはじめに記憶される。
【0051】
ステップ704では、温度指示は、それぞれのICの温度検知回路から取得される。それぞれの温度指示は、その温度指示を発生しているICと適切にリンクされる。これは、たとえば、ICのIDを使用し、この時点で試験下にあるICのそれぞれについて、IDと温度指示との対を記憶することで行うことができる。
【0052】
ステップ706では、それぞれのICについて、記憶された温度値は、それ自身の温度指示と比較される。
【0053】
ステップ708では、それぞれのICについて、その温度指示が記憶されている温度値と実質的に一致するかについて判定される。一致した場合、処理はステップ710に進み、一致していない場合、処理はステップ712に進む。
【0054】
ステップ710では、ステップ708で一致したICのそれぞれについて、温度値及び固有のIDが記録される。また、この時点で、ステップ708で一致したICについて記録された温度値を使用して、必要であれば、バーンイン時間の予測値を計算することもできる。この予測値は、ステップ712及びステップ714で、更なるICが箱入れされたとき、及びステップ712及びステップ714の連続的な繰り返しにおいて、更にリファインすることができる。ステップ710から、処理はステップ718に進む。
【0055】
ステップ712では、温度値は、新たな温度値(たとえば、バーンイン動作について、より低い温度値)に変更される。
【0056】
ステップ714では、それぞれのICについて、その温度指示が新たに記憶された温度値と一致するかについて判定される。一致した場合、処理はステップ716に進み、一致していない場合、処理はステップ712に戻る。
【0057】
ステップ716では、ステップ714で一致したICのそれぞれについて、温度値及び固有のIDが記録される。
【0058】
ステップ718では、全てのICがそれらの温度値及びIDを記録したかがチェックされる。記録した場合、処理はステップ720に進み、記録していない場合、処理はステップ712に戻る。
【0059】
ステップ720では、処理が終了する。
【0060】
図5A、図5B、図6A、図6B、図7A及び図7Bに例示される方法に関して上述した動作は、本実施の形態で記載された順序とは異なる順序で実行することもできる。
【0061】
[それぞれのコンポーネントの接合部温度Tjの決定]
本発明は、バーンイン試験を受けるICのそれぞれについて、接合部温度Tjを決定することができる。それぞれのICのオンボードの温度検知回路により発生される温度指示を使用して、バーンインシステムは、試験を受けるICのグループについて、最も高く期待される接合部温度Tjを超える温度値をはじめに記憶する。それぞれのICの温度検知回路により出力された温度指示を連続的に比較し、1℃又は2℃の連続的なステップで温度値をデクリメントすることで、遂には、接合部温度Tjに対応した一致が行われ、ICのグループにおけるICのそれぞれについて記録される。
【0062】
ICの接合部温度Tjは、以下の式(1)により表すことができる。
式(1) Tj=Ta+((ja×Pd)
ここで、Tjは接合部温度(℃)である。Taは周囲温度(℃)である。(jaは接合部と周囲の間の温度抵抗(℃/W)であり、これは、ある現在のプロセッサ製品について0.4〜2.0℃/Wのレンジとすることができる。及びPdはTjでの電力消失(W)であり、これは、ある現在のプロセッサ製品について10〜60Wのレンジとすることができる。
【0063】
バーンイン試験を受ける全てのICについて接合部温度の分布を取得することで、本発明は、バーンイン試験の安定性に関する直接的な評価を提供する。また、本発明により、IC製造業者は、より短いチャネル長を有する部分、及び/又はより高い電力又は周波数でのバーンイン試験で動作する部分を許容することで、バーンイン試験から任意の温度マージンを実質的に取り除くことができる。また、以下に説明されるように、全体の箱入れの分割数を増加することができる。
【0064】
[箱入れの分割(bin split)の増加]
本発明は、温度ストレス試験を受ける電子コンポーネントについて、比較的高い箱入れの分割を提供する。「箱入れの分割」とは、ICのような電子コンポーネントのグループを評価して、幾つかの特徴に従う多数の異なるグループにソート又は割り当てる処理である。特徴とは、たとえば、性能に関連する特徴、又はスタンバイ電流ISBのような動作に関連する特徴とすることができる。高性能プロセッサであれば、一般に、同じクロック速度で実行する同じ設計の下位性能のプロセッサと比較して、より高いISB(及び対応して、より高い接合部温度Tj)値で動作する。
【0065】
一般に、接合部温度Tjがより高くなると、バーンイン時間BITMはより短くなる。しかし、バーンイン条件が余りに高く設定されると、熱放散の危険が増加する。それぞれのコンポーネントについてTjを取得することで、バーンイン条件を設定して、箱入れの分割数を最大にし、熱放散から生じる収量損失を制限することができる。
【0066】
本発明では、バーンイン試験を受ける1バッチのうちで最も低い性能のプロセッサと最も高い性能のプロセッサの間での接合部温度の分布は、110℃から60℃までの1℃毎のように、細かなインクリメントで決定することができる。それぞれのコンポーネントについてTj値を取得することで、温度マージンを良好に理解することができ、トランジスタのチャネル長LEを改善して(たとえば、短くして)、より高い周波数の箱入れの分割数を得ることができる。
【0067】
本発明が比較的高い箱入れの分割をどのように提供するかについて、以下に説明する。
【0068】
それぞれのICは、ICのTjを供給するオンチップの温度検知回路を有している。周囲の温度Taは、たとえば60℃で、バーンインオーブンで一定に維持される。バーンイン電圧VBIは、通常の動作電圧1.7ボルトを有する現在のプロセッサ製品について、たとえばVBI=2.1ボルトで、バーンインの間に一定に維持される。
【0069】
最初の温度値(たとえば、110℃)は、全てのICについてプログラムされ、全てのICは、いずれかのICが110℃である接合部温度の指示TJを有するかを知るためにチェックされる。そのTJが110℃であるICが識別される。これらのICのそれぞれについて、ID及び110℃の値が記憶される。
【0070】
次に、温度値が109℃にデクリメントされ、全てのICが再びチェックされる。そのTJが109℃であるICが識別される。
【0071】
この処理は、比較的低い電圧、たとえば60℃まで続けられ、及び/又はあるTJ値が、(バーンイン試験の間に故障したかもしれないICを除く)全てのICについて記録されるまで続く。このTjを連続してモニターすることで、バーンイン条件は、熱の放散による収量損失を最小にし、箱入れの分割数を改善するために調節することができる。
【0072】
ICは、そのTJ値に従って箱入れされる。最も高いTJ値のICは、最も高い性能を一般に可能にする。
【0073】
[バーンイン時間の決定]
高電圧及び高温で試験することによる初期故障をスクリーニングするためのバーンイン試験は、バーンイン時間(BITM)と呼ばれる特定の時間の間行われる。BITMは、全てではないが、テストの間に故障の傾向のある電子コンポーネントの大部分が識別される、満足のいく統計的かつ経験的な保証を提供するために、十分に長い時間行われなければならない。しかし、BITMに対する実際の上限が存在する。この上限は、バーンインの間に印加されるストレスは、コンポーネントが消費者の製品に一旦インストールされると信頼性に悪影響を与える場合があるという点で、(労働費及びエネルギー費を含めた)多額の生産コスト、及び生産のスループットの要件、及び製品の信頼性における可能性のある低下により部分的に駆動される。
【0074】
本発明は、以下に説明されるように、テストフィクスチャにおいてバーンイン試験を受けるコンポーネントのそれぞれについてBITMを正確に決定することで、バーンイン試験プロセスにおける大幅な節約を達成することができる。
【0075】
BITMは、式(2)から計算することができる。
式(2) BITM=AV*AT
ここで、AVは電圧加速要素である。ある現在のプロセッサ製品について、AVは約30である。ATは、温度加速要素であり、同じ設計のIC内で変化する可能性がある。ATは、式(3)で表される公知のArrheniusの関係から導出可能である。
式(3) AT=exp[(Ea/k)(1/T1−1/T2)]
ここで、Eaは活性化エネルギー(eV)であり、典型的にはレンジ0.3〜2.0eVである。kはボルツマン定数(8.617×10−5eV/K)である。T1はICの意図された使用温度(℃)である。T2はバーンイン温度(℃)である。ATはICから消失される電力Pdの関数であり、同じ設計のIC内で変化する。PdはICに対するスタンドバイ電流ISBの関数であり、同じ設計のIC内で変化する。ISBはトランジスタのチャネル長LE及び他の処理パラメータの関数であり、同じ設計のIC内で変化する。
【0076】
先に実行された箱入れ動作を使用して、ATは、それぞれのICについて取得することができ、したがって、BITMは、先の式(2)を使用して、バーンインを受ける個々のICのそれぞれについて、リアルタイムで容易に計算することができる。
【0077】
結果として、BITMは、動的に変動することができる。たとえば、BITMは、バーンインを受ける任意のICについて最長に計算されたBITMと対応するために、短縮することができ、又は伸張することができる。
【0078】
代替的に、BITMは、比較的一定に維持することができるが、所定のテストフィクスチャは、それらのICの全てがバーンインを完了した場合にバーンインオーブンから早期に引き出すことができ、他のテストフィクスチャは、それらのICの幾つかが通常のバーンイン時間よりも長い時間を要求する場合に、バーンインオーブンに長く残すことができる。
【0079】
したがって、本発明のバーンイン試験処理は、労働力、エネルギー及び生産時間において大幅な節約を実現することができる。また、本発明のバーンイン処理は、静的的なBITMのみを使用するバーンイン処理を通して、大幅な品質の向上を実現することができる。
【0080】
[結論]
本発明は、ICのような電子コンポーネントのバーンイン試験及び/又は箱入れを実行する改善された方法を提供するものである。それぞれのIC上のオンボードの温度検知回路により供給された温度指示を、徐々にデクリメントされる設定値と比較することで、全てのICは、所望の温度パラメータに従って特徴付け、すなわち箱入れすることができる。本発明のバーンイン試験のコンセプトを採用することで、試験の間、固有な試験用の刺激パターンをコンポーネントのそれぞれに供給する必要がない。この刺激パターンは、バーンイン試験を受ける全てのコンポーネントについて同じとすることができる。
【0081】
バーンイン条件を調節して熱の放出損失を最小にすることができるため、比較的高い箱入れの分割を得ることができる。さらに、Tjに基づいた温度マージンを除いて、たとえば、周囲の温度Taを上げることで、BITMを改善することができる。さらに、それぞれのICについてバーンイン時間のリアルタイムでの予測値が取得され、バーンイン時間を調節することで、バーンインのスループットを最適にし、生産コストを低減することができる。
【0082】
上述した方法に加えて、バーンインシステムへのインタフェース回路を有するIC、IC用のバーンインシステム、及びプロセッサに命令して、複数のICを箱入れする方法を実行するためのコンピュータ読取り可能な媒体が説明された。
【0083】
本明細書で示されるように、本発明は、多数の異なる実施の形態で実現することができる。他の実施の形態は、当業者であれば容易に明らかであろう。構成要素、アーキテクチャ、機能及び動作のシーケンスは、特定の製品及びテスト要件に適するように変形することができる。
【0084】
たとえば、一致が判定されたときに温度値を記録する代わりに、その温度指示を記録することもできる。これは、一致した温度値と同一又は実質的に同一のいずれかであるためである。また、バーンイン試験を受けるコンポーネントは、湿度、振動、温度サイクル等の環境上の加速を受ける。
【0085】
また、温度値(はじめは高い値)を記憶すること、それぞれのICにより発生される温度指示を温度値と比較すること、一致を記録すること、及び、Tj値が全てのICについて記録されるまで温度値を連続的にデクリメントすることの代わりに、温度の設定値がそれぞれのICにロードされるという、僅かに異なる実現を利用することができる。ICが一定に上昇される温度で維持される間、バーンインシステムは、設定値を超えたかを判定するために、それぞれのICをチェックすることもできる。設定値を超えた場合、その設定値によりコンポーネントを特徴付けし、設定値を超えていない場合、その設定値をデクリメントして再びチェックする。この処理は、全てのICが特定の設定値に特徴付けされるまで続く。この方法の結果として、それぞれのICについて、接合部温度が取得される。
【0086】
図面に示された様々な要素は、単なる表示を目的としており、一定の比率に表示されていない。その所定の比率が誇張され、他の比率が縮小されている場合がある。図面は、本発明の様々な実現を例示するものであり、当業者により理解及び適切に実行することができるものである。
【0087】
本実施の形態では、特定の実施の形態が例示されたが、当業者であれば、同じ目的を達成するために計算される任意の構成は、図示される特定の実施の形態と置き換えられる。この出願は、本発明の任意の応用又は変形をカバーすることを意図している。したがって、本発明は、特許請求の範囲及びその等価な概念によってのみ限定される。
【図面の簡単な説明】
【0088】
【図1】本発明の実施の形態に係る、電子コンポーネントのバーンイン試験及び箱入れを実行するシステムのブロック図である。
【図2】本発明の実施の形態に係る、バーンイン試験及び箱入れを実現するための装置を備えるICを例示する図である。
【図3】本発明の実施の形態に係る、バーンイン試験のフィクスチャにマウントされる幾つかの電子コンポーネントの簡略された概観を示す図である。
【図4】本発明の実施の形態に係る、バーンインオーブンにおけるテストフィクスチャの簡略された概観図である。
【図5A】本発明の実施の形態に係る、複数の電子装置を備えるICを試験する改善された方法を説明するフローチャートである。
【図5B】本発明の実施の形態に係る、複数の電子装置を備えるICを試験する改善された方法を説明するフローチャートである。
【図6A】本発明の実施の形態に係る、ICのような複数の電子コンポーネントを試験する改善された方法を説明するフローチャートである。
【図6B】本発明の実施の形態に係る、ICのような複数の電子コンポーネントを試験する改善された方法を説明するフローチャートである。
【図7A】本発明の実施の形態に係る、プロセッサに命令して複数のICを箱入れする方法を実行させる方法を説明するフローチャートである。それぞれのICは、温度検知回路及び固有の識別子を有している。
【図7B】本発明の実施の形態に係る、プロセッサに命令して複数のICを箱入れする方法を実行させる方法を説明するフローチャートである。それぞれのICは、温度検知回路及び固有な識別子を有している。
Claims (32)
- 集積回路をバーンインシステムにインタフェースし、該バーンインシステムからの少なくとも1つの温度値を受け、該バーンインシステムに少なくとも1つの温度指示を送出するためのインタフェース回路と、
該インタフェース回路に接続され、該少なくとも1つの温度値を記憶する記憶回路と、
該インタフェース回路に接続され、該少なくとも1つの温度指示を供給する温度検知回路と、
を備える集積回路。 - 該少なくとも1つの温度値は、設定値である、
請求項1記載の集積回路。 - 該少なくとも1つの温度指示は、該集積回路の接合部温度に比例する、
請求項1記載の集積回路。 - コンピュータプログラムの制御下で動作するプロセッサを備えるコンピュータシステムと、
集積回路を該コンピュータシステムにインタフェースするインタフェース回路と、該インタフェース回路に接続され、該集積回路の接合部温度に比例する温度指示を供給する温度検知回路とを備える少なくとも1つの集積回路と、
を備える集積回路用バーンインシステム。 - 該コンピュータシステムは、該温度指示を該コンピュータプログラムにより決定される温度値と比較し、
該温度指示が該温度値と実質的に一致するとき、該コンピュータシステムは、一致した温度値で該集積回路を箱入れし、
該温度指示が該温度値よりも低いとき、該コンピュータシステムは、該温度値をデクリメントして、該温度指示を該デクリメントされた温度値と比較する、
請求項4記載の集積回路用バーンインシステム。 - 該集積回路は、該インタフェース回路に接続されるロジック回路をさらに備え、
該ロジック回路は、該温度検知回路により発生された該温度指示に応答し、
該ロジック回路は、該コンピュータプログラムにより決定されたとき、該コンピュータシステムにより発生された温度値にも応答し、
該ロジック回路は、該温度指示を該温度値と比較し、
該温度指示が該温度値と実質的に一致するとき、該ロジック回路は、第一の指示を該コンピュータシステムに発生し、該コンピュータシステムは、一致した温度値で該集積回路を箱入れし、
該温度指示が該温度値よりも低いとき、該ロジック回路は、第二の指示を該コンピュータシステムに発生し、該コンピュータシステムは、該温度値をデクリメントし、該温度指示を該デクリメントされた温度値と比較する、
請求項4記載の集積回路用バーンインシステム。 - 温度検知回路を備える集積回路用バーンインシステムであって、
該バーンインシステムは、
該集積回路を電気的に接続するフィクスチャと、
該集積回路の周囲の温度を変更するための温度変更メカニズムと、
該フィクスチャに接続され、該集積回路を特徴付けるためにバーンインシステムを動作させるコンピュータプログラムを実行するデータ処理システムを備え、
該コンピュータプログラムは、
該集積回路について温度値を記憶し、
該温度変更メカニズムを制御して、該集積回路に温度によるストレスを印加し、
該温度検知回路からの温度指示が該温度値と実質的に一致するかを判定し、
該温度検知回路からの温度指示が該温度値と一致するとき、一致した温度値を記録し、
該温度検知回路からの温度指示が該温度値と一致しないとき、該温度値を新たな温度値に変更し、該温度指示が該新たな温度値と一致するかを判定する、
動作を備える集積回路用バーンインシステム。 - 該バーンインシステムを動作させる該コンピュータプログラムは、
該温度指示が該新たな温度値と一致するかを判定し、
該温度指示が該新たな温度値と一致するとき、一致した新たな温度値を記録し、
該温度指示が該新たな温度値と一致しないとき、該温度指示が変更された温度値と一致するまで、該温度値を繰り返し変更して、該温度指示を該変更された温度値と比較し、
一致した変更された温度値を記録する、
動作をさらに備える請求項7記載のバーンインシステム。 - 該温度値は、該集積回路における記憶回路に記憶される、
請求項7記載のバーンインシステム。 - 該温度値は、該データ処理システムにおける記憶素子に記憶される、
請求項7記載のバーンインシステム。 - 複数の電子装置を備える集積回路を検査する方法であって、該複数の電子装置のうちの1つの電子装置は、温度指示を供給し、
該集積回路の温度値を記憶するステップと、
該集積回路に温度によるストレスを印加するステップと、
該1つの電子装置が温度指示を供給するステップと、
該温度指示が該温度値と一致するかを判定するステップと、
該温度指示が該温度値と一致するとき、一致した温度値を記録するステップと、
該温度指示が該温度値と一致しないとき、該温度値を新たな温度値に変更して、該温度指示が該新たな温度値に一致するかを判定するステップと、
を備える方法。 - 該温度指示が該新たな温度値と一致するとき、一致した新たな温度値を記録するステップと、
該温度指示が該新たな温度値と一致しないとき、該温度指示が変更された温度値と一致するまで該温度値を繰り返し変更して、該温度指示を該変更された温度値と比較し、
一致した変更された温度値を記録するステップと、
をさらに備える請求項11記載の方法。 - 該集積回路における該複数の電子装置のうちの別の電子装置により、記憶するステップが実行される、
請求項11記載の方法。 - 該集積回路に接続され、プログラム内蔵方式のデジタルコンピュータを備えるバーンインシステムにより、記憶するステップが実行される、
請求項11記載の方法。 - 該複数の電子装置はロジック回路を含み、該ロジック回路により、判定するステップが実行される、
請求項11記載の方法。 - 該集積回路に接続され、プログラム内蔵方式のデジタルコンピュータを備えるバーンインシステムにより、判定するステップが実行される、
請求項11記載の方法。 - 複数の集積回路を検査する方法であって、それぞれの集積回路は、温度検知回路を備え、
それぞれの集積回路の温度値を記憶するステップと、
該集積回路に温度によるストレスを印加するステップと、
それぞれの温度検知回路が、そのそれぞれの集積回路の温度指示を供給するステップと、
該温度指示が該温度値と一致するかを判定するステップと、
該温度指示が該温度値と一致するとき、対応する集積回路について一致した温度値を記録するステップと、
該温度指示が該温度値と一致しないとき、該温度値を新たな温度値に変更し、該温度指示が該新たな温度値と一致するかを判定するステップと、
を備える方法。 - 該温度指示が該新たな温度値と一致するとき、対応する集積回路について一致した新たな温度値を記録するステップと、
該温度指示が該新たな温度値と一致しないとき、該温度指示が変更された温度値と一致するまで、該温度値を繰り返し変更して、該温度指示を該変更された温度値と比較するステップと、
それぞれの集積回路について一致した変更された温度値を記録するステップと、
をさらに備える請求項17記載の方法。 - それぞれの集積回路は記憶回路を備え、該記憶回路により、記憶するステップが実行される、
請求項17記載の方法。 - 該集積回路に接続され、プログラム内蔵方式のデジタルコンピュータを備えるバーンインシステムにより、記憶するステップが実行される、
請求項17記載の方法。 - それぞれの集積回路はロジック回路を備え、該ロジック回路により、判定するステップが実行される、
請求項17記載の方法。 - 該集積回路に接続され、プログラム内蔵方式のデジタルコンピュータを備えるバーンインシステムにより、記憶するステップが実行される、
請求項17記載の方法。 - 複数の電子コンポーネントを検査する方法であって、それぞれの電子コンポーネントは温度検知回路を備え、
それぞれの電子コンポーネントの温度値を記憶するステップと、
該電子コンポーネントに温度によるストレスを印加するステップと、
それぞれの温度検知回路が、そのそれぞれの電子コンポーネントの温度指示を供給するステップと、
該温度指示が該温度値と一致するかを判定するステップと、
該温度指示が該温度値と一致するとき、対応する電子コンポーネントについて一致した温度値を記録するステップと、
該温度指示が該温度値と一致しないとき、該温度値を新たな温度値に変更し、該温度指示が該新たな温度値と一致するかを判定するステップと、
を備える方法。 - 該温度指示が該新たな温度値と一致するとき、対応する電子コンポーネントについて一致した新たな温度値を記録するステップと、
該温度指示が該新たな温度値と一致しなとき、該温度指示が変更された温度値と一致するまで該温度値を繰り返し変更して、該温度指示を該変更された温度値と比較するステップと、
それぞれの電子コンポーネントについて一致した変更された温度値を記録するステップと、
をさらに備える請求項23記載の方法。 - それぞれの電子コンポーネントは記憶回路を備え、該記憶回路により、記憶するステップが実行される、
請求項23記載の方法。 - 該電子コンポーネントに接続され、プログラム内蔵方式のデジタルコンピュータを備えるバーンインシステムにより、記憶するステップが実行される、
請求項23記載の方法。 - それぞれの電子コンポーネントはロジック回路を備え、該ロジック回路により、判定するステップが実行される、
請求項23記載の方法。 - 該電子コンポーネントに接続され、プログラム内蔵方式のデジタルコンピュータを備えるバーンインシステムにより、記憶するステップが実行される、
請求項23記載の方法。 - 該電子コンポーネントは集積回路である、
請求項23記載の方法。 - プロセッサに命令して、温度検知回路をそれぞれ有する複数の集積回路を箱入れする方法を実行させるコンピュータ命令を含むコンピュータ読取り可能な記録媒体であって、該プロセッサは、該集積回路に温度によるストレスを印加するための温度変更メカニズムと比較メカニズムとを備えたシステムにおけるエレメントを形成し、
該命令は、
それぞれの集積回路の温度値を記憶することと、
それぞれの集積回路の温度検知回路から温度指示を取得することと、
未だ箱入れされていないそれぞれの集積回路について、該記憶されている温度値を該温度指示と比較することと、
該温度指示が該記憶された温度値と一致するとき、一致した温度値を記録することと、
該温度指示が該記憶された温度値と一致しないとき、該温度値を新たな温度値に変更し、該温度指示を該新たな温度値と比較することと、
を備えるコンピュータ読取り可能な記録媒体。 - 該命令は、該温度指示が該新たな温度値と一致するとき、一致した新たな温度値を記録することと、
該温度指示が該新たな温度値と一致しないとき、該温度指示が変更された温度値と一致するまで該温度値を繰り返し変更して、該温度指示を該変更された温度値と比較することと、
をさらに備える請求項30記載のコンピュータ読取り可能な記録媒体。 - 該命令は、それぞれの集積回路について記録された特定の温度値を使用して、それぞれの集積回路のバーンイン時間の予測値を決定すること、
をさらに備える請求項30記載のコンピュータ読取り可能な記録媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/897,252 US6980016B2 (en) | 2001-07-02 | 2001-07-02 | Integrated circuit burn-in systems |
PCT/US2002/020760 WO2003005051A1 (en) | 2001-07-02 | 2002-06-27 | Improved integrated circuit burn-in methods and apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004534233A true JP2004534233A (ja) | 2004-11-11 |
Family
ID=25407622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003510975A Ceased JP2004534233A (ja) | 2001-07-02 | 2002-06-27 | 改良された集積回路用バーンイン方法及び装置 |
Country Status (7)
Country | Link |
---|---|
US (2) | US6980016B2 (ja) |
JP (1) | JP2004534233A (ja) |
KR (1) | KR100873917B1 (ja) |
CN (1) | CN100409021C (ja) |
MY (1) | MY142735A (ja) |
TW (1) | TWI224199B (ja) |
WO (1) | WO2003005051A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013124935A (ja) * | 2011-12-14 | 2013-06-24 | Nec Fielding Ltd | ストレステストシステムおよびその方法、ストレステスト制御装置およびその制御方法と制御プログラム、冷却加熱装置、および、テストプログラム |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6980016B2 (en) * | 2001-07-02 | 2005-12-27 | Intel Corporation | Integrated circuit burn-in systems |
US20040150417A1 (en) * | 2003-01-30 | 2004-08-05 | Paulos John James | Integrated circuit with junction temperature sensing diode |
US6900650B1 (en) | 2004-03-01 | 2005-05-31 | Transmeta Corporation | System and method for controlling temperature during burn-in |
US6897671B1 (en) | 2004-03-01 | 2005-05-24 | Transmeta Corporation | System and method for reducing heat dissipation during burn-in |
US7248988B2 (en) * | 2004-03-01 | 2007-07-24 | Transmeta Corporation | System and method for reducing temperature variation during burn in |
US7170310B2 (en) * | 2004-09-08 | 2007-01-30 | International Business Machines Corporation | System and method using locally heated island for integrated circuit testing |
US7818614B2 (en) * | 2004-10-25 | 2010-10-19 | Hewlett-Packard Development Company, L.P. | System and method for reintroducing a processor module to an operating system after lockstep recovery |
KR20060067560A (ko) * | 2004-12-15 | 2006-06-20 | 주식회사 현대오토넷 | 환경신뢰성 시험장치 |
US7915902B2 (en) * | 2006-10-18 | 2011-03-29 | Mongtage Technology Group Limited | Dynamic burn-in systems and apparatuses |
US7589520B2 (en) * | 2006-12-05 | 2009-09-15 | Delta Design, Inc. | Soak profiling |
US7991955B2 (en) * | 2006-12-13 | 2011-08-02 | Advanced Micro Devices, Inc. | Method and apparatus to achieve more level thermal gradient |
TWI395276B (zh) * | 2008-10-27 | 2013-05-01 | King Yuan Electronics Co Ltd | Chip can be expanded to control the number of signal burner |
TWI398646B (zh) * | 2009-08-14 | 2013-06-11 | Inventec Appliances Corp | 測試驗證之方法 |
CN104048694B (zh) * | 2013-03-13 | 2016-12-28 | 环旭电子股份有限公司 | 测试设备及测试方法 |
US9506977B2 (en) | 2014-03-04 | 2016-11-29 | International Business Machines Corporation | Application of stress conditions for homogenization of stress samples in semiconductor product acceleration studies |
US20150277393A1 (en) * | 2014-04-01 | 2015-10-01 | Qualcomm Incorporated | Integrated circuit dynamic de-aging |
CN105807157B (zh) * | 2016-03-10 | 2020-09-04 | 深圳市硅格半导体有限公司 | 高温老化测试系统 |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3746604B2 (ja) * | 1997-12-09 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
US5030905A (en) | 1989-06-06 | 1991-07-09 | Hewlett-Packard Company | Below a minute burn-in |
GB2248151A (en) * | 1990-09-24 | 1992-03-25 | Philips Electronic Associated | Temperature sensing and protection circuit. |
US5126656A (en) | 1991-05-31 | 1992-06-30 | Ej Systems, Inc. | Burn-in tower |
CA2073886A1 (en) | 1991-07-19 | 1993-01-20 | Tatsuya Hashinaga | Burn-in apparatus and method |
JPH0536793A (ja) | 1991-07-31 | 1993-02-12 | Sumitomo Electric Ind Ltd | バーンイン方法および装置 |
JPH05196700A (ja) | 1992-01-22 | 1993-08-06 | Sharp Corp | テスト機能を有する集積回路 |
US5457400A (en) * | 1992-04-10 | 1995-10-10 | Micron Technology, Inc. | Semiconductor array having built-in test circuit for wafer level testing |
US5557559A (en) * | 1992-07-06 | 1996-09-17 | Motay Electronics, Inc. | Universal burn-in driver system and method therefor |
US6058497A (en) * | 1992-11-20 | 2000-05-02 | Micron Technology, Inc. | Testing and burn-in of IC chips using radio frequency transmission |
US5391502A (en) | 1993-08-27 | 1995-02-21 | Vlsi Technology, Inc. | Per-wafer method for globally stressing gate oxide during device fabrication |
US5422832A (en) * | 1993-12-22 | 1995-06-06 | Advanced Micro Devices | Variable thermal sensor |
GB9420320D0 (en) * | 1994-10-08 | 1994-11-23 | Honeywell Sa | Electronic apparatus |
JPH08213438A (ja) | 1995-02-06 | 1996-08-20 | Tokyo Electron Ltd | 検査方法及び検査装置 |
US5798653A (en) | 1995-04-20 | 1998-08-25 | Sun Microsystems, Inc. | Burn-in system for reliable integrated circuit manufacturing |
US5822218A (en) | 1996-08-27 | 1998-10-13 | Clemson University | Systems, methods and computer program products for prediction of defect-related failures in integrated circuits |
CN1088899C (zh) * | 1997-07-18 | 2002-08-07 | 联华电子股份有限公司 | 可预老化测试的动态存储器模块及其电路板 |
US6140860A (en) | 1997-12-31 | 2000-10-31 | Intel Corporation | Thermal sensing circuit |
US6119255A (en) * | 1998-01-21 | 2000-09-12 | Micron Technology, Inc. | Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit |
JP3259679B2 (ja) * | 1998-03-23 | 2002-02-25 | 日本電気株式会社 | 半導体メモリバーンインテスト回路 |
US6060895A (en) | 1998-04-20 | 2000-05-09 | Fairchild Semiconductor Corp. | Wafer level dielectric test structure and related method for accelerated endurance testing |
JP2000097990A (ja) | 1998-09-24 | 2000-04-07 | Mitsubishi Electric Corp | 半導体デバイスのバーンイン試験装置 |
JP2000206176A (ja) | 1999-01-07 | 2000-07-28 | Nippon Scientific Co Ltd | バ―イン装置 |
JP2000206201A (ja) | 1999-01-20 | 2000-07-28 | Mitsubishi Electric Corp | 半導体集積回路 |
JP4054473B2 (ja) * | 1999-02-22 | 2008-02-27 | 株式会社アドバンテスト | 電子部品試験装置および電子部品の試験方法 |
US6717530B1 (en) * | 1999-08-30 | 2004-04-06 | Texas Instruments Incorporated | Multiple temperature threshold sensing having a single sense element |
GB0000067D0 (en) * | 2000-01-06 | 2000-02-23 | Delta Electrical Limited | Current detector and current measurement apparatus including such detector with temparature compensation |
US6801869B2 (en) * | 2000-02-22 | 2004-10-05 | Mccord Don | Method and system for wafer and device-level testing of an integrated circuit |
US6980016B2 (en) * | 2001-07-02 | 2005-12-27 | Intel Corporation | Integrated circuit burn-in systems |
US6774653B2 (en) * | 2001-08-22 | 2004-08-10 | Sun Microsystems, Inc. | Two-pin thermal sensor calibration interface |
US6924636B2 (en) * | 2003-11-10 | 2005-08-02 | Unisys Corporation | System for testing one or more groups of IC-chips while concurrently loading/unloading another group |
US7199597B2 (en) * | 2004-02-16 | 2007-04-03 | Delta Design, Inc. | Dual feedback control system for maintaining the temperature of an IC-chip near a set-point |
US7042240B2 (en) * | 2004-02-27 | 2006-05-09 | Wells-Cti, Llc | Burn-in testing apparatus and method |
US7167806B2 (en) * | 2004-08-17 | 2007-01-23 | International Business Machines Corporation | Method and system for measuring temperature and power distribution of a device |
US7103495B2 (en) * | 2004-09-17 | 2006-09-05 | Kabushiki Kaisha Toshiba | System and method for burn-in test control |
US7091737B2 (en) * | 2004-10-01 | 2006-08-15 | Intel Corporation | Apparatus and methods for self-heating burn-in processes |
US20070030019A1 (en) * | 2005-08-04 | 2007-02-08 | Micron Technology, Inc. | Power sink for IC temperature control |
-
2001
- 2001-07-02 US US09/897,252 patent/US6980016B2/en not_active Expired - Fee Related
-
2002
- 2002-06-24 TW TW091113730A patent/TWI224199B/zh active
- 2002-06-27 JP JP2003510975A patent/JP2004534233A/ja not_active Ceased
- 2002-06-27 WO PCT/US2002/020760 patent/WO2003005051A1/en active Application Filing
- 2002-06-27 KR KR1020047000041A patent/KR100873917B1/ko not_active IP Right Cessation
- 2002-06-27 CN CNB028172086A patent/CN100409021C/zh not_active Expired - Fee Related
- 2002-06-29 MY MYPI20022479A patent/MY142735A/en unknown
-
2005
- 2005-06-28 US US11/168,800 patent/US7449904B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013124935A (ja) * | 2011-12-14 | 2013-06-24 | Nec Fielding Ltd | ストレステストシステムおよびその方法、ストレステスト制御装置およびその制御方法と制御プログラム、冷却加熱装置、および、テストプログラム |
Also Published As
Publication number | Publication date |
---|---|
TWI224199B (en) | 2004-11-21 |
KR20040008251A (ko) | 2004-01-28 |
CN100409021C (zh) | 2008-08-06 |
WO2003005051A1 (en) | 2003-01-16 |
MY142735A (en) | 2010-12-31 |
US20050240844A1 (en) | 2005-10-27 |
CN1610835A (zh) | 2005-04-27 |
KR100873917B1 (ko) | 2008-12-15 |
US6980016B2 (en) | 2005-12-27 |
US7449904B2 (en) | 2008-11-11 |
US20030001604A1 (en) | 2003-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7449904B2 (en) | Integrated circuit burn-in methods and apparatus | |
US6662136B2 (en) | Digital temperature sensor (DTS) system to monitor temperature in a memory subsystem | |
US8234511B2 (en) | Speed binning for dynamic and adaptive power control | |
JP5288454B2 (ja) | 熱設計点に基づいてicチップを分類するシステム、方法およびコンピュータ・プログラム | |
US7519880B1 (en) | Burn-in using system-level test hardware | |
JP4768710B2 (ja) | バーンイン中の温度のばらつきを低減するためのシステムおよび方法 | |
US7521948B2 (en) | Integrated circuit load board and method having on-board test circuit | |
US7772828B2 (en) | Automatic test equipment capable of high speed test | |
US20020147949A1 (en) | Alternating current built in self test (AC BIST) with variable data receiver voltage reference for performing high-speed AC memory subsystem self-test | |
US7565560B2 (en) | Supplying combinations of clock frequency, voltage, and current to processors | |
US9269407B1 (en) | System and method for managing circuit performance and power consumption by selectively adjusting supply voltage over time | |
US6901303B2 (en) | Method and apparatus for controlling fans and power supplies to provide accelerated run-in testing | |
US6515917B2 (en) | Digital-to-analog converter (dac) for dynamic adjustment of off-chip driver pull-up and pull down impedance by providing a variable reference voltage to high frequency receiver and driver circuits for commercial memory | |
US20020149972A1 (en) | Analog-to-digital converter for monitoring vddq and dynamically updating programmable vref when using high-frequency receiver and driver circuits for commercial memory | |
US6965208B2 (en) | Motor speed detecting device for use between motor and system | |
US10215800B2 (en) | Device specific thermal mitigation | |
US20080094096A1 (en) | Semiconductor testing equipment and semiconductor testing method | |
WO2018236502A1 (en) | DELAY REGULATION THAT CAN BE TUNED FROM AN ENERGY DISTRIBUTION NETWORK | |
US7996693B2 (en) | Integrated circuit environment initialization according to information stored within the integrated circuit | |
US20050140385A1 (en) | System and method for testing and recording temperatures of a CPU | |
KR20050041134A (ko) | 프로세서가 내장된 반도체 집적 회로를 셋 실장테스트하는 자동 테스트 시스템 및 그것에 관한 자동테스트 방법 | |
CN113678086B (zh) | 服务器组装件中的各模块的热布置 | |
US20240192269A1 (en) | Test substrate, test apparatus, and test method for semiconductor integrated circuit | |
US20210311537A1 (en) | Supply Voltage Control Systems And Methods For Integrated Circuits | |
JPH1090353A (ja) | Ic試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070123 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071127 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071214 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100119 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20100622 |