JP2004529542A5 - ビットストリームを符号化する方法および装置 - Google Patents

Description

Claims (11)

1. 第１のＭ列内の予め定められた位置からのビットと各ストリームビットとの排他的論理和をとることによって該各ストリームビットを符号化するステップと、符号化する連続したストリームビット間で前記Ｍ列を更新するステップと、を備えることを特徴とするビットストリームを符号化する方法。
2. 請求項１に記載の方法において、前記第１のＭ列を更新するステップは、前記更新が生じる２つの連続するストリームビットの後の方のレベルに従って、前記第１のＭ列を回転するステップ、および、それから前記第１のＭ列に第２のＭ列を加えるステップ、を備えることを特徴とするビットストリームを符号化する方法。
3. 請求項２に記載の方法において、前記第１のＭ列を回転するステップは、前記第１のＭ列の一端からの幾つかのビットを他端に移動するステップを備えることを特徴とするビットストリームを符号化する方法。
4. 請求項２または３に記載の方法において、前記第２のＭ列は、インパルス応答ワードまたはその回転されたバージョンであることを特徴とするビットストリームを符号化する方法。
5. 伝送するように予定されたビットストリームのためのエラーチェック情報を生成する方法であって、請求項１〜４のいずれか１項に記載の方法によって、前記ビットストリームを符号化することによりエラーチェック情報の第１のストリームを発生するステップと、前記ビットストリームをインターリーブするステップと、請求項１〜４のいずれか１項に記載の方法によって、前記インターリーブされたビットストリームを符号化することによりエラーチェック情報の第２のストリームを発生するステップと、を備えることを特徴とするエラーチェック情報を生成する方法。
6. 請求項１〜５のいずれか１項に記載の方法を実行するデータ処理装置のためのプログラム。
7. ビットストリームを符号化する符号化装置であって、第１のＭ列内の予め定められた位置からのビットと各ストリームビットとの排他的論理和をとることによって該各ストリームビットのための符号化ビットを生成するために設けられた符号化手段と、符号化する連続したストリームビット間で前記Ｍ列を更新するために設けられた更新手段と、を備えることを特徴とするビットストリームを符号化する符号化装置。
8. 請求項７に記載の符号化装置において、前記更新手段は、前記更新が生じる２つの連続するストリームビットの後の方のレベルに従って、前記第１のＭ列を回転する回転手段、および、回転の後、前記第１のＭ列に第２のＭ列を加える加算手段、を備えることを特徴とするビットストリームを符号化する符号化装置。
9. 請求項８に記載の符号化装置において、前記回転手段は、前記第１のＭ列の一端からの幾つかのビットを他端に移動することによって該第１のＭ列を回転するように設けられていることを特徴とするビットストリームを符号化する符号化装置。
10. 請求項８または９に記載の符号化装置において、前記第２のＭ列は、インパルス応答ワードまたはその回転されたバージョンであることを特徴とするビットストリームを符号化する符号化装置。
11. 伝送するように予定されたビットストリームのためのエラーチェック情報を生成する符号器であって、エラーチェック情報の第１のストリームを生成するために前記ビットストリームにより動作するように設けられた請求項７〜１０のいずれか１項に記載の第１の符号化装置と、前記ビットストリームをインターリーブされたビットストリームにインターリーブするように設けられたインターリーバと、エラーチェック情報の第２のストリームを生成するために前記インターリーブされたビットストリームにより動作するように設けられた請求項７〜１０のいずれか１項に記載の第２の符号化装置と、を備えることを特徴とする符号器。