JP2004527107A - 高電圧半導体デバイス - Google Patents

高電圧半導体デバイス Download PDF

Info

Publication number
JP2004527107A
JP2004527107A JP2002561283A JP2002561283A JP2004527107A JP 2004527107 A JP2004527107 A JP 2004527107A JP 2002561283 A JP2002561283 A JP 2002561283A JP 2002561283 A JP2002561283 A JP 2002561283A JP 2004527107 A JP2004527107 A JP 2004527107A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor device
insulating layer
substrate
passive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002561283A
Other languages
English (en)
Inventor
ラッセル ホーグ、デビッド
エドワード ボールズ、ティモシー
ジー カーシオ、ダニエル
Original Assignee
メイコム インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メイコム インコーポレイテッド filed Critical メイコム インコーポレイテッド
Publication of JP2004527107A publication Critical patent/JP2004527107A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【解決手段】化合物半導体デバイスは、グランドプレーン（２０５）を有する化合物半導体基板（２１９）、前記化合物半導体基板上に配置された能動素子（２０１）、前記化合物半導体基板上に配置され前記能動素子に電気的に結合された受動素子（２１１）、及び前記化合物半導体基板に隣接し前記受動素子及び前記グランドプレーン間に介在する結果、前記受動素子から前記グランドプレーンまで抵抗接地経路がない絶縁層（２０２）を具備する。

Description

【技術分野】
【０００１】
本発明は高電圧半導体デバイスに関し、より詳細には受動デバイスに電気的に結合された能動デバイスを有する高電圧化合物半導体デバイスに関する。
【背景技術】
【０００２】
Ｐ真性Ｎ（ＰＩＮ）ダイオードは、スイッチ、移相器及び減衰器等の民生及び軍事用途の類別に広く使用されている。近年、共通化合物半導体基板上にＰＩＮダイオードと受動素子とを一体化することにより、mmＷ周波数で作動することができる種々の多ポートＰＩＮデザインが利用できるようになった。
【０００３】
これらの新しいデザインは、本明細書で「化合物半導体デバイス」と呼ばれるタイプのデバイスの代表である。本明細書で使用されているように、この用語は、直接的又は間接的に互いに電気的に結合された能動素子及び受動素子が配置された化合物半導体基板を具備するデバイスを指す。本明細書に使用されているように、「化合物半導体」の用語は、導体及び絶縁体の中間の導電性を有する２以上の元素からなるいかなる非シリコン含有化合物を指す。一般的な化合物半導体は、ガリウム砒素（GaAs）及び亜鉛硫黄（ZnS）等のIII−Ｖ族及びII−VI族化合物からなる。化合物半導体は、IV族元素を含まないのが代表的である。本明細書で使用されているような「能動素子」の用語は、線形相関のない少なくとも２状態を有する電気部品、すなわち階段関数に従って状態間を切り替える電気部品を指す。能動素子の例はＰＩＮダイオード及びトランジスタである。逆に本明細書で使用されているような「受動素子」の用語は、１状態のみを有する電気部品、すなわち少しでも変化すると線形的に変化する電気部品を指す。受動素子の例はキャパシタ（コンデンサ）、インダクタ、抵抗及び伝送線である。例示目的で、本明細書では一貫してGaAsダイオードについて言及する。しかし、本発明はこの特定タイプの化合物半導体デバイスに限定されないことを理解すべきである。
【０００４】
典型的な従来技術のGaAsＰＩＮダイオードが米国特許第５１５９２９６号明細書に開示され、図１に示してある。図１は、種々の回路素子をまとめて接続するのに使用される受動素子１１１（この場合、金属伝送線１１１ａ）に直に隣接する能動素子１０１（この場合、ＰＩＮダイオード１０１ａ）を具備する化合物半導体デバイス１００を示す。伝送線１１１ａは、ＰＩＮダイオードに寄生結合されてもよいし、付加金属層を用いて直接結合されてもよい。この特定伝送線１１１ａでは、半導体基板１１９の表面に配置された金属層であり、ＰＩＮダイオード１０１ａに寄生結合されている。デバイス１００をこのように構成することにより、グランドプレーン１０５及び配置された金属伝送線１１１ａ間にショットキー接合部１１３が形成される。この接合部は、接地へ導く抵抗１１７と直列のダイオード１１５として表わすことができる。
【特許文献１】
米国特許第５１５９２９６号明細書
【０００５】
ショットキー障壁は、金属が半導体に密接して配置される際に形成される。半導体から隣接する金属への電荷移動は、金属接合部にわたって連続したフェルミレベルの要求事項を満たすように起こる。金属はその表面に沿って電子又は正孔を蓄積し、半導体は反対の電荷の空乏領域を形成する。理想的条件下では、電荷移動により発達するポテンシャル障壁の強度は、金属及び半導体間の仕事関数の差に等しい。GaAsの場合、ポテンシャル障壁は、ショットキー接合部を形成するタイプの金属上にあるよりも表面状態の密度に依存する。このため、GaAsは、ショットキー金属とは無関係にポテンシャル障壁が約0.8eVとなるようにフェルミレベルを固定する傾向がある表面状態の密度が重要である。いかなるショットキー接合部の特性も、金属蒸着の際に現れる表面状態に大きく依存する。従って、金属化のための表面を形成するのに使用される処理工程は、デバイス特性及び全体の製造歩留まりに重要である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のＰＩＮダイオードは、１２ボルトを使用する自動車用途等の高周波信号電力及びシステム電圧が低い用途によく適合する。というのは、比較的低い作動電圧では、伝送線１１１ａから接地に流れる漏れ電流の量は無視できるからである。しかし、大きな高周波信号を取り扱い、ＰＩＮダイオードにわたるかなり大きな電圧を生成するミサイルシステム等のより高いエネルギー信号を使用するシステムに、これらのＰＩＮダイオード構成を使用することが望ましい。残念ながら、電圧レベルがある降伏点（breakdown point）を超えて増加すると、金属伝送線１１１ａ及びGaAs層間に位置する接合部１１３から接地へかなり大きな漏れ電流が流れるので、回路を通常の作動ができないようにしてしまう。本出願人は、この漏れ電流は高電圧レベルにおいてGaAsの絶縁量が不十分であるためであると認識している。GaAs基板の半導電性の性質により、GaAsは高い値の抵抗として振舞う。このことは、GaAs基板が低電圧レベルでは絶縁体であり、高電圧レベルでは比較的大きな電流が流れることを意味する。従来技術のＰＩＮダイオードスイッチは、電圧が２８〜３４ボルト以上に増大すると即座に壊滅的に故障することが判明した。従って、本明細書に使用されているように、「高電圧」の用語は３４ボルト以上の電圧を指す。
【０００７】
従来技術のデバイスと同様に機能するが、今日判明している高エネルギー信号システムにより要求されるより高い電圧レベルに耐えられるデバイスが望ましい。
【課題を解決するための手段】
【０００８】
本発明は、高電圧用途に使用するための化合物半導体デバイスの改良された構造及び製造方法を提供する。本発明の化合物半導体デバイスは、化合物半導体基板及びその上に配置された受動素子間に絶縁材料層を設けている。絶縁層は、かなり高い電圧に耐え、化合物半導体基板よりも大きな絶縁を提供することができる。従って、本発明のデバイスは、半導体基板を介して接地への抵抗経路を有するのではなく、接地への抵抗・コンデンサ（ＲＣ）結合部を有するかのように振舞う。
【０００９】
本構成は従来技術を凌駕する多くの利点を提供する。第一に、従来技術のデバイスが直面する最大２８〜３４ボルトよりかなり高い電圧レベルでデバイスが機能することができる。さらに、絶縁層が、デバイスの反射減衰（return loss）、出力反射減衰及び挿入損（insertion loss）に関するデバイス性能をも改善することを本出願人は発見した。
【００１０】
従って、本発明の一側面は、ＲＣ結合部により受動素子が接地から絶縁された化合物半導体デバイスである。好適な一実施形態には、デバイスは、（ａ）接地表面を有する化合物半導体基板、（ｂ）基板上に配置された能動素子、（ｃ）基板上に配置され、能動素子に電気的に結合された受動素子、及び（ｄ）基板に隣接し、受動素子及び接地表面間に介在する結果、受動デバイスから接地表面への抵抗接地経路がない絶縁層を具備する。本発明の高電圧化合物半導体デバイスの例は、例えばＰＩＮダイオードスイッチ、モノリシック増幅器、電圧制御発振器、移相器、リミッタ、マルチプライヤ又は減衰器がある。
【００１１】
特に好適な実施形態において、絶縁層は、内部応力を均衡させるような方法で配置された複数の層からなる。すなわち、本出願人は、絶縁層材料及び基板材料は異なる物理的特性を有する傾向があり、熱変動に対して異なる反応を示すことを発見した。このため、熱サイクルに長く曝された後、絶縁層は剥離、クラック等の応力の痕跡を示すことがある。本出願人は、絶縁層内で内部応力を中和することにより、これらの効果を最小化した。この目的のために、好適な一実施形態において、絶縁層は逆の機械的膜（film）応力を有する２以上の層からなる。例えば、好適な一実施形態において、絶縁層は、機械的膜応力が上に凹の構成となるように層を変形させる傾向がある張力層と、機械的膜応力が下に凹の構成となるように層を変形させる傾向がある圧縮層とからなる。この構造における機械的膜応力は互いに反対に作用する傾向があるため、比較的広い温度範囲にわたって寸法的に安定した層になる。
【００１２】
本発明の他の側面は、高電圧用途に化合物半導体デバイスを使用することである。好適な一実施形態において、この使用は、（ａ）上述したように化合物半導体を形成する工程、及び（ｂ）受動素子及び接地間に高電圧を印加する工程を具備する。例えば、高電圧は、ＰＩＮダイオードの切り替え、モノリシック増幅、電圧制御発振、移相、リミッティング、逓倍及び減衰のための受動素子に印加することができる。
【００１３】
本発明の別の側面は、上述した高電圧化合物半導体を具備するシステムである。このようなシステムの例は、例えば光電高速スイッチングネットワーク、高電力位相アレーレーダシステム、及びミサイルにおける高電力探索装置ヘッドである。
【発明を実施するための最良の形態】
【００１４】
本発明の好適な一実施形態は図２に示される。図示されるように、化合物半導体デバイス２００は、（ａ）接地表面２０５に電気的に結合された化合物半導体基板２１９、（ｂ）基板２１９上に配置された能動素子２０１、（ｃ）基板２１９上に配置されると共に能動素子２０１に電気的に結合された受動素子２１１及び（ｄ）基板２１９に隣接すると共に受動素子２１１及び接地表面２０５間に介在する絶縁層２０２を具備し、受動素子から接地表面まで直接的な抵抗接地経路がない。
【００１５】
基板２１９は、上に定義されたように、導体及び絶縁体の中間の導電性を有する２以上の元素からなるいかなる非シリコン含有化合物の化合物半導体からなる。好適な化合物半導体は、GaAs、AlGaAs、InP、InGaAs、GaN、AlN、GaP、InAs、AlSb、GaSb、InSb、InGaP、ZnSe、ZnS及びHgCdTl等のIII−Ｖ及びII−VI族化合物からなる。より好適には、化合物半導体材料はGaAsである。
【００１６】
能動素子２０１は公知の技法を用いて基板２１９上に配置される。上述したように、能動素子は、線形相関のない少なくとも２状態を有するいかなる電気部品、すなわち階段関数に従って状態間を切り替える部品とすることができる。能動素子は好適には、少なくとも１個のダイオード（例えばＰ真性Ｎ（ＰＩＮ）ダイオード、フォトダイオード、発光ダイオード（ＬＥＤ）、バラクタダイオード）、トランジスタ（例えば接合電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ））、並びにレーザ（例えば垂直キャビティ表面放射レーザ（ＶＣＳＥＬ）、ダブルチャンネルプレーナ埋め込みヘテロ構造（ＤＣ−ＰＢＨ）、埋め込みクレセント（ＢＣ）、分散型フィードバック（ＤＦＢ）、分散型ブラッグ反射器（ＤＢＲ）等）、発光ダイオード（例えば表面発光ダイオード（ＳＬＥＤ）、エッジ発光ＬＥＤ（ＥＬＥＤ）、超発光ダイオード（ＳＬＤ）等）及びフォトダイオード（例えば電子雪崩フォトダイオード（ＡＰＤ））等の光電デバイスである。能動素子は、より好適には図２に示されるＰＩＮダイオード２０１ａである。
【００１７】
受動素子２１１も、公知の技法を用いて基板２１９上に配置される。上述したように、受動素子は、１状態のみを有するいかなる電気部品、すなわち少しでも変化すると線形的に変化する電気部品とすることができる。好適な受動素子は、コンデンサ、インダクタ、抵抗及び伝送線である。受動素子は、より好適には図２に示される伝送線である。チタン、プラチナ及び金の積み重ね層（Ti-Pt-Au-Ti）からなる伝送線が満足できる結果を提供することが判明した。
【００１８】
受動素子２１１は、絶縁層２０２によって基板から分離されている。絶縁層は、好適には少なくとも４０ボルト、より好適には少なくとも１００ボルト、さらに好適には少なくとも２５０ボルトの電圧を維持することができる。この目的のために、絶縁層は適当な材料からなり適当な厚さを有する。
【００１９】
絶縁層２０２は、少なくとも１ｘ1010Ω/cm、好適には少なくとも１ｘ1011Ω/cmの抵抗率を有するいかなる絶縁材料であってもよい。好適には、絶縁材料の熱膨張率を基板の熱膨張率と一致させて、デバイスを熱サイクルにかけても感知できる劣化がないより堅牢なパッケージを提供する。換言すると、絶縁材料の熱膨張特性は、基板の熱膨張特性に近似する。従って、絶縁材料の選択は、使用される化合物半導体基板に多少依存する。例えば材料の熱膨張係数（ＣＴＥ）を評価することにより、ある種の絶縁体と別の絶縁体との両立を容易に決定できる。適当な絶縁材料は、例えばセラミック材料の酸化物、窒化物、炭化物、ホウ化物及びそれらの組合せである。このような適当な材料の例は、窒化アルミニウム、窒化シリコン、酸化アルミニウム、酸化錫、炭化チタン、酸化ハフニウム、酸化亜鉛、酸化チタン、二酸化チタン及びアルミン酸リチウムであるが、これらの材料に限定されない。基板GaAsである好適な実施形態において、窒化シリコン（Si3N4）が高抵抗率絶縁体であり、有利な機械的特性を有し、GaAs上に容易に付着するので、絶縁層は窒化シリコンからなるのが好適である。
【００２０】
当業者であれば、経験に基づいた方法を使用して上述の電圧を支持するために、所与の材料に必要とされる厚さを決定することができる。例えば、各々５０ボルトの電圧では、Si3N4の絶縁層は１００nm（１０００オングストローム）だけ厚さが増加することが観察された。従って、４００nm（４０００オングストローム）の厚さのSi3N4の絶縁層を付加することにより、本発明のデバイスは、理論的には２２８ボルトの電圧（ここで２００ボルトの絶縁は４００nm厚のSi3N4の絶縁層で、２８ボルトの絶縁は半導体によって与えられる）に耐えることができる。
【００２１】
デバイスの降伏電圧（breakdown voltage）を上げるには、金属層２０１及び半導体基板２０５間に十分に厚い絶縁層があるのが望ましいが、本出願人は、望ましい結果を得るためには半導体基板上に４００nm厚の絶縁層を単に付着させることは可能でないことを発見した。特に、好適な実施形態に関しては、十分に厚いSi3N4の層が熱的ゆらぎに延長して暴露された後に割れ（クラック）が発生する。これらのクラックは、Si3N4及びGaAsの熱膨張特性の差異に起因する。絶縁層が一旦クラックし始めると、絶縁層の性能は危うくなり、最終的には故障する。
【００２２】
これらの機械的応力の懸念を克服するために、本発明の絶縁層は、熱膨張特性を中和するような方法で付着される。たとえば、好適な一実施形態に関して、絶縁層は分離した２層のSi3N4層からなる。２層に分離したSi3N4層の各々における応力は、ＣＴＥ強度に一致させてしかし逆方向に制御される。好適な実施形態において、第１Si3N4層２０３は、高周波プラズマ（約１３．６６ＭHz）デポジションを使用してGaAs基板上に直接付着される。これにより、Si3N4の張力層が形成される。張力層は、層内の機械的応力ベクトルが層の中心に向かって内方に引っ張る傾向がある層である。これにより、層は、GaAs基板上に付着した後、上向きにカールする傾向を形成する。次に、Si3N4の第２層２０４が、低周波プラズマ（約２００ｋHz）デポジションを使用して圧縮層として付着される。圧縮層は、層内の機械的応力ベクトルが層の縁に向かって外方に引っ張る傾向がある層である。これにより、層は、付着した後、下向きのカップを形成する傾向を形成する。分離した２層のSi3N4層は絶縁層内の機械的応力間の均衡を保つよう設計されるので、絶縁層２０２０に現れる全体の機械的応力を低減する。好適には、２層の組合せの結果、絶縁層の応力の合計は零又は殆ど零となる。これにより、デバイスが熱的ゆらぎに曝されても、デバイスのクラック発生及び絶縁層の剥離が防止される。
【００２３】
本発明に従って受動回路素子及び半導体基板間に絶縁層を配置したデバイスを開発することにより、デバイスの降伏電圧は実質的に増大する。これにより、高電圧レベルを使用する大きな信号用途にデバイスを使用することができる。受動素子及び接地間に、約４０ボルトを超える電圧、より好適には約１００ボルトを超える電圧、さらに好適には約２００ボルトを超える電圧を印加できることが判明した。より大きな信号用途を使用するシステムの例は、例えば光電高速度スイッチングネットワーク、高電力位相アレーレーダシステム、ミサイルにおける高電力探索装置ヘッドである。好適一実施形態において、デバイスは、ミサイルにおける高電力探索装置ヘッドにおいて送信モード及び受信モード間を切り替えるＰＩＮスイッチとして使用される。
【実施例】
【００２４】
以下に、これに限定されない例で本発明の実践を説明する。適用可能な図２を参照する。
【００２５】
一枚のGaAsウエハが、化合物半導体デバイス２００用の基板２１９として提供された。基板１２９上にＰＩＮダイオード２０１ａ及び伝送線２１１ａを付着させる前に、Si3N4の絶縁層が形成された。Si3N4層は２段階で付着された。最初に、高周波プラズマ（約１３．６６ＭHz）を使用して１００nm厚の層が付加されて張力層が生成された。次に、低周波プラズマ（約２００ｋHz）を使用して１００nm層の上に３００nm厚の層が付着された。
【００２６】
金属リフトオフ技法を用いて、基板上に種々の層が付着され、ＰＩＮダイオード２０１ａ及び伝送線２１１ａを形成した。特に対象となるのは、より高電圧を支持するために、厚さが増大したＰＩＮダイオードデバイスのＩ(絶縁)領域である。この厚さの増加の結果、形成工程中にダイオードメサに対する機械的ダメージが散発的に生じた。ダメージは、標準的な４μm厚のレジストを使用して不十分なフォトレジストで覆う結果であることが決定された。この結果、メサの縁は、リフトオフ技法の際に引き裂かれ易い。この問題は、Ｉ領域、Ｎオーミック及び６μmまでの金属工程で使用されるレジスト厚を増加させて絶縁Ｉ領域に対して２μmの厚さを増加させて補償することにより解決した。
【００２７】
基板２１９上に金属層を積み重ねて付着することにより、伝送線２１１ａが生成された。この積み重ねは、チタン、プラチナ、金及びチタン（すなわちTi-Pt-Au-Ti）であった。
【００２８】
デバイスには熱的応力が加えられ、降伏電圧の試験がなされた。デバイスは、劣化の徴候を示すことなく２５０ボルトを超える電圧を支持することができた。さらに、デバイスは加速寿命試験に供された。デバイスは、１６８，３４０，５００，１０００時間の増加時間にわたって５６ボルトにバイアスされた状態で１２５℃でバーンイン試験された。各時間間隔において、デバイスは劣化の徴候を示すことなく、５６ボルト及び７０ボルトで評価された。
【００２９】
デバイスの高周波性能は３０ＧHzから４０ＧHzまで測定された。生成されたデバイスは、ＬＮＡ、ＤＥＬＴＡ及びＳＵＭと名付けられた３端子を有する３極３投のスイッチであった。入力反射減衰、出力反射減衰及び挿入損はＤＥＬＴＡへのＬＮＡ（LNA
to DELTA）ポート構成、ＳＵＭへのＬＮＡポート構成及びＳＵＭへのＸＭＴポート構成を用いて測定された。試験の結果は、各々図３、図４及び図５に示される。明らかなように、窒化物絶縁層を付加したことにより、デシベルの何分の一だけ高周波性能全体が実際に改善された。GaAs基板と比較して高周波伝送特性に対してより良好な絶縁物として作用する窒化層の結果であると理論付けられる。
【００３０】
上述の説明は例示であって限定するものではなく、当業者であれば本発明の真髄から逸脱することなく変形することができることを理解すべきである。従って、特許請求の範囲に定義された本発明の範囲内であるので、本明細書はそのような変更、変形及び等価物をカバーするように意図される。
【図面の簡単な説明】
【００３１】
【図１】従来技術のデバイスの断面図である。
【図２】本発明に従ったデバイスの断面図である。
【図３】ＤＥＬＴＡへのＬＮＡポート構成を使用して測定した入力反射減衰、出力反射減衰及び挿入損を示すグラフである。
【図４】ＳＵＭへのＬＮＡポート構成を使用して測定した入力反射減衰、出力反射減衰及び挿入損を示すグラフである。
【図５】ＳＵＭへのＸＭＴポート構成を使用して測定した入力反射減衰、出力反射減衰及び挿入損を示すグラフである。
【符号の説明】
【００３２】
２０１ 能動素子
２０２ 絶縁層
２０５ グランドプレーン（接地表面）
２１１ 受動素子
２１９ 化合物半導体基板

Claims (28)

  1. 接地表面を有する化合物半導体基板と、
    該基板上に配置される能動要素と、
    前記基板上に配置され、前記能動素子に電気的に結合された受動素子と、
    前記基板に隣接し、前記受動素子及び前記接地表面間に介在する結果、前記受動素子から前記接地表面への抵抗接地経路がない絶縁層とを具備することを特徴とする化合物半導体デバイス。
  2. 少なくとも４０ボルトの電圧を絶縁できることを特徴とする請求項１記載の化合物半導体デバイス。
  3. 少なくとも１００ボルトの電圧を絶縁できることを特徴とする請求項２記載の化合物半導体デバイス。
  4. 少なくとも２００ボルトの電圧を絶縁できることを特徴とする請求項３記載の化合物半導体デバイス。
  5. 前記絶縁層は少なくとも1×1011Ωcmの抵抗率を有する絶縁体からなることを特徴とする請求項１記載の化合物半導体デバイス。
  6. 前記絶縁層は、酸化物、窒化物、炭化物、ホウ化物及びケイ化物のうちの少なくとも一つからなることを特徴とする請求項１記載の化合物半導体デバイス。
  7. 前記絶縁層はSi3N4からなることを特徴とする請求項６記載の化合物半導体デバイス。
  8. 前記基板は、III−Ｖ及びII−VI族化合物又はその組合せであることを特徴とする請求項１記載の化合物半導体デバイス。
  9. 前記基板は、GaAs、AlGaAs、InP、InGaAs、GaN、AlN、GaP、InAs、AlSb、GaSb、InSb、InGaP、ZnSe、ZnS及びHgCdTlのうちの少なくとも一つからなることを特徴とする請求項８記載の化合物半導体デバイス。
  10. 前記基板はGaAsからなることを特徴とする請求項９記載の化合物半導体デバイス。
  11. 前記絶縁層はSi3N4からなることを特徴とする請求項１０記載の化合物半導体デバイス。
  12. 前記能動素子は、ダイオード、トランジスタ又は光電デバイスのうちの少なくとも一つからなることを特徴とする請求項１記載の化合物半導体デバイス。
  13. 前記能動素子はＰＩＮダイオードであることを特徴とする請求項１２記載の化合物半導体デバイス。
  14. 前記受動素子は、キャパシタ、インダクタ、抵抗又は伝送線のうちの少なくとも一つからなることを特徴とする請求項１記載の化合物半導体デバイス。
  15. 前記受動素子は伝送線であることを特徴とする請求項１４記載の化合物半導体デバイス。
  16. 前記能動素子はＰＩＮダイオードからなり、
    前記基板はGaAsからなり、
    前記絶縁層はSi3N4からなることを特徴とする請求項１５記載の化合物半導体デバイス。
  17. 前記金属層は能動デバイスに寄生結合されていることを特徴とする請求項１６記載の化合物半導体デバイス。
  18. 前記絶縁層は、第１方向に第１膜応力を有する第１絶縁層と、前記第１絶縁層上に配置され、前記第１方向とは異なる第２方向に第２膜応力を有する第２絶縁層とを具備し、
    前記絶縁層は、前記第１絶縁層の応力及び前記第２絶縁層の応力より小さい全体応力を有することを特徴とする請求項１記載の化合物半導体デバイス。
  19. 前記第１及び第２方向は互いに反対であることを特徴とする請求項１８記載の化合物半導体デバイス。
  20. 前記全体応力は約零であることを特徴とする請求項１８記載の化合物半導体デバイス。
  21. 前記第１絶縁層は圧縮層であり、前記第２絶縁層は張力層であることを特徴とする請求項１８記載の化合物半導体デバイス。
  22. 前記第１絶縁層は厚さ１００nmのSi3N4層であり、
    前記第２絶縁層は厚さ３００nmのSi3N4層であることを特徴とする請求項２１記載の化合物半導体デバイス。
  23. 接地表面を有する化合物半導体基板、該基板上に配置される能動要素、前記基板上に配置され、前記能動素子に電気的に結合された受動素子、及び前記基板に隣接し、前記受動素子及び前記接地表面間に介在する結果、前記受動素子から前記接地表面への抵抗接地経路がない絶縁層を具備する化合物半導体デバイスの使用方法であって、
    前記受動素子及び前記接地表面間に少なくとも約４０ボルトの電圧を印加する工程からなることを特徴とする化合物半導体デバイスの使用方法。
  24. 前記電圧は少なくとも約１００ボルトであることを特徴とする請求項２３記載の化合物半導体デバイスの使用方法。
  25. 前記電圧は少なくとも約２００ボルトであることを特徴とする請求項２３記載の化合物半導体デバイスの使用方法。
  26. 前記受動素子に対して前記電圧を印加することにより、前記デバイスが、ＰＩＮダイオードの切り替え、モノリシック増幅、電圧制御発振、移相、リミッティング、逓倍及び減衰のうちの少なくとも一つを実施することを特徴とする請求項２３記載の化合物半導体デバイスの使用方法。
  27. 接地表面を有する化合物半導体基板、該基板上に配置される能動要素、前記基板上に配置され、前記能動素子に電気的に結合された受動素子、及び前記基板に隣接し、前記受動素子及び前記接地表面間に介在する結果、前記受動素子から前記接地表面への抵抗接地経路がない絶縁層を有する化合物半導体デバイスを具備するシステム。
  28. 光電スイッチングネットワーク、高電力位相アレーレーダシステム、又はミサイルにおける高電力探索装置ヘッドのうちの一つであることを特徴とする請求項２７記載のシステム。
JP2002561283A 2001-01-30 2002-01-30 高電圧半導体デバイス Pending JP2004527107A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26505201P 2001-01-30 2001-01-30
PCT/US2002/002592 WO2002061836A1 (en) 2001-01-30 2002-01-30 High voltage semiconductor device

Publications (1)

Publication Number Publication Date
JP2004527107A true JP2004527107A (ja) 2004-09-02

Family

ID=23008748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002561283A Pending JP2004527107A (ja) 2001-01-30 2002-01-30 高電圧半導体デバイス

Country Status (5)

Country Link
US (1) US6946717B2 (ja)
EP (1) EP1364405A4 (ja)
JP (1) JP2004527107A (ja)
KR (1) KR100866840B1 (ja)
WO (1) WO2002061836A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205467A (ja) * 2007-02-16 2008-09-04 Cree Inc 低減されたオン抵抗を有するダイオード、および関連する製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391067B1 (en) * 2006-01-25 2008-06-24 Lockheed Martin Corporation Hybrid microwave integrated circuit
US9252067B1 (en) 2006-01-25 2016-02-02 Lockheed Martin Corporation Hybrid microwave integrated circuit
ITTO20120584A1 (it) * 2012-07-02 2014-01-03 St Microelectronics Srl Rivelatore optoelettronico ad alta frequenza
DE102016106734A1 (de) * 2015-12-14 2017-06-14 Osram Opto Semiconductors Gmbh Träger für ein optoelektronisches Bauelement, Verfahren zum Herstellen eines Trägers für ein optoelektronisches Bauelement, Wafer und Lötverfahren
US11488889B1 (en) * 2017-08-08 2022-11-01 Northrop Grumman Systems Corporation Semiconductor device passive thermal management
CN109742161B (zh) 2018-09-30 2021-05-04 华为技术有限公司 一种开关半导体器件及其制备方法、固态移相器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967310A (en) 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
US4620986A (en) * 1984-11-09 1986-11-04 Intel Corporation MOS rear end processing
US5047829A (en) 1986-10-30 1991-09-10 Texas Instruments Incorporated Monolithic p-i-n diode limiter
JPH02292826A (ja) * 1989-05-06 1990-12-04 Sony Corp 半導体装置
US5341114A (en) * 1990-11-02 1994-08-23 Ail Systems, Inc. Integrated limiter and amplifying devices
US5126701A (en) * 1990-12-28 1992-06-30 Raytheon Company Avalanche diode limiters
US5159296A (en) * 1991-03-28 1992-10-27 Texas Instruments Incorporated Four port monolithic gaas pin diode switch
JPH0590801A (ja) * 1991-09-27 1993-04-09 Nec Corp マイクロ波集積回路
JPH05129345A (ja) * 1991-11-08 1993-05-25 Toshiba Corp マイクロ波集積回路の製造方法
US5268310A (en) * 1992-11-25 1993-12-07 M/A-Com, Inc. Method for making a mesa type PIN diode
GB9520791D0 (en) * 1995-10-13 1995-12-13 Philips Electronics Nv Image sensor
CA2213034C (en) * 1996-09-02 2002-12-17 Murata Manufacturing Co., Ltd. A semiconductor device with a passivation film
JP2001177060A (ja) * 1999-12-14 2001-06-29 Nec Corp モノリシック集積回路装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205467A (ja) * 2007-02-16 2008-09-04 Cree Inc 低減されたオン抵抗を有するダイオード、および関連する製造方法
US8138583B2 (en) 2007-02-16 2012-03-20 Cree, Inc. Diode having reduced on-resistance and associated method of manufacture

Also Published As

Publication number Publication date
US20040113231A1 (en) 2004-06-17
KR20030088429A (ko) 2003-11-19
WO2002061836A9 (en) 2004-04-01
EP1364405A4 (en) 2008-12-24
KR100866840B1 (ko) 2008-11-04
WO2002061836A1 (en) 2002-08-08
EP1364405A1 (en) 2003-11-26
US6946717B2 (en) 2005-09-20

Similar Documents

Publication Publication Date Title
US20240105857A9 (en) High-voltage lateral gan-on-silicon schottky diode with reduced junction leakage current
US10134627B2 (en) Silicon-on-plastic semiconductor device with interfacial adhesion layer
US9871107B2 (en) Device with a conductive feature formed over a cavity and method therefor
JP5604055B2 (ja) 静電気放電に耐久性を有するヘテロ接合バイポーラトランジスタ素子
WO2005096365A1 (ja) 半導体装置
US6794734B2 (en) Heterojunction P-I-N diode and method of making the same
JPH04316206A (ja) アバランシェ・ダイオード・リミッタ
JP2004527107A (ja) 高電圧半導体デバイス
WO2020113175A2 (en) Cmos rf power limiter and esd protection circuits
US20060214289A1 (en) Gallium nitride material-based monolithic microwave integrated circuits
JP2021533556A (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
US8143654B1 (en) Monolithic microwave integrated circuit with diamond layer
US20230402549A1 (en) Monolithic pin and schottky diode integrated circuits
JP2023519646A (ja) 一体側部ビア
US6933220B2 (en) Thyristor switch for microwave signals
RU2556271C1 (ru) Интегральная схема свч
Lee et al. Qualification of Wavice Baseline GaN HEMT process with 0.4 um gate on 4” SiC wafers
TW202414692A (zh) 單體pin和蕭特基二極體積體電路
Evers et al. Direct current and high frequency performance of thin film InP-based tunneling hot electron transfer amplifiers
US20180286941A1 (en) Radio Frequency Resistor Element
Hur et al. High gain AlInAs/GaInAs/InP HEMT's with individually grounded source finger vias
US20180269194A1 (en) Highly Integrated RF Power and Power Conversion Based on Ga2O3 Technology
CN112038399A (zh) 具有环绕式电极的半导体装置
CN111952361A (zh) 半导体器件及其制作方法
Bechtel et al. Microwave Semiconductor Devices