KR20030088429A - 고전압 반도체 디바이스 - Google Patents

고전압 반도체 디바이스 Download PDF

Info

Publication number
KR20030088429A
KR20030088429A KR10-2003-7010062A KR20037010062A KR20030088429A KR 20030088429 A KR20030088429 A KR 20030088429A KR 20037010062 A KR20037010062 A KR 20037010062A KR 20030088429 A KR20030088429 A KR 20030088429A
Authority
KR
South Korea
Prior art keywords
compound semiconductor
semiconductor device
insulating layer
substrate
passive element
Prior art date
Application number
KR10-2003-7010062A
Other languages
English (en)
Other versions
KR100866840B1 (ko
Inventor
데이비드 러셀 호아그
티모시 에드워드 볼리스
다니엘 지. 크루시오
Original Assignee
엠/에이-컴, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠/에이-컴, 인크. filed Critical 엠/에이-컴, 인크.
Publication of KR20030088429A publication Critical patent/KR20030088429A/ko
Application granted granted Critical
Publication of KR100866840B1 publication Critical patent/KR100866840B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

화합물 반도체 디바이스는 접지 플레인을 구비하는 화합물 반도체 기판(219)과, 상기 기판상에 증착된 능동소자(201)와, 상기 기판상에 증착되며 상기 능동소자에 전기적으로 연결된 수동소자(211), 및 상기 기판에 인접하며 상기 수동소자에서 상기 접지표면까지 내접지경로가 없도록 수동소자 및 접지 표면 사이에 위치하는 절연층을 포함한다.

Description

고전압 반도체 디바이스{High Voltage Semiconductor Device}
핀 다이오드(P Intrinsic I : PIN diode)는 일반적으로 스위치, 상이동기(phase 0shifter), 및 감쇠기(attenuator)로서 상업적인 어플리케이션 및 군사적인 어플리케이션 종류에 이용된다. 최근, mm W 주파수로 동작할 수 있는 다양한 다중 포트 핀 설계는 공통 화합물 반도체 기판상에 PIN다이오드를 수동소자(passive element)와 결합시킴으로써 이용할 수 있게 되어진다.
새로운 설계는 본 명세서에서 "화합물 반도체 디바이스"라 지칭된 전형적인 디바이스 형태이다. 본 명세서에서 사용된 것과 같이, 이 용어는 직접적 또는 간접적으로 전기적으로 동시에 연결된 능동소자 및 수동소자가 증착된 화합물 반도체기판을 포함하는 디바이스를 지칭한다. 본 명세서에 사용된 바와 같이, "화합물 반도체"라는 용어는 도체 및 유전체의 화합물 간에 전기적 전도성을 구비하는 둘이상의 소자에 대한 소정의 비-실리콘-함유 화합물을 지칭한다. 일반적 화합물 반도체는 갤륨 아세나이드(GaAs) 및 징크 설퍼(ZnS)와 같은 Ⅲ-Ⅴ족 및 Ⅱ-Ⅵ족 화합물을 개별적으로 포함한다. 전형적으로, 화합물 반도체는 Ⅳ족 성분을 포함하지 않는다. 본 명세서에 사용된 바와 같이, "능동소자"라는 용어는 선형상관관계가 없는 적어도 두 개의 상태(state)를 구비하는 전기적 요소(electrical component)를 지칭하며, 다시 말해, 요소는 계단 함수(step function)에 따라 상태 사이를 전환한다(switch). 능동소자의 예들은 PIN다이오드와 트랜지스터를 포함한다. 반대로, 본 명세서에 이용된, "수동소자"라는 용어는 일단 그것이 변하면 선형적으로 변하는 단지 하나의 상태만을 갖는 전기적 요소를 지칭한다. 수동소자의 예들은 캐패시터, 인덕터, 레지스터, 및 전송선을 포함한다. 설명을 목적으로, 본 명세서 전체에 걸쳐 GaAs PIN다이오드에 대한 구체적인 참조가 이루어진다. 그러나, 본 발명이 상기 특정한 형태의 화합물 반도체 디바이스에 제한되지 않는다는 것을 이해할 수 있다.
전형적인 종래 기술 GaAs PIN 다이오드는 넬슨에 의해 공개된 미국 특허 제5,159,296호에서 더 상세하게 개시되며 도 1에 도시된다. 도면은 본 실시예에서 PIN다이오드(101a)인 능동소자(101)와, 능동소자(101)와 바로 인접하며 본 실시예에서 다양한 회로소자를 함께 연결하기 위해 이용된 금속 전송선(111a)인 능동소자(111)를 포함하는 화합물 반도체 디바이스(100)를 도시한다.전송선(111a)은 PIN 다이오드에 기생적으로(parasitically) 연결되거나 추가적인 금속층을 이용하여 직접적으로 연결될 수 있다. 이 특정한 전송선(111a)은 반도체 기판(119)의 표면상에 증착된 금속층이며 PIN다이오드(111a)에 기생적으로 연결된다. 이 방법으로 디바이스(100)를 형성함으로써, 쇼트키 접합(113)은 접지 플레인(105)과 증착된 금속 전송선(111a) 사이에 형성된다. 이 접합은 접지를 일으키는 레지스터(117)와 직렬로 다이오드(115)로서 표시될 수 있다.
쇼트키 장벽은 금속이 반도체와 직접 접촉으로 대체되는 경우 형성된다. 반도체로부터 인접한 금속까지의 전하의 전달은 금속 접합(metallugical juntion)을 통해 연속적인 페르미 준위에 대한 요구조건을 만족하기 위해 나타날 수 있다. 금속은 금속표면을 따라 전자 또는 홀을 축적할 수 있으며, 반도체는 반대 전하의 공핍 영역(depletion region)을 형성할 수 있다. 이상적인 조건하에서, 전하의 전달로부터 나타나는 포텐셜 장벽의 크기는 금속과 반도체 간의 일함수에서의 차이와 동일하다. GaAs의 경우에, 포텐셜 장벽은 쇼트키 접합을 형성하는 금속의 형태보다 표면 상태의 밀도에 더 의존한다. 그러므로, GaAs가 포텐셜 장벽이 거의 0.8eV에 근접할 수 있는 페르미 준위를 상세화하는 경향이 있으므로, 표면 상태 밀도는 두드러지며, 쇼트키 금속에 독립적이다. 임의의 쇼트키 접합의 특성은 금속 증착동안 표면 조건 상태에 크게 의존할 것이다. 그러므로, 금속화를 위한 표면을 준비하기 위해 이용된 프로세싱 단계는 디바이스 특성 및 전체-제조 수율(overall-manufacturing yield)에 중요하다.
상술한 PIN다이오드는 예를 들면, 12볼트 시스템을 이용하는 자동차 어플리케이션과 같은, RF신호 전력 및 시스템 포텐셜이 낮은 어플리케이션에 더 적합하고, 상대적으로 낮은 동작 전압으로, 전송선(111a)으로부터 접지에 흐르는 누설 전류의 양은 무시할만하다. 그러나, 큰 RF신호를 처리하고 PIN다이오드를 통해 상당히 큰 포텐셜을 생성하는 미사일 시스템과 같은 고에너지 신호를 이용하는 시스템에서는 이 PIN다이오드 구성을 이용하는 것이 바람직하다. 불행하게, 전압레벨이 임의의 브레이크다운 전압지점(breakdown point)을 넘어서 증가하는 경우에는, 상당히 큰 누설 전류가 금속 전송선(111a) 및 GaAs층 사이에 위치된 접합(113)으로부터 접지로 흐름으로써, 정상 동작에 대해 불필요한 회로로 만들게 된다(render). 본 출원인은 이 전류 누설은 고전압 레벨에서 GaAs의 부적합한 절연 특성에 기인한 것이라는 것을 인지한다. GaAs기판의 반전도 특성은 저전압레벨에서는 절연체이지만 고전압레벨에서는 상대적으로 큰 전류로 전도하는 것을 의미하면서, 그것을 대용량 레지스터로써 작용하게 한다. 포텐셜이 28 ~ 34V 및 그 이상의 레벨로 증가하는 경우, 종래 PIN다이오드 스위치 결함이 거의 즉각적이고 치명적으로 발견되어진다. 따라서, 본 명세서에서 이용된 바와 같이, "고전압"이라는 용어는 34V 보다 큰 포텐셜을 지칭한다.
종래의 디바이스와 유사한 방법으로 작용하지만, 최근 개발된 고에너지 신호시스템에 의해 요구된 고전압 레벨을 잘 견딜수 있는 디바이스를 갖는 것이 바람직하다.
본 출원의 우선권은 2001년 1월 30일 출원된 가출원 번호 제60/265,052호에 근거를 두며, 본 명세서에서 참조문헌으로 통합된다.
본 발명은 일반적으로 고-전압 반도체 디바이스에 관한 것이며, 보다 구체적으로는 수동디바이스에 전기적으로 연결된 능동디바이스를 구비하는 고전압 화합물 반도체 디바이스에 관한 것이다.
도 1은 종래기술에 따른 디바이스의 단면도이다.
도 2는 본 발명에 따른 디바이스의 단면도이다.
도 3은 LNA를 DELTA포트 구성에 이용하여 측정된 입력 귀환 손실, 출력 귀환 손실, 및 삽입 손실 그래프이다.
도 4는 LNA를 SUM포트 구성에 이용하여 측정된 입력 귀환 손실, 출력 귀환 손실, 및 삽입 손실 그래프이다.
도 5는 XMT를 SUM포트 구성에 이용하여 측정된 입력 귀환 손실, 출력 귀환 손실, 및 삽입 손실 그래프이다.
본 발명은 고전압 어플리케이션에 이용하기 위한 화합물 반도체 디바이스에 대해 개선된 구조물 및 준비 기술을 제공한다. 본 발명의 화합물 반도체 디바이스는 화합물 반도체 기판과 기판 상부에 증착된 능동소자 사이에 절연물질층을 포함한다. 절연층은 현저하게 높은 포텐셜을 잘견딜 수 있어 화합물 반도체 기판보다 큰 전기적 절연을 제공할 수 있다. 따라서, 본 발명의 디바이스는 반도체기판을 통해 접지에 저항 경로를 갖는 것보다는 오히려, 마치 접지에 레지스터/캐패시터(RC) 연결(coupling)을 갖는 것과 같이 작용한다.
이 구성은 종래기술에 비해 많은 이점을 제공한다. 첫째, 디바이스가 종래 디바이스에 직면하는 28-34볼트 최대값보다 현저하게 높은 전압에서 작용할 수 있게 한다. 추가적으로, 출원인은 절연층 역시 자체 귀환 손실(return loss), 출력 귀환 손실(output return loss), 및 삽입 손실(insertion loss)과 관련한 디바이스의 성능을 개선한다는 것을 알게되었다.
따라서, 본 발명의 일측면은 능동디바이스가 RC연결에 의해 접지로부터 절연되는 화합물 반도체 디바이스이다. 바람직한 실시예에서, 디바이스는 (a)접지표면을 구비하는 화합물 반도체 기판과, (b)상기 기판상에 증착된 능동소자와, (c)상기 기판상에 증착되며 상기 능동소자에 전기적으로 연결된 수동소자, 및 (d)상기 기판에 인접하고 상기 수동 디바이스로부터 상기 접지표면까지 저항 접지 경로가 없도록 수동 디바이스와 접지표면 사이에 위치한 절연층을 포함한다. 본 발명의 고전압 화합물 반도체 디바이스는 예를 들면, PIN다이오드 스위치, 모놀리식 증폭기(monolithic amplifier), 전압 제어형 오실레이터, 상이동기(phaseshifter), 제한기(limiter), 곱셈기(mutiplier), 또는 감쇠기(attenuator)를 포함한다.
특정한 바람직한 실시예에서, 절연층은 내부 응력을 균형잡는 방식으로 증착된 다중층을 포함한다. 즉, 출원인은 절연층물질과 기판물질이 상이한 물리적 특성을 갖으며 열적 변화에 대해 상이하게 반응하기 쉽다는 것을 알게되었다. 그러므로, 열적 순환에 대한 노출이 연장된 이후에, 절연층은 플레이킹(flaking) 및/또는 크래킹(cracking)과 같은 응력의 징후를 나타낼 수 있다. 출원인은 절연층내에 내부 응력을 중화함으로써 이 영향들을 최소화하였다. 이를 위해, 바람직한 실시예에서, 절연층은 반대 메커니컬 막응력(mechanical film stress)을 구비하는 두개이상의 층을 포함한다. 예를 들면, 바람직한 실시예에서 절연층은 메커니컬 막응력이 상향 오목 구성으로 층을 변형하려고 하는 인장층(tensile layer)과, 메커니컬 막응력이 하부 오목구성으로 층을 변형하려고 하는 압축층(compression layer)을 포함한다. 본 구성내에서 메커니컬 막응력은 서로 반대 작용하는 경향이 있어서 상대적으로 큰 온도 범위에 거쳐 치수적으로 안정한 층을 생성하게 된다.
본 발명의 다른 측면은 고전압 어플리케이션내에서 화합물 반도체 디바이스를 이용한다. 바람직한 실시예에서, 상기 이용은 (a)전술과 같이 화합물 반도체 디바이스를 제공하는 단계 및 (b)수동소자 및 접지 사이에 고전압 포텐셜을 적용하는 단계를 포함한다. 예를 들면, 고전압 포텐셜은 PIN 다이오드 스위칭, 모놀리식 증폭, 전압 제어형 오실레이팅, 상이동, 제한, 멀티플라잉 및 감쇠를 위해 수동소자에 적용될 수 있다.
본 발명의 다른 특징은 전술한 고전압 화합물 반도체를 포함하는 시스템이다. 이러한 시스템의 예는, 예를 들면, 광전 고속 스위칭 네트워크, 고전력 위상 어레이 레이더 시스템(high power phased array radar system), 및 미사일 시스템에서 고전력 탐색기 헤드를 포함한다.
본 발명의 바람직한 실시예는 도 2에 도시된다. 도시된 바와 같이, 화합물 반도체(200)는 (a)접지 표면(205)에 전기적으로 연결된 화합물 반도체 기판(219)과, (b)기판상에 증착된 능동소자(201)와, (c)기판(219)상에 증착되며 능동소자(201)에 전기적으로 연결된 수동소자(211), 및 (d)기판(219)에 인접하며 수동소자(211)에서 접지표면(205)까지 직접 저항 접지 경로가 없도록 수동 소자(211) 및 접지 표면(205) 사이에 위치하는 절연층(202)을 포함한다.
기판(219)은 전술과 같이, 도체 및 유전체 간에 전기적 전도성을 구비하는 두개 이상의 임의의 비실리콘 함유 화합물인 화합물 반도체를 포함한다. 바람직한 화합물 반도체는, 예를 들면, GaAs, AlGaAS, InP, InGaAs, GaN, AIN, GaP, INAs, AlSb, GaSb, InSb, InGaAs, InGaP, ZnSe, ZnS, 및 HgCdTl와 같은 Ⅲ-Ⅴ족 및 Ⅱ-Ⅳ족 화합물을 포함한다. 보다 바람직하게는, 화합물 반도체 물질은 GaAs이다.
능동소자(201)는 공지된 기술을 이용하여 기판(219)상에 증착된다. 전술한 바와 같이, 능동소자는 선형 상관관계가 없는 사이에 적어도 두개의 상태를 구비하는 임의 전기적 요소일 수 있으며, 즉, 요소는 단계 함수에 따라 상태사이를 전환한다. 바람직하게, 능동소자는 다이오드(예를 들면, PIN 다이오드, 광다이오드, 발광다이오드(LED), 가변용량 다이오드(varactor diode)), 트랜지스터(예를 들면,접합 전계효과 트랜지스터, 바이폴라 트랜지스터(bipolar transistor) 또는 바이폴라 접합 트랜지스터, 이형 접합 바이폴라 트랜지스터(hetero junction bipolar transistor)), 레이저(예를 들면, 수직 공동 표면 발광 레이저(vertical cavity surface emitting laser:VCSEL), 이중 채널, 평면적 매설형 이형 구조(planar buried hetero structure:DC-PBH), 매설형 반월체(buried crescent), 분포 귀환형 (distributed feedback:DFB), 분포 브래그 반사기(distributed bragg feflector(DBR),등), 발광다이오드(예를 들면, 표면 발광 다이오드, 모서리 발광 다이오드, 초발광 다이오드(super luminescent diode), 등), 및 광다이오드(예를 들면, 애벌런치 포토다이오드(avalanche phptodiode(APD))와 같은 광전소자(opto-electronic device) 중 하나를 포함한다. 가장 바람직하게, 능동소자는 도 2에 도시된 바와 같이 PIN다이오드(201a)를 포함한다.
수동소자(211) 역시 공지된 기술을 사용하여 기판(219)상에 증착된다. 전술한 바와 같이, 수동소자(211)가 일단 변화하면, 수동소자는 선형적으로 변화하는 하나의 상태만을 갖는 임의의 전기적 요소일 수 있다. 바람직한 수동소자는 캐패시터, 인덕터, 레지스터 및 전송선을 포함한다. 가장 바람직하게 수동소자는 도 2에 도시된 바와 같이 전송선이다. 티타늄, 플래티늄, 및 금(Ti-Pt-Au-Ti)의 스택층을 포함하는 전송선은 허용가능한 결과물을 제공한다는 것을 알 수 있다.
수동소자(211)는 절연층(202)에 의해 기판에서 분리된다. 절연층(202)은 바람직하게 적어도 40볼트의 포텐셜을 유지할 수 있으며, 가장 바람직하게는 적어도 100볼트, 더 더욱 바람직하게는 적어도 250볼트의 포텐셜을 유지할 수 있다. 이를위해, 층은 적합한 물질을 포함하고 적합한 두께를 갖어야만 한다.
절연층(202)는 적어도 1×1010Ω/㎝의 저항을 갖는, 바람직하게는 적어도 1×1011Ω/㎝ 저항을 갖는, 임의의 유전 물질일 수 있다. 바람직하게, 유전물질의 열팽창은 소자가 열적으로 순환함에 따라 뚜렷하게 떨어지지 않는 더 좋은 로버스트 패키지(robust package)를 제공하기 위해 기판의 열팽창에 부합된다. 다시 말해, 절연층의 열팽창 특성은 기판의 열팽창에 근접할 것이다. 그러므로, 유전물질의 선택은 이용된 화합물 반도체 기판에 어느 정도 의존할 것이다. 사용자들은 예를 들면, 물질의 열팽창계수를 액세싱함으로써 임의의 유전체와 임의의 유전체의 호환성을 쉽게 결정할 수 있다. 적합한 유전 물질은 예를 들면, 산화물(oxide), 질화물(nitride), 탄화물(carbide), 붕소화물(boride) 및 규화물(silicide) 및 그 화합물인 세라믹 물질을 포함한다. 이러한 적합한 물질의 예는 알루미늄 질화물, 실리콘 질화물, 알루미늄 산화물, 주석 산화물(tin oxide), 티탄 탄화물(titaniun carbide), 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide), 티탄 산화물 및 이산화물(dioxide), 리튬 알루미네이트(lithium aluminate) 등을 포함하지만, 이들에 제한되지 않는다. 기판이 GaAs인 바람직한 실시예에서, Si3N4가 고저항력 유전체(high-resistivity dielectric)이므로 절연층은 바람직하게 실리콘 질화물을 포함하고, 적합한 메커니컬 특성을 포함하여 GaAs상에 쉽게 증착된다.
당업자들은 실험방법(empirical method)을 이용하여 전술한 포텐셜을 제공하기 위해 소정의 물질에 대해 요구된 두께를 결정할 수 있다. 예를 들면, 각각 50볼트의 포텐셜의 경우에, Si3N4의 절연층의 층은 두께가 1000Å만큼 두께 증가하여야 함이 관찰되었다. 따라서, 두께가 4000Å인 Si3N4의 절연층을 추가함으로써, 본 발명의 소자는 적어도 228볼트의 포텐셜을 이론적으로 견딜 수 있다(여기서, 200볼트 절연은 4000Å두께의 Si3N4층에 의해 제공되며, 28볼트 절연은 반도체에 의해 제공된다).
금속층(201)과 반도체 기판(205) 사이에 충분히 두꺼운 절연층이 소자와 관련된 브레이크다운 전압을 상승시키는데 바람직하지만, 출원인은 원하는 결과를 달성하기 위해 반도체 기판상에 두께가 4000Å인 절연층을 간단하게 증착할 수 없다는 것을 발견했다. 구체적으로, 바람직한 실시예에 관련하여, 충분한 두께의 Si3N4층은 열적 변동(thermal fluctuation)에 대해 연장된 노출 후에 크래킹(cracking)에 부딪힐 수 있다. 이 크랙은 Si3N4과 GaAs의 유사하지 않은 열팽창 특성에 의해 야기된다. 절연층이 크랙을 시작하면, 그 성능이 손상되어 궁극적으로 그것은 실패할 수 있다.
이 메커니컬 응력 관계를 극복하기 위해, 본 발명에 따른 절연층은 그 열적 팽창 특성을 중화하는 것과 같은 방식으로 증착된다. 예를 들면, 바람직한 실시예에 관련하여, 절연층은 Si3N4의 두개의 분리층을 포함한다. 두개의 Si3N4층의 각각에서의 응력은 CTE세기에 부합되도록 제어되지만 방향은 반대이다. 바람직한 실시예에서, 제1Si3N4층(203)은 고주파 플라즈마 증착(대략 13.66㎒)을 이용하여 GaAs기판 상에 직접 증착된다. 이는 Si3N4의 긴장층을 생성한다. 층내에서 메커니컬 인장력백터는 층의 중심을 향해 안쪽으로 잡아당기는(pull) 경향이다. 이는 층이 GaAs기판상에 증착된 이후에 층이 위쪽으로 컬링(curl)하도록 하는 경향(tendency)을 생성한다. 그 다음 제2 Si3N4층(204)은 저주파수 플라즈마 증착(대략 200㎑)을 이용하여 압축층으로 증착된다. 압축층은 층내에서 메커니컬 인장력 벡터가 층의 모서리를 향하여 바깥쪽으로 밀려고(push)하는 층이다. 이는 층이 증착된 다음에 층이 아래측으로 컵형상화하도록 하는 경향을 생성한다. 두개의 분리층 Si3N4은 절연층내의 메커니컬 응력간에 균형을 맞추기 위해 설계되므로, 절연층(202)에 나타나는 전체 메커니컬 응력을 줄인다. 바람직하게, 두개의 층의 결합은 제로섬 응력(zero sum stress) 또는 거의 제로섬응력에 가까운 절연층(202)을 생성한다. 이는 소자가 열적 변동에 노출됨에 따라 절연층의 크랙킹 및 플레이킹(flaking)이 나타나는 것을 차단한다.
수동 회로 소자 및 반도체기판 사이에 위치된 본 발명에 따른 절연층을 구비하는 디바이스를 생성함으로써, 디바이스의 브레이크다운 전압이 실질적으로 증가된다. 이는 디바이스가 고전압 레벨을 이용하는 대형 신호 어플리케이션에 이용되는 것을 허용한다. 수동소자 및 접지간에 대략 40볼트를 초과하는 포텐셜이 적용될 수 있음이 발견되었으며, 바람직하게는 대략 100볼트를 초과하며, 가장 바람직하게는 대략 200볼트를 초과하는 포텐셜이 적용될 수 있다. 대형 신호 어플리케이션을 이용하는 시스템의 예는, 예를 들면, 광전 고속 스위칭 네트워크(optoelectronic high speed switching network), 고전력 위상 어레이 레이더 시스템(high power phased array radar system), 및 미사일 시스템내의 고전력 탐색기 헤드(high power seeker head)를 포함한다. 바람직한 실시예에서, 디바이스는 전송모드 및 수신모드간을 전환하기 위해 미사일 시스템에서 고전력 탐색기 헤드내의 PIN헤드로 이용된다.
이하 한정하지 않는 예는 본 발명의 실시의 예이다. 허용가능한 경우의 참조는 도 2에 나타난다.
GaAs의 웨이퍼는 화합물 반도체 디바이스(200)용 기판(219)으로 제공된다. 기판(219)상에 PIN다이오드(201a) 및 전송선(211a)을 증착하기 전에, Si3N4의 절연층이 형성된다. Si3N4층은 두개의 단계로 증착된다. 첫째, 두께 1000Å인 층은 긴장층을 형성하기 위한 고주파 플라즈마 증착(거의 13.66㎒)을 이용하여 도포된다. 다음, 두께 3000Å인 층은 저주파 플라즈마 증착(거의 200㎑)을 이용하여 1000Å층의 상부에 증착된다.
금속 리프트오프(liftoff) 기술을 이용하여, PIN다이오드(201a)와 전송선(211a)를 형성하기 위해 여러가지 층이 기판상에 증착된다. 가장 중요한 것은 고전압을 제공하기 위해 두께가 증가되는 PIN다이오드소자의 I영역이었다. 이러한 두께의 증가는 형성 공정 중에 다이오드 메사(mesa)에 대한 메커니컬 손상의 산발적인 발생을 야기시킨다는 것이 두께 증가한다는 것이 발견되었다. 표준 두께가 4um인 저항을 이용하여 부적합한 광저항 커버리지(photo resist coverage)에 손상이 생성된다는 것이 판단되었다. 결과적으로, 메사의 모서리는 리프트오프 기술동안 인열(tearing)에 영향받기 쉽다. 이 문제는 절연 I영역에 대한 두께 2um 증가를 보상하기 위해 I영역, N-오옴 및 금속 1 프로세스내에 이용된 레지스트 두께를 6um로 증가함으로써 해결된다.
전송선(211a)은 기판(210)상에 금속 스택층을 증착함으로써 생성된다. 스택은 티타늄, 플래티늄, 금 및 티타늄(즉, Ti-Pt-Au-Ti)을 포함했다.
디바이스는 열적으로 긴장되어(stressed) 항복 전압에 대해 검사받았다. 디바이스는 어떠한 저하도 없이 250V를 초과하는 포텐셜을 지원할 수 있었다. 또한, 디바이스는 가속화된 주기 테스트도 받았다. 디바이스는 168,340,500 및 1000시간의 증가되는 간격에 걸쳐 56V의 바이어스로써 125℃에서 구워졌다(burned). 각각의 시간 간격에서, 디바이스는 저하되지 않고 56V 및 70V에서 평가된다.
디바이스의 RF성능은 30㎓부터 40㎓까지 측정되었다. 생성된 디바이스는 LNA, DELTA, 및 SUM으로 레이블된 세개의 터미널을 갖는 3-극, 3-접점 스위치였다. 입력 귀환 손실(input return loss), 출력 귀환 손실(output return loss) 및 삽입 손실(insertion loss)은 LNA에서 DELTA로의 포트 구성, LNA에서 SUM으로의 포트구성, XMT에서 SUM으로의 포트 구성을 이용하여 측정된다. 테스트 결과는 도 3, 4, 및 5각각에 도시된다. 분명하게, 실제로 질화물 절연층의 추가는 수십 dB만큼 전체 고주파 성능을 향상시켰다. 이는 질화물층이 GaAs기판과 비교하여 고주파 전송 특성에 대해 좀 더 나은 유전체로 동작한 결과임이 이론화되었다.
전술한 설명은 본 발명을 제한하지는 않는 실시예이며, 발명의 정신으로부터 벗어나지 않는 범위에서 당업자에 의해 명백한 수정이 이루어질 수 있다는 것을 이해할 수 있다. 따라서, 상세한 설명은 이하 청구항에 정의된 방법의 정신 및 범주내에 포함될 수 있는 대체물, 변경 및 등가물을 커버하고자 하는 것이다.

Claims (28)

  1. 화합물 반도체 디바이스에 있어서,
    접지표면을 구비하는 화합물 반도체 기판과,
    상기 기판상에 증착된 능동소자와,
    상기 기판상에 증착되며 상기 능동소자에 전기적으로 연결된 수동소자, 및
    상기 기판에 인접하며 상기 수동소자로부터 상기 접지표면까지 내접지경로(resistive ground path)가 없도록 상기 수동소자 및 상기 접지표면 사이에 위치하는 절연층
    을 포함하는 화합물 반도체 디바이스.
  2. 제1항에 있어서, 적어도 40V의 포텐셜을 통해 절연할 수 있는 화합물 반도체 디바이스.
  3. 제2항에 있어서, 적어도 100V의 포텐셜을 통해 절연할 수 있는 화합물 반도체 디바이스.
  4. 제3항에 있어서, 적어도 200V의 포텐셜을 통해 절연할 수 있는 화합물 반도체 디바이스.
  5. 제1항에 있어서, 상기 절연층은 적어도 1 ×1011Ω-㎝의 저항력(resistivity)을 구비하는 유전체를 포함하는 화합물 반도체 디바이스.
  6. 제1항에 있어서, 상기 절연층은 산화물(oxide), 질화물(nitride), 탄화물(carbide), 붕소화물(boride), 및 규화물(silicide) 중 적어도 하나를 포함하는 화합물 반도체 디바이스.
  7. 제6항에 있어서, 상기 절연층은 Si3N4를 포함하는 화합물 반도체 디바이스.
  8. 제1항에 있어서, 상기 기판은 Ⅲ-Ⅴ족 및 Ⅱ-Ⅳ족 화합물 또는 그 혼합물을 포함하는 화합물 반도체 디바이스.
  9. 제8항에 있어서, 상기 기판은 GaAs, AlGaAS, InP, InGaAs, GaN, AIN, GaP, INAs, AlSb, GaSb, InSb, InGaAs, InGaP, ZnSe, ZnS, 및 HgCdTl중 적어도 하나를 포함하는 화합물 반도체 디바이스.
  10. 제9항에 있어서, 상기 기판은 GaAs를 포함하는 화합물 반도체 디바이스.
  11. 제10항에 있어서, 상기 절연층은 Si3N4를 포함하는 화합물 반도체 디바이스.
  12. 제1항에 있어서, 상기 능동소자는 다이오드, 트랜지스터 또는 광전소자 중 적어도 하나인 화합물 반도체 디바이스.
  13. 제12항에 있어서, 상기 능동소자는 PIN다이오드인 화합물 반도체 디바이스.
  14. 제1항에 있어서, 상기 수동소자는 캐패시터, 인덕터, 레지스터, 또는 전송선중 적어도 하나인 화합물 반도체 디바이스.
  15. 제14항에 있어서, 상기 수동소자는 전송선인 화합물 반도체 디바이스.
  16. 제15항에 있어서, 상기 능동소자는 PIN다이오드이며,
    상기 기판은 GaAs를 포함하고, 상기 절연층은 Si3N4를 포함하는 화합물 반도체 디바이스.
  17. 제16항에 있어서, 상기 금속층은 능동디바이스에 기생적으로(parasically) 연결되는 화합물 반도체 디바이스.
  18. 제1항에 있어서, 상기 절연층은
    제1 방향에서 제1 막응력(film stress)을 구비하는 제1 절연층과,
    상기 제1 절연층 상부에 증착되며 상기 제1 방향과 상이한 제2 방향에서 제2 막응력을 구비하는 제2 절연층을 포함하며, 상기 절연층은 상기 제1 절연층의 응력보다 적고 상기 제2 절연층의 응력보다 적은 총응력을 갖는 화합물 반도체 디바이스.
  19. 제18항에 있어서, 상기 제1 및 제2 방향은 반대인 화합물 반도체 디바이스.
  20. 제18항에 있어서, 상기 총응력은 대략 0인 화합물 반도체 디바이스.
  21. 제18항에 있어서, 상기 제1 절연층은 압축층(compressive layer)이며, 상기 제2 절연층은 인장층(tensile layer)인 화합물 반도체 디바이스.
  22. 제21항에 있어서, 상기 제1절연층은 SiN4의 두께가 1000Å이며, 상기 제2 절연층은 SiN4의 두께가 3000Å인 화합물 반도체 디바이스.
  23. 접지표면을 구비하는 화합물 반도체 기판과, 상기 기판상에 증착된 능동소자와, 상기 기판상에 증착되며 상기 능동소자에 전기적으로 연결된 수동소자, 및 상기 기판에 인접하며 상기 수동소자로부터 상기 접지 표면까지내접지경로(resistive ground path)가 없는 상기 수동소자 및 상기 접지표면 간에 개재되는 절연층을 포함하는 화합물 반도체 디바이스를 이용하는 방법에 있어서, 상기 방법은
    상기 수동소자와 상기 접지표면간에 대략 적어도 40볼트의 포텐셜을 제공하는 단계를 포함하는 화합물 반도체 디바이스 이용방법.
  24. 제23항에 있어서, 상기 포텐셜은 적어도 대략 100V인 화합물 반도체 디바이스 이용방법.
  25. 제24항에 있어서, 상기 포텐셜은 적어도 대략 200V인 화합물 반도체 디바이스.
  26. 제23항에 있어서, 상기 포텐셜을 상기 수동소자에 제공함으로써, 상기 소자는 PIN다이오드 스위칭(PIN diode switching), 모놀리식 증폭(monolithic amplifying), 전압 제어형 오실레이팅(oscilating), 상이동(phase shifting), 제한(limiting), 멀티플라잉, 및 감쇠(attenuation) 중 적어도 하나를 수행하는 화합물 반도체 디바이스.
  27. 접지 표면을 구비하는 화합물 반도체 기판과, 상기 기판에 증착된 능동소자와, 상기 기판상에 증착되며 상기 능동소자에 전기적으로 연결된 수동소자, 및 상기 기판에 인접하며 상기 수동소자에서 상기 접지표면까지 내접지경로가 없도록 상기 수동소자 및 상기 접지표면 사이에 위치하는 절연층을 포함하는 화합물 반도체 디바이스를 포함하는 시스템.
  28. 제27항에 있어서, 상기 시스템은 광전 스위칭 네트워크(opto eletronic switching network), 고전력 위상 어레이 레이더 시스템(high-power phased array radar system), 및 미사일 시스템내의 고전력 탐색기 헤드(high-power seeker head) 중 하나인 시스템.
KR1020037010062A 2001-01-30 2002-01-30 화합물 반도체 디바이스, 화합물 반도체 디바이스의 이용방법 및 화합물 반도체 디바이스를 포함하는 시스템 KR100866840B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US26505201P 2001-01-30 2001-01-30
US60/265,052 2001-01-30
PCT/US2002/002592 WO2002061836A1 (en) 2001-01-30 2002-01-30 High voltage semiconductor device

Publications (2)

Publication Number Publication Date
KR20030088429A true KR20030088429A (ko) 2003-11-19
KR100866840B1 KR100866840B1 (ko) 2008-11-04

Family

ID=23008748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037010062A KR100866840B1 (ko) 2001-01-30 2002-01-30 화합물 반도체 디바이스, 화합물 반도체 디바이스의 이용방법 및 화합물 반도체 디바이스를 포함하는 시스템

Country Status (5)

Country Link
US (1) US6946717B2 (ko)
EP (1) EP1364405A4 (ko)
JP (1) JP2004527107A (ko)
KR (1) KR100866840B1 (ko)
WO (1) WO2002061836A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391067B1 (en) * 2006-01-25 2008-06-24 Lockheed Martin Corporation Hybrid microwave integrated circuit
US9252067B1 (en) 2006-01-25 2016-02-02 Lockheed Martin Corporation Hybrid microwave integrated circuit
US8138583B2 (en) 2007-02-16 2012-03-20 Cree, Inc. Diode having reduced on-resistance and associated method of manufacture
ITTO20120584A1 (it) * 2012-07-02 2014-01-03 St Microelectronics Srl Rivelatore optoelettronico ad alta frequenza
DE102016106734A1 (de) * 2015-12-14 2017-06-14 Osram Opto Semiconductors Gmbh Träger für ein optoelektronisches Bauelement, Verfahren zum Herstellen eines Trägers für ein optoelektronisches Bauelement, Wafer und Lötverfahren
US11488889B1 (en) * 2017-08-08 2022-11-01 Northrop Grumman Systems Corporation Semiconductor device passive thermal management
CN109742161B (zh) 2018-09-30 2021-05-04 华为技术有限公司 一种开关半导体器件及其制备方法、固态移相器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967310A (en) 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
US4620986A (en) * 1984-11-09 1986-11-04 Intel Corporation MOS rear end processing
US5047829A (en) 1986-10-30 1991-09-10 Texas Instruments Incorporated Monolithic p-i-n diode limiter
JPH02292826A (ja) * 1989-05-06 1990-12-04 Sony Corp 半導体装置
US5341114A (en) * 1990-11-02 1994-08-23 Ail Systems, Inc. Integrated limiter and amplifying devices
US5126701A (en) * 1990-12-28 1992-06-30 Raytheon Company Avalanche diode limiters
US5159296A (en) * 1991-03-28 1992-10-27 Texas Instruments Incorporated Four port monolithic gaas pin diode switch
JPH0590801A (ja) * 1991-09-27 1993-04-09 Nec Corp マイクロ波集積回路
JPH05129345A (ja) * 1991-11-08 1993-05-25 Toshiba Corp マイクロ波集積回路の製造方法
US5268310A (en) * 1992-11-25 1993-12-07 M/A-Com, Inc. Method for making a mesa type PIN diode
GB9520791D0 (en) * 1995-10-13 1995-12-13 Philips Electronics Nv Image sensor
CA2213034C (en) * 1996-09-02 2002-12-17 Murata Manufacturing Co., Ltd. A semiconductor device with a passivation film
JP2001177060A (ja) * 1999-12-14 2001-06-29 Nec Corp モノリシック集積回路装置及びその製造方法

Also Published As

Publication number Publication date
US20040113231A1 (en) 2004-06-17
JP2004527107A (ja) 2004-09-02
WO2002061836A9 (en) 2004-04-01
EP1364405A4 (en) 2008-12-24
KR100866840B1 (ko) 2008-11-04
WO2002061836A1 (en) 2002-08-08
EP1364405A1 (en) 2003-11-26
US6946717B2 (en) 2005-09-20

Similar Documents

Publication Publication Date Title
US11574906B2 (en) Monolithic multi-I region diode switches
US5126701A (en) Avalanche diode limiters
EP1969638A2 (en) Semiconductor device and circuit having multiple voltage controlled capacitors
US10854596B2 (en) CMOS RF power limiter and ESD protection circuits
KR100866840B1 (ko) 화합물 반도체 디바이스, 화합물 반도체 디바이스의 이용방법 및 화합물 반도체 디바이스를 포함하는 시스템
US20080128742A1 (en) Telecommunications switch array with thyristor addressing
US4810980A (en) Matched variable attenuation switched limiter
WO2003094245A1 (en) Heterojunction p-i-n diode and method of making the same
US20190312151A1 (en) Stacked iii-v semiconductor component
US20210367084A1 (en) Diodes with straight segment anodes
US20230402549A1 (en) Monolithic pin and schottky diode integrated circuits
US20140077265A1 (en) Gateless Switch with Capacitively-Coupled Contacts
US6700140B2 (en) Thyristor switch for microwave signals
US6933542B2 (en) Field-effect transistor, and integrated circuit device and switching circuit using the same
US7750442B2 (en) High-frequency switch
US10930747B2 (en) Semiconductor device with an encircled electrode
TW202414692A (zh) 單體pin和蕭特基二極體積體電路
La Rue et al. A novel microwave cross-point switch MMIC employing thyristors for broadband services
WO2008103699A1 (en) Semiconductor device having composite contact and the manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee