JP2004523887A - 単層プロセス技術を用いる印刷回路の製造 - Google Patents

単層プロセス技術を用いる印刷回路の製造 Download PDF

Info

Publication number
JP2004523887A
JP2004523887A JP2002553877A JP2002553877A JP2004523887A JP 2004523887 A JP2004523887 A JP 2004523887A JP 2002553877 A JP2002553877 A JP 2002553877A JP 2002553877 A JP2002553877 A JP 2002553877A JP 2004523887 A JP2004523887 A JP 2004523887A
Authority
JP
Japan
Prior art keywords
foil
photoresist
optionally
forming
copper pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002553877A
Other languages
English (en)
Inventor
ジョーン アンドレサキス
デェーブ パチュエル
Original Assignee
オークミツイ,インク.,
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オークミツイ,インク., filed Critical オークミツイ,インク.,
Publication of JP2004523887A publication Critical patent/JP2004523887A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

フィルム形成ポリマーを銅箔の粗面に塗工し硬化することを含む、多層回路構造を形成する連続プロセス。箔の反対(光沢)面を任意選択的にしかし好ましくは清浄化し、フォトレジストを塗工し、次いでそれを任意選択的にしかし好ましくは乾燥する。フォトレジストを露光し、現像して非像領域を除去するが、像領域は残す。除去した非像領域の下の箔を次いでエッチングして銅パターンを形成し、残るフォトレジストを任意選択的にしかし好ましくは除去する。箔を次いで部分に切断し、次いで任意選択的にしかし好ましくは位置決め穴を打ち抜く。銅パターンを任意選択的にしかし好ましくは接着力強化処理で処理し、任意選択的にしかし好ましくは欠陥を検査し、基板に積層して多層回路構造を形成する。

Description

【技術分野】
【0001】
本発明は、回路基板の製造に関する。より詳細には、本発明は多層回路構造を形成する連続プロセスに関し、エッチング精度と回路の正確さを高めながら、多層回路構造を形成する間の導電性箔の損傷を防ぐ。
【背景技術】
【0002】
回路基板および印刷回路は電子分野で広い用途がある。それらは、電話、ラジオ、およびパーソナルコンピュータなどの小規模装置と同様に、産業用制御装置など大規模な用途に有用である。このような印刷回路の製造においては、非常に小さな線幅および間隔幅に高度の正確さと解像度を達成して、回路の良好な性能を確保することが重要である。
【0003】
非常に小さな寸法、特に100μ以下の形状を正確に製造する能力は、小規模および大規模装置の製造において極めて重要である。回路パターンがますます小さくなるにつれてエッチング精度がより重要になっている。知られたフォトリソグラフ技術を用いて、高度の正確さをもって小さな形状を有する印刷回路基板を製造することは従来技術で良く知られている。一般に、導電性箔を基板上に付着させ、次いでフォトレジストを箔の上に付着させる。次いでフォトレジストに像を露光し、現像して小さな線幅および間隔幅を形成し、次いで導電性箔をエッチングする。
【0004】
次いで箔を化学マイクロエッチングによって予備粗化し、化学的に酸化銅の層(これは黒い)で処理する、「黒化」処理などの接着力強化が通常実施される。この処理は箔が他の材料へ確実に接着することを促進する。例えば、本明細書に参照として組み込まれている、箔の表面に酸化黒を形成することを論じた米国特許第4,997,516号を参照願いたい。プリプレグまたは他の材料への箔表面の接着性は、酸化黒処理によって大きく強化され、得られる多層回路構造の耐熱性および耐湿性が高くなる。
【特許文献1】
米国特許第4,997,516号
【発明の開示】
【発明が解決しようとする課題】
【0005】
回路構造の形成で発生する1つの問題は金属箔表面の損傷、箔上の樹脂スポットであり、薄い積層板の取り扱いが歩留まりを低下させることは知られている。この損傷は、主に従来技術で現在広く用いられている手扱いプロセスの間の過剰な箔の取り扱いによるものである。従って、回路の線幅と間隔幅を高い解像度と正確さでエッチングしながら、金属箔への損傷および不完全さを防止あるいは低減する多層回路構造の形成プロセスを採用することが望ましい。本発明は、銅箔の手扱いを最小にする連続プロセスを提供することによってこの問題の解決を提供し、それによって箔の不必要な損傷を防止あるいは低減するものである。連続プロセスは、材料損傷に起因する歩留まりの損失を最小にするフレキシブル印刷回路の製造に用いられる。フレキシブル基板(通常銅張りポリイミドまたはポリエステルフィルム)は片面または両面に載置された回路パターンを有する。典型的なプロセスフローは、J.Fjelstad,Flexible Circuit Technology,Silicon Valley Publishers Group,1994に記載されている。ロールトゥロール技術はまた、エポキシ積層板から作った4層のマルチチップモジュールの製造において、D.Weiss等によって、“Manufacture of 4 Layer MCM−L’s Using Reel to Reel Manufacturing Methods”、Institute for Interconnecting and Packaging Electronic Circuits,1997に記載されている。彼はエポキシ基板が極めて薄ければ、それは連続プロセスで加工するに十分の可撓性があると主張した。エポキシ基板の問題はコアの厚さが150ミクロンに制限されことであるが、これ以上では基板が可撓性を失うからである。さらに、現在のフレキシブル印刷回路プロセスは基板の厚さが50ミクロン刻みで50〜200ミクロンに制限されている。本発明は、これらの課題を広範囲の完成品厚みを非常に小刻みに得ることができるように取り組む。
【0006】
本発明によれば、多層回路構造が、フィルム形成ポリマーを銅箔の粗面に塗工し硬化することを含む連続プロセスによって形成される。箔の反対(光沢)面を、任意にしかし好ましくは清浄化し、フォトレジストを塗工し、次いで任意にしかし好ましくは乾燥する。フォトレジストを露光し、現像して非像領域を除去して像領域を残す。除去された非像領域の下の箔を次いでエッチングして銅パターンを形成し、残るフォトレジストを任意にしかし好ましくは除去する。箔は部分に切断し、次いで任意にしかし好ましくは位置決め穴を打ち抜く。次いで銅パターンは任意にしかし好ましくは接着力強化処理で処理し、任意にしかし好ましくは欠陥を検査し、基板上に積層して多層回路構造を形成する。この手段はロールトゥロールで実施するのが好ましい。この技術は、湿式プロセスステップ全体を通じて最適な方向(面を下向き)を用いることができるので、知られた方法よりも正確なエッチングおよびより良好なエッチングの均一性がもたらされる。
【課題を解決するための手段】
【0007】
本発明は、多層回路構造を形成する連続プロセスを提供し、(a)銅箔のロールを巻き広げ、この箔が光沢面および粗面を有すること、(b)フィルム形成ポリマーを箔の粗面に塗工および硬化すること、(c)箔の光沢面を任意選択的に清浄化すること、(d)フォトレジストを箔の光沢面に塗工し任意選択的に乾燥すること、(e)フォトレジストに像を光化学放射光で露光して、それによって像領域と非像領域を形成すること、(f)フォトレジストを現像してそれによって非像領域を除去して像領域を残すこと、(g)除去した非像領域フォトレジストの下の箔をエッチングしてそれによって銅パターンを形成すること、(h)残るフォトレジストを任意選択的に除去すること、(i)箔を部分に切断すること、(j)箔を貫通して位置決め穴を任意選択的に打ち抜くこと、(k)銅パターンを任意選択的に接着力強化処理で処理すること、(l)銅パターンを任意選択的に欠陥検査すること、(m)少なくとも1つの箔部分を基板に積層する、即ち多層回路構造を形成すること、を含む。
【0008】
また本発明は、多層回路構造を形成する連続プロセスを提供し、(a)銅箔のロールを巻き広げ、この箔が光沢面および粗面を有すること、(b)フィルム形成ポリマーを箔の粗面に塗工および硬化すること、(c)箔の光沢面を清浄化すること、(d)フォトレジストを箔の光沢面に塗工し乾燥すること、(e)フォトレジストに像を光化学放射光で露光して、それによって像領域と非像領域を形成すること、(f)フォトレジストを現像してそれによって非像領域を除去し像領域を残すこと、(g)除去した非像領域フォトレジストの下の箔をエッチングしてそれによって銅パターンを形成すること、(h)残るフォトレジストを除去すること、(i)箔を部分に切断すること、(j)箔を貫通して位置決め穴を打ち抜くこと、(k)銅パターンを接着力強化処理で処理すること、(l)銅パターンを欠陥検査すること、(m)少なくとも1つの箔部分を基板に積層する、即ち多層回路構造を形成すること、を含む。
【0009】
さらにまた本発明は、多層回路構造を形成する連続プロセスを提供し、(a)銅箔のロールを巻き広げ、この箔が光沢面および粗面を有し、両面とも接着力強化処理で処理されていること、(b)フィルム形成ポリマーを箔のいずれかの面に塗工および硬化すること、(c)フィルム形成ポリマーが塗工されていない箔の面を任意選択的に清浄化すること、(d)フォトレジストを箔のコーティングされていない面に塗工し任意選択的に乾燥すること、(e)フォトレジストに像を光化学放射光で露光して、それによって像領域と非像領域を形成すること、(f)フォトレジストを現像してそれによって非像領域を除去し像領域を残すこと、(g)除去した非像領域フォトレジストの下の箔をエッチングしてそれによって銅パターンを形成すること、(h)残るフォトレジストを任意選択的に除去すること、(i)箔を部分に切断すること、(j)箔を貫通して位置決め穴を任意選択的に打ち抜くこと、(k)銅パターンを任意選択的に欠陥検査すること、(l)少なくとも1つの箔部分を基板に積層する、即ち多層回路構造を形成すること、を含む。
【0010】
さらにまた本発明は、多層回路構造を形成する連続プロセスを提供し、(a)銅箔のロールを巻き広げ、この箔が光沢面および粗面を有し、その光沢面が接着力強化処理で処理されていること、(b)フィルム形成ポリマーを箔の光沢面に塗工および硬化すること、(c)箔の粗面を任意選択的に清浄化すること、(d)フォトレジストを箔の光沢面に塗工し任意選択的に乾燥すること、(e)フォトレジストに像を光化学放射光で露光して、それによって像領域と非像領域を形成すること、(f)フォトレジストを現像してそれによって非像領域を除去し像領域を残すこと、(g)除去した非像領域フォトレジストの下の箔をエッチングしてそれによって銅パターンを形成すること、(h)残るフォトレジストを任意選択的に除去すること、(i)箔を部分に切断すること、(j)箔を貫通して位置決め穴を任意選択的に打ち抜くこと、(k)銅パターンを任意選択的に接着力強化処理で処理すること、(l)銅パターンを任意選択的に欠陥検査すること、(m)少なくとも1つの箔部分を基板に積層する、即ち多層回路構造を形成すること、を含む。
【発明を実施するための最良の形態】
【0011】
本発明は多層回路構造を製造する連続プロセスを提供する。本発明のプロセスはロールトゥロールで実施することが好ましい。
【0012】
本発明の一実施形態における最初のステップは光沢面および粗面を有する銅箔ロールを巻き広げることである。本発明によれば、用語「銅箔」は銅または銅合金を含むことが好ましい。銅合金は亜鉛、クロム、ニッケル、アルミニウム、ステンレススチール、鉄、チタンおよびその組み合わせを含むことができる。銅箔は良く知られた電着プロセスによって製造することができる。1つの好ましいプロセスは銅塩の溶液から回転する金属ドラム上に銅を電着させることを含む。ドラムに隣接する箔面は一般に平滑または光沢面であり、他面は比較的粗く、粗面としても知られる。このドラムは通常ステンレススチールまたはチタンから作られてカソードとして働き、溶液から付着する銅を受け取る。アノードは一般に鉛合金から作られる。電池電圧約5〜10ボルトをアノードとカソード間に印加して銅を付着させ、一方、アノードからは酸素が放出される。この銅は次いでドラムから取り外す。
【0013】
箔の光沢面、粗面、または両面を、銅箔の接着力促進剤として働く従来技術で知られた接着力強化処理で任意選択的に予備処理することができる。好ましい接着力強化処理の1つに、Cleveland,OhioのMcGean Rohoco Inc.から市場で購入可能なDurabond、酸化錫がある。他の適切な接着力強化処理は限定することなく酸化処理を含む。好ましい酸化処理の1つは酸化黒処理であって、銅箔を酸化剤で酸化し、それによって基板の銅をとげ状の酸化銅に転化する。酸化黒処理は処理溶液として次亜塩素酸ナトリウムなどの酸化剤の溶液を使用することが好ましい。酸化剤溶液はアルカリ性であるので、酸化剤溶液で処理した銅箔は処理の後に洗浄する必要があろう。この化学品の供給者は、Maple Plains,MN.のElectrochemicals Inc.である。
【0014】
次いでフィルム形成ポリマー組成物を箔の片面に塗工し硬化する。フィルム形成ポリマー組成物は接着力強化処理で予備処理した箔面に塗工し硬化することが好ましい。これは箔のいずれの面にも実施できるが、好ましくは粗面である。上述のように箔の両面を接着力強化処理で予備処理した一実施形態では、次いでポリマー組成物を箔のいずれの面にも塗工し硬化することができる。銅箔はフィルム形成ポリマー組成物を塗工し硬化する前に部分的にあるいは全て巻き広げることが好ましい。適切なフィルム形成ポリマーは、限定することなく、ポリイミド、ポリエステル、ポリエステル含有共重合体、ポリアリーレンエーテル、液晶ポリマー、ポリフェニレンエーテル、アミン、およびその組み合わせを含むことが好ましい。この内、ポリイミドおよびポリエステルが最も好ましい。フィルム形成ポリマー組成物は任意選択的に充填剤を含んでもよい。フィルム形成ポリマー組成物は、ポリマー厚みを制御し均一性を得るために、スプレー、メニスカスコーティング、ドクターブレードコーティング、スパッタ、蒸発、蒸着などの従来技術で塗工することができる。ポリマーは次いで箔の上で硬化する、即ちプリプレグを形成することが好ましい。硬化はオーブン中の加熱などの従来技術で実施することが好ましい。加熱硬化は約38℃〜約316℃(100°F〜600°F)で約1〜約10分実施することが好ましい。硬化の後、銅箔は検査および/または保管のために巻き戻し、後程、本発明による後続のステップを完了させるために巻き広げる。この巻き戻しおよび巻き広げは、アキュムレーターの使用など従来技術で知られた任意の適切な方法で行うことができる。
【0015】
次に、フィルム形成ポリマーを塗工しなかった箔面は従来技術を用いて任意選択的に清浄化することができる。粗面にポリマーを塗工した一実施形態では、次いで光沢面を任意選択的に清浄化することができる。逆に、光沢面にポリマーを塗工した一実施形態では、次いで粗面を任意選択的に清浄化することができる。箔は清浄化の前に部分的にあるいは全て巻き広げることが好ましい。清浄化は、従来技術で知られた任意の方法、過硫酸ナトリウムあるいは薄い硫酸でのマイクロエッチングなどによって行うことができる。
【0016】
次に、ポリマーを塗工した反対側の箔面に、フォトレジストを塗工し、任意選択的にしかし好ましくは乾燥する。フォトレジスト組成物はポジ型作用またはネガ型作用とすることができ、一般に市場で入手可能である。適切なポジ型作用フォトレジストは従来技術で良く知られており、o−キノンジアジド感光剤を含むことができる。o−キノンジアジド感光剤は、米国特許第2,797,213号、第3,106,465号、第3,148,983号、第3,130,047号、第3,201,329号、第3,785、825号、および第3,802,885号に開示されたo−キノン−4−または−5−スルホニルジアジドを含む。o−キノンジアジドを使用する場合、好ましい結合剤は非水溶性の水性アルカリ可溶性または膨潤性の結合樹脂、好ましくはノボラックを含む。適切なポジ型フォト絶縁樹脂は、例えば、Shipley I−lineフォトレジスト同様、Somerville,New JerseyのClariant CorporationからAZ−P4620の商品名で市場で入手することができる。ネガ型フォトレジストも市場で広く入手可能である。フォトレジストは上述のような従来技術によって箔の光沢面に塗工することが好ましい。フォトレジスト層の厚さは、用いる付着手順によって変化してもよい。フォトレジストは次いで加熱などの従来技術によって箔上で任意選択的に乾燥することができる。箔の上にフォトレジストを塗工し任意選択的に乾燥した後、銅箔は検査および/または保管のために巻き戻し、後程、本発明による後続のステップを完了させるために巻き広げる。この巻き戻しおよび巻き広げは、アキュムレーターの使用など従来技術で知られた任意の適切な方法で行うことができる。
【0017】
フォトレジストに可視光、紫外線または赤外領域スペクトルなど光化学放射光でマスクを通して像を露光し、あるいは電子ビーム、イオンまたは中性子ビームまたはX線放射によって像を走査し、それによって像領域と非像領域を形成する。箔は露光の前に巻き広げておかなければならない。光化学放射光は非コヒーレント光またはコヒーレント光、例えばレーザーからの光の形にすることができる。一実施形態では、本発明のプロセスはフォトレジストを放射光で露光した後、一時的にあるいは恒久的に停止することができる。
【0018】
フォトレジストを次いで適切な溶媒、水性アルカリ溶液などを使用して像を現像し、それによって非像領域を除去し像領域を残す。好ましい溶媒現像剤は広く市場で入手可能であり、水性水酸化ナトリウム、水酸化カリウム、または炭酸ナトリウム溶液を含むことができる。
【0019】
次のステップは、非像領域のフォトレジスト層を除去した下の銅箔部分を選択的にエッチングし、エッチングされた銅パターンを形成することである。このフォトレジストのパターンは、導電性層を高度な正確さと精度でエッチングするための、優れた品質のエッチングマスクを定める。このエッチングされたパターンは、酸エッチングまたはアルカリエッチングなどの従来技術によって形成する。適切なエッチング剤はアルカリ溶液あるいは塩化第二銅または硝酸などの酸性溶液を限定することなく含む。塩化第二鉄または過硫酸(sulfuric peroxide)もまた好ましい。次いで残るフォトレジストは、剥離剤またはアッシングなどの従来技術を用いて任意選択的に除去することができる。一実施形態では、本発明のプロセスは、フォトレジストの除去後、一時的にあるいは恒久的に停止することができる。
【0020】
箔は次いで従来技術によって部分に切断することが好ましい。部分は正方形が好ましいが、特定の用途またはプロセスに必要な他の任意の形状とすることができる。次いで箔を貫通して位置決め穴を任意選択的に開けることができる。穴は打ち抜きシステムを用いて作ることが好ましいが、従来技術で知られている他の任意の方法を別法として用いてもよい。位置決め穴は箔の積層の前に打ち抜くことが好ましい。
【0021】
次に、銅パターンは、接着材料(エポキシ樹脂被覆ガラス繊維布など)への銅箔の接着促進剤として働く接着力強化処理で任意選択的に処理することができる。
本発明による次のステップは箔を基板に積層することである。積層の前に、銅パターンを任意選択的に欠陥検査することができる。任意選択的な検査は従来技術で知られた任意の方法で実施することができる。好ましい方法は、インライン光学的検査、ランダムサンプリング、電気試験、および目視検査を限定することなく含む。
【0022】
本発明によれば、箔部分の少なくとも1つを基板に積層する、即ち多層回路構造を形成する。発明の実施では、複数の箔部分を互いに積層することができる。また、複数の箔部分は、隣接する部分間の基板を介して互いに積層することもできる。積層はプレス中で約160℃〜約320℃の温度で実施するのが好ましく、さらに好ましくは約170℃〜約245℃、最も好ましくは約175℃〜約230℃である。積層時間は約15分〜約180分の範囲が好ましく、より好ましくは約30分〜約120分、最も好ましくは約30分〜約90分である。プレスは水銀柱少なくとも25〜約30mmの真空中が好ましく、より好ましくは水銀柱約28〜約30mm、最も好ましくは水銀柱約29〜約30mmである。プレスの圧力は約3.5〜約70kg/cmに維持することが好ましく、より好ましくは約7〜約30kg/cm、最も好ましくは約9〜約21kg/cmである。
【0023】
典型的な基板は印刷回路または他のマイクロエレクトロニクス装置に加工するのに適したそれらのものである。本発明の適切な基板は、エポキシ、ポリイミド、ポリエステル、シアン酸エステル、BT−エポキシ、またはその組み合わせ、ガラス繊維、有機紙、アラミド(Kevler)、アラミド紙(Thermount)、ポリベンゾキソラート紙、またはその組み合わせで強化したポリマーを限定することなく含む。これらの内、ガラス繊維強化エポキシは最も好ましい基板である。基板の好ましい厚さは、約10〜約200μmであり、より好ましくは約10〜約50μmである。
【0024】
本発明の一実施形態では、箔の清浄化、フォトレジストの乾燥、残るフォトレジストの除去、箔を貫通する位置決め穴の打ち抜き、接着力強化処理による銅パターンの処理、銅パターンの欠陥検査の任意選択的なステップ全てが実施される。
他の実施形態では、特に両面に接着力強化処理を施した箔を使用するときには、銅パターンを接着力強化処理で処理する任意選択的なステップは実施しない。
さらに他の実施形態では、積層の前に、銅箔の光沢面を電解処理して粗化した付着銅を形成させ、また粗面を電解処理して金属または合金のマイクロノジュールを付着させる。これらのノジュールは銅または銅合金であることが好ましく、基板への接着が高まる。箔表面の微小構造は、Cincinati,Ohio.のMahr Feinpruef Corporationから市場で入手可能なPerthometer model M4PまたはS5Pなどのプロファイルメーターで測定する。表面グレイン構造のピークと谷の形態的な測定は、2115 Sanders Road,Northbrook,Illinois 60062のInstitute for Interconnecting and Packaging Circuitsの工業標準IPC−TM−650 Section 2.2.17に従って行う。測定手順においてサンプル表面の測定長さImを選択する。Rzは測定長さIm内の5つの連続的なサンプリング長さ(ここでIはIm/5)における谷からピークの最大高さの平均として定義される。Rtは最大粗さの深さであり、測定長さIm内における最高ピークと最低谷の間の最大縦距離である。Rpは最大水準深さであり、測定長さIm内の最高ピークの高さである。Ra、または平均粗さは、測定長さIm内における中心線からの全ての粗さプロファイルの絶対距離の算術平均値として定義される。この発明の重要なパラメーターはRzおよびRaである。実施した表面処理はピークと谷を有する表面構造を作り、Raが約1〜約10μmの範囲、Rzが約2〜約10μmの範囲の粗さパラメーターを形成する。
【0025】
実施した表面処理は光沢面にピークと谷を有する表面構造を作り、Raが約1〜約4μmの範囲、好ましくは約2〜約4ミクロン、最も好ましくは約3〜4ミクロンの範囲の粗さパラメーターを形成する。Rz値は約2〜約4.5μmの範囲、好ましくは約2.5〜約4.5ミクロン、より好ましくは約3〜約4.5μmの範囲である。
【0026】
実施した表面処理は粗面にピークと谷を有する表面構造を作り、Raが約4〜約10μmの範囲、好ましくは約4.5〜約8μm、最も好ましくは約5〜7.5μmの範囲の粗さパラメーターを形成する。Rz値は約4〜約10μm、好ましくは約4〜約9μm、最も好ましくは約4〜約7.5μmの範囲である。
光沢面は約2〜4.5μmの厚さの付着銅を有し、平均粗さ(Rz)が2μm以上であることが好ましい。より好ましくは、粗面が約4〜7.5μmの粗さRzを有することが好ましい。金属または合金のマイクロノジュールは約0.5μmの寸法である。所望すれば、他の金属、例えば、亜鉛、インジウム、錫、コバルト、真鍮、青銅などをマイクロノジュールとして付着することができる。このプロセスは本明細書に参照として組み込まれている米国特許第5,679,230号により詳細に記載されている。
【0027】
光沢面が約0.7kg/リニアcm〜約1.6kg/リニアの範囲のピール強度を有することが好ましく、より好ましくは約0.9kg/リニアcm〜約1.6kg/リニアである。粗面は約0.9kg/リニアcm〜約2kg/リニアの範囲のピール強度を有することが好ましく、より好ましくは約1.1kg/リニアcm〜約2kg/リニアである。ピール強度は工業標準IPC−TM−650 Section 2.4.8 Revision Cに従って測定される。
【0028】
以下の制限しない実施例は本発明を例証するものである。感光性コーティング組成物の割合の変更および成分元素の代替は当業者であれば明らかであり、本発明の範囲内であることが認識されよう。
【実施例1】
【0029】
35μm、1オンス、幅0.64mの電解銅箔ロールを巻き出しローラーに装着する。箔をテンションローラー、アイドルローラーを通して巻き取りローラーに通紙する。次いで箔に幅2.54cm(インチ)当たり1816g(4ポンド)のテンションをかける。巻き取りローラーの駆動モーターを噛み合わせて1.2m/分に設定する。液体ポリイミド樹脂を、N−メチルピロリドンで固形分25%、粘度約20,000センチポイズにステンレススチール製混合バット中で調整する。ポリイミド溶液をディスペンサーシステムに供給し、重力と液体ポリマーの粘度を投入力として用いて、動く箔の粗面上に約50μmのフィルムを塗工する。
【0030】
ドクターブレードを調整して厚さ43μmのウェットフィルムを製造し、厚さ約7.6μmの乾燥ポリマーフィルムを有する可撓性組成物を得る。連続的に液体ヘッドの高さおよびダムで堰きとめた材料の容量をドクターブレードの上流で維持し、可撓性組成物フィルムの一定厚さおよび気泡のないフィルムを維持する。溶媒を蒸発させ、ポリマーを425℃の炉中で硬化する。コーティングした箔が最初に炉に入るときに、初期温度が低下することを予期すべきである。いったん安定した炉中の温度が得られたならば、箔のサンプルを採取し、コーティングした重量をポリイミドの濃度を用いて箔のベース重量と比較し、重量からフィルムの厚さに変換する。投入されるポリイミドの速度および/または箔上のドクターブレードの高さ調整はこの測定に基づいて行う。このプロセスは所望のフィルム厚みが得られるまで繰り返す。
【0031】
次いで箔の光沢面を清浄化し、過硫酸ナトリウムでマイクロエッチングし、続いて水洗および感光性レジストの塗工を行う。フォトレジストを乾燥し、UV露光ユニットを用いてマスクを通して光化学放射光で像を露光し、それによって像領域および非像領域を形成する。フォトレジストを次いで水性炭酸ナトリウム溶液を用いて現像し、非像領域を除去して像領域を残す。箔を次いで塩化第二銅中でエッチングし、銅パターンを形成する。レジストの残りは水酸化カリウムを用いて剥離し、所望の銅パターンを残す。
【0032】
箔を長方形の部分に切断し、これを次いで光学的位置合わせ機械パンチ装置を用いて機械加工(tooling)穴を打ち抜く。箔部分上の銅パターンを次いで31g/lの次亜塩素酸ナトリウム、15g/lの水酸化ナトリウム、および12g/lの燐酸三ナトリウムを含む溶液で85℃で3分間攪拌して処理し、それによって酸化黒処理を提供する。
【0033】
処理した箔部分を次いで油圧プレス中、275℃および10kg/cmで30分間ガラス繊維強化エポキシ基板に積層する。プレスは水銀柱711mm(28インチ)の真空下である。第2の箔部分を第1の箔部分に積層し、それによって多層回路構造を形成する。
【実施例2】
【0034】
銅箔を以下の組成をもつ水性酸化黒処理溶液中に85℃で3分間浸漬することによって酸化黒処理のステップを実施する以外は、実施例1を繰り返す。
NaClO−−31g/l
NaOH−−15g/l
NaPO−−12g/l
【実施例3】
【0035】
10μmのp−フェニレン−2,6−ベンゾビスオキサゾール紙を基板上の箔部分のポリイミド表面の間に積層する以外は実施例1を繰り返す。得られる製品は寸法安定性と引き裂き抵抗が向上する。
【実施例4】
【0036】
積層を連続熱ロール積層プロセスを用いて、300℃、21kg/cmで行う以外は実施例1を繰り返す。製品は最終硬化を達成させるために後積層オーブン熟成を施す。
【実施例5】
【0037】
コーティングを押し出しコーターで行い、積層をニップローラープロセスで行う以外は実施例1を繰り返す。充填剤をポリイミドと共に押し出す。
【実施例6】
【0038】
箔の粗面をノジュールで処理してポリイミドへの機械的接着力を向上させること以外は実施例1を繰り返す。最大ノジュールサイズは高い破損の可能性を防止するため、3μm(120マイクロインチ)以下である。
【実施例7】
【0039】
ガラス繊維布を非ハロゲン化熱硬化ポリイミド(Keramid 601)で含浸してプリプレグを形成する以外は実施例1を繰り返す。ポリマーを次いで部分的に硬化する。このプリプレグの厚さは約68μmである。銅箔を次いでプリプレグに面するポリマーコーティングでプリプレグに積層する。積層は真空下(水銀柱711mm(28インチ))、275℃、14kg/cmの圧力で90分間行う。
【実施例8】
【0040】
熱硬化ポリイミドを非ハロゲン化エポキシに置き換えること以外は実施例7を繰り返す。積層は185℃で60分間実施する。
【実施例9】
【0041】
基板が他のカラス繊維であり、プリプレグの厚さが約115μmである以外は実施例7を繰り返す。
【0042】
本発明を好ましい実施形態を参照して詳細に示し説明したが、当該技術の通常の技術者であれば、本発明の精神と範囲を逸脱することなく多くの変更と修正が加えられることを容易に認識するであろう。請求項は、開示した実施形態、上で論じた別法、およびそのすべての同義事項を包含するものと解釈すべきである。
【図面の簡単な説明】
【0043】
【図1】本発明によるプロセスステップを表すフロー図である。

Claims (23)

  1. 多層回路構造を形成する連続プロセスであって、
    (a)銅箔のロールを巻き広げ、この箔が光沢面および粗面を有すること、
    (b)フィルム形成ポリマーを箔の粗面に塗工および硬化すること、
    (c)箔の光沢面を任意選択的に清浄化すること、
    (d)フォトレジストを箔の光沢面に塗工し任意選択的に乾燥すること、
    (e)フォトレジストに像を光化学放射光で露光して、それによって像領域と非像領域を形成すること、
    (f)フォトレジストを現像してそれによって非像領域を除去して像領域を残すこと、
    (g)除去した非像領域フォトレジストの下の箔をエッチングしてそれによって銅パターンを形成すること、
    (h)残るフォトレジストを任意選択的に除去すること、
    (i)箔を部分に切断すること、
    (j)箔を貫通して位置決め穴を任意選択的に打ち抜くこと、
    (k)銅パターンを接着力強化処理で任意選択的に処理すること、
    (l)銅パターンを任意選択的に欠陥検査すること、
    (m)少なくとも1つの箔部分を基板に積層する、即ち多層回路構造を形成することを含むプロセス。
  2. フィルム形成ポリマーが、ポリイミド、ポリエステル、またはその組み合わせを含む請求項1に記載のプロセス。
  3. 複数の箔部分を互いに積層することを含む請求項1に記載のプロセス。
  4. 複数の箔部分を隣接する部分間の基板を介して互いに積層することを含む請求項1に記載のプロセス。
  5. 基板が強化ポリマーを含む請求項4に記載のプロセス。
  6. 基板がエポキシ、ポリイミド、ポリエステル、シアン酸エステル、BT−エポキシ、またはその組み合わせを含む強化ポリマーを含む請求項1に記載のプロセス。
  7. フォトレジストを放射光に露光した後プロセスを停止する請求項1に記載のプロセス。
  8. フォトレジストを剥離した後プロセスを停止する請求項1に記載のプロセス。
  9. 箔を酸エッチングによってエッチングする請求項1に記載のプロセス。
  10. 箔をアルカリエッチングによってエッチングする請求項1に記載のプロセス。
  11. ステップ(b)の後にステップ(c)によって箔の光沢面を清浄化する請求項1に記載のプロセス。
  12. ステップ(h)の後にステップ(i)によって箔を貫通して穴を打ち抜く請求項1に記載のプロセス。
  13. ステップ(j)の後にステップ(k)によって銅パターンを接着力強化処理で処理する請求項1に記載のプロセス。
  14. ステップ(j)の後にステップ(k)によって銅パターンを酸化黒処理で処理する請求項1に記載のプロセス。
  15. 箔の光沢面をステップ(c)によって清浄化せず、かつ、銅パターンをステップ(k)によって酸化物で処理しない、請求項1に記載のプロセス。
  16. ステップ(i)の後にステップ(j)によって箔を打ち抜く請求項1に記載のプロセス。
  17. ステップ(k)の後にステップ(l)によって銅パターンを検査する請求項1に記載のプロセス。
  18. ステップ(b)によるフィルム形成ポリマー硬化後に箔を巻き取り、次いでステップ(c)の前に巻き広げる請求項1に記載のプロセス。
  19. ステップ(d)によるフォトレジスト乾燥後に箔を巻き取り、次いでステップ(e)の前に巻き広げる請求項1に記載のプロセス。
  20. 箔をアキュムレーターを通して巻き取る請求項1に記載のプロセス。
  21. 多層回路構造を形成する連続プロセスであって、
    (a)銅箔のロールを巻き広げ、この箔が光沢面および粗面を有すること、
    (b)フィルム形成ポリマーを箔の粗面に塗工および硬化すること、
    (c)箔の光沢面を清浄化すること、
    (d)フォトレジストを箔の光沢面に塗工し乾燥すること、
    (e)フォトレジストに像を光化学放射光で露光して、それによって像領域と非像領域を形成すること、
    (f)フォトレジストを現像してそれによって非像領域を除去し像領域を残すこと、
    (g)除去した非像領域フォトレジストの下の箔をエッチングしてそれによって銅パターンを形成すること、
    (h)残るフォトレジストを除去すること、
    (i)箔を部分に切断すること、
    (j)箔を貫通して位置決め穴を打ち抜くこと、
    (k)銅パターンを接着力強化処理で処理すること、
    (l)銅パターンを欠陥検査すること、
    (m)少なくとも1つの箔部分を基板に積層する、即ち多層回路構造を形成すること、を含むプロセス。
  22. 多層回路構造を形成する連続プロセスであって、
    (a)銅箔のロールを巻き広げ、この箔が光沢面および粗面を有し、両面とも接着力強化処理で処理されていること、
    (b)フィルム形成ポリマーを箔のいずれかの面に塗工および硬化すること、
    (c)フィルム形成ポリマーが塗工されていない箔の面を任意選択的に清浄化すること、
    (d)フォトレジストを箔のコーティングされていない面に塗工し任意選択的に乾燥すること、
    (e)フォトレジストに像を光化学放射光で露光して、それによって像領域と非像領域を形成すること、
    (f)フォトレジストを現像してそれによって非像領域を除去し像領域を残すこと、
    (g)除去した非像領域フォトレジストの下の箔をエッチングしてそれによって銅パターンを形成すること、
    (h)残るフォトレジストを任意選択的に除去すること、
    (i)箔を部分に切断すること、
    (j)箔を貫通して位置決め穴を任意選択的に打ち抜くこと、
    (k)銅パターンを任意選択的に欠陥検査すること、
    (l)少なくとも1つの箔部分を基板に積層する、即ち多層回路構造を形成すること、を含むプロセス。
  23. 多層回路構造を形成する連続プロセスであって、
    (a)銅箔のロールを巻き広げ、この箔が光沢面および粗面を有し、その光沢面が接着力強化処理で処理されていること、
    (b)フィルム形成ポリマーを箔の光沢面に塗工および硬化すること、
    (c)箔の粗面を任意選択的に清浄化すること、
    (d)フォトレジストを箔の光沢面に塗工し任意選択的に乾燥すること、
    (e)フォトレジストに像を光化学放射光で露光して、それによって像領域と非像領域を形成すること、
    (f)フォトレジストを現像してそれによって非像領域を除去し像領域を残すこと、
    (g)除去した非像領域フォトレジストの下の箔をエッチングしてそれによって銅パターンを形成すること、
    (h)残るフォトレジストを任意選択的に除去すること、
    (i)箔を部分に切断すること、
    (j)箔を貫通して位置決め穴を任意選択的に打ち抜くこと、
    (k)銅パターンを任意選択的に接着力強化処理で処理すること、
    (l)銅パターンを任意選択的に欠陥検査すること、
    (m)少なくとも1つの箔部分を基板に積層する、即ち多層回路構造を形成すること、を含むプロセス。
JP2002553877A 2000-12-26 2001-12-11 単層プロセス技術を用いる印刷回路の製造 Pending JP2004523887A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/748,782 US6500349B2 (en) 2000-12-26 2000-12-26 Manufacture of printed circuits using single layer processing techniques
PCT/US2001/047653 WO2002052910A2 (en) 2000-12-26 2001-12-11 Manufacture of printed circuits using single layer processing techniques

Publications (1)

Publication Number Publication Date
JP2004523887A true JP2004523887A (ja) 2004-08-05

Family

ID=25010906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002553877A Pending JP2004523887A (ja) 2000-12-26 2001-12-11 単層プロセス技術を用いる印刷回路の製造

Country Status (8)

Country Link
US (1) US6500349B2 (ja)
EP (1) EP1348321A2 (ja)
JP (1) JP2004523887A (ja)
KR (1) KR20030081366A (ja)
CN (1) CN1294789C (ja)
CA (1) CA2432936A1 (ja)
TW (1) TW524034B (ja)
WO (1) WO2002052910A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016039139A1 (ja) * 2014-09-09 2017-04-27 株式会社村田製作所 樹脂多層基板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
US20050067378A1 (en) * 2003-09-30 2005-03-31 Harry Fuerhaupter Method for micro-roughening treatment of copper and mixed-metal circuitry
US6972567B2 (en) * 2004-01-15 2005-12-06 Ge Medical Systems Global Technology Company, Llc Gradient coil and method for construction
US7827682B2 (en) * 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
US7293355B2 (en) * 2005-04-21 2007-11-13 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continuous manner
US7627947B2 (en) 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
DE112006003899T5 (de) * 2006-05-17 2009-04-30 Shinko Electric Industries Co., Ltd. Verfahren zur Bildung eines Resistmusters, Verfahren zur Herstellung einer Leiterplatte sowie Leiterplatte
CN102159041A (zh) * 2011-03-15 2011-08-17 珠海元盛电子科技股份有限公司 多层软性线路板内外层一次压制成型的方法
CN102694269B (zh) * 2012-04-13 2015-11-04 深圳光启创新技术有限公司 超材料人工微结构的制造方法和超材料天线罩及其制造方法
TWI556951B (zh) * 2012-11-09 2016-11-11 Jx Nippon Mining & Metals Corp Surface treatment of copper foil and the use of its laminated board
FI126777B (fi) * 2013-08-30 2017-05-15 Elcoflex Oy Menetelmä joustavan piirilevyn valmistamiseksi ja joustava piirilevy

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2849298A (en) * 1955-05-03 1958-08-26 St Regis Paper Co Printed circuitry laminates and production thereof
BE661207A (ja) * 1968-05-13 1965-07-16
JPS5648198A (en) 1979-09-26 1981-05-01 Matsushita Electric Ind Co Ltd Method of manufacturing flexible printed circuit board
DE3835027A1 (de) * 1988-10-14 1990-04-19 Held Kurt Verfahren und vorrichtung zur kontinuierlichen herstellung von multilayer-schaltungen
US4997516A (en) 1989-07-10 1991-03-05 Edward Adler Method for improving adherence of copper foil to resinous substrates
US5707749A (en) 1990-11-30 1998-01-13 Hitachi, Ltd. Method for producing thin film multilayer wiring board
US5679230A (en) 1995-08-21 1997-10-21 Oak-Mitsui, Inc. Copper foil for printed circuit boards
JPH09219590A (ja) * 1996-02-13 1997-08-19 Hitachi Ltd 薄膜積層基板用シートならびに薄膜積層基板、およびそれらの製造方法ならびに製造装置
CN1090892C (zh) * 1997-11-19 2002-09-11 金宝电子工业股份有限公司 双面导电金属箔型电路板的制造方法及其产品
US6103135A (en) 1999-03-26 2000-08-15 Ga-Tek Inc. Multi-layer laminate and method of producing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016039139A1 (ja) * 2014-09-09 2017-04-27 株式会社村田製作所 樹脂多層基板

Also Published As

Publication number Publication date
EP1348321A2 (en) 2003-10-01
CN1496670A (zh) 2004-05-12
US20020079288A1 (en) 2002-06-27
WO2002052910A3 (en) 2003-02-13
TW524034B (en) 2003-03-11
KR20030081366A (ko) 2003-10-17
CN1294789C (zh) 2007-01-10
WO2002052910A2 (en) 2002-07-04
US6500349B2 (en) 2002-12-31
CA2432936A1 (en) 2002-07-04

Similar Documents

Publication Publication Date Title
JP3361903B2 (ja) プリント配線板の製造方法
US7749610B2 (en) Copper foil and method of manufacturing the same
JP2004523887A (ja) 単層プロセス技術を用いる印刷回路の製造
US6629348B2 (en) Substrate adhesion enhancement to film
US20060134914A1 (en) Flexible circuits and method of making same
CA1263763A (en) Printed circuit with chromium adhesion layer
KR100899588B1 (ko) 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법
US5976762A (en) Photosensitive element and process for producing multilayer printed wiring board
JPH1187910A (ja) プリント配線板およびその製造方法
US20020130103A1 (en) Polyimide adhesion enhancement to polyimide film
JP4803473B2 (ja) ドライフィルムレジストを用いた電子部品の製造方法、電子部品及びハードディスク用サスペンション
JP5232823B2 (ja) エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
JP5156784B2 (ja) プリント配線板用銅箔及びそれを用いた積層体
JP2011210983A (ja) 電送特性の優れた回路を形成するプリント配線板用銅箔及びそれを用いた積層体
JP2011210988A (ja) エッチング性に優れたプリント配線板用銅箔及び積層体
JP2000183523A (ja) 多層配線基板の製造方法
JP2011253854A (ja) プリント配線板用回路基板の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070510

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070809

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071119