CN1294789C - 利用单层加工技术的印刷电路的制造 - Google Patents

利用单层加工技术的印刷电路的制造 Download PDF

Info

Publication number
CN1294789C
CN1294789C CNB018209408A CN01820940A CN1294789C CN 1294789 C CN1294789 C CN 1294789C CN B018209408 A CNB018209408 A CN B018209408A CN 01820940 A CN01820940 A CN 01820940A CN 1294789 C CN1294789 C CN 1294789C
Authority
CN
China
Prior art keywords
paper tinsel
photoresist
image region
copper
afterwards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018209408A
Other languages
English (en)
Other versions
CN1496670A (zh
Inventor
J·安德雷萨基斯
D·帕图雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oak Mitsui Inc
Original Assignee
Oak Mitsui Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oak Mitsui Inc filed Critical Oak Mitsui Inc
Publication of CN1496670A publication Critical patent/CN1496670A/zh
Application granted granted Critical
Publication of CN1294789C publication Critical patent/CN1294789C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种用于形成多层电路结构的连续方法，包括在铜箔的粗糙侧上涂覆和固化膜形成聚合物。任选地而且优选清洁箔的相对侧(光亮侧)，用光致抗蚀剂涂覆然后任选但优选干燥该光致抗蚀剂。曝光并显影光致抗蚀剂，以便除去非图象区域而留下图象区域。然后蚀刻所除去的非图象区域下面的箔，以便形成铜图形。任选但优选除去剩余的光致抗蚀剂。然后将箔切为段，然后任选地而且优选冲定位孔。然后任选但优选用粘结增强处理处理铜图形，并将铜图形层压到衬底上，形成多层电路结构。

Description

利用单层加工技术的印刷电路的制造
发明领域
本发明涉及电路板的制造。更具体地说，本发明涉及用于形成多层电路结构的连续工艺。该工艺防止在多层电路结构形成过程中对导电箔造成损害，同时提高了电路的蚀刻精度和准确性。
背景技术
电路板和印刷电路广泛应用于电子领域。它们可用于大规模应用例如工业控制设备和小规模器件例如电话、无线电和个人计算机。在这种印刷电路的制造中，重要的是对于非常小的线和间隔宽度来说达到高的准确度和分辨率，以确保电路的良好性能。
在小和大规模设备的制造中，制造具有非常小的尺寸、尤其是100μ或者更小的精确部件的能力极其重要。当电路图形不断变得更小时，蚀刻精度也变得更加重要。众所周知使用已知的光刻技术以高精度制造具有小特征的印刷电路板。一般，将导电箔淀积在衬底上，然后将光致抗蚀剂淀积在箔上。然后成影象曝光和显影光致抗蚀剂，形成小的线和间隔的图形，然后将小的间隔蚀刻深入到导电箔中(以去除)。
然后公知对该箔进行粘接加强例如“黑氧化”处理(氧化发黑处理)，其中通过化学微腐蚀预粗糙化铜，并且化学处理铜形成氧化铜(黑色)层。该处理有助于促进箔与其它材料牢固粘接。对于在箔的表面上形成黑色氧化物的讨论，例如参见美国专利No.4997516公开的内容，这里引入作为参考。通过黑氧化处理极大地增强了箔表面与预浸料坯或其它材料的粘接。结果使得到的多层电路结构更耐热和耐潮湿。
在电路结构的形成中出现的一个问题是，金属箔表面的损害、箔上的树脂点和薄叠层体的操作已经公知会引起生产率降低。这种损害主要由人工搬运过程中对箔的过度操作例如那些目前广泛用于本领域的。因此希望采用一种形成多层电路结构的方法，该方法避免或减小了金属箔的损害和瑕疵，并且同时以高分辨率和精度蚀刻电路线和间隔。本发明提供了一种解决上述问题的技术方案，即通过提供一种对铜箔的手工操作最少的连续工艺从而避免和减小对箔不必要的损害。
在挠性印刷电路的制造中使用连续工艺，该工艺使由于材料损害而导致的生产率损失最小。挠性衬底(通常是铜包覆的聚酰亚胺或聚酯膜)具有在其一侧或者两侧上的图形。典型工艺流程由J.Fjelstad在“Flexible CircuitTechnology，Silicon Valley Publishers Group，1994”中描述了。而且在由环氧树脂叠层体制成的四层多芯片组件的制造中，D.Weiss等人在“‘Manufacture of 4Layer MCM-L’s Using Reel to Reel Manufacturing Methods’，Institute forInterconnecting and packaging Electronic Circuits，1997”中也描述了卷到卷(reel toreel)技术。他主张如果环氧树脂衬底极薄，那么在连续工艺中应具有足够的挠性以加工。环氧树脂衬底的问题在于芯厚度限制在大约150微米，因此衬底丧失挠性。此外目前的挠性印刷电路工艺把厚度在50和200微米之间的衬底限定在50微米的增量内。本发明解决这些问题，以非常小的增量得到了宽范围的最后产品厚度。
根据本发明，通过连续工艺形成多层电路结构，该连续工艺包括在铜箔的粗糙侧涂覆和固化膜形成聚合物。任选但优选清洁箔的相对(光亮)侧，用光致抗蚀剂涂覆该相对侧，然后任选但优选干燥该光致抗蚀剂。曝光和显影该光致抗蚀剂，以便除去非图象区域而留下图象区域。然后蚀刻所除去的非图象区域下面的箔以便形成铜图形，任选但优选除去剩余的光致抗蚀剂。然后将该箔切为区段，接着任选但优选冲定位孔。然后任选但优选用粘接增强处理处理铜图形，任选但优选检测缺陷，并将铜图形层压到衬底上，以便形成多层电路结构。该方法优选以卷到卷方式进行。由于可以利用通过湿处理步骤的最佳取向(面向下)，因此该技术实现了比已知方法更精确的蚀刻和更好的蚀刻一致性。
发明内容
本发明提供了一种用于形成多层电路结构的连续工艺，包括：
(a)铜箔卷退卷，该箔具有光亮表面侧和粗糙表面侧；
(b)在箔的粗糙侧上涂覆和固化膜形成聚合物，
(c)任选地清洁箔的光亮侧；
(d)在箔的光亮侧上涂覆和任选地干燥光致抗蚀剂；
(e)成影象地将光致抗蚀剂暴露于光化辐射下，从而形成图象区域和非图象区域；
(f)给光致抗蚀剂显影，从而除去非图象区域，留下图象区域；
(g)腐蚀掉位于除去的光致抗蚀剂的非图象区域下面的箔，从而形成铜图形；
(h)任选地除去剩余的光致抗蚀剂；
(i)将箔切为区段；
(j)任选地穿过箔冲定位孔；
(k)任选地利用粘接增强处理剂处理铜图形
(l)任选地检查铜图形的缺陷；和
(m)将至少一个箔区段层压到衬底上；于是形成多层电路结构。
本发明还提供了一种用于形成多层电路结构的连续工艺，包括：
(a)铜箔卷退卷，该箔具有光亮表面侧和粗糙表面侧；
(b)在箔的粗糙表面侧上涂覆和固化膜形成聚合物；
(c)清洁箔的光亮侧；
(d)在箔的光亮侧上涂覆和干燥光致抗蚀剂；
(e)成影象地将光致抗蚀剂暴露于光化辐射(actinic radiation)下，从而形成图象和非图象区域；
(f)显影光致抗蚀剂，从而除去非图象区域而留下图象区域；
(g)腐蚀掉所除去的光致抗蚀剂的非图象区域下面的箔，从而形成铜图形；
(h)除去剩余的光致抗蚀剂；
(i)将箔切为区段；
(j)穿过箔冲定位孔；
(k)利用粘结增强处理剂处理铜图形；
(l)检查铜图形的缺陷；
(m)将至少一个箔区段层压在衬底上；从而形成多层电路结构。
本发明进一步提供一种用于形成多层电路结构的连续工艺，包括：
(a)铜箔卷退卷，该箔具有光亮表面侧和粗糙表面侧，两侧都利用粘结增强处理剂进行了处理；
(b)在箔的任一侧上涂覆和固化膜形成聚合物；
(c)任选地清洁箔的没有涂覆膜形成聚合物的那一面；
(d)在箔的未涂覆侧上涂覆并任选地干燥光致抗蚀剂；
(e)成影象地将光致抗蚀剂暴露于光化辐射(actinic radiation)下，从而形成图象和非图象区域；
(f)显影光致抗蚀剂，从而除去非图象区域而留下图象区域；
(g)腐蚀掉所除去的光致抗蚀剂的非图象区域下面的箔，从而形成铜图形；
(h)任选地除去剩余的光致抗蚀剂；
(i)将箔切为区段；
(j)任选地穿过箔冲定位孔；
(k)任选地检查铜图形的缺陷；和
(l)将至少一个箔区段层压在衬底上；从而形成多层电路结构。
本发明再提供一种用于形成多层电路结构的连续工艺，包括：
(a)铜箔卷退卷，该箔具有光亮表面侧和粗糙表面侧，其光亮侧已经利用粘结增强处理剂处理了；
(b)在箔的光亮侧上涂覆和固化膜形成聚合物；
(c)任选地清洁箔的粗糙侧；
(d)在箔的光亮侧上涂覆并任选地干燥光致抗蚀剂；
(e)成影象地将光致抗蚀剂暴露于光化辐射(actinic radiation)下，从而形成图象和非图象区域；
(f)显影光致抗蚀剂，从而除去非图象区域而留下图象区域；
(g)腐蚀掉所除去的光致抗蚀剂的非图象区域下面的箔，从而形成铜图形；
(h)任选地除去剩余的光致抗蚀剂；
(i)将箔切为区段；
(j)任选地穿过箔冲定位孔；
(k)任选地利用粘结增强处理剂对铜图形进行处理；
(l)任选地检查铜图形的缺陷；
(m)将至少一个箔区段层压在衬底上；从而形成多层电路结构。
附图说明
图1是表示根据本发明的工艺步骤的流程图。
具体的实施方式
本发明提供一种用于制造多层电路结构的连续工艺。本发明的工艺优选以卷到卷的方式进行。
本发明的一个实施例的第一步是铜箔卷的退卷，该铜箔具有光亮表面侧和粗糙表面侧。根据本发明，术语“铜箔”优选包括铜或者铜合金。铜合金可以包含锌、铬、镍、铝、不锈钢、铁、钛及其组合。铜箔可以通过众所周知电沉积工艺制造。一个优选的工艺包括从铜盐的溶液中将铜电沉积到旋转的金属鼓形圆筒上。紧邻鼓形圆筒的箔侧一般是光滑或者光亮侧，而另一侧具有相对粗糙的表面，而且亦称粗糙侧。该鼓形圆筒通常由不锈钢或者钛制成，当从溶液中淀积铜时，上述鼓形圆筒作为阴极，并且接收铜。阳极通常由铅合金构成。在阳极和阴极之间施加大约5-10伏的电解槽电压以引起铜淀积，同时在阳极放出氧。然后从鼓形圆筒上取下该铜箔。
任选性地利用本领域已知的粘结增强处理剂对箔的光亮侧、粗糙侧或者两侧进行预处理，该处理剂对铜箔会起到粘结促进剂的作用。一个最佳的粘结增强处理剂包括可以在市场上买到McGean Rohco Inc. of Cleveland，Ohio生产的Durabond，即一种氧化锡。其它适当的粘结增强处理剂不排它地包括氧化物处理剂。一个最佳的氧化物处理剂是黑氧化物处理剂，这种处理剂利用氧化剂使铜箔氧化，从而将衬底上的铜转化为光亮的氧化铜。黑氧化物处理剂优选使用，作为处理溶液，一种氧化剂的溶液例如次氯酸钠。由于氧化剂溶液是碱性的，因此用氧化剂溶液处理的铜箔在处理之后可能会需要清洗。该化学品的一个提供者是Electrochemicals Inc.of Maple Plains，MN。
然后在箔的一侧涂覆膜形成聚合物组合物并固化。优选在箔的已经用粘结增强处理剂预处理了的侧面上涂覆和固化膜形成聚合物组合物。可以在箔的任一侧进行上述操作，但优选粗糙侧。在如上所述利用粘结增强处理剂对箔的两侧都进行了预处理的实施例中，可以将聚合物组合涂覆和固化到箔的任一侧上。在涂覆和固化膜形成聚合物组合物之前，优选部分或者完全退卷铜箔。适当的膜形成聚合物不排它地包括聚酰亚胺、聚酯、含聚酯的共聚物、聚芳醚、液晶聚合物、聚苯醚(polyphenylene ethers)、胺及其组合。其中，聚酰亚胺和聚酯是最优选的。膜形成聚合物组合物还可以任选地包含填料。可以通过常规技术例如喷雾、弯月面(meniscus)涂覆、刮板涂覆、溅射、蒸发、汽相淀积等涂覆膜形成聚合物组合物，以便进行聚合物厚度的控制和实现厚度的均匀性。然后优选将该聚合物固化到箔上，如此形成预浸料坯。优选通过常规技术例如炉内加热进行固化。优选在大约100至大约600的温度下进行热固化，时间为大约1-10分钟。固化后，根据本发明为了检测和/或储存可以再卷绕该铜箔，以备后来再退卷以便完成后续的步骤。这种预卷绕和退卷可以通过本领域已知的任何适当方法进行，例如利用收集器(accumulator)。
然后，任选地利用常规技术清洁箔的没有涂覆膜形成聚合物的一侧。在已经用聚合物涂覆了粗糙侧的实施例中，任选地清洁光亮侧。相反，在已经用聚合物涂覆了光亮侧的实施例中，任选地清洁粗糙侧。优选在清洁之前部分或者全部将箔退卷。可以通过本领域已知的任何常规方法进行清洁，例如用过硫酸钠微蚀刻或者用稀硫酸漂洗。
接着，在箔的与涂覆了聚合物的侧相反的侧涂覆光致抗蚀剂，并任选地并且优选干燥。该光致抗蚀剂的组成可以是正性(positive working)或者负性的，并且通常是在市场上可以买到的。适当的正性光致抗蚀剂在本领域是已知的，可以包括邻-醌二叠氮辐射敏化剂(o-quinone diazide radiation sensitizer)。该邻-醌二叠氮辐射敏化剂包括在美国专利Nos.2,797,213；3,106,465；3,148,983；3,130,047；3,201,329；3,785,825和3,802,885中公开的邻-醌-4-或5-磺酰-二叠氮(diazides)。当使用邻醌二叠氮时，优选的粘合树脂包括水不溶性、碱水溶液可溶或可溶胀粘合树脂，优选线型酚醛清漆。适当正性感光介质树脂可以在市场上买到，例如Clariant Corporation ofSomerville，New Jersey提供的AZ-P4620商标以及Shipley I-line光致抗蚀剂。负性光致抗蚀剂在市场上也能很容易得到。光致抗蚀剂优选通过常规技术例如上面提到的技术涂覆在箔的光亮侧。光致抗蚀剂层的厚度可以随着所用的淀积工序而变化。然后通过常规技术例如加热任选地将光致抗蚀剂干燥到箔上。在箔上涂覆和任选地干燥光致抗蚀剂之后，根据本发明为了检查和/或储存可以重新卷绕该铜箔，后来再退卷以便完成后续的步骤。这种重新卷绕和退卷可以通过本领域已知的任何适当方法进行，例如利用收集器(accumulator)。
然后通过掩模将光致抗蚀剂成影象地曝光于光化辐射下，例如可见光、光谱的紫外或红外区，或者通过电子束、离子或中子束或者X射线扫描光致抗蚀剂，由此形成图象和非图象区域。在曝光之前应使箔退卷。光化辐射可以是非相干光或相干光的形式，例如激光。在一个实施例中，光致抗蚀剂曝光于辐射之后可以临时或者永久停止本发明的工艺。
然后利用适当的溶剂例如碱性水溶液成影象地显影光致抗蚀剂，除去非图象区域，留下图象区域。优选的溶剂显影剂在市场上可以很容易得到，可以包括氢氧化钠水溶液、氢氧化钾水溶液或碳酸钠水溶液。
下一步在除去光致抗蚀剂层的非图象区域的情况下任选地蚀刻掉部分铜箔，形成蚀刻了的铜图形。该光致抗蚀剂图形为高精度和高度准确地蚀刻导电层提供了优异质量的蚀刻掩模。可以通过常规技术例如酸蚀刻和碱蚀刻形成该蚀刻了的图形。适当的蚀刻剂非排它地包括碱性溶液或酸性溶液，例如二氯化铜或硝酸。优选的还有三氯化铁或过硫酸(sulfuric peroxide)。然后可以利用常规技术例如剥离或灰化任选地除去剩余的光致抗蚀剂。在一个实施例中，本发明的工艺可以在除去光致抗蚀剂之后临时或者永久停止。
然后优选通过常规技术将箔切割为区段。优选区段是正方形，但可以是特定应用或者工艺所需的任何其它形状。然后任选地穿过箔冲定位孔。该孔优选利用冲孔系统制成，然后，也可以使用本领域已知的任何其它方法。优选在层压箔之前冲定位孔。
然后，任选地利用粘结增强处理剂处理铜图形，该处理剂起到铜箔与粘结材料(bonding material)(例如用环氧树脂涂覆的纤维玻璃布)的粘结促进剂的作用。
根据本发明，下一步是将箔层压到衬底上。在层压之前，任选地检查铜图形的缺陷。任选的检查可以通过本领域已知的任何适当方法进行。优选方法非排它地包括在线光学检测、随机抽样、电气测试和目检。
根据本发明，至少将一个箔区段层压到衬底上，这样形成多层电路结构。在本发明的实施中，可以将多个箔区段层压在一起。而且，可以通过相邻区段之间的衬底将多个箔区段层压在一起。优选在大约160℃至大约320℃、更优选大约170℃至大约245℃、最优选在大约175℃至大约230℃的温度下在加压的情况下进行层压。优选层压时间为大约15分钟至大约180分钟，更优选30分钟至大约120分钟，最优选大约30分钟至大约90分钟。优选，热压机处在从至少25至大约30mm水银柱的真空下，更优选大约28至大约30mm水银柱，最优选大约大约29至大约30英寸水银柱。压机压力优选保持在大约3.5kg/cm2至大约70kg/cm2，更优选从大约7kg/cm2至大约30kg/cm2，最优选从大约9kg/cm2至大约21kg/cm2。
典型的衬底是那些适合被加工成印刷电路或者其它微电子器件的衬底。适用于本发明的衬底非排它地包括环氧树脂、聚酰亚胺、聚酯、氰酸酯、BT-环氧树脂及其组合，用材料例如玻璃纤维增强的聚合物、有机纸、芳族聚酰胺(凯夫拉尔)、芳族聚酰胺纸(Thermount)、Polybenzoxolate纸及其组合。其中有玻璃纤维增强的环氧树脂是最优选的衬底。衬底的最佳厚度在大约10至大约200μm的范围内，更优选大约10至大约50μm。
在本发明的一个实施例中，清洁箔、干燥光致抗蚀剂、除去剩余光致抗蚀剂、穿过箔冲定位孔、用粘接增强处理剂处理铜图形、和检测铜图形缺陷的任选步骤都进行。
在另一个实施例中，尤其当对箔的两面都进行了粘接增强处理时，不进行用粘接增强处理剂对铜图形进行处理的任选步骤。
在另一个实施例中，在层压之前，可以对铜箔的光亮侧进行电解处理，以便形成粗糙化的铜淀积，和对粗糙侧电解处理以便淀积金属或者合金的微瘤。这些瘤优选是铜或者铜合金，增加对衬底的粘接。通过轮廓仪例如可以从MahrFeinpruef Corporation of Cincinnati，Ohio买到的Perthometer model M4P或者S5P，测量箔的表面微结构。根据2115 Sanders Road，Northbrook，Illinois60062的互连和封装电路协会的工业标准IPC-TM-650第2.2.172节进行峰和谷的表面晶粒结构的地形测量。在测量工序中，选择样品表面上的测量长度Im。Rz定义为测量长度Im内5个连续取样长度的峰到谷的平均最大高度(I0为Im/5)。Rt为最大粗糙深度，并且是测量长度Im内最高峰和最低谷之间的最大垂直距离。Rp是最大测平深度(leveling depth)，并且是测量长度Im内最高峰的高度。Ra或平均粗糙度定义为测量长度Im内与中心线的粗糙轮廓的所有绝对距离的算术平均值。对于本发明来说重要的参数是Rz和Ra。进行的表面处理生成了具有峰和谷的表面结构，这样生成粗糙度参数，其中Ra在大约1至大约10μm的范围内，Rz在大约2至大约10μm的范围内。
在光亮侧进行表面处理生成了具有峰和谷的表面结构，这样产生粗糙参数，其中Ra在大约1至大约4μm的范围内，优选大约2至大约4微米的范围内，最优选从大约3至大约4微米的范围内。Rz值在大约2至大约4.5μm的范围内，优选从大约2.5至大约4.5微米的范围内，更优选在大约3至大约4.5μm的范围内。
在粗糙侧上进行表面处理生成了具有峰和谷的表面结构，这样产生粗糙参数，其中Ra在大约4至大约10μm的范围内，优选大约4.5至大约8微米的范围内，最优选从大约5至大约7.5微米的范围内。Rz值在大约4至大约10μm的范围内，优选从大约4至大约9微米的范围内，更优选在大约4至大约7.5μm的范围内。
优选，光亮侧具有大约2至4.5μm厚的铜淀积，以便产生2μm或者更大的平均粗糙度(Rz)。更优选，粗糙侧具有大约4-7.5μm的粗糙度Rz。金属或者合金的微瘤将具有大约0.5μm的大小。如果需要，可以将其它金属例如锌、铟、锡、钴、黄铜、青铜等淀积为微瘤。美国专利5,679,230中更全面地描述了该工艺，这里引入作为参考。
光亮表面优选具有大约0.7kg/线性cm至大约1.6kg/线性cm范围内的剥离强度，更优选在大约0.9kg/线性cm至大约1.6kg/线性cm范围内。粗糙侧优选具有大约0.9kg/线性cm至大约2kg/线性cm范围内的剥离强度，更优选在大约1.1kg/线性cm至大约2kg/线性cm范围内。根据工业标准IPC-TM-650第2.4.8节修订C测量剥离强度。
下面利用非限制性的例子说明本发明。应理解光敏涂层组合物成份比例的变化和元素的选择对本领域技术人员来说是显而易见的，并且在本发明的范围内。
例1
在退卷辊上安装电沉积的35μm、一盎司铜箔的卷，宽度为0.64米。穿过张紧辊、导辊将该箔装到收绕辊上。然后在该箔上施加每英寸宽度4磅的张力。挂上收绕辊上的驱动马达，并且设定为1.2米/分钟。在不锈钢混合桶中用N-甲基吡咯烷酮调整液态聚酰亚胺树脂，使其含25％固体，粘度为大约20,000厘泊。将聚酰亚胺溶液装到配给系统，利用重力和液态聚合物粘度作为配给力将大约50μm的膜涂覆到移动箔的粗糙侧。
调整刮刀以便生成43μm厚的湿膜，得到挠性复合物，该复合物具有大约7.6μm厚的已经干燥的聚合物膜。在刮刀的上游侧保持连续的液压头高度和堆积材料的体积，以便保持连续的挠性复合物膜厚和不包含空气的膜。
蒸发溶剂并且在425℃温度下在炉中固化该聚合物。当涂覆的箔首先进入炉中时，应预见最初的温度下降。一旦炉中达到稳定的温度，通过下列方式检查膜的厚度，即提取膜的样品且比较箔的涂覆后的重量和基本重量以便利用聚酰亚胺的密度从重量换算为膜厚度。基于此测量调整配给聚酰亚胺的速度和箔上刮刀的高度。重复此工艺直到得到理想的膜厚。
然后清洁并用硫酸钠微蚀刻箔的光亮侧，接着用水漂洗并涂覆光致抗蚀剂。干燥光致抗蚀剂，并利用UV曝光单元通过掩膜成影象地曝光于光化辐射下，从而形成图象区域和非图象区域。然后利用碳酸钠水溶液显影光致抗蚀剂，以便除去非图象区域，留下图象区域。然后在二氯化铜中蚀刻该箔，以便形成铜图形。利用氢氧化钾剥掉剩余的抗蚀剂，留下想要的铜图形。
将该箔切为矩形区段，然后利用光学定位机械冲孔机穿加工孔。然后利用含31g/l亚氯酸氢钠、15g/l氢氧化钠和12g/l磷酸三钠的溶液处理箔区段上的铜图形，在85℃下搅动3分钟，从而提供黑氧化处理。
然后在275℃和10kg/cm2的水压下将处理后的箔区段层压到玻璃纤维增强的环氧树脂衬底上，保持30分钟。压机在28英寸水银柱的真空下。将第二箔区段层压到第一箔区段上，从而形成多层电路结构。
例2
重复例1，只是通过在85℃将铜箔浸入具有下列组分的黑氧化处理水溶液中3分钟进行黑氧化处理步骤：
NaClO2-31g/l
NaOH-15g/l
Na3PO4-12g/l
例3
重复例1，只是在衬底上箔区段的聚酰亚胺表面之间层压10μm的对亚苯基-2，6-苯并双唑(benzobisoxazole)纸片。得到的产品具有改进的尺寸稳定性并且耐撕破。
例4
重复例1，只是利用连续热辊层压工艺在300℃和21kg/cm2下进行层压。将该产品接受层压后烘炉烘烤以实现最后的固化。
例5
重复例1，只是利用挤出涂覆机进行涂覆，并且通过夹辊工艺进行层压。填料与聚酰亚胺一起挤出。
例6
重复例1，只是用瘤处理箔的粗糙侧以便改进与聚酰亚胺的机械粘接。最大的瘤尺寸小于120微英寸以避免可能出现的高潜在性失效。
例7
重复例1，只是用非卤化热固性聚酰亚胺(Keramid601)浸渍纤维玻璃布，形成预浸料坯。然后部分固化该聚合物。该预浸料坯的厚度为大约68μm。然后将铜箔层压到预浸料坯上，聚合物涂层面对预浸料坯。在275℃真空下(28英寸Hg)和14kg/cm2压力下进行层压，时间为90分钟。
例8
重复例7，只是非卤化环氧树脂代替热固性聚酰亚胺。在185℃进行层压，时间为60分钟。
例9
重复例7，只是衬底是另一种玻璃纤维，且预浸料坯厚度为大约115μm。
尽管参考最佳实施例具体示出和描述了本发明，但本领域技术人员应理解在不离开本发明的精神和范围的情况下，可以作出各种变化和修改。权利要求应理解为覆盖所公开的实施例、上面已经讨论的替代方案及其所有的等效物。

Claims (38)

1.一种用于形成多层电路结构的连续方法，包括：
(a)打开铜箔卷，该箔具有光亮表面侧和粗糙表面侧；
(b)在箔的粗糙侧上涂覆和固化膜形成聚合物；
(c)在箔的光亮侧上涂覆光致抗蚀剂；
(d)成影象地将光致抗蚀剂暴露于光化辐射下，从而形成图象区域和非图象区域；
(e)显影光致抗蚀剂，从而除去非图象区域，留下图象区域；
(f)蚀刻位于除去的光致抗蚀剂的非图象区域下面的箔，从而形成铜图形；
(g)将箔切为段；
(h)将至少一个箔段层压到衬底上；于是形成多层电路结构。
2.权利要求1的方法，其中膜形成聚合物包括聚酰亚胺、聚酯及其组合。
3.权利要求1的方法，包括将多个箔段层压在一起。
4.权利要求1的方法，包括通过在相邻的区段之间的衬底将多个箔区段层压在一起。
5.权利要求4的方法，其中衬底包括增强的聚合物。
6.权利要求1的方法，其中衬底包括增强的聚合物，该聚合物包括环氧树脂、聚酰亚胺、聚酯、氰酸酯、二马来酰亚胺-环氧树脂或其组合。
7.权利要求1的方法，其中通过酸蚀刻来蚀刻该箔。
8.权利要求1的方法，其中通过碱蚀刻作用来蚀刻该箔。
9.权利要求1的方法，其中在步骤(b)之后清洁箔的光亮侧。
10.权利要求1的方法，其中在步骤(g)之后穿过箔打孔。
11.权利要求1的方法，其中在步骤(g)之后利用粘接增强处理剂处理铜图形。
12.权利要求1的方法，其中在步骤(g)之后利用黑氧化处理剂处理铜图形。
13.权利要求1的方法，其中在步骤(g)之后检查铜图形。
14.权利要求1的方法，其中在步骤(b)之后将所述的箔卷绕，然后在步骤(c)之前将该箔打开。
15.权利要求1的方法，其中在步骤(c)之后将所述的箔卷绕，然后在步骤(d)之前将该箔打开。
16.权利要求1的方法，其中在步骤(b)之后但在步骤(c)之前、和/或在步骤(c)之后但在步骤(d)之前通过收集器卷绕该箔。
17、权利要求1的方法，其中步骤(c)进一步包括在涂覆光致抗蚀剂后干燥该抗蚀剂。
18、权利要求1的方法，其中进一步包括在步骤(f)之后除去剩余的光致抗蚀剂。
19.一种连续方法，包括：
(a)打开铜箔卷，该箔具有光亮表面侧和粗糙表面侧；
(b)在箔的粗糙侧上涂覆和固化膜形成聚合物；
(c)在箔的光亮侧上涂覆光致抗蚀剂；和
(d)成影象地将光致抗蚀剂暴露于光化辐射下，从而形成图象区域和非图象区域。
20、权利要求19的方法，其中进一步包括在步骤(b)之后清洁箔的光亮侧。
21、权利要求19的方法，其中步骤(c)进一步包括在涂覆光致抗蚀剂后干燥该抗蚀剂。
22.一种连续方法，包括：
(a)打开铜箔卷，该箔具有光亮表面侧和粗糙表面侧；
(b)在箔的粗糙侧上涂覆和固化膜形成聚合物；
(c)在箔的光亮侧上涂覆光致抗蚀剂；
(d)成影象地将光致抗蚀剂暴露于光化辐射下，从而形成图象区域和非图象区域；
(e)显影光致抗蚀剂，从而除去非图象区域，留下图象区域；
(f)蚀刻位于除去的光致抗蚀剂的非图象区域下面的箔，从而形成铜图形；和
(g)除去剩余的光致抗蚀剂。
23、权利要求22的方法，其中进一步包括在步骤(b)之后清洁箔的光亮侧。
24、权利要求22的方法，其中步骤(c)进一步包括在涂覆光致抗蚀剂后干燥该抗蚀剂。
25.一种用于形成多层电路结构的连续方法，包括：
(a)打开铜箔卷，该箔具有光亮表面侧和粗糙表面侧；
(b)在箔的粗糙表面侧上涂覆和固化膜形成聚合物；
(c)清洁箔的光亮侧；
(d)在箔的光亮侧上涂覆和干燥光致抗蚀剂；
(e)成影象地将光致抗蚀剂暴露于光化辐射下，从而形成图象和非图象区域；
(f)显影光致抗蚀剂，从而除去非图象区域而留下图象区域；
(g)蚀刻所除去的光致抗蚀剂的非图象区域下面的箔，从而形成铜图形；
(h)除去剩余的光致抗蚀剂；
(i)将箔切为段；
(j)穿过箔打定位孔；
(k)利用粘结增强处理剂处理铜图形；
(l)检查铜图形的缺陷；
(m)将至少一个箔区段层压在衬底上；从而形成多层电路结构。
26.一种用于形成多层电路结构的连续方法，包括：
(a)打开铜箔卷，该箔具有光亮表面侧和粗糙表面侧，两侧都利用粘结增强处理剂进行了处理；
(b)在箔的任一侧上涂覆和固化膜形成聚合物；
(c)在箔的未涂覆侧涂覆光致抗蚀剂；
(d)成影象地将光致抗蚀剂暴露于光化辐射下，从而形成图象和非图象区域；
(e)显影光致抗蚀剂，从而除去非图象区域而留下图象区域；
(f)蚀刻所除去的光致抗蚀剂的非图象区域下面的箔，从而形成铜图形；
(g)将箔切为段；
(h)将至少一个箔区段层压在衬底上；从而形成多层电路结构。
27、权利要求26的方法，其中进一步包括清洁箔中未涂覆膜形成聚合物的一侧。
28、权利要求26的方法，其中步骤(c)进一步包括在涂覆光致抗蚀剂后干燥该抗蚀剂。
29、权利要求26的方法，其中进一步包括在步骤(f)后除去剩余的光致抗蚀剂。
30、权利要求26的方法，其中进一步包括在步骤(g)之后穿过箔打定位孔。
31、权利要求26的方法，其中进一步包括在步骤(g)之后检查铜图形的缺陷。
32.一种用于形成多层电路结构的连续方法，包括：
(a)打开铜箔卷，该箔具有光亮表面侧和粗糙表面侧，其光亮侧已经利用粘结增强处理剂处理了；
(b)在箔的光亮侧涂覆和固化膜形成聚合物；
(c)在箔的光亮侧上涂覆光致抗蚀剂；
(d)成影象地将光致抗蚀剂暴露于光化辐射下，从而形成图象和非图象区域；
(e)显影光致抗蚀剂，从而除去非图象区域而留下图象区域；
(f)蚀刻所除去的光致抗蚀剂的非图象区域下面的箔，从而形成铜图形；
(g)将箔切为段；
(h)将至少一个箔段层压在衬底上；从而形成多层电路结构。
33、权利要求32的方法，其中进一步包括在(b)之后清洁箔的粗糙侧。
34、权利要求32的方法，其中步骤(c)进一步包括在涂覆光致抗蚀剂后干燥该抗蚀剂。
35、权利要求32的方法，其中进一步包括在步骤(f)后除去剩余的光致抗蚀剂。
36、权利要求32的方法，其中进一步包括在步骤(g)之后穿过箔打定位孔。
37、权利要求32的方法，其中进一步包括在步骤(g)之后利用粘结增强处理剂对铜图形进行处理。
38、权利要求32的方法，其中进一步包括在步骤(g)之后检查铜图形的缺陷。
CNB018209408A 2000-12-26 2001-12-11 利用单层加工技术的印刷电路的制造 Expired - Fee Related CN1294789C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/748,782 US6500349B2 (en) 2000-12-26 2000-12-26 Manufacture of printed circuits using single layer processing techniques
US09/748,782 2000-12-26

Publications (2)

Publication Number Publication Date
CN1496670A CN1496670A (zh) 2004-05-12
CN1294789C true CN1294789C (zh) 2007-01-10

Family

ID=25010906

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018209408A Expired - Fee Related CN1294789C (zh) 2000-12-26 2001-12-11 利用单层加工技术的印刷电路的制造

Country Status (8)

Country Link
US (1) US6500349B2 (zh)
EP (1) EP1348321A2 (zh)
JP (1) JP2004523887A (zh)
KR (1) KR20030081366A (zh)
CN (1) CN1294789C (zh)
CA (1) CA2432936A1 (zh)
TW (1) TW524034B (zh)
WO (1) WO2002052910A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
US20050067378A1 (en) * 2003-09-30 2005-03-31 Harry Fuerhaupter Method for micro-roughening treatment of copper and mixed-metal circuitry
US6972567B2 (en) * 2004-01-15 2005-12-06 Ge Medical Systems Global Technology Company, Llc Gradient coil and method for construction
US7827682B2 (en) * 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
US7627947B2 (en) * 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
US7293355B2 (en) * 2005-04-21 2007-11-13 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continuous manner
DE112006003899T5 (de) * 2006-05-17 2009-04-30 Shinko Electric Industries Co., Ltd. Verfahren zur Bildung eines Resistmusters, Verfahren zur Herstellung einer Leiterplatte sowie Leiterplatte
CN102159041A (zh) * 2011-03-15 2011-08-17 珠海元盛电子科技股份有限公司 多层软性线路板内外层一次压制成型的方法
CN102694269B (zh) * 2012-04-13 2015-11-04 深圳光启创新技术有限公司 超材料人工微结构的制造方法和超材料天线罩及其制造方法
CN104781451A (zh) * 2012-11-09 2015-07-15 Jx日矿日石金属株式会社 表面处理铜箔及使用其的积层板
FI126777B (fi) * 2013-08-30 2017-05-15 Elcoflex Oy Menetelmä joustavan piirilevyn valmistamiseksi ja joustava piirilevy
JP6319447B2 (ja) * 2014-09-09 2018-05-09 株式会社村田製作所 樹脂多層基板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3536545A (en) * 1968-05-13 1970-10-27 Rogers Corp Method of making electrical members
US4411982A (en) * 1979-09-26 1983-10-25 Matsushita Electric Industrial Co., Ltd. Method of making flexible printed circuits
DE3835027A1 (de) * 1988-10-14 1990-04-19 Held Kurt Verfahren und vorrichtung zur kontinuierlichen herstellung von multilayer-schaltungen
US4997516A (en) * 1989-07-10 1991-03-05 Edward Adler Method for improving adherence of copper foil to resinous substrates
JPH09219590A (ja) * 1996-02-13 1997-08-19 Hitachi Ltd 薄膜積層基板用シートならびに薄膜積層基板、およびそれらの製造方法ならびに製造装置
US5679230A (en) * 1995-08-21 1997-10-21 Oak-Mitsui, Inc. Copper foil for printed circuit boards
US5707749A (en) * 1990-11-30 1998-01-13 Hitachi, Ltd. Method for producing thin film multilayer wiring board
CN1217629A (zh) * 1997-11-19 1999-05-26 金宝电子工业股份有限公司 双面导电金属箔型电路板的制造方法及其产品
US6103135A (en) * 1999-03-26 2000-08-15 Ga-Tek Inc. Multi-layer laminate and method of producing same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2849298A (en) * 1955-05-03 1958-08-26 St Regis Paper Co Printed circuitry laminates and production thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3536545A (en) * 1968-05-13 1970-10-27 Rogers Corp Method of making electrical members
US4411982A (en) * 1979-09-26 1983-10-25 Matsushita Electric Industrial Co., Ltd. Method of making flexible printed circuits
DE3835027A1 (de) * 1988-10-14 1990-04-19 Held Kurt Verfahren und vorrichtung zur kontinuierlichen herstellung von multilayer-schaltungen
US4997516A (en) * 1989-07-10 1991-03-05 Edward Adler Method for improving adherence of copper foil to resinous substrates
US5707749A (en) * 1990-11-30 1998-01-13 Hitachi, Ltd. Method for producing thin film multilayer wiring board
US5679230A (en) * 1995-08-21 1997-10-21 Oak-Mitsui, Inc. Copper foil for printed circuit boards
JPH09219590A (ja) * 1996-02-13 1997-08-19 Hitachi Ltd 薄膜積層基板用シートならびに薄膜積層基板、およびそれらの製造方法ならびに製造装置
CN1217629A (zh) * 1997-11-19 1999-05-26 金宝电子工业股份有限公司 双面导电金属箔型电路板的制造方法及其产品
US6103135A (en) * 1999-03-26 2000-08-15 Ga-Tek Inc. Multi-layer laminate and method of producing same

Also Published As

Publication number Publication date
KR20030081366A (ko) 2003-10-17
US20020079288A1 (en) 2002-06-27
CA2432936A1 (en) 2002-07-04
US6500349B2 (en) 2002-12-31
CN1496670A (zh) 2004-05-12
WO2002052910A3 (en) 2003-02-13
WO2002052910A2 (en) 2002-07-04
EP1348321A2 (en) 2003-10-01
TW524034B (en) 2003-03-11
JP2004523887A (ja) 2004-08-05

Similar Documents

Publication Publication Date Title
CN1294789C (zh) 利用单层加工技术的印刷电路的制造
CN1294788C (zh) 多层印刷电路板的制造方法
US7802361B2 (en) Method for manufacturing the BGA package board
CN1758829A (zh) 印刷电路板和其制造方法
CN1777348A (zh) 制造高密度印刷电路板的方法
WO2011018968A1 (ja) プリント配線板及びその製造方法
JP2005290519A (ja) 銅箔及びその製造方法
JP5595363B2 (ja) 穴付き積層体の製造方法、穴付き積層体、多層基板の製造方法、下地層形成用組成物
WO2000079344A1 (fr) Element photosensible, rouleau d'element photosensible, procede de fabrication d'un motif de resine, motif de resine, substrat avec motif de resine sus-jacent, procede de fabrication d'un motif de cablage et motif de cablage associe
KR100899588B1 (ko) 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법
WO2022039062A1 (ja) プリント配線板の製造方法
CN1113585C (zh) 印刷电路板及其制造方法
KR20170028047A (ko) 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법
JP2004214253A (ja) 金属パターンの形成方法
TWI752441B (zh) 印刷配線板的製造方法
KR100199539B1 (ko) 다층인쇄회로판을제조하는방법_
JP2018049998A (ja) 配線板用積層板及び配線板
US6824959B2 (en) Process for creating holes in polymeric substrates
CN1724251A (zh) 聚酰亚胺金属层积板及其制造方法
JP2011071406A (ja) 多段化樹脂構造体の形成方法
JP2018048279A (ja) 配線板用樹脂組成物、プリプレグ、積層板及び配線板
Watanabe et al. New Circuit Formation Technology for High Density PWB
JP5455696B2 (ja) ドライフィルムレジストの薄膜化処理方法
JP2012134335A (ja) 金属パターンの作製方法
JP2003060350A (ja) 多層プリント配線板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070110

Termination date: 20100111