JP2004515019A5 - - Google Patents

Claims (10)

1. ベースプレート上に回転自在に取付けられたデータディスクと、
   前記データディスクからデータを読取り、また前記データディスクにデータを書込むヘッドを有する、前記データディスクに隣接するアクチュエータアームと、
   前記データディスク上において前記アクチュエータアームを移動させるために前記アクチュエータアームと操作可能な通信を行うサーボ制御装置を有する、前記ベースプレートに固着されたプリント回路板（ＰＣＢ）と、
   前記ＰＣＢに接続され、前記サーボ制御装置への制御信号を発生し、またオペレーティングシステムを走らせる中央処理装置（ＣＰＵ）と、
   アプリケーションプログラムを記憶するメモリであって、前記ＣＰＵに操作可能に接続され、それにより前記アプリケーションプログラムが前記ＣＰＵにより実行される前記メモリと、
   通信ネットワークに接続可能である入出力モジュールと、
   を特徴とするデータ記憶装置。
2. 前記入出力モジュールは、ハイパーテキストトランスポートプロトコルを用いて前記ネットワーク上のノードへ通信する動作を行いうるネットワークインタフェースモジュールを含む請求項１記載のデータ記憶装置。
3. 前記入出力モジュールは、前記通信ネットワークを経てビデオモニタを駆動する動作を行いうるビデオインタフェースモジュールをさらに含む請求項２記載のデータ記憶装置。
4. 前記データディスク上に記憶されたファイルデータを管理するファイルシステムをさらに含み、前記ファイルシステムは前記サーボ制御装置と直接通信する請求項３記載のデータ記憶装置。
5. コネクタポートを含むドッキングステーションと、
   マイクロプロセッサと、アプリケーションプログラムを実行する動作を行いうる前記マイクロプロセッサに操作可能に接続されたオペレーティングシステムを記憶するメモリであって、前記マイクロプロセッサは前記オペレーティングシステムを実行する前記メモリと、通信ネットワークと通信するようにされた入出力モジュールと、データ記憶ディスクと、を有するデータ記憶装置であって、前記記憶装置は前記コネクタポートに取外し可能なように接続されている前記データ記憶装置と、
   を含むコンピュータシステム。
6. 前記入出力モジュールは、ハイパーテキストトランスポートプロトコルを用いて前記通信ネットワーク上のノードと操作可能に通信する請求項５記載のコンピュータシステム。
7. コンピュータ処理タスクを分散する方法において、
   複数のインテリジェント記憶素子を通信バスに接続するステップであって、それぞれのインテリジェント記憶素子はマイクロプロセッサ、コネクタポート、入出力モジュール、データディスク、および前記データディスクから読取り、また前記データディスクに書込むためのサーボ制御装置を含む前記接続するステップと、
   前記複数のインテリジェント記憶素子のそれぞれにタスクを割当てるステップと、
   前記タスクを割当てるステップに基づき前記複数のインテリジェント記憶素子間にデータを分散するステップと、
   を含む前記方法。
8. １次マスタインテリジェント記憶素子が破損しているかどうかを決定するステップと、
   もし１次マスタインテリジェント記憶素子が破損していれば、２次マスタインテリジェント記憶素子へスイッチするステップと、
   をさらに含む請求項７記載の方法。
9. 前記割当てるステップは、
   第１のアプリケーションプログラムを選択するステップと、
   前記第１のアプリケーションプログラムを第１のインテリジェント記憶素子に割当てるステップと、
   第２のアプリケーションプログラムを選択するステップと、
   前記第２のアプリケーションプログラムを第２のインテリジェント記憶素子に割当てるステップと、
   を含む請求項８記載の方法。
10. アプリケーションプログラムを実行するマイクロプロセッサと、
    データディスクと、
    前記データディスクに隣接して回転自在に取付けられ、読書きヘッドを前記データディスクに対して位置決めするアクチュエータアセンブリと、
    前記アクチュエータアセンブリを制御するサーボ制御モジュールと、
    オペレーティングシステムを含むメモリであって、マイクロプロセッサに操作可能に接続され、前記マイクロプロセッサは前記オペレーティングシステムを走らせる前記メモリと、
    通信ネットワークに操作可能に接続できる入出力モジュールを特徴とする通信手段と、
    を特徴とするデータ記憶装置。