JP2004513396A - 画像表示のためのディザ方法及び装置 - Google Patents
画像表示のためのディザ方法及び装置 Download PDFInfo
- Publication number
- JP2004513396A JP2004513396A JP2002541625A JP2002541625A JP2004513396A JP 2004513396 A JP2004513396 A JP 2004513396A JP 2002541625 A JP2002541625 A JP 2002541625A JP 2002541625 A JP2002541625 A JP 2002541625A JP 2004513396 A JP2004513396 A JP 2004513396A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- pixel value
- counter
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2048—Display of intermediate tones using dithering with addition of random noise to an image signal or to a gradation threshold
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/001—Texturing; Colouring; Generation of texture or colour
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
- H04N1/4055—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern
- H04N1/4057—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern the pattern being a mixture of differently sized sub-patterns, e.g. spots having only a few different diameters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
ディザ方法は、n+kビットの入力画素値をkビットを切り捨てることによりnビットの出力画素値に変換する。kビットの切り捨てられる部分は疑似乱数値と比較される。kビットの値が疑似乱数の値以上であれば、出力画素値は1とnビットの入力値とを加えたものとされる。
Description
【0001】
本発明は、入力画素値を出力画素値へ変換するディザ(dither)方法に関する。本発明は更に、入力画素値を出力画素値へ変換する装置に関する。本発明は更に、かかる装置を含む画像表示機器に関する。
【0002】
色再現のために利用可能なビット数はディスプレイによって使用されうるビット数よりも多いという問題が知られている。多様な目的及び装置のために多数のディザアルゴリズムが設計されてきた。最もよく知られているのは、Floyd−Steinberg法、誤差拡散法、分散ディザ法、クラスタディザ法である。ディザ方法及び装置は、同様に、米国特許第5.479.594号から公知である。
【0003】
公知のディザアルゴリズムは、通常は(あまりにも)複雑であり、特にデータの一時記憶用のメモリといったハードウエア資源に関して複雑である。かかる資源は望ましくない費用を必要とさせる。
【0004】
多くのディザアルゴリズムは、一般的には、フレーム全体或いはフィールド全体、又は、それらの少なくとも一部、即ち多数の画素に対して作用するため、ぼけたエッジや可視の決定論的なパターンといった問題を有する。
【0005】
本発明は、公知の方法よりも単純で高速な、冒頭の段落に記載するような方法を提供することを目的とする。この目的は、本発明によれば、所定の規準に基づいて入力画素値を出力画素値へ変換するディザ方法であって、入力画素値は、出力画素値nよりも大きい数のn+kビットを含み、kビットの残る切り捨てられる部分は疑似乱数値と比較され、出力画素値は、kビットの値が疑似乱数値以上である場合は、1とnビットの入力値とを加算することによって作られるディザ方法によって達成される。
【0006】
本発明は画素レベルで演算を行うため、ぼけたエッジは生じない。更に、アルゴリズムは極めて単純であり、従って例えば75Hz又は125Hzの高いレートで、また、200MHz以上のビデオレートでの画像処理に適している。
【0007】
本発明は全ての種類のディスプレイに適用されうるが、色を表現するために比較的少ないビットのみが利用可能な、例えば各色に対して6ビットのみが利用可能な、PDP(プラズマディスプレイパネル)及びPALC(プラズマアドレス液晶)ディスプレイにおいて問題が生ずる。
【0008】
本発明は、公知の装置よりも単純で高速な冒頭において述べた種類の装置を提供することを目的とする。この目的は、本発明によれば、
n+kビットの入力画素値の入力のための入力バスと、
乱数発生器と、
入力バスのkビット及び乱数発生器の出力に接続される比較器と、
nビットと、kビットの値が乱数発生器以上である場合はデジタルの1を出力する比較器の出力とを加算する加算器とを含む、
画像処理装置においてディザ方法を行う装置によって達成される。
【0009】
疑似乱数発生器は、各画像に対して同じ疑似シーケンスが適用されるよう、垂直同期信号Vsincによってリセットされることが望ましい。
【0010】
非常に洗練された、単純で、安価な解決策を得るため、疑似乱数発生器は予め選択された順序ではあるが(多少は)ランダムに比較器の入力のうちの1つに接続される出力を有するカウンタによって形成されることが望ましい。
【0011】
ある条件下では、得られる画像の同じ色の大きい面積上に繰り返しパターンが生じうる。これを防止するため、各ラインの始まりにおいてカウンタの中に乱数値をロードすることが推奨される。このような疑似乱数は、垂直同期信号Vsincによってリセットされる第2のカウンタから取得されえ、水平同期信号は第1のカウンタをロードするために使用されうる。
【0012】
本発明の更なる利点、特徴、及び詳細については、添付の図面を参照して望ましい実施例についての以下の記載を読むことにより明らかとなろう。
【0013】
装置10(図1)において、入力11は、6ビットの一部分(n)12と6ビットの切り捨てられる部分(k)13とに分割される。部分13は、比較器14において、疑似乱数発生器16の出力15と比較される。疑似乱数発生器16は、画像再現装置の垂直同期信号Vsincによってリセットされる。
【0014】
比較器の出力が1となるのは、kビットが接続される比較器の入力Aが、乱数発生器によって与えられる入力であるB入力以上の場合である。比較器14の出力は、加算器17においてnビットに加算され、それにより、nビットのワード12と同じであるか、又は、比較器14における演算によって1だけ増加された、nビットのワード18を与える。
【0015】
出力ワード18は、かかる画像中に生じうる切捨て誤差及び/又は他のアーティファクトに関する問題が少なくなるようPALCディスプレイの入力に入力される。
【0016】
図2の実施例では、ハードウエア資源もまた非常に小さい。図2中、できるかぎり図1と同じ参照番号を使用する。図2に示す装置20では、カウンタ21の出力は比較器14のB入力に接続され、カウンタのリセット入力には垂直同期信号Vsincが接続される。かかるカウンタに必要なレジスタの数は、実際上は、既存のハードウエアにおいて常に利用可能である。カウンタ21の出力d0−d5は、例えばd(0),d(3),d(1),d(5),d(4),d(2)といった順序で疑似乱数値と共にB入力として比較器14に供給されるが、もちろん他の順序も可能である。
【0017】
図3に示す実施例30では、同じ構成要素はできるかぎり同じ参照番号で示し、2つのカウンタ31及び32は互いに直列に接続される。カウンタ31は、図2のカウンタ21と同様に比較器14の入力Bに接続される。カウンタ31のロード入力は水平同期信号Hsincに接続され、従って、Hsincによってトリガされたときは、第2のカウンタ32の疑似乱数値はカウンタ31の計数のための開始計数値として使用される。垂直同期信号Vsincは、カウンタ32のリセット入力に接続される。
【0018】
図3の望ましい実施例は、ディスプレイの水平解像度が、
P×exp(k)で与えられ、但し、Pは整数であり、kはカウンタの計数出力に等しいか近似する場合に、同色の大きい面積の部分で目に見える繰り返しパターンが結果として得られた画像中に出現しうるという更なる利点を有する。これは、各ラインの始まりにおいて乱数値がカウンタ31にロードされることによって防止される。
【0019】
本発明によるアルゴリズムは、PALCディスプレイは6ビットだけを表示させるが、12ビットの入力データを用いてAltera社のAltera Flex 10K50E集積回路を有するPALCディスプレイ実験用ボードでは良い結果が得られる。
【0020】
本発明は、上述の実施例に限られるものではなく、権利を請求する範囲は特許請求の範囲によって決められ、請求の範囲内で多くの変形が考えられうる。
【図面の簡単な説明】
【図1】
本発明による方法及び装置の第1の望ましい実施例を示すブロック図である。
【図2】
本発明の装置及び方法の第2の望ましい実施例を示すブロック図である。
【図3】
本発明の方法の装置及び方法の第3の望ましい実施例を示すブロック図である。
本発明は、入力画素値を出力画素値へ変換するディザ(dither)方法に関する。本発明は更に、入力画素値を出力画素値へ変換する装置に関する。本発明は更に、かかる装置を含む画像表示機器に関する。
【0002】
色再現のために利用可能なビット数はディスプレイによって使用されうるビット数よりも多いという問題が知られている。多様な目的及び装置のために多数のディザアルゴリズムが設計されてきた。最もよく知られているのは、Floyd−Steinberg法、誤差拡散法、分散ディザ法、クラスタディザ法である。ディザ方法及び装置は、同様に、米国特許第5.479.594号から公知である。
【0003】
公知のディザアルゴリズムは、通常は(あまりにも)複雑であり、特にデータの一時記憶用のメモリといったハードウエア資源に関して複雑である。かかる資源は望ましくない費用を必要とさせる。
【0004】
多くのディザアルゴリズムは、一般的には、フレーム全体或いはフィールド全体、又は、それらの少なくとも一部、即ち多数の画素に対して作用するため、ぼけたエッジや可視の決定論的なパターンといった問題を有する。
【0005】
本発明は、公知の方法よりも単純で高速な、冒頭の段落に記載するような方法を提供することを目的とする。この目的は、本発明によれば、所定の規準に基づいて入力画素値を出力画素値へ変換するディザ方法であって、入力画素値は、出力画素値nよりも大きい数のn+kビットを含み、kビットの残る切り捨てられる部分は疑似乱数値と比較され、出力画素値は、kビットの値が疑似乱数値以上である場合は、1とnビットの入力値とを加算することによって作られるディザ方法によって達成される。
【0006】
本発明は画素レベルで演算を行うため、ぼけたエッジは生じない。更に、アルゴリズムは極めて単純であり、従って例えば75Hz又は125Hzの高いレートで、また、200MHz以上のビデオレートでの画像処理に適している。
【0007】
本発明は全ての種類のディスプレイに適用されうるが、色を表現するために比較的少ないビットのみが利用可能な、例えば各色に対して6ビットのみが利用可能な、PDP(プラズマディスプレイパネル)及びPALC(プラズマアドレス液晶)ディスプレイにおいて問題が生ずる。
【0008】
本発明は、公知の装置よりも単純で高速な冒頭において述べた種類の装置を提供することを目的とする。この目的は、本発明によれば、
n+kビットの入力画素値の入力のための入力バスと、
乱数発生器と、
入力バスのkビット及び乱数発生器の出力に接続される比較器と、
nビットと、kビットの値が乱数発生器以上である場合はデジタルの1を出力する比較器の出力とを加算する加算器とを含む、
画像処理装置においてディザ方法を行う装置によって達成される。
【0009】
疑似乱数発生器は、各画像に対して同じ疑似シーケンスが適用されるよう、垂直同期信号Vsincによってリセットされることが望ましい。
【0010】
非常に洗練された、単純で、安価な解決策を得るため、疑似乱数発生器は予め選択された順序ではあるが(多少は)ランダムに比較器の入力のうちの1つに接続される出力を有するカウンタによって形成されることが望ましい。
【0011】
ある条件下では、得られる画像の同じ色の大きい面積上に繰り返しパターンが生じうる。これを防止するため、各ラインの始まりにおいてカウンタの中に乱数値をロードすることが推奨される。このような疑似乱数は、垂直同期信号Vsincによってリセットされる第2のカウンタから取得されえ、水平同期信号は第1のカウンタをロードするために使用されうる。
【0012】
本発明の更なる利点、特徴、及び詳細については、添付の図面を参照して望ましい実施例についての以下の記載を読むことにより明らかとなろう。
【0013】
装置10(図1)において、入力11は、6ビットの一部分(n)12と6ビットの切り捨てられる部分(k)13とに分割される。部分13は、比較器14において、疑似乱数発生器16の出力15と比較される。疑似乱数発生器16は、画像再現装置の垂直同期信号Vsincによってリセットされる。
【0014】
比較器の出力が1となるのは、kビットが接続される比較器の入力Aが、乱数発生器によって与えられる入力であるB入力以上の場合である。比較器14の出力は、加算器17においてnビットに加算され、それにより、nビットのワード12と同じであるか、又は、比較器14における演算によって1だけ増加された、nビットのワード18を与える。
【0015】
出力ワード18は、かかる画像中に生じうる切捨て誤差及び/又は他のアーティファクトに関する問題が少なくなるようPALCディスプレイの入力に入力される。
【0016】
図2の実施例では、ハードウエア資源もまた非常に小さい。図2中、できるかぎり図1と同じ参照番号を使用する。図2に示す装置20では、カウンタ21の出力は比較器14のB入力に接続され、カウンタのリセット入力には垂直同期信号Vsincが接続される。かかるカウンタに必要なレジスタの数は、実際上は、既存のハードウエアにおいて常に利用可能である。カウンタ21の出力d0−d5は、例えばd(0),d(3),d(1),d(5),d(4),d(2)といった順序で疑似乱数値と共にB入力として比較器14に供給されるが、もちろん他の順序も可能である。
【0017】
図3に示す実施例30では、同じ構成要素はできるかぎり同じ参照番号で示し、2つのカウンタ31及び32は互いに直列に接続される。カウンタ31は、図2のカウンタ21と同様に比較器14の入力Bに接続される。カウンタ31のロード入力は水平同期信号Hsincに接続され、従って、Hsincによってトリガされたときは、第2のカウンタ32の疑似乱数値はカウンタ31の計数のための開始計数値として使用される。垂直同期信号Vsincは、カウンタ32のリセット入力に接続される。
【0018】
図3の望ましい実施例は、ディスプレイの水平解像度が、
P×exp(k)で与えられ、但し、Pは整数であり、kはカウンタの計数出力に等しいか近似する場合に、同色の大きい面積の部分で目に見える繰り返しパターンが結果として得られた画像中に出現しうるという更なる利点を有する。これは、各ラインの始まりにおいて乱数値がカウンタ31にロードされることによって防止される。
【0019】
本発明によるアルゴリズムは、PALCディスプレイは6ビットだけを表示させるが、12ビットの入力データを用いてAltera社のAltera Flex 10K50E集積回路を有するPALCディスプレイ実験用ボードでは良い結果が得られる。
【0020】
本発明は、上述の実施例に限られるものではなく、権利を請求する範囲は特許請求の範囲によって決められ、請求の範囲内で多くの変形が考えられうる。
【図面の簡単な説明】
【図1】
本発明による方法及び装置の第1の望ましい実施例を示すブロック図である。
【図2】
本発明の装置及び方法の第2の望ましい実施例を示すブロック図である。
【図3】
本発明の方法の装置及び方法の第3の望ましい実施例を示すブロック図である。
Claims (10)
- 所定の規準に基づいて入力画素値を出力画素値へ変換するディザ方法であって、
上記入力画素値は、上記出力画素値nよりも大きい数のn+kビットを含み、kビットの残る切り捨てられる部分は疑似乱数値と比較され、上記出力画素値は、kビットの値が疑似乱数値以上である場合は、1とnビットの入力値とを加算することによって作られる、ディザ方法。 - 上記出力画素値はPALCディスプレイの入力に接続される、請求項1記載のディザ方法。
- 上記出力画素値はプラズマディスプレイパネルの入力に接続される、請求項1記載のディザ方法。
- nは6又は8であり、kは4又は6である、請求項1記載のディザ方法。
- 請求項1乃至4のうちいずれか一項記載の方法を実行する装置。
- n+kビットの入力画素値の入力のための入力バスと、
乱数発生器と、
入力バスのkビット及び上記乱数発生器の出力に接続される比較器と、
nビットと、kビットの値が上記乱数発生器以上である場合はデジタルの1を出力する上記比較器の出力とを加算する加算器とを含む、
画像処理装置においてディザ方法を行う装置。 - 上記乱数発生器のリセット入力は、垂直同期信号Vsincに接続される、請求項5又は6記載の装置。
- 上記乱数発生器は、予め選択された順序で上記比較器の入力に接続される出力を有するカウンタによって形成される、請求項6又は7記載の装置。
- 上記乱数発生器は2つのカウンタによって形成され、第2のカウンタの出力は比較器に接続され、第1のカウンタの出力はランダムな順序で第2のカウンタの入力に接続され、垂直同期信号Vsincは第1のカウンタのリセット入力に接続され、水平同期信号Hsincは第2のカウンタの入力に接続される、請求項7乃至9のうちいずれか一項記載の装置。
- 請求項5乃至9のうちいずれか一項記載の装置を含む画像表示機器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00203977 | 2000-11-13 | ||
PCT/EP2001/013053 WO2002039381A2 (en) | 2000-11-13 | 2001-11-07 | A dither method and device for an image display |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004513396A true JP2004513396A (ja) | 2004-04-30 |
Family
ID=8172261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002541625A Pending JP2004513396A (ja) | 2000-11-13 | 2001-11-07 | 画像表示のためのディザ方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20020084957A1 (ja) |
EP (1) | EP1384201A2 (ja) |
JP (1) | JP2004513396A (ja) |
KR (1) | KR20020070383A (ja) |
CN (1) | CN1489758A (ja) |
WO (1) | WO2002039381A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100859507B1 (ko) * | 2001-12-05 | 2008-09-22 | 삼성전자주식회사 | 디더링 장치 및 디더링 방법 |
KR100501299B1 (ko) * | 2002-05-07 | 2005-07-18 | 주식회사 대우일렉트로닉스 | 랜덤한 디더 패턴을 이용한 디더링 장치 |
KR20040085432A (ko) * | 2003-03-31 | 2004-10-08 | 주식회사 대우일렉트로닉스 | 디더링을 위한 랜덤 디더 패턴 발생 장치 및 그 방법 |
US7663524B2 (en) * | 2003-11-13 | 2010-02-16 | Silicon Touch Technology Inc. | Multi-channel display driver circuit incorporating modified D/A converters |
TWI236230B (en) * | 2003-11-13 | 2005-07-11 | Silicon Touch Tech Inc | Digital-analog converter used for multi-channel data driving circuit in display |
CN100356695C (zh) * | 2003-12-03 | 2007-12-19 | 点晶科技股份有限公司 | 应用于显示器多通道数据驱动电路的数字模拟转换器 |
CN100380920C (zh) * | 2005-09-08 | 2008-04-09 | 上海广电(集团)有限公司中央研究院 | 一种用于图像显示的抖动算法 |
KR100809348B1 (ko) | 2006-08-01 | 2008-03-05 | 삼성전자주식회사 | 흑백 출력 장치의 다계조 표현을 위한 서브 채널 픽셀 변조방법 및 장치 |
CN101977281B (zh) * | 2010-11-03 | 2012-11-28 | 中航华东光电有限公司 | 用于3d图像显示的抖动方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1488863A (en) * | 1974-01-23 | 1977-10-12 | Marconi Co Ltd | Television transmission |
US3997729A (en) * | 1975-07-25 | 1976-12-14 | Communications Satellite Corporation (Comsat) | Pseudo-random sequencing for speech predictive encoding communications system |
JPS5744186A (en) * | 1980-08-29 | 1982-03-12 | Takeda Riken Ind Co Ltd | Waveform memory |
US5175807A (en) * | 1986-12-04 | 1992-12-29 | Quantel Limited | Video signal processing with added probabilistic dither |
JP3013470B2 (ja) * | 1991-02-20 | 2000-02-28 | ソニー株式会社 | 画像表示装置 |
US5479594A (en) * | 1993-09-10 | 1995-12-26 | Ati Technologies Inc. | Digital color video image enhancement for a diffusion dither circuit |
CA2137061A1 (en) * | 1993-12-02 | 1995-06-03 | Stephen W. Marshall | Technique to increase the apparent dynamic range of a visual display |
JPH07287552A (ja) * | 1994-04-18 | 1995-10-31 | Matsushita Electric Ind Co Ltd | 液晶パネルの駆動装置 |
JP2001500994A (ja) * | 1997-07-22 | 2001-01-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示装置 |
US6008794A (en) * | 1998-02-10 | 1999-12-28 | S3 Incorporated | Flat-panel display controller with improved dithering and frame rate control |
EP0989537B1 (en) * | 1998-09-22 | 2007-06-27 | Matsushita Electric Industrial Co., Ltd. | Improved multilevel image display method |
WO2000065567A1 (en) * | 1999-04-23 | 2000-11-02 | Opti, Inc. | Multi-dimensional error diffusion with horizontal, vertical and temporal values |
-
2001
- 2001-11-07 EP EP01993906A patent/EP1384201A2/en not_active Withdrawn
- 2001-11-07 CN CNA018037046A patent/CN1489758A/zh active Pending
- 2001-11-07 KR KR1020027009030A patent/KR20020070383A/ko not_active Application Discontinuation
- 2001-11-07 JP JP2002541625A patent/JP2004513396A/ja active Pending
- 2001-11-07 WO PCT/EP2001/013053 patent/WO2002039381A2/en not_active Application Discontinuation
- 2001-11-13 US US10/014,197 patent/US20020084957A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20020084957A1 (en) | 2002-07-04 |
EP1384201A2 (en) | 2004-01-28 |
WO2002039381A3 (en) | 2003-11-20 |
CN1489758A (zh) | 2004-04-14 |
WO2002039381A2 (en) | 2002-05-16 |
KR20020070383A (ko) | 2002-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070024636A1 (en) | Apparatus and method for color dithering | |
JP2004513396A (ja) | 画像表示のためのディザ方法及び装置 | |
US6801925B2 (en) | Bit reduction using dither, rounding and error feedback | |
JP3451722B2 (ja) | 映像データ転送装置 | |
JPH10504118A (ja) | 液晶ディスプレイパネル用フレームレート制御グレイ・スケールシェーディング | |
JP4365105B2 (ja) | ディザリング方法及びディザリング装置 | |
KR20070073292A (ko) | 다계조 표현을 위한 디더링 장치 및 방법 | |
US20080224976A1 (en) | Method and apparatus for temporally/spatially randomly dithering and liquid crystal display using the same | |
JP2003338929A (ja) | 画像処理方法および画像処理装置 | |
US6034664A (en) | Method and apparatus for pseudo-random noise generation based on variation of intensity and coloration | |
US7236269B2 (en) | System and method for dithering with reduced memory | |
JP2000305532A (ja) | 画像処理装置 | |
US20010026282A1 (en) | Method and apparatus for pseudo-random noise generation based on variation of intensity and coloration | |
JPH07302061A (ja) | 映像の表示処理方法およびその装置 | |
JP2001014459A (ja) | 誤差拡散回路 | |
JP2004304216A (ja) | ノイズシェーピング回路 | |
JPH06161400A (ja) | 階調表示方式 | |
JP2921391B2 (ja) | 映像特殊効果装置 | |
US20070035531A1 (en) | System for improving the subjective impression of a digitized image | |
GB2222352A (en) | Method and apparatus for address conversion | |
JP2697679B2 (ja) | ディザ画像表示装置 | |
AU673556B2 (en) | Colour display system | |
JPH07134576A (ja) | 画像拡大装置 | |
JPH03289267A (ja) | 中間調画像データ表示方式 | |
JPH0884309A (ja) | 画素構造表示装置の平均輝度検出回路 |