JP2004509537A - 厚膜ミリメートル波トランシーバモジュール - Google Patents
厚膜ミリメートル波トランシーバモジュール Download PDFInfo
- Publication number
- JP2004509537A JP2004509537A JP2002527612A JP2002527612A JP2004509537A JP 2004509537 A JP2004509537 A JP 2004509537A JP 2002527612 A JP2002527612 A JP 2002527612A JP 2002527612 A JP2002527612 A JP 2002527612A JP 2004509537 A JP2004509537 A JP 2004509537A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transceiver module
- thick film
- substrate
- millimeter wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 229910000679 solder Inorganic materials 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 238000012546 transfer Methods 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 12
- 239000004593 Epoxy Substances 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims description 2
- 230000005465 channeling Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 39
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 235000012773 waffles Nutrition 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Abstract
厚膜ミリメートル波トランシーバモジュールが、ベースプレートと、ベースプレート上で受け取られた低温転写テープの複数の層を有する多層基板とを含む。様々な層には様々なものがある。層は、接続している信号トラックを有するDC信号層と、接地接続を有する接地層と、コンデンサおよび抵抗器が埋め込まれたデバイス層と、MMICチップをその中で受け取るために切抜きを有する上部層とを含むことができる。はんだプリフォーム層は、MMICチップを固定するために、デバイス層と上部層の間に位置する。チャネル化プレートは多層基板の上で受け取られ、MMICチップを受け取りかつ送信信号と受信信号の間で分離を実現するようにチャネルが形成される。
Description
【0001】
(関連出願)
本出願は、2000年9月11日に出願された先願の同時係属仮出願第60/231,926号に基づくものである。
【0002】
(発明の分野)
本発明は、マイクロ波モノリシック集積回路(MMIC)に関し、より詳細には、本発明は、最適な性能に向けて調整することができるマイクロ波モノリシック集積回路と、MMICおよびトランシーバモジュールの改良されたパッケージングに関する。
【0003】
(発明の背景)
無線遠隔通信の最近の急増は、高性能ミリメートル波無線周波数(RF)モジュールに対する需要を増加させている。高周波MMICモジュールの主なコスト/歩留まり牽引力の1つは、手動調整してモジュール性能を最適化することであった。大部分のMMIC RF増幅器は自己バイアスされていない。したがって、各増幅器は、増幅器をその公称動作条件に調整するためにゲート電圧(Vg)調節を必要とする。通常、この調整は、増幅器がモジュール内で組み立てられ、電源に接続された後で行われる。
【0004】
モジュール内のチップにアクセスするために、プローブステーションが必要とされる。さらに、顕微鏡下でこれらの小さなデバイスをプローブするために熟練度の高いオペレータが必要である。チップの損傷は、ベテランのMMIC技術者の場合でもきわめて普通のことである。調整の際に使用される針のようなプローブは数千ドルし、通常は摩滅のために寿命が限られている。各増幅器をプローブするのに20から30分かかると推定されている。
【0005】
プロービング工程を自動化するための試みが多数なされ、いくつかの限られた成功があった。しかし、自動モジュールプロービングを設計/使用する際に必要とされる時間とコストは膨大である。大抵の場合には、独自のモジュール設計により、特定の自動プローブステーションを複数のモジュールに使用することが妨げられる。これらの欠点は、RFモジュールの設計製造で活動している多数の企業に課題を与えていた。その結果、高周波モジュールは大量には生産されていない。大抵の場合には、製造者は、多数のRFモジュールを製造するために、高価な機器と、有資格技術者からなる大規模なスタッフを使用することを強いられている。
【0006】
MMICチップのチップパッケージングもますます重要となる。MMICチップは壊れやすく、一般に厚さ0.0508mmから約0.1016mm(2から約4ミル)であり、扱いが困難であるために、MMIC無線周波数モジュールが大量に製造されることはなかった。チップ表面の上に位置するエアブリッジにより、チップを上部から拾い上げる、またはチップに対して圧力をかけることが困難になっている。
【0007】
MMICチップを自動で定位置に拾い上げるために、ピック・イン・プレース機器を有する特別なピックアップツールが使用されてきた。これらのツールは製造するのにコストがかかり、通常は様々なチップが異なるツールを必要とする。これは様々な製造企業に課題を与えていた。というのは、大抵の自動ピック・イン・プレース機械が、限られた数のMMICチップ用ツールに限定されているためである。場合によっては、製造者は、1つの無線周波数モジュールを組み立てるために一連の様々なピック・イン・プレース機械を使用しなければならない。これは非効率である。
【0008】
これらのMMIC無線周波数モジュールはまた、通常は各モジュール内に取り付けられる多数のMMICチップ、基板、周辺機器があるために、少量で構築される。たとえば、典型的なミリメートル波トランシーバは、MMICチップ約10から約15個、基板15〜20枚、抵抗器やコンデンサなど他の周辺構成部品約50〜60個を有することになる。また、構成部品のそれぞれをワイアボンディングまたはリボンボンディングを介して接続する要件がある。これもやはり、ミリメートル波モジュール製造企業に課題を与えていた。
【0009】
(発明の概要)
厚膜ミリメートル波トランシーバモジュールは、ベースプレートを含む。多層基板は、ベースプレート上で受け取られる低温転写テープの複数の層を有する。この複数の層は、信号トラックおよび接続を有するDC信号層、接地接続を有する接地層、コンデンサおよび抵抗器が埋め込まれたデバイス層、およびMMICチップをその中で受け取るために切抜きを有する上部層のうち少なくとも1つを備える。はんだプリフォーム層は、MMICチップを固定するために、デバイス層と上部層の間に位置する。チャネル化プレートは、多層基板の上で受け取られ、MMICチップを受け取りかつ送信信号と受信信号の間で分離を実現するように形成されたチャネルを有する。
【0010】
本発明の他の一態様では、モジュールは、多層を介して接地層に延びる分離ビアを含むことができる。無線周波数カバーは、チャネル化プレートの上で受け取られる。多層基板内の層のそれぞれは、厚さ約0.0508mmから約0.1016mm(約2から約4ミル)とすることができる。典型的には、層は厚さ約0.0762mm(約3ミル)であり、上部層は厚さ約0.1016mm(約4ミル)である。ベースプレートは、銅タングステンまたは他のCTE一致材料のうち1つから形成することができる。ベースプレートは、厚さ約2.54から約7.62mm(約0.1から約0.3インチ)である。本発明の他の一態様では、ベースプレートが厚さ約3.175mm(約0.125インチ)である。
【0011】
方法もまた開示されており、ベースプレートを形成し、かつ低温転写テープの複数の層を有する多層基板を形成することによって厚膜ミリメートル波トランシーバモジュールを形成することを含む。基板は、ベースプレート上で受け取られ、少なくとも、信号トラックおよび接続を有するDC信号層、接地接続を有する接地層、コンデンサおよび抵抗器が埋め込まれたデバイス層、およびMMICチップをその中で受け取るために切抜きを有する上部層のうち1つを備える。MMICチップは、はんだによって固定される。
【0012】
本発明の他の目的、特徴、利点は、添付の図面に照らして考察したとき、以下の本発明の詳細な説明から明らかになろう。
(好ましい実施の形態の詳細な説明)
以下、本発明の好ましい実施形態が示されている添付の図面を参照しながら、本発明について、より完全に述べる。しかし、本発明は、多数の様々な形態で実施することができるので、本明細書に述べる実施形態に制限されると解釈するべきではない。むしろこれらの実施形態は、本開示が徹底した、かつ完全なものとなり、また本発明の範囲を当業者に完全に伝えるように提供されている。同様な数字は、全体を通じて同様な要素を参照する。
【0013】
本発明は有利にも、MMICモジュール製造の際に手動の増幅器プロービングおよびモジュール調整をなくする。低コストの表面実装デバイス群とマイクロプロセッサとを使用することにより、RFモジュールの性能を、介入することなしに、通信、レーダ、光ファイバ、および他のRF応用例で使用するために、リアルタイムで最適化することができる。利点には、以下を含む。
【0014】
1.手動または自動のプロービングまたは調整なしにRF MMIC増幅器の動作を最適化。
2.モジュールプロービングおよび調整をなくする、増幅器1つ当たり低コスト(1ドル未満)の簡単な解決策。
【0015】
3.ダイプロービング(die probing)または試験を必要としない自己同調。
4.少なくとも5分の1に削減されるRFモジュールアセンブリおよび試験。
【0016】
5.チップレベル自己診断。
6.減衰器チップを使用することのない送信器利得および出力電力制御。
7.能動減衰器を使用しない温度補償。
【0017】
8.出力電力に応じてDC電力散逸を削減/制御すること、したがって熱条件を制御すること。
9.電力監視回路の使用を介してRF電力を試験すること。
【0018】
10.モジュール性能の連続リアルタイム最適化のために埋込みマイクロプロセッサを使用すること。
11.回路設計変更のないキーモジュール性能パラメータのユーザ最適化。
【0019】
12.電源を切ることなしに、安全のために送信器RF出力をシャットダウンすること(スリープモード)。
13.モジュールソフトウェアのアップグレードを介してモジュール性能をアップグレードすること、すなわち、顧客は、必要とする機能に対してだけ支払う。
【0020】
14.特性データを記憶するためにオンボードEEPROMを使用して、温度および周波数に応じて部品変動を補正すること。
図1は、MMIC増幅器を自己バイアスするために使用される低コストの回路を示す。回路全体が、低コストの市販(COTS)表面実装チップを使用して実施されている。
【0021】
図では、本発明の自己同調型ミリメートル波トランシーバモジュール10の概略回路図が示されている。モジュール10は、モジュールとして形成された、12で破線によって示されている無線周波数MMICチップと、14で破線によって示された表面実装デジタルマイクロコントローラとを含む。
【0022】
MMICモジュールは、MMICチップに典型的であるように複数の増幅器を含むが、1つの増幅器16だけを示す。無線周波数信号は、フィルタ18に入って通過し、通常のゲート、ソース、ドレインを有する増幅器18に入る。無線周波数信号は、当業者に周知であるように、増幅器16から他の増幅器16a(存在する場合)に進む。MMICチップ12は、当業者に周知であるように、1つのチップ上に多数の増幅器16を含むことができる。表面実装デジタルコントローラ14は、不揮発性メモリ回路を有するデジタル電位差計20を含む。電位差計の例は、当業者に周知であるように、AD5233回路を含む。電位差計20は、約−3ボルトのバイアス電圧を扱うことができる。
【0023】
ドレイン電圧3〜12ボルトを有するMAX471など、電流センサ22が、ドレインを介して、接地と増幅器16に結合されている。電流センサ22は、当業者に周知であるように、AD7812回路など、多チャネルサンプリングのアナログ/デジタル回路24に接続されている。他の電流センサは、他の増幅器(図示せず)に接続し、多チャネルA/D回路24に接続する。温度センサ26は、多チャネルサンプリングA/D回路に接続され、MMICモジュールの温度を測定するように動作する。マイクロプロセッサ28は、表面実装デジタルコントローラの一部として含まれ、EEPROM29と、多チャネルサンプリングA/D回路24および不揮発性メモリデジタル電位差計20を含む他の構成部品とに動作可能に接続されている。図では、電位差計20は、MMIC上の他の増幅器に接続され、それぞれの増幅器についてゲート電圧を段階化することができ、個別制御する。
【0024】
また図では、増幅器16からの無線周波数信号は、受動結合器30から電力監視ダイオード、または接地に接続された他の検出器回路32に進むことができる。受動結合器30からのこの接続は、多チャネルサンプリングA/D回路24に回すことができる。
【0025】
図1に示す回路は、ドレインによって引き出された電流量(Id)によって測定したとき、また増幅器(使用可能な場合)の出力部で検出器回路32によって測定したとき、増幅器16がその最適な動作条件に達するまで、増幅器ゲート電圧(Vg)を自動調節する。これは、電位差計20から生成されるデジタル/アナログ(D/A)変換器出力電圧を(シリアルデジタルインターフェースを介して)制御することによって達成される。D/A変換器は、不揮発性メモリを含み、4チャネルを備えて現時点において3ドル未満で現在入手可能である。
【0026】
ゲート電圧が変化したとき、電流センサ22は、増幅器16によって引き出されたドレイン電流と比例した電圧出力を提供する。電流センサ出力は、ドレイン電流レベルをデジタル化する多チャネルシリアルアナログ/デジタル変換器(A/D)24によってデジタル化される。電流レベルワードは、EEPROM29内に含まれているものなど、あらかじめ記憶されている最適な増幅器ドレイン電流レベルに比較される。ゲートバイアスレベルは、最適なドレイン電流に達するまで調節される。MMICチップ上で使用可能な、または外部に追加することができる検出器回路は、出力電力を測定することにより、ドレイン電流設定が最適なレベルにあることを確認する。検出器出力32は、増幅器の出力部で予想される公称値を定義するあらかじめ記憶されている値に比較される。
【0027】
ドレイン電流調節、電流感知および検出器出力測定は、低コストのマイクロプロセッサを使用することにより、あるいはモジュール試験中に行われる1回だけの設定を介して、リアルタイム連続調節モードで実施することができる。EEPROM29は、最適なドレイン電流、およびRF回路内の様々な段で予想される出力など、現行のチップ特性を記憶するために使用することができる。
【0028】
電流測定センサ22はまた、回路内の各増幅器の診断を可能にする。電流測定回路は、電流の予期しない降下または増大を感知する。温度センサ26を監視することにより、マイクロプロセッサ28は、電流(Id)の変化が温度変化または故障によって引き起こされているかどうか判定する。各増幅器16の状態は、デジタルシリアルインターフェースを介してレポートされる。
【0029】
熱問題のためにDC電力散逸が主な問題である場合には、増幅器が最小限の電流を引き出すように、ゲートバイアス制御を介して任意の増幅器16を調節することができる。ユーザは最大温度を選択することができ、マイクロプロセッサは、MMICチップ内でDC電力散逸を制御することにより、その温度で、またはその温度未満にトランシーバを維持する。
【0030】
RFモジュール内で利得および出力電力を制御する従来の方法は、送信チェイン内で能動減衰器を使用することであった。これは、チェイン内の増幅器が電力を散逸するために非効率である。デジタル電位差計20を使用することにより、各増幅器の利得および出力電力を個別に、またはグループで制御することができる。本発明は、各増幅器の後に能動減衰器を追加することなく、モジュールが利得および出力電力を無限に制御することを可能にし、したがって、コストを削減し、不必要なDC電力散逸をなくする。
【0031】
RF電力感知は、いくつかの増幅器出力電力(15から20dB)を受動結合器30内に結合することにより、電力監視ダイオードおよび検出器回路32を介して達成することができる。結合器の出力は、ダイオード32aによって感知される。ダイオード32aの出力は、シリアルA/D変換器を介して増幅およびデジタル化される。デジタル電位差計20、各増幅器ごとの電流センサ22、および温度センサ26は、温度変化に応じてモジュールがその利得を自己調節することを可能にする。これは、モジュール温度が変化したとき、各増幅器からの事前設定済み電流を一定に維持することによって行われる。本発明の場合、モジュール利得および出力電力を高精度で制御することができる。
【0032】
回路チェイン内の任意の段でのモジュール利得をユーザがプログラムすることができることにより、回路設計を変更することなく、送信器雑音指数(NF)対相互変調レベル(IM)など、キー性能パラメータの兼ね合せをはかるための柔軟性がもたらされる。リアルタイム個別チップ制御はまた、高変調通信のための線形モードなど所望の条件でユーザが操作することを可能にする。
【0033】
本発明の自己最適化技法は、ミクサ、掛算器、減衰器など、MMICチップと共に様々なデバイスに対して使用することができることを理解されたい。ピンチオフする(最大の負のゲートバイアス)ことにより、取付け中に安全上の理由で送信チェイン内の増幅器すべてを大きく減衰(50dB超)させることができる。本発明は、追加のスイッチまたはハードウェアを必要としない。
【0034】
上述のように、マイクロプロセッサ28およびチップ制御回路の使用により、モジュール製造者は、顧客が特定の応用例に対して望む機能だけ可能にすることができる。モジュールハードウェアは同一であるが、モジュール機能は、ソフトウェアによって制御されることになる。これは、無線ポイント・ツー・ポイント、ポイント・ツー・マルチポイント、またはVsatを含む多数の様々な応用例で同じモジュールを使用する柔軟性を可能にする。さらに、マイクロプロセッサおよび標準インターフェースの使用は、モジュールを取り外すことなく現場でモジュールのプログラム性およびソフトウェアアップグレード(追加機能のため)を可能にする。
【0035】
関連づけられたマイクロプロセッサ28およびオンボードEEPROM29を有するマイクロコントローラ14の使用は、モジュール内の様々な機能の補正および調整を可能にする。補正は、それだけには限らないが、(a)温度全体にわたる利得変動、(b)温度および周波数に応じた電力監視回路の線形化、(c)周波数に応じた利得等化、および(d)周波数および温度に応じた電力減衰線形化を含む。RFモジュールと共に能動デバイスのそれぞれを制御するためのマイクロプロセッサ28の使用、および補正係数を記憶するためのEEPROM29の使用は、高度の柔軟性を可能にし、高い精度と性能でモジュールが動作することを可能にする。モジュールを特徴付けるデータ(利得、電力、雑音指数)は、モジュール試験中に温度および周波数全体にわたって収集される。補正係数は、テストステーションによって自動計算され、EEPROM29内に記憶される。補正係数は通常のモジュール動作中に使用され、所望の性能を実現する。
【0036】
本発明はまた、図2、2A、2Bに示すように、改良されたMMICチップパッケージを提供する。MMICパッケージ40は、いくつかの利点を有する。
1.熱膨張係数(CTE)一致型パッケージ内でMMICチップの保護。
【0037】
2.非常に低コストでのMMICチップのパッケージング。
3.壊れやすいMMICの損傷を引き起こすことのない改良された自動ピック・アンド・プレース、直接ワイアボンディングおよびリボンボンディング。
【0038】
4.小型パッケージングによる改良されたチップ性能(分離)。
5.アルミニウムなど低コストの材料で形成されたRFモジュールハウジング。
【0039】
図2は、パッケージ40の分解等角投影図を示し、MMICチップ42、およびMMICとその熱膨張係数(CTE)が一致しているベースプレート44を示す。はんだプリフォーム(solder preform)46はベースプレート44上に含まれ、MMICは、はんだプリフォーム46上に載置されている。チップカバー48は、MMICを覆う。図では、ベースプレートは、端部領域を開いたままにするように、成形された縁部の一部分に沿って延びる、対向する側部レール44aを含む。チップカバー48は、対向する2つの離間された、重なり合う脚部48aを含む。対向する側部レール44aおよび重なり合う脚部48aは、チップカバーがMMICチップ42、はんだプリフォーム46、およびCTE一致ベースプレート44の上に配置されたとき、図2Aおよび2Bに示すように、側部レールおよび重なり合う脚部がそれぞれのチップカバーおよびベースプレートと係合して、隅の上部および側部で開いた領域を形成し、MMICにワイアボンディングおよびリボンボンディングするためにMMIC上のパッド50を露出しておくように構成される。
【0040】
MMICモジュールの生産は、チップの取扱いを容易にするために、MMICチップをパッケージングすることによって表面実装技術と同様にすることができる。ベースプレート44は、銅タングステン合金、CuW、またはアルミニウムシリコン合金、ALSiなど低コストの熱膨張係数(CTE)一致材料で形成され、厚さ約0.254〜0.381mm(約10〜15ミル)を有する。カバー48は、プラスチックを含む多様な材料で作製することができる。0.0254〜0.0508mm(1〜2ミル)のはんだプリフォーム(金スズなど)がベースプレート44上で受け取られる。カバー48は、チップ入力/出力パッドおよびDCパッド(ゲートおよびドレイン)を覆わないような形で形作られる。
【0041】
ベースプレート44、カバー48、はんだプリフォーム46、MMICチップ42は、ワッフルパックまたは類似のパッケージングで送達される。これらのパッケージは、当業者に周知であるように、自動ピック・アンド・プレース(P&P)機械上で配置される。P&P機械は、ベースプレートを拾い上げ、共晶はんだ付け(グラファイトなど)のために高温で使用することができるワッフルパック(waffle pack)内に配置され、当業者に周知の温度範囲を使用する。P&P機械は、はんだプリフォーム46をベースプレート44内に拾い上げて配置する。MMICチップは、はんだプリフォーム46の上部に配置される。カバーがチップ42の上部を覆って配置される。すべてのMMICチップについてこの工程が繰り返される。
【0042】
1チップパッケージ当たりの総P&Pは、約10秒になると推定される。単一のP&P機械を使用して1日にパッケージできるチップ数は、8000個を優に超える。MMICチップを含むパッケージアセンブリと共にワッフルパック全体を共晶はんだオーブン内に配置し、はんだをフローし、チップをベースプレートに取り付け、カバーをベースプレートに取り付ける。
【0043】
図3〜5は、グリーンテープとして知られる低温焼成セラミック技術など、厚膜技術を使用して改良された無線周波数トランシーバモジュールを示す。より具体的には、図4は低温転写テープ技術(LTTT)シートの様々な層を有する多層基板50を示し、DC信号層52、接地層54、埋込みコンデンサおよび抵抗器層56、はんだプリフォーム層58、上部層60を含む。
【0044】
図3は、図4の様々な層がどのように組み合わされて、チャネル化プレート64および無線周波数カバー66と共にベースプレート62上で受け取られる多層厚膜基板50を形成するかを示す。分離ビア(isolation via)67が示され、例示されている。これらのビアは、複数の層を跨いで接地層に及ぶことができる。ビアは、当業者に周知の技法によって形成することができる。
【0045】
図5は、導波路インターフェース72がチャネル化プレート64内に構築されたMMICトランシーバモジュール70を示し、中間周波数出力74、局部発振器入力76、中間周波数入力78、様々なDCピン80、CCA上のモジュールコネクタ82および外部コネクタ84を示す。
【0046】
本発明は、MMICチップ86を取り付け、すべての周辺機器および電気接続を多層厚膜内に埋め込むために、低コストの多層転写テープ厚膜板50を使用することによって、MMICモジュール組立工程を改善する。本発明は、いくつかの利点を提供する。
【0047】
1.MMWモジュール設計および作製のために低温転写テープ技術(LTTT)多層板の新規な使用。
2.部品数を5分の1に削減することによってMMICモジュールアセンブリの単純化。
【0048】
3.すべての抵抗器およびコンデンサを多層厚膜板内に埋め込むことによって周辺構成部品数を削減すること。
4.電気接続を多層板内に埋め込み、それによってワイアボンドおよびリボンボンドの数を削減すること。
【0049】
5.組立てを容易にするために平坦モジュール構成を使用し、次いでダイアセンブリの後でRFチャネル化を取り付けること。
6.チャネル化、区画化、および接地ビアを介してRF分離を改善すること。
【0050】
7.マシニングではなく、チャネル化のためにワイアEDM法を使用することによってハウジングコストを削減すること。
8.SMAおよびKコネクタを多層基板に直接取り付けること。
【0051】
MMICモジュール生産は、組立工程の完全自動化を可能にするようにMMICモジュールをパッケージングすることにより、表面実装技術と同様にされる。図3に示すように、モジュールは、ベースプレート62、層群から形成された多層アルミナ基板50、チャネル化プレート64、カバー66で構成されている。
【0052】
ベースプレート62は、本発明の一態様では、厚さ約3.175mm(約1/8インチ)の銅タングステン(CuW)など低コストのCTE一致材料の金めっき済み平板である。プレートはサイズに切断されるだけであり、マシニングは必要としない。
【0053】
多層基板50は、当業者に周知であるように、低温焼成セラミック(LTCC)シートに類似のグリーンテープ技術に類似のものなど、低温転写テープ(LTTT)技術を使用して作製される。LTTT加工は、当業者に周知であるように、十分確立された多層厚膜加工で使用されるステップに密接に従う。1層当たり複数の誘電体印刷がテープ積層ステップで置き換えられる。金導体系も銀導体系もLTTTと共に使用することができる。相互接続およびビアは、当業者に周知の技法によって形成される。
【0054】
多層構造を形成するためのLTTT工程は多種多様な誘電体材料および基板に応用することができるが、本発明のこの例示されている態様について選択された材料は、標準的な96%アルミナ基板である。導電性相互接続および層間ビアを形成するために開発された標準的な厚膜機器および加工技法を使用して、特別配合の導体材料をアルミナ基板上でスクリーン印刷する。テープシートは、熱と圧力の組合せを使用して基板に結合される。
【0055】
図4は、アルミナ板を形成するために使用することができるタイプの層の一例を示す。層の数は、12層と同数にすることができる。層は、図のように、当業者に周知のタイプのベース基板(S)上で形成することができる。各層は、厚さ約0.0508mmから約0.1016mm(約2から約4ミル)、典型的には厚さ約0.0762mm(約3ミル)であり、低周波RF信号、DC信号、接地、またはコンデンサおよび抵抗器など埋込み受動構成部品を担持するために使用することができる。相互接続または接地ビアは、LTTT膜の1つまたは複数の層を跨いで実施することができる。
【0056】
この多層LTTTアルミナ基板は、そのCTE係数(7.1)のためにGaAsチップと共に使用するのに特に魅力的である。また、この材料は、優れた熱伝導率(25〜200W/mK)を有する。MMIC GaAsチップは、金スズはんだプリフォームまたは銀エポキシを使用して基板に直接取り付けることができる。熱問題の場合には、CTE一致シムを使用して直接ベースプレートに、あるいは底面に接続される熱ビアの上部に、チップを取り付けてもよい。これらのビアは、当業者に周知の技法によって形成することができる。組立ておよびワイアボンディングを容易にするために、上部層(厚さ0.0762mm(3ミル)から0.1016mm(4ミル))は、正確にチップのサイズにされた切抜きを有することになる(図5参照)。
【0057】
多層基板は、1層当たりで6.5平方センチメートル(1平方インチ)当たり平均約1.5ドルから2.5ドルである。6.5平方センチメートル(1平方インチ)当たり275個までのビアが可能である。
【0058】
本発明の一態様では、チャネル化プレート64が金めっきアルミニウムで形成されているが、他の材料を使用することもできよう。チャネル64aは、ワイアEDM法を使用して切り抜く。チャネル64aは、送信信号と受信器信号の間で必要とされる分離を提供するために、また低周波信号に対するカットオフを生成するために作成する。RFカバーもまた、金めっきアルミニウムで構成される。
【0059】
図5は、レギュレータ/制御装置機能を提供するために使用される表面実装回路カードアセンブリ(CCA)を含むMMWトランシーバモジュールを示す。SMAコネクタは、多層基板に直接取り付けられている。RFインターフェース導波路は、チャネル化プレートの一部として設けられている。
【0060】
図5に示すモジュールは、1つの限定しない例として以下の技法によって組み立てることができる。
1.MMICチップすべてを多層アルミナ基板上に拾い上げて配置する。基板は、すべての低周波信号接続、DC接続、接地接続、層群およびはんだプリフォーム内にすでに埋め込まれた受動デバイスを有するべきである。
【0061】
2.DCコネクタと、IF信号およびLO信号のために使用される低周波SMAコネクタとを拾い上げて配置する。
3.真空オーブン内ではんだをフローし、MMICダイおよびコネクタを基板に取り付ける。はんだの代わりに銀エポキシを使用してもよい。
【0062】
4.MMICチップを基板にワイア/ウェッジボンドする。
5.エポキシを使用して基板をベースプレートおよびチャネル化プレートに取り付ける。
【0063】
6.RFカバーを取り付ける。
7.レギュレータ/制御装置表面実装CCAを取り付ける。
本出願は、同じ譲受人および発明者によって同日に出願された「MICROWAVE MONOLITHIC INTEGRATED CIRCUIT PACKAGE」および「SELF−TUNED MILLIMETER WAVE RF TRANSCEIVER MODULE」という名称の同時係属特許出願に関し、その開示を参照により本明細書に組み込む。
【0064】
前述の説明および関連図面で提示された教示の利益を受ける当業者なら、本発明の多数の修正形態および他の実施形態に想到するであろう。したがって、開示された特定の実施形態に本発明を制限するべきでないこと、また修正形態および実施形態を従属請求項の範囲内に含むものとすることを理解されたい。
【図面の簡単な説明】
【図1】
本発明の自己同調型ミリメートル波トランシーバモジュールの概略回路図である。
【図2】
本発明のマイクロ波モノリシック集積回路(MMIC)パッケージの分解等角投影図である。
図2Aは、図2に示すMMICパッケージの平面図である。
図2Bは、図2に示すMMICパッケージの側部選択図である。
【図3】
多層厚膜ミリメートル波無線周波数トランシーバモジュールの分解等角投影図であり、カバー、チャネル化セクション、多層厚膜セクション、下部プレートを示す。
【図4】
厚膜セクションの様々な層の分解等角投影図である。
【図5】
トランシーバモジュールの分解等角投影図であり、様々な接続を示す。
(関連出願)
本出願は、2000年9月11日に出願された先願の同時係属仮出願第60/231,926号に基づくものである。
【0002】
(発明の分野)
本発明は、マイクロ波モノリシック集積回路(MMIC)に関し、より詳細には、本発明は、最適な性能に向けて調整することができるマイクロ波モノリシック集積回路と、MMICおよびトランシーバモジュールの改良されたパッケージングに関する。
【0003】
(発明の背景)
無線遠隔通信の最近の急増は、高性能ミリメートル波無線周波数(RF)モジュールに対する需要を増加させている。高周波MMICモジュールの主なコスト/歩留まり牽引力の1つは、手動調整してモジュール性能を最適化することであった。大部分のMMIC RF増幅器は自己バイアスされていない。したがって、各増幅器は、増幅器をその公称動作条件に調整するためにゲート電圧(Vg)調節を必要とする。通常、この調整は、増幅器がモジュール内で組み立てられ、電源に接続された後で行われる。
【0004】
モジュール内のチップにアクセスするために、プローブステーションが必要とされる。さらに、顕微鏡下でこれらの小さなデバイスをプローブするために熟練度の高いオペレータが必要である。チップの損傷は、ベテランのMMIC技術者の場合でもきわめて普通のことである。調整の際に使用される針のようなプローブは数千ドルし、通常は摩滅のために寿命が限られている。各増幅器をプローブするのに20から30分かかると推定されている。
【0005】
プロービング工程を自動化するための試みが多数なされ、いくつかの限られた成功があった。しかし、自動モジュールプロービングを設計/使用する際に必要とされる時間とコストは膨大である。大抵の場合には、独自のモジュール設計により、特定の自動プローブステーションを複数のモジュールに使用することが妨げられる。これらの欠点は、RFモジュールの設計製造で活動している多数の企業に課題を与えていた。その結果、高周波モジュールは大量には生産されていない。大抵の場合には、製造者は、多数のRFモジュールを製造するために、高価な機器と、有資格技術者からなる大規模なスタッフを使用することを強いられている。
【0006】
MMICチップのチップパッケージングもますます重要となる。MMICチップは壊れやすく、一般に厚さ0.0508mmから約0.1016mm(2から約4ミル)であり、扱いが困難であるために、MMIC無線周波数モジュールが大量に製造されることはなかった。チップ表面の上に位置するエアブリッジにより、チップを上部から拾い上げる、またはチップに対して圧力をかけることが困難になっている。
【0007】
MMICチップを自動で定位置に拾い上げるために、ピック・イン・プレース機器を有する特別なピックアップツールが使用されてきた。これらのツールは製造するのにコストがかかり、通常は様々なチップが異なるツールを必要とする。これは様々な製造企業に課題を与えていた。というのは、大抵の自動ピック・イン・プレース機械が、限られた数のMMICチップ用ツールに限定されているためである。場合によっては、製造者は、1つの無線周波数モジュールを組み立てるために一連の様々なピック・イン・プレース機械を使用しなければならない。これは非効率である。
【0008】
これらのMMIC無線周波数モジュールはまた、通常は各モジュール内に取り付けられる多数のMMICチップ、基板、周辺機器があるために、少量で構築される。たとえば、典型的なミリメートル波トランシーバは、MMICチップ約10から約15個、基板15〜20枚、抵抗器やコンデンサなど他の周辺構成部品約50〜60個を有することになる。また、構成部品のそれぞれをワイアボンディングまたはリボンボンディングを介して接続する要件がある。これもやはり、ミリメートル波モジュール製造企業に課題を与えていた。
【0009】
(発明の概要)
厚膜ミリメートル波トランシーバモジュールは、ベースプレートを含む。多層基板は、ベースプレート上で受け取られる低温転写テープの複数の層を有する。この複数の層は、信号トラックおよび接続を有するDC信号層、接地接続を有する接地層、コンデンサおよび抵抗器が埋め込まれたデバイス層、およびMMICチップをその中で受け取るために切抜きを有する上部層のうち少なくとも1つを備える。はんだプリフォーム層は、MMICチップを固定するために、デバイス層と上部層の間に位置する。チャネル化プレートは、多層基板の上で受け取られ、MMICチップを受け取りかつ送信信号と受信信号の間で分離を実現するように形成されたチャネルを有する。
【0010】
本発明の他の一態様では、モジュールは、多層を介して接地層に延びる分離ビアを含むことができる。無線周波数カバーは、チャネル化プレートの上で受け取られる。多層基板内の層のそれぞれは、厚さ約0.0508mmから約0.1016mm(約2から約4ミル)とすることができる。典型的には、層は厚さ約0.0762mm(約3ミル)であり、上部層は厚さ約0.1016mm(約4ミル)である。ベースプレートは、銅タングステンまたは他のCTE一致材料のうち1つから形成することができる。ベースプレートは、厚さ約2.54から約7.62mm(約0.1から約0.3インチ)である。本発明の他の一態様では、ベースプレートが厚さ約3.175mm(約0.125インチ)である。
【0011】
方法もまた開示されており、ベースプレートを形成し、かつ低温転写テープの複数の層を有する多層基板を形成することによって厚膜ミリメートル波トランシーバモジュールを形成することを含む。基板は、ベースプレート上で受け取られ、少なくとも、信号トラックおよび接続を有するDC信号層、接地接続を有する接地層、コンデンサおよび抵抗器が埋め込まれたデバイス層、およびMMICチップをその中で受け取るために切抜きを有する上部層のうち1つを備える。MMICチップは、はんだによって固定される。
【0012】
本発明の他の目的、特徴、利点は、添付の図面に照らして考察したとき、以下の本発明の詳細な説明から明らかになろう。
(好ましい実施の形態の詳細な説明)
以下、本発明の好ましい実施形態が示されている添付の図面を参照しながら、本発明について、より完全に述べる。しかし、本発明は、多数の様々な形態で実施することができるので、本明細書に述べる実施形態に制限されると解釈するべきではない。むしろこれらの実施形態は、本開示が徹底した、かつ完全なものとなり、また本発明の範囲を当業者に完全に伝えるように提供されている。同様な数字は、全体を通じて同様な要素を参照する。
【0013】
本発明は有利にも、MMICモジュール製造の際に手動の増幅器プロービングおよびモジュール調整をなくする。低コストの表面実装デバイス群とマイクロプロセッサとを使用することにより、RFモジュールの性能を、介入することなしに、通信、レーダ、光ファイバ、および他のRF応用例で使用するために、リアルタイムで最適化することができる。利点には、以下を含む。
【0014】
1.手動または自動のプロービングまたは調整なしにRF MMIC増幅器の動作を最適化。
2.モジュールプロービングおよび調整をなくする、増幅器1つ当たり低コスト(1ドル未満)の簡単な解決策。
【0015】
3.ダイプロービング(die probing)または試験を必要としない自己同調。
4.少なくとも5分の1に削減されるRFモジュールアセンブリおよび試験。
【0016】
5.チップレベル自己診断。
6.減衰器チップを使用することのない送信器利得および出力電力制御。
7.能動減衰器を使用しない温度補償。
【0017】
8.出力電力に応じてDC電力散逸を削減/制御すること、したがって熱条件を制御すること。
9.電力監視回路の使用を介してRF電力を試験すること。
【0018】
10.モジュール性能の連続リアルタイム最適化のために埋込みマイクロプロセッサを使用すること。
11.回路設計変更のないキーモジュール性能パラメータのユーザ最適化。
【0019】
12.電源を切ることなしに、安全のために送信器RF出力をシャットダウンすること(スリープモード)。
13.モジュールソフトウェアのアップグレードを介してモジュール性能をアップグレードすること、すなわち、顧客は、必要とする機能に対してだけ支払う。
【0020】
14.特性データを記憶するためにオンボードEEPROMを使用して、温度および周波数に応じて部品変動を補正すること。
図1は、MMIC増幅器を自己バイアスするために使用される低コストの回路を示す。回路全体が、低コストの市販(COTS)表面実装チップを使用して実施されている。
【0021】
図では、本発明の自己同調型ミリメートル波トランシーバモジュール10の概略回路図が示されている。モジュール10は、モジュールとして形成された、12で破線によって示されている無線周波数MMICチップと、14で破線によって示された表面実装デジタルマイクロコントローラとを含む。
【0022】
MMICモジュールは、MMICチップに典型的であるように複数の増幅器を含むが、1つの増幅器16だけを示す。無線周波数信号は、フィルタ18に入って通過し、通常のゲート、ソース、ドレインを有する増幅器18に入る。無線周波数信号は、当業者に周知であるように、増幅器16から他の増幅器16a(存在する場合)に進む。MMICチップ12は、当業者に周知であるように、1つのチップ上に多数の増幅器16を含むことができる。表面実装デジタルコントローラ14は、不揮発性メモリ回路を有するデジタル電位差計20を含む。電位差計の例は、当業者に周知であるように、AD5233回路を含む。電位差計20は、約−3ボルトのバイアス電圧を扱うことができる。
【0023】
ドレイン電圧3〜12ボルトを有するMAX471など、電流センサ22が、ドレインを介して、接地と増幅器16に結合されている。電流センサ22は、当業者に周知であるように、AD7812回路など、多チャネルサンプリングのアナログ/デジタル回路24に接続されている。他の電流センサは、他の増幅器(図示せず)に接続し、多チャネルA/D回路24に接続する。温度センサ26は、多チャネルサンプリングA/D回路に接続され、MMICモジュールの温度を測定するように動作する。マイクロプロセッサ28は、表面実装デジタルコントローラの一部として含まれ、EEPROM29と、多チャネルサンプリングA/D回路24および不揮発性メモリデジタル電位差計20を含む他の構成部品とに動作可能に接続されている。図では、電位差計20は、MMIC上の他の増幅器に接続され、それぞれの増幅器についてゲート電圧を段階化することができ、個別制御する。
【0024】
また図では、増幅器16からの無線周波数信号は、受動結合器30から電力監視ダイオード、または接地に接続された他の検出器回路32に進むことができる。受動結合器30からのこの接続は、多チャネルサンプリングA/D回路24に回すことができる。
【0025】
図1に示す回路は、ドレインによって引き出された電流量(Id)によって測定したとき、また増幅器(使用可能な場合)の出力部で検出器回路32によって測定したとき、増幅器16がその最適な動作条件に達するまで、増幅器ゲート電圧(Vg)を自動調節する。これは、電位差計20から生成されるデジタル/アナログ(D/A)変換器出力電圧を(シリアルデジタルインターフェースを介して)制御することによって達成される。D/A変換器は、不揮発性メモリを含み、4チャネルを備えて現時点において3ドル未満で現在入手可能である。
【0026】
ゲート電圧が変化したとき、電流センサ22は、増幅器16によって引き出されたドレイン電流と比例した電圧出力を提供する。電流センサ出力は、ドレイン電流レベルをデジタル化する多チャネルシリアルアナログ/デジタル変換器(A/D)24によってデジタル化される。電流レベルワードは、EEPROM29内に含まれているものなど、あらかじめ記憶されている最適な増幅器ドレイン電流レベルに比較される。ゲートバイアスレベルは、最適なドレイン電流に達するまで調節される。MMICチップ上で使用可能な、または外部に追加することができる検出器回路は、出力電力を測定することにより、ドレイン電流設定が最適なレベルにあることを確認する。検出器出力32は、増幅器の出力部で予想される公称値を定義するあらかじめ記憶されている値に比較される。
【0027】
ドレイン電流調節、電流感知および検出器出力測定は、低コストのマイクロプロセッサを使用することにより、あるいはモジュール試験中に行われる1回だけの設定を介して、リアルタイム連続調節モードで実施することができる。EEPROM29は、最適なドレイン電流、およびRF回路内の様々な段で予想される出力など、現行のチップ特性を記憶するために使用することができる。
【0028】
電流測定センサ22はまた、回路内の各増幅器の診断を可能にする。電流測定回路は、電流の予期しない降下または増大を感知する。温度センサ26を監視することにより、マイクロプロセッサ28は、電流(Id)の変化が温度変化または故障によって引き起こされているかどうか判定する。各増幅器16の状態は、デジタルシリアルインターフェースを介してレポートされる。
【0029】
熱問題のためにDC電力散逸が主な問題である場合には、増幅器が最小限の電流を引き出すように、ゲートバイアス制御を介して任意の増幅器16を調節することができる。ユーザは最大温度を選択することができ、マイクロプロセッサは、MMICチップ内でDC電力散逸を制御することにより、その温度で、またはその温度未満にトランシーバを維持する。
【0030】
RFモジュール内で利得および出力電力を制御する従来の方法は、送信チェイン内で能動減衰器を使用することであった。これは、チェイン内の増幅器が電力を散逸するために非効率である。デジタル電位差計20を使用することにより、各増幅器の利得および出力電力を個別に、またはグループで制御することができる。本発明は、各増幅器の後に能動減衰器を追加することなく、モジュールが利得および出力電力を無限に制御することを可能にし、したがって、コストを削減し、不必要なDC電力散逸をなくする。
【0031】
RF電力感知は、いくつかの増幅器出力電力(15から20dB)を受動結合器30内に結合することにより、電力監視ダイオードおよび検出器回路32を介して達成することができる。結合器の出力は、ダイオード32aによって感知される。ダイオード32aの出力は、シリアルA/D変換器を介して増幅およびデジタル化される。デジタル電位差計20、各増幅器ごとの電流センサ22、および温度センサ26は、温度変化に応じてモジュールがその利得を自己調節することを可能にする。これは、モジュール温度が変化したとき、各増幅器からの事前設定済み電流を一定に維持することによって行われる。本発明の場合、モジュール利得および出力電力を高精度で制御することができる。
【0032】
回路チェイン内の任意の段でのモジュール利得をユーザがプログラムすることができることにより、回路設計を変更することなく、送信器雑音指数(NF)対相互変調レベル(IM)など、キー性能パラメータの兼ね合せをはかるための柔軟性がもたらされる。リアルタイム個別チップ制御はまた、高変調通信のための線形モードなど所望の条件でユーザが操作することを可能にする。
【0033】
本発明の自己最適化技法は、ミクサ、掛算器、減衰器など、MMICチップと共に様々なデバイスに対して使用することができることを理解されたい。ピンチオフする(最大の負のゲートバイアス)ことにより、取付け中に安全上の理由で送信チェイン内の増幅器すべてを大きく減衰(50dB超)させることができる。本発明は、追加のスイッチまたはハードウェアを必要としない。
【0034】
上述のように、マイクロプロセッサ28およびチップ制御回路の使用により、モジュール製造者は、顧客が特定の応用例に対して望む機能だけ可能にすることができる。モジュールハードウェアは同一であるが、モジュール機能は、ソフトウェアによって制御されることになる。これは、無線ポイント・ツー・ポイント、ポイント・ツー・マルチポイント、またはVsatを含む多数の様々な応用例で同じモジュールを使用する柔軟性を可能にする。さらに、マイクロプロセッサおよび標準インターフェースの使用は、モジュールを取り外すことなく現場でモジュールのプログラム性およびソフトウェアアップグレード(追加機能のため)を可能にする。
【0035】
関連づけられたマイクロプロセッサ28およびオンボードEEPROM29を有するマイクロコントローラ14の使用は、モジュール内の様々な機能の補正および調整を可能にする。補正は、それだけには限らないが、(a)温度全体にわたる利得変動、(b)温度および周波数に応じた電力監視回路の線形化、(c)周波数に応じた利得等化、および(d)周波数および温度に応じた電力減衰線形化を含む。RFモジュールと共に能動デバイスのそれぞれを制御するためのマイクロプロセッサ28の使用、および補正係数を記憶するためのEEPROM29の使用は、高度の柔軟性を可能にし、高い精度と性能でモジュールが動作することを可能にする。モジュールを特徴付けるデータ(利得、電力、雑音指数)は、モジュール試験中に温度および周波数全体にわたって収集される。補正係数は、テストステーションによって自動計算され、EEPROM29内に記憶される。補正係数は通常のモジュール動作中に使用され、所望の性能を実現する。
【0036】
本発明はまた、図2、2A、2Bに示すように、改良されたMMICチップパッケージを提供する。MMICパッケージ40は、いくつかの利点を有する。
1.熱膨張係数(CTE)一致型パッケージ内でMMICチップの保護。
【0037】
2.非常に低コストでのMMICチップのパッケージング。
3.壊れやすいMMICの損傷を引き起こすことのない改良された自動ピック・アンド・プレース、直接ワイアボンディングおよびリボンボンディング。
【0038】
4.小型パッケージングによる改良されたチップ性能(分離)。
5.アルミニウムなど低コストの材料で形成されたRFモジュールハウジング。
【0039】
図2は、パッケージ40の分解等角投影図を示し、MMICチップ42、およびMMICとその熱膨張係数(CTE)が一致しているベースプレート44を示す。はんだプリフォーム(solder preform)46はベースプレート44上に含まれ、MMICは、はんだプリフォーム46上に載置されている。チップカバー48は、MMICを覆う。図では、ベースプレートは、端部領域を開いたままにするように、成形された縁部の一部分に沿って延びる、対向する側部レール44aを含む。チップカバー48は、対向する2つの離間された、重なり合う脚部48aを含む。対向する側部レール44aおよび重なり合う脚部48aは、チップカバーがMMICチップ42、はんだプリフォーム46、およびCTE一致ベースプレート44の上に配置されたとき、図2Aおよび2Bに示すように、側部レールおよび重なり合う脚部がそれぞれのチップカバーおよびベースプレートと係合して、隅の上部および側部で開いた領域を形成し、MMICにワイアボンディングおよびリボンボンディングするためにMMIC上のパッド50を露出しておくように構成される。
【0040】
MMICモジュールの生産は、チップの取扱いを容易にするために、MMICチップをパッケージングすることによって表面実装技術と同様にすることができる。ベースプレート44は、銅タングステン合金、CuW、またはアルミニウムシリコン合金、ALSiなど低コストの熱膨張係数(CTE)一致材料で形成され、厚さ約0.254〜0.381mm(約10〜15ミル)を有する。カバー48は、プラスチックを含む多様な材料で作製することができる。0.0254〜0.0508mm(1〜2ミル)のはんだプリフォーム(金スズなど)がベースプレート44上で受け取られる。カバー48は、チップ入力/出力パッドおよびDCパッド(ゲートおよびドレイン)を覆わないような形で形作られる。
【0041】
ベースプレート44、カバー48、はんだプリフォーム46、MMICチップ42は、ワッフルパックまたは類似のパッケージングで送達される。これらのパッケージは、当業者に周知であるように、自動ピック・アンド・プレース(P&P)機械上で配置される。P&P機械は、ベースプレートを拾い上げ、共晶はんだ付け(グラファイトなど)のために高温で使用することができるワッフルパック(waffle pack)内に配置され、当業者に周知の温度範囲を使用する。P&P機械は、はんだプリフォーム46をベースプレート44内に拾い上げて配置する。MMICチップは、はんだプリフォーム46の上部に配置される。カバーがチップ42の上部を覆って配置される。すべてのMMICチップについてこの工程が繰り返される。
【0042】
1チップパッケージ当たりの総P&Pは、約10秒になると推定される。単一のP&P機械を使用して1日にパッケージできるチップ数は、8000個を優に超える。MMICチップを含むパッケージアセンブリと共にワッフルパック全体を共晶はんだオーブン内に配置し、はんだをフローし、チップをベースプレートに取り付け、カバーをベースプレートに取り付ける。
【0043】
図3〜5は、グリーンテープとして知られる低温焼成セラミック技術など、厚膜技術を使用して改良された無線周波数トランシーバモジュールを示す。より具体的には、図4は低温転写テープ技術(LTTT)シートの様々な層を有する多層基板50を示し、DC信号層52、接地層54、埋込みコンデンサおよび抵抗器層56、はんだプリフォーム層58、上部層60を含む。
【0044】
図3は、図4の様々な層がどのように組み合わされて、チャネル化プレート64および無線周波数カバー66と共にベースプレート62上で受け取られる多層厚膜基板50を形成するかを示す。分離ビア(isolation via)67が示され、例示されている。これらのビアは、複数の層を跨いで接地層に及ぶことができる。ビアは、当業者に周知の技法によって形成することができる。
【0045】
図5は、導波路インターフェース72がチャネル化プレート64内に構築されたMMICトランシーバモジュール70を示し、中間周波数出力74、局部発振器入力76、中間周波数入力78、様々なDCピン80、CCA上のモジュールコネクタ82および外部コネクタ84を示す。
【0046】
本発明は、MMICチップ86を取り付け、すべての周辺機器および電気接続を多層厚膜内に埋め込むために、低コストの多層転写テープ厚膜板50を使用することによって、MMICモジュール組立工程を改善する。本発明は、いくつかの利点を提供する。
【0047】
1.MMWモジュール設計および作製のために低温転写テープ技術(LTTT)多層板の新規な使用。
2.部品数を5分の1に削減することによってMMICモジュールアセンブリの単純化。
【0048】
3.すべての抵抗器およびコンデンサを多層厚膜板内に埋め込むことによって周辺構成部品数を削減すること。
4.電気接続を多層板内に埋め込み、それによってワイアボンドおよびリボンボンドの数を削減すること。
【0049】
5.組立てを容易にするために平坦モジュール構成を使用し、次いでダイアセンブリの後でRFチャネル化を取り付けること。
6.チャネル化、区画化、および接地ビアを介してRF分離を改善すること。
【0050】
7.マシニングではなく、チャネル化のためにワイアEDM法を使用することによってハウジングコストを削減すること。
8.SMAおよびKコネクタを多層基板に直接取り付けること。
【0051】
MMICモジュール生産は、組立工程の完全自動化を可能にするようにMMICモジュールをパッケージングすることにより、表面実装技術と同様にされる。図3に示すように、モジュールは、ベースプレート62、層群から形成された多層アルミナ基板50、チャネル化プレート64、カバー66で構成されている。
【0052】
ベースプレート62は、本発明の一態様では、厚さ約3.175mm(約1/8インチ)の銅タングステン(CuW)など低コストのCTE一致材料の金めっき済み平板である。プレートはサイズに切断されるだけであり、マシニングは必要としない。
【0053】
多層基板50は、当業者に周知であるように、低温焼成セラミック(LTCC)シートに類似のグリーンテープ技術に類似のものなど、低温転写テープ(LTTT)技術を使用して作製される。LTTT加工は、当業者に周知であるように、十分確立された多層厚膜加工で使用されるステップに密接に従う。1層当たり複数の誘電体印刷がテープ積層ステップで置き換えられる。金導体系も銀導体系もLTTTと共に使用することができる。相互接続およびビアは、当業者に周知の技法によって形成される。
【0054】
多層構造を形成するためのLTTT工程は多種多様な誘電体材料および基板に応用することができるが、本発明のこの例示されている態様について選択された材料は、標準的な96%アルミナ基板である。導電性相互接続および層間ビアを形成するために開発された標準的な厚膜機器および加工技法を使用して、特別配合の導体材料をアルミナ基板上でスクリーン印刷する。テープシートは、熱と圧力の組合せを使用して基板に結合される。
【0055】
図4は、アルミナ板を形成するために使用することができるタイプの層の一例を示す。層の数は、12層と同数にすることができる。層は、図のように、当業者に周知のタイプのベース基板(S)上で形成することができる。各層は、厚さ約0.0508mmから約0.1016mm(約2から約4ミル)、典型的には厚さ約0.0762mm(約3ミル)であり、低周波RF信号、DC信号、接地、またはコンデンサおよび抵抗器など埋込み受動構成部品を担持するために使用することができる。相互接続または接地ビアは、LTTT膜の1つまたは複数の層を跨いで実施することができる。
【0056】
この多層LTTTアルミナ基板は、そのCTE係数(7.1)のためにGaAsチップと共に使用するのに特に魅力的である。また、この材料は、優れた熱伝導率(25〜200W/mK)を有する。MMIC GaAsチップは、金スズはんだプリフォームまたは銀エポキシを使用して基板に直接取り付けることができる。熱問題の場合には、CTE一致シムを使用して直接ベースプレートに、あるいは底面に接続される熱ビアの上部に、チップを取り付けてもよい。これらのビアは、当業者に周知の技法によって形成することができる。組立ておよびワイアボンディングを容易にするために、上部層(厚さ0.0762mm(3ミル)から0.1016mm(4ミル))は、正確にチップのサイズにされた切抜きを有することになる(図5参照)。
【0057】
多層基板は、1層当たりで6.5平方センチメートル(1平方インチ)当たり平均約1.5ドルから2.5ドルである。6.5平方センチメートル(1平方インチ)当たり275個までのビアが可能である。
【0058】
本発明の一態様では、チャネル化プレート64が金めっきアルミニウムで形成されているが、他の材料を使用することもできよう。チャネル64aは、ワイアEDM法を使用して切り抜く。チャネル64aは、送信信号と受信器信号の間で必要とされる分離を提供するために、また低周波信号に対するカットオフを生成するために作成する。RFカバーもまた、金めっきアルミニウムで構成される。
【0059】
図5は、レギュレータ/制御装置機能を提供するために使用される表面実装回路カードアセンブリ(CCA)を含むMMWトランシーバモジュールを示す。SMAコネクタは、多層基板に直接取り付けられている。RFインターフェース導波路は、チャネル化プレートの一部として設けられている。
【0060】
図5に示すモジュールは、1つの限定しない例として以下の技法によって組み立てることができる。
1.MMICチップすべてを多層アルミナ基板上に拾い上げて配置する。基板は、すべての低周波信号接続、DC接続、接地接続、層群およびはんだプリフォーム内にすでに埋め込まれた受動デバイスを有するべきである。
【0061】
2.DCコネクタと、IF信号およびLO信号のために使用される低周波SMAコネクタとを拾い上げて配置する。
3.真空オーブン内ではんだをフローし、MMICダイおよびコネクタを基板に取り付ける。はんだの代わりに銀エポキシを使用してもよい。
【0062】
4.MMICチップを基板にワイア/ウェッジボンドする。
5.エポキシを使用して基板をベースプレートおよびチャネル化プレートに取り付ける。
【0063】
6.RFカバーを取り付ける。
7.レギュレータ/制御装置表面実装CCAを取り付ける。
本出願は、同じ譲受人および発明者によって同日に出願された「MICROWAVE MONOLITHIC INTEGRATED CIRCUIT PACKAGE」および「SELF−TUNED MILLIMETER WAVE RF TRANSCEIVER MODULE」という名称の同時係属特許出願に関し、その開示を参照により本明細書に組み込む。
【0064】
前述の説明および関連図面で提示された教示の利益を受ける当業者なら、本発明の多数の修正形態および他の実施形態に想到するであろう。したがって、開示された特定の実施形態に本発明を制限するべきでないこと、また修正形態および実施形態を従属請求項の範囲内に含むものとすることを理解されたい。
【図面の簡単な説明】
【図1】
本発明の自己同調型ミリメートル波トランシーバモジュールの概略回路図である。
【図2】
本発明のマイクロ波モノリシック集積回路(MMIC)パッケージの分解等角投影図である。
図2Aは、図2に示すMMICパッケージの平面図である。
図2Bは、図2に示すMMICパッケージの側部選択図である。
【図3】
多層厚膜ミリメートル波無線周波数トランシーバモジュールの分解等角投影図であり、カバー、チャネル化セクション、多層厚膜セクション、下部プレートを示す。
【図4】
厚膜セクションの様々な層の分解等角投影図である。
【図5】
トランシーバモジュールの分解等角投影図であり、様々な接続を示す。
Claims (26)
- ベースプレートと、
低温転写テープの複数の層を有し、前記ベースプレート上で受け取られる多層基板であって、前記複数の層が、
信号トラックおよび接続を有するDC信号層、
接地接続を有する接地層、
コンデンサおよび抵抗器が埋め込まれたデバイス層、
MMICチップをその中で受け取るために切抜きを有する上部層のうち少なくとも1つを備える、多層基板と、
MMICチップを固定するために、前記デバイス層と前記上部層の間に位置するはんだプリフォーム層と、
前記多層基板の上で受け取られ、MMICチップを受け取りかつ送信信号と受信信号の間で分離を実現するように形成されたチャネルを有するチャネル化プレートと
を備える厚膜ミリメートル波トランシーバモジュール。 - 多層を介して前記接地層に延びる分離ビアをさらに備える、請求項1に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記チャネル化プレートの上で受け取られる無線周波数カバーをさらに備える、請求項1に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記多層基板内の前記層のそれぞれが、厚さ約0.0508mmから約0.1016mm(約2から約4ミル)である、請求項1に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記層が厚さ約0.0762mm(約3ミル)である、請求項4に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記上部層が厚さ約0.1016mm(約4ミル)である、請求項5に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記ベースプレートが、CTE一致材料から形成される、請求項1に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記ベースプレートが、厚さ約2.54から約7.62mm(約0.1から約0.3インチ)である、請求項1に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記ベースプレートが厚さ約3.175mm(約0.125インチ)である、請求項8に記載の厚膜ミリメートル波トランシーバモジュール。
- トランシーバモジュール内で使用される多層厚膜基板であって、
少なくとも、
DC信号トラックおよび接続を有するDC信号層、
接地接続を有する接地層、
コンデンサおよび抵抗器が埋め込まれたデバイス層、
MMICチップを受け取る上部層のうち1つを備える複数の低温転写テープ層と、
上部シート内で受け取られたMMICチップを固定するために、前記デバイス層と前記上部層の間に位置するはんだプリフォーム層と
を備える多層厚膜基板。 - 多層を介して前記接地層に延びる分離ビアをさらに備える、請求項10に記載の多層厚膜基板。
- 前記多層基板内の前記層のそれぞれが、厚さ約0.0254mmから約0.1016mm(約1から約4ミル)である、請求項10に記載の基板。
- 前記層が厚さ約0.0762mm(約3ミル)である、請求項12に記載の基板。
- 前記上部層が厚さ約0.1016mm(約4ミル)である、請求項10に記載の基板。
- 前記ベースプレートが、CTE一致材料から形成される、請求項10に記載の基板。
- ベースプレートと、
前記ベースプレート上で受け取られ、低温転写テープの複数の層を有する多層基板であって、前記複数の層が少なくとも、
DC信号トラックおよび接続を有するDC信号層、
接地接続を有する接地層、
コンデンサおよび抵抗器が埋め込まれたデバイス層、
前記基板上で受け取られ、前記基板にはんだ接続によって固定され、前記複数の層に動作可能に接続された少なくとも1つのMMICチップのうち1つを備える、多層基板と、
前記形成された多層基板の上で受け取られ、MMICチップを受け取りかつ送信信号と受信信号の間で分離を実現するように形成されたチャネルを有するチャネル化プレートと
を備える厚膜ミリメートル波トランシーバモジュール。 - 多層を介して前記接地層に延びる分離ビアをさらに備える、請求項16に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記少なくとも1つのMMICを前記基板に固定するためのはんだプリフォーム層をさらに備える、請求項16に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記少なくとも1つのMMICを基板に固定する銀エポキシをさらに備える、請求項16に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記チャネル化プレートの上で受け取られる無線周波数カバーをさらに備える、請求項16に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記多層基板内の前記層のそれぞれが、厚さ約0.0508mmから約0.1016mm(約2から約4ミル)である、請求項16に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記層が厚さ約0.0762mm(約3ミル)である、請求項21に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記ベースプレートが、CTE一致材料から形成される、請求項16に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記ベースプレートが、厚さ約2.54から約7.62mm(約0.1から約0.3インチ)である、請求項23に記載の厚膜ミリメートル波トランシーバモジュール。
- 前記ベースプレートが厚さ約3.175mm(約0.125インチ)である、請求項24に記載の厚膜ミリメートル波トランシーバモジュール。
- 厚膜ミリメートル波トランシーバモジュールを形成する方法であって、
ベースプレートを形成するステップと、
低温転写テープの複数の層を有する多層基板を形成するステップと、
少なくとも、
信号トラックおよび接続を有するDC信号層、
接地接続を有する接地層、
コンデンサおよび抵抗器が埋め込まれたデバイス層、
MMICチップを受け取るために切抜きを有する上部層、のうち1つを備える基板を前記ベースプレート上で受け取るステップと、
はんだによってMMICチップを固定するステップとを含む方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US23192600P | 2000-09-11 | 2000-09-11 | |
US09/863,030 US6759743B2 (en) | 2000-09-11 | 2001-05-22 | Thick film millimeter wave transceiver module |
PCT/US2001/026965 WO2002023674A2 (en) | 2000-09-11 | 2001-08-29 | Thick film millimeter wave transceiver module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004509537A true JP2004509537A (ja) | 2004-03-25 |
Family
ID=26925545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002527612A Pending JP2004509537A (ja) | 2000-09-11 | 2001-08-29 | 厚膜ミリメートル波トランシーバモジュール |
Country Status (8)
Country | Link |
---|---|
US (2) | US6759743B2 (ja) |
EP (1) | EP1317801B1 (ja) |
JP (1) | JP2004509537A (ja) |
KR (1) | KR20030032019A (ja) |
CN (1) | CN1223097C (ja) |
AU (1) | AU2001285347A1 (ja) |
DE (1) | DE60111753T2 (ja) |
WO (1) | WO2002023674A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020533680A (ja) * | 2017-09-07 | 2020-11-19 | コンポセキュア,リミティド ライアビリティ カンパニー | 電子部品が埋め込まれた取引カード及び製造プロセス |
US11461608B2 (en) | 2016-07-27 | 2022-10-04 | Composecure, Llc | RFID device |
US11669708B2 (en) | 2017-09-07 | 2023-06-06 | Composecure, Llc | Metal, ceramic, or ceramic-coated transaction card with window or window pattern and optional backlighting |
US11710024B2 (en) | 2018-01-30 | 2023-07-25 | Composecure, Llc | Di capacitive embedded metal card |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6627992B2 (en) | 2001-05-21 | 2003-09-30 | Xytrans, Inc. | Millimeter wave (MMW) transceiver module with transmitter, receiver and local oscillator frequency multiplier surface mounted chip set |
US6788171B2 (en) * | 2002-03-05 | 2004-09-07 | Xytrans, Inc. | Millimeter wave (MMW) radio frequency transceiver module and method of forming same |
US7076201B2 (en) * | 2002-09-05 | 2006-07-11 | Xytrans, Inc. | Low cost VSAT MMIC transceiver with automatic power control |
US7042307B2 (en) * | 2003-09-10 | 2006-05-09 | Merrimac Industries, Inc. | Coupler resource module |
CN100407587C (zh) * | 2003-09-27 | 2008-07-30 | 中兴通讯股份有限公司 | 一种毫米波接收模块 |
JP4087803B2 (ja) * | 2004-02-10 | 2008-05-21 | 三菱電機株式会社 | ミリ波送受信モジュールおよびバイアス調整方法 |
US7248129B2 (en) | 2004-05-19 | 2007-07-24 | Xytrans, Inc. | Microstrip directional coupler |
JP4134004B2 (ja) * | 2004-11-15 | 2008-08-13 | Tdk株式会社 | 高周波モジュール |
US20060160500A1 (en) * | 2005-01-14 | 2006-07-20 | Xytrans, Inc. | VSAT block up converter (BUC) chip |
KR100751065B1 (ko) * | 2005-12-07 | 2007-08-22 | 한국전자통신연구원 | Rf 송수신 모듈 및 이를 이용한 밀리미터파 fmcw레이더 센서 |
JP4466552B2 (ja) * | 2005-12-09 | 2010-05-26 | ソニー株式会社 | 固体撮像装置の製造方法 |
US7492313B1 (en) * | 2006-10-31 | 2009-02-17 | Lockheed Martin Corporation | Digital processing radar system |
DE102007004815A1 (de) * | 2007-01-31 | 2007-11-22 | Siemens Ag | Manipulationsgeschütztes Funkgerät |
US8345716B1 (en) | 2007-06-26 | 2013-01-01 | Lockheed Martin Corporation | Polarization diverse antenna array arrangement |
JP4755657B2 (ja) * | 2008-01-18 | 2011-08-24 | 三菱電機株式会社 | ミリ波送受信モジュール |
US8072065B2 (en) * | 2008-02-14 | 2011-12-06 | Viasat, Inc. | System and method for integrated waveguide packaging |
US8872333B2 (en) | 2008-02-14 | 2014-10-28 | Viasat, Inc. | System and method for integrated waveguide packaging |
JP2009180737A (ja) * | 2009-04-17 | 2009-08-13 | Mitsubishi Electric Corp | ミリ波送受信モジュール |
KR100941694B1 (ko) * | 2009-08-28 | 2010-02-12 | 삼성탈레스 주식회사 | 송수신 모듈용 회로 기판 |
US20110250861A1 (en) * | 2010-04-08 | 2011-10-13 | Viasat, Inc. | Highly integrated, high frequency, high power operation mmic |
AU2011218651B2 (en) | 2010-08-31 | 2014-10-09 | Viasat, Inc. | Leadframe package with integrated partial waveguide interface |
US8854255B1 (en) | 2011-03-28 | 2014-10-07 | Lockheed Martin Corporation | Ground moving target indicating radar |
CN102332414A (zh) * | 2011-09-01 | 2012-01-25 | 安徽四创电子股份有限公司 | 一种薄膜限幅低噪声放大器小型化方法和工艺 |
US20140306111A1 (en) * | 2013-04-10 | 2014-10-16 | Telekom Malaysia Berhad | Low Temperature Co-Fired Ceramic System on Package for Millimeter Wave Optical Receiver and Method of Fabrication |
KR101434114B1 (ko) * | 2013-09-27 | 2014-08-26 | 주식회사 에이스테크놀로지 | 송수신 회로 모듈 |
EP2887776A1 (en) * | 2013-12-18 | 2015-06-24 | Advanced Digital Broadcast S.A. | A PCB with RF signal paths |
FR3026529B1 (fr) * | 2014-09-30 | 2017-12-29 | Linxens Holding | Procede de fabrication de carte a puce et carte a puce obtenue par ce procede. |
CN104968141B (zh) * | 2015-06-16 | 2017-08-25 | 安徽四创电子股份有限公司 | 一种多层微波数字复合基板及其压制方法 |
FR3038121B1 (fr) * | 2015-06-25 | 2017-08-18 | Thales Sa | Transformateur ameliore pour un circuit en technologie mmic |
CN115734464B (zh) * | 2023-01-06 | 2023-05-05 | 四川斯艾普电子科技有限公司 | 一种厚薄膜电路基板tr组件及其封装方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US586085A (en) * | 1897-07-06 | Gas-burner | ||
US4453142A (en) * | 1981-11-02 | 1984-06-05 | Motorola Inc. | Microstrip to waveguide transition |
US5049978A (en) * | 1990-09-10 | 1991-09-17 | General Electric Company | Conductively enclosed hybrid integrated circuit assembly using a silicon substrate |
FR2674078B1 (fr) | 1991-03-12 | 1994-10-07 | Thomson Trt Defense | Emetteur-recepteur hyperfrequence utilisant la technique des circuits imprimes multicouches. |
US5239685A (en) * | 1991-10-08 | 1993-08-24 | Qualcomm Incorporated | Process for fabricating a MMIC hybrid device and a transceiver fabricated thereby |
US5254941A (en) * | 1991-10-29 | 1993-10-19 | Sgs-Thomson Microelectronics, Inc. | Structure and method for determining isolation of integrated circuit |
US5249355A (en) * | 1991-10-31 | 1993-10-05 | Hughes Aircraft Company | Method of fabricating a multilayer electrical circuit structure |
US5319329A (en) * | 1992-08-21 | 1994-06-07 | Trw Inc. | Miniature, high performance MMIC compatible filter |
US5545924A (en) | 1993-08-05 | 1996-08-13 | Honeywell Inc. | Three dimensional package for monolithic microwave/millimeterwave integrated circuits |
US5406122A (en) * | 1993-10-27 | 1995-04-11 | Hughes Aircraft Company | Microelectronic circuit structure including conductor bridges encapsulated in inorganic dielectric passivation layer |
US5451818A (en) * | 1994-03-18 | 1995-09-19 | Trw Inc. | Millimeter wave ceramic package |
JPH09134981A (ja) * | 1995-11-08 | 1997-05-20 | Fujitsu Ltd | マイクロ波・ミリ波帯の機能モジュールパッケージ |
US6175287B1 (en) * | 1997-05-28 | 2001-01-16 | Raytheon Company | Direct backside interconnect for multiple chip assemblies |
US5982250A (en) * | 1997-11-26 | 1999-11-09 | Twr Inc. | Millimeter-wave LTCC package |
JP3013831B2 (ja) | 1998-01-26 | 2000-02-28 | 日本電気株式会社 | Mmicパッケージ |
US6114986A (en) * | 1998-03-04 | 2000-09-05 | Northrop Grumman Corporation | Dual channel microwave transmit/receive module for an active aperture of a radar system |
US6178097B1 (en) * | 1999-01-22 | 2001-01-23 | Dial Tool Industries, Inc. | RF shield having removable cover |
US6426686B1 (en) * | 1999-06-16 | 2002-07-30 | Microsubstrates Corporation | Microwave circuit packages having a reduced number of vias in the substrate |
DE60119335T2 (de) * | 2000-08-16 | 2007-04-12 | Raytheon Company, Waltham | Hochintegrierter mehrstrahliger millimeterwellensensor auf einem einzelnem träger |
US20020176485A1 (en) * | 2001-04-03 | 2002-11-28 | Hudson John E. | Multi-cast communication system and method of estimating channel impulse responses therein |
-
2001
- 2001-05-22 US US09/863,030 patent/US6759743B2/en not_active Expired - Fee Related
- 2001-08-29 AU AU2001285347A patent/AU2001285347A1/en not_active Abandoned
- 2001-08-29 WO PCT/US2001/026965 patent/WO2002023674A2/en active IP Right Grant
- 2001-08-29 DE DE60111753T patent/DE60111753T2/de not_active Expired - Fee Related
- 2001-08-29 EP EP01964502A patent/EP1317801B1/en not_active Expired - Lifetime
- 2001-08-29 CN CNB018154190A patent/CN1223097C/zh not_active Expired - Fee Related
- 2001-08-29 JP JP2002527612A patent/JP2004509537A/ja active Pending
- 2001-08-29 KR KR10-2003-7003510A patent/KR20030032019A/ko not_active Application Discontinuation
-
2004
- 2004-05-20 US US10/850,224 patent/US7005740B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11461608B2 (en) | 2016-07-27 | 2022-10-04 | Composecure, Llc | RFID device |
JP2020533680A (ja) * | 2017-09-07 | 2020-11-19 | コンポセキュア,リミティド ライアビリティ カンパニー | 電子部品が埋め込まれた取引カード及び製造プロセス |
US11501128B2 (en) | 2017-09-07 | 2022-11-15 | Composecure, Llc | Transaction card with embedded electronic components and process for manufacture |
JP7223748B2 (ja) | 2017-09-07 | 2023-02-16 | コンポセキュア,リミティド ライアビリティ カンパニー | 電子部品が埋め込まれた取引カード及び製造プロセス |
US11669708B2 (en) | 2017-09-07 | 2023-06-06 | Composecure, Llc | Metal, ceramic, or ceramic-coated transaction card with window or window pattern and optional backlighting |
US11710024B2 (en) | 2018-01-30 | 2023-07-25 | Composecure, Llc | Di capacitive embedded metal card |
Also Published As
Publication number | Publication date |
---|---|
AU2001285347A1 (en) | 2002-03-26 |
US7005740B2 (en) | 2006-02-28 |
US6759743B2 (en) | 2004-07-06 |
KR20030032019A (ko) | 2003-04-23 |
DE60111753D1 (de) | 2005-08-04 |
US20040212084A1 (en) | 2004-10-28 |
EP1317801A2 (en) | 2003-06-11 |
WO2002023674A2 (en) | 2002-03-21 |
CN1468467A (zh) | 2004-01-14 |
WO2002023674A3 (en) | 2002-08-22 |
EP1317801B1 (en) | 2005-06-29 |
DE60111753T2 (de) | 2005-12-15 |
US20020030250A1 (en) | 2002-03-14 |
CN1223097C (zh) | 2005-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004509537A (ja) | 厚膜ミリメートル波トランシーバモジュール | |
US7257381B2 (en) | Self-tuned millimeter wave RF transceiver module | |
US6873044B2 (en) | Microwave monolithic integrated circuit package | |
US6998708B2 (en) | Millimeter wave (MMW) transceiver module with transmitter, receiver and local oscillator frequency multiplier surface mounted chip set | |
EP1211730B1 (en) | Stacked power amplifier module | |
US5075759A (en) | Surface mounting semiconductor device and method | |
US6690583B1 (en) | Carrier for electronic components | |
EP0491161A1 (en) | Interconnect package for circuitry components | |
US4598308A (en) | Easily repairable, low cost, high speed electromechanical assembly of integrated circuit die | |
US6158116A (en) | Radio frequency module and method for fabricating the radio frequency module | |
EP1041632B1 (en) | A compensation structure for a bond wire at high frequency operation | |
AU667769B2 (en) | Apparatus and method for assembling and checking microwave monolithic integrated circuit (MMIC) module | |
CA1301949C (en) | Device for interconnection and protection of a bare microwave componentchip | |
EP0235503B1 (en) | Hermetic high frequency surface mount microelectronic package | |
EP0408904A2 (en) | Surface mounting semiconductor device and method | |
KR100480784B1 (ko) | 동축 케이블을 구비한 SMD(Surface Mounted Device) 형태의 패키지 제조 방법 | |
Tyler et al. | Assembly and Packaging Considerations for GaAs Microwave Power Devices | |
JPH04142067A (ja) | 高周波半導体装置 |