JP2004507888A5 - - Google Patents

Download PDF

Info

Publication number
JP2004507888A5
JP2004507888A5 JP2002520314A JP2002520314A JP2004507888A5 JP 2004507888 A5 JP2004507888 A5 JP 2004507888A5 JP 2002520314 A JP2002520314 A JP 2002520314A JP 2002520314 A JP2002520314 A JP 2002520314A JP 2004507888 A5 JP2004507888 A5 JP 2004507888A5
Authority
JP
Japan
Prior art keywords
transistor
layer
gate insulator
gallium
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002520314A
Other languages
English (en)
Other versions
JP2004507888A (ja
Filing date
Publication date
Priority claimed from US09/638,130 external-priority patent/US6445015B1/en
Application filed filed Critical
Publication of JP2004507888A publication Critical patent/JP2004507888A/ja
Publication of JP2004507888A5 publication Critical patent/JP2004507888A5/ja
Pending legal-status Critical Current

Links

Claims (44)

  1. エンハンスメントモード金属−硫化物−化合物半導体電界効果型トランジスタであって、
    上部面を有する化合物半導体ウェハ構造と;
    ガリウムと硫黄の化合物を実質的に含む第一層と、ガリウムと硫黄と少なくとも一つの希土類元素の化合物を実質的に含む第二層と、を含む、前記上部面に隣接して、且つ、この上部に配置されたゲート絶縁体構造と;
    前記ゲート絶縁体構造上に配置されたゲート電極と;
    前記ゲート電極に対し自己整合された(self-aligned)ソースおよびドレインイオンインプラント(ion implants、イオン注入、イオン打込み)と;および
    イオン注入ソースおよびドレイン領域上に配置されたソースおよびドレインオーミックコンタクト
    を備え、
    前記ゲート電極がW,WN,WSi,およびその組合せから成るグループから選択された部材(member、材料)を含む前記エンハンスメントモード金属−硫化物−化合物半導体電界効果型トランジスタ。
  2. 請求項1に記載のトランジスタであって、
    前記第一層が、前記上部面と原子的アブラプト(abrupt)界面(interface、接合面、境界面)を形成するトランジスタ。
  3. 請求項1に記載のトランジスタであって、
    前記ゲート絶縁体構造がさらにガリウムと硫黄と少なくとも一つの希土類元素の種々の(varying、変化する、いろいろな)組成を含む段階層(graded layer)を含み、前記段階層内の前記ガリウムと硫黄と少なくとも一つの希土類元素のうちの少なくとも一つの組成は、前記段階層の深さと共に単調に変化する、トランジスタ。
  4. 請求項1に記載のトランジスタであって、
    前記ゲート絶縁体構造が三つ以上の層を含むトランジスタ。
  5. 請求項1に記載のトランジスタであって、
    前記第一層が10Åを超え25Å未満の厚みを持つトランジスタ。
  6. 請求項1に記載のトランジスタであって、
    前記ゲート絶縁体構造が20〜300Åの厚みを持つトランジスタ。
  7. 請求項1に記載のトランジスタであって、
    前記第一層が、四原子層(four atomic layers)未満の構造的界面変調(structural interface modulation)の深さに伸びる化合物半導体ウェハ構造と界面を形成するトランジスタ。
  8. 請求項1に記載のトランジスタであって、
    前記第一層と前記ゲート絶縁体構造とが前記上部面を保護するトランジスタ。
  9. 請求項1に記載のトランジスタであって、
    前記ゲート電極が、700℃で前記ゲート絶縁体構造の上部層の存在の下で安定なリフラクトリメタル(refractory metal、高融点金属、耐熱性金属、超硬合金)を含むトランジスタ。
  10. 請求項1に記載のトランジスタであって、
    前記ソースおよびドレインイオンインプラントがnチャネル及びpチャネルの一方を定めるトランジスタ。
  11. 請求項1にトランジスタであって、
    前記ソースおよびドレインイオンインプラントが、Be/FとC/Fの少なくとも一方を含むトランジスタ。
  12. 請求項1にトランジスタであって、
    前記上部面がGaAsを含むトランジスタ。
  13. 請求項1に記載のトランジスタであって、
    前記上部面がInGa1−xAsを含むトランジスタ。
  14. エンハンスメントモード金属−硫化物−化合物半導体電界効果型トランジスタであって、
    上部面を有する化合物半導体ウェハ構造と;
    前記上部面に隣接し前記上部面上に堆積されたゲート絶縁体構造で、前記ゲート絶縁体構造は、第一層と第二層と第三層を有し、前記第一層は、ガリウムと硫黄の化合物を実質的に含み、前記第二層は、ガリウム、硫黄および少なくとも一つの希土類元素ののうち少なくとも一つの標準化相対組成(normalized (規格化)relative composition)が、前記第二層内の深さと共に単調に変化するような、ガリウムと硫黄と少なくとも一つの希土類元素の化合物を実質的に含み、前記第三層は、ガリウムと硫黄と少なくとも一つの希土類元素の化合物を実質的に含む、前記ゲート絶縁体構造と;
    前記上部面上に配置されたゲート電極と;
    前記ゲート電極に対し自己整合されたソースおよびドレインイオンインプラントと;および
    イオン注入ソースおよびドレイン領域上に配置されたソースおよびドレインオーミックコンタクトと
    を備え、
    前記ゲート電極がW,WN,WSi,およびその組合せから成るグループから選択された部材(member、材料)を含む前記エンハンスメントモード金属−硫化物−化合物半導体電界効果型トランジスタ。
  15. 請求項14に記載のトランジスタであって、
    前記第一層が、前記上部面と原子的アブラプト界面を形成するトランジスタ。
  16. 請求項14に記載のトランジスタであって、
    前記ゲート絶縁体構造がさらに段階層を含み、前記ガリウム、硫黄、および希土類元素の少なくとも一つの組成が前記層の深さにより変化するトランジスタ。
  17. 請求項14に記載のトランジスタであって、
    前記第一層が10Åを超え25Å未満の厚さを持つトランジスタ。
  18. 請求項14に記載のトランジスタであって、
    前記ゲート絶縁体構造が20〜300Åの厚さを持つトランジスタ。
  19. 請求項14に記載のトランジスタであって、
    前記第一層が、前記界面の変調深さにおいて四原子層未満に伸びる化合物半導体構造と界面を形成するトランジスタ。
  20. 請求項14に記載のトランジスタであって、
    前記第一層と前記ゲート絶縁体構造とが前記上部面を保護するトランジスタ。
  21. 請求項14に記載のトランジスタであって、
    前記ゲート電極が、700℃で前記ゲート絶縁体構造の上部層の存在の下で安定な金属を含むトランジスタ。
  22. 請求項14に記載のトランジスタであって、
    前記ソースおよびドレインイオンインプラントがnチャネルを形成するトランジスタ。
  23. 請求項14に記載のトランジスタであって、
    前記ソースおよびドレインイオンインプラントがBe/FとC/Fの少なくとも一つを含むトランジスタ。
  24. 請求項14に記載のトランジスタであって、
    前記上部面がGaAsを含むトランジスタ。
  25. 請求項14に記載のトランジスタであって、
    前記上部面がInGa1−xAsを含むトランジスタ。
  26. エンハンスメントモード金属−硫化物−化合物半導体電界効果型トランジスタであって、
    上部面を有する化合物半導体ウェハ構造と;
    前記上部面上の多層膜(multilayer)ゲート絶縁体構造で、ガリウム、硫黄、および少なくとも一つの希土類元素を含む各々の交互層(alternating layers)を含む前記多層膜ゲート絶縁体構造と;
    前記多層膜ゲート絶縁体構造層上に配置されたゲート電極と;
    前記ゲート電極に対し自己整合されたソースおよびドレインインプラントと;
    イオン注入ソースおよびドレイン領域上に配置されたソースおよびドレインオーミックコンタクトと;および
    前記ゲート電極の側壁に配置された誘電体スペーサと、
    を備えたエンハンスメントモード金属−硫化物−化合物半導体電界効果型トランジスタ。
  27. エンハンスメントモード金属−硫化物−化合物半導体電界効果型トランジスタ構造であって、
    上部面を有する化合物半導体ウェハ構造と;
    ガリウムと硫黄の化合物を実質的に含む前記第一層と、ガリウムと硫黄と少なくとも一つの希土類元素の化合物を実質的に含む前記第二層と、を含む前記上部面に隣接して、且つ、この上部に配置されたゲート絶縁体構造と;および
    前記ゲート絶縁体構造上のゲート電極と
    を備えたエンハンスメントモード金属−硫化物−化合物半導体電界効果型トランジスタ構造。
  28. 請求項27に記載の構造であって、
    前記ゲート絶縁体構造がさらに、ガリウムを含む化合物を実質的に含む第三層を含む構造。
  29. 請求項28に記載の構造であって、
    ガリウムを含む前記化合物が、さらに硫黄を含む構造。
  30. 請求項29に記載の構造であって、
    ガリウムを含む前記化合物が、さらに少なくとも一つの希土類元素を含む構造。
  31. 請求項29に記載の構造であって、
    前記ゲート絶縁体構造がさらに第四層を含む構造。
  32. 請求項27に記載の構造であって、
    前記ゲート絶縁体構造がさらに、ガリウムと酸素と少なくとも一つの希土類元素の化合物を実質的に含む前記第三層を含み、ガリウムと酸素と少なくとも一つの希土類元素の少なくとも一つの組成濃度が前記第三層の深さにより単調に変化する構造。
  33. 請求項27に記載の構造であって、
    前記ゲート絶縁体構造が低い電子ミッドギャップ欠陥密度(electronic midgap(中間ギャップ)defect density)を有する構造。
  34. 請求項27に記載の構造であって、
    前記ゲート電極に対し自己整合されたソースおよびドレインイオンインプラントをさらに備える構造。
  35. 請求項27に記載の構造であって、
    イオン注入ソースおよびドレイン領域上に配置されたソースおよびドレインオーミックコンタクトをさらに備える構造。
  36. 請求項27に記載の構造であって、
    前記ゲート電極がW,WN,WSi、およびその組合せから成るグループから選択された部材をを含む構造。
  37. モノリシック(monolithic)集積回路内にある請求項27に記載の構造。
  38. 請求項27に記載の構造であって、
    前記第一層が前記上部面に隣接し、且つ前記上部面と接触する構造。
  39. 請求項27に記載の構造であって、
    ソースおよびドレインコンタクト(contacts、接点)をさらに備えた構造。
  40. 請求項27に記載の構造であって、
    前記ソースおよびドレイン接点は、UHVにおいて急速熱アニールされる構造。
  41. 請求項27に記載の構造であって、
    前記ゲート絶縁体構造が前記上部面をパッシベート(passivate、膜で保護する、不動態化する)する構造。
  42. エンハンスメントモード金属−硫化物−化合物半導体電界効果型トランジスタ構造を形成する方法であって、
    上部面を有する化合物半導体ウェハ構造を作ること(providing)と;
    ガリウムと硫黄の化合物を実質的に含む第一層と、ガリウムと硫黄と少なくとも一つの希土類元素の化合物を実質的に含む第二層とを堆積・蒸着する(deposit)ことを含み、ゲート絶縁体構造を前記上部面に隣接して、且つ、この上部に堆積・蒸着すること;および
    前記ゲート絶縁体構造上にゲート電極を堆積・蒸着すること、
    を含む前記方法。
  43. 請求項42に記載の方法であって、
    UHVにおいて前記構造を急速熱アニーリングすることを含む方法。
  44. 請求項43に記載の方法であって、
    前記急速熱アニーリングが700℃と900℃の間でアニーリングすることを含む方法。
JP2002520314A 2000-08-11 2001-08-10 金属硫化物半導体トランジスタ素子 Pending JP2004507888A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/638,130 US6445015B1 (en) 2000-05-04 2000-08-11 Metal sulfide semiconductor transistor devices
PCT/US2001/025259 WO2002015285A1 (en) 2000-08-11 2001-08-10 Metal sulfide semiconductor transistor devices

Publications (2)

Publication Number Publication Date
JP2004507888A JP2004507888A (ja) 2004-03-11
JP2004507888A5 true JP2004507888A5 (ja) 2005-09-22

Family

ID=24558765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002520314A Pending JP2004507888A (ja) 2000-08-11 2001-08-10 金属硫化物半導体トランジスタ素子

Country Status (6)

Country Link
US (1) US6445015B1 (ja)
EP (1) EP1312123A4 (ja)
JP (1) JP2004507888A (ja)
KR (1) KR20030027018A (ja)
AU (1) AU2001284850A1 (ja)
WO (1) WO2002015285A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936900B1 (en) 2000-05-04 2005-08-30 Osemi, Inc. Integrated transistor devices
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
US7187045B2 (en) * 2002-07-16 2007-03-06 Osemi, Inc. Junction field effect metal oxide compound semiconductor integrated transistor devices
US6919251B2 (en) * 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
US6791125B2 (en) * 2002-09-30 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device structures which utilize metal sulfides
US7071519B2 (en) * 2003-01-08 2006-07-04 Texas Instruments Incorporated Control of high-k gate dielectric film composition profile for property optimization
KR100885910B1 (ko) * 2003-04-30 2009-02-26 삼성전자주식회사 게이트 적층물에 oha막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법
WO2005048318A2 (en) * 2003-11-17 2005-05-26 Osemi, Inc. Nitride metal oxide semiconductor integrated transistor devices
WO2005061756A1 (en) * 2003-12-09 2005-07-07 Osemi, Inc. High temperature vacuum evaporation apparatus
WO2007146859A1 (en) * 2006-06-12 2007-12-21 Osemi, Inc. Integrated transistor devices
US9997325B2 (en) 2008-07-17 2018-06-12 Verity Instruments, Inc. Electron beam exciter for use in chemical analysis in processing systems
EP2306497B1 (en) * 2009-10-02 2012-06-06 Imec Method for manufacturing a low defect interface between a dielectric and a III/V compound
KR101106196B1 (ko) * 2009-12-28 2012-01-30 김선기 지중 관로보호용 골재타설 격벽장치
US8366967B2 (en) * 2010-02-22 2013-02-05 Inpria Corporation Metal chalcogenide aqueous precursors and processes to form metal chalcogenide films
US9245742B2 (en) 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US9478419B2 (en) 2013-12-18 2016-10-25 Asm Ip Holding B.V. Sulfur-containing thin films
US9711350B2 (en) 2015-06-03 2017-07-18 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation
US10490475B2 (en) 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
US9711396B2 (en) 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device
US9741815B2 (en) 2015-06-16 2017-08-22 Asm Ip Holding B.V. Metal selenide and metal telluride thin films for semiconductor device applications

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
JPS607720A (ja) 1983-06-28 1985-01-16 Nec Corp エピタキシヤル成長方法
US4935789A (en) 1985-02-19 1990-06-19 Eaton Corporation Buried channel FET with lateral growth over amorphous region
US4802180A (en) 1986-04-30 1989-01-31 American Telephone And Telegraph Company, At&T Bell Laboratories Growth of congruently melting gadolinium scandium gallium garnet
US4745082A (en) 1986-06-12 1988-05-17 Ford Microelectronics, Inc. Method of making a self-aligned MESFET using a substitutional gate with side walls
US4843450A (en) 1986-06-16 1989-06-27 International Business Machines Corporation Compound semiconductor interface control
US4859253A (en) 1988-07-20 1989-08-22 International Business Machines Corporation Method for passivating a compound semiconductor surface and device having improved semiconductor-insulator interface
US5124762A (en) 1990-12-31 1992-06-23 Honeywell Inc. Gaas heterostructure metal-insulator-semiconductor integrated circuit technology
US5550089A (en) 1994-03-23 1996-08-27 Lucent Technologies Inc. Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source.
US5451548A (en) 1994-03-23 1995-09-19 At&T Corp. Electron beam deposition of gallium oxide thin films using a single high purity crystal source
US5760462A (en) * 1995-01-06 1998-06-02 President And Fellows Of Harvard College Metal, passivating layer, semiconductor, field-effect transistor
US5767388A (en) 1995-04-26 1998-06-16 Siemens Aktiengesellschaft Methane sensor and method for operating a sensor
US5665658A (en) 1996-03-21 1997-09-09 Motorola Method of forming a dielectric layer structure
US5597768A (en) 1996-03-21 1997-01-28 Motorola, Inc. Method of forming a Ga2 O3 dielectric layer
US5693565A (en) 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing
JP3604835B2 (ja) 1996-09-11 2004-12-22 大和製罐株式会社 胴部に凹凸模様をもつアルミニウムdi缶の製造方法
US5920105A (en) * 1996-09-19 1999-07-06 Fujitsu Limited Compound semiconductor field effect transistor having an amorphous gas gate insulation layer
US6030453A (en) 1997-03-04 2000-02-29 Motorola, Inc. III-V epitaxial wafer production
JP3734586B2 (ja) * 1997-03-05 2006-01-11 富士通株式会社 半導体装置及びその製造方法
US6207976B1 (en) 1997-12-17 2001-03-27 Fujitsu Limited Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof
US5945718A (en) 1998-02-12 1999-08-31 Motorola Inc. Self-aligned metal-oxide-compound semiconductor device and method of fabrication
US6094295A (en) 1998-02-12 2000-07-25 Motorola, Inc. Ultraviolet transmitting oxide with metallic oxide phase and method of fabrication
US6150677A (en) 1998-02-19 2000-11-21 Sumitomo Electric Industries, Ltd. Method of crystal growth of compound semiconductor, compound semiconductor device and method of manufacturing the device
US6006582A (en) 1998-03-17 1999-12-28 Advanced Technology Materials, Inc. Hydrogen sensor utilizing rare earth metal thin film detection element
JP3850580B2 (ja) 1999-03-30 2006-11-29 株式会社東芝 半導体装置

Similar Documents

Publication Publication Date Title
JP2004507888A5 (ja)
JP3219909B2 (ja) 半導体装置の製造方法
WO2003041124A3 (en) Method of fabricating a gate stack at low temperature
TWI286344B (en) Isolation spacer for thin SOI devices
US6989556B2 (en) Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
US7187045B2 (en) Junction field effect metal oxide compound semiconductor integrated transistor devices
JP2002026319A (ja) 半導体素子のゲート形成方法
JP2006216918A (ja) 半導体素子の製造方法
TWI323489B (en) Fabricating process and structure of trench power semiconductor device
US6445015B1 (en) Metal sulfide semiconductor transistor devices
TW201015663A (en) Method for fabricating a semiconductor device
JP2003297956A (ja) 半導体記憶装置及びその製造方法
US7190037B2 (en) Integrated transistor devices
JP2008270836A (ja) 半導体装置
US6670651B1 (en) Metal sulfide-oxide semiconductor transistor devices
JPH07211668A (ja) 半導体デバイスの導電層、mosfet及びそれらの製造方法
JP2005317647A (ja) 半導体装置及びその製造方法
JP2004507081A5 (ja)
US20080135951A1 (en) Semiconductor Device and Method of Forming the Same
JP2004247709A (ja) 半導体装置及びその製造方法
JPH0374878A (ja) 半導体装置の製造方法
JP2000183349A (ja) シリコン製fetの製造方法
JP2003332571A (ja) 半導体素子の製造方法
JP2003218065A5 (ja)
JP2006229044A (ja) 半導体装置