JP2004506326A - 半導体構成素子を電気構成群と電気接続する方法 - Google Patents

半導体構成素子を電気構成群と電気接続する方法 Download PDF

Info

Publication number
JP2004506326A
JP2004506326A JP2002518528A JP2002518528A JP2004506326A JP 2004506326 A JP2004506326 A JP 2004506326A JP 2002518528 A JP2002518528 A JP 2002518528A JP 2002518528 A JP2002518528 A JP 2002518528A JP 2004506326 A JP2004506326 A JP 2004506326A
Authority
JP
Japan
Prior art keywords
semiconductor component
metal strip
grid
component
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002518528A
Other languages
English (en)
Other versions
JP4800556B2 (ja
Inventor
ライナー トップ
ディルク バルスツナート
シュテファン エルンスト
アーヒム ヘンケル
デールテ アイマース−クローゼ
ラインハルト ミリッヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2004506326A publication Critical patent/JP2004506326A/ja
Application granted granted Critical
Publication of JP4800556B2 publication Critical patent/JP4800556B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49558Insulating layers on lead frames, e.g. bridging members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/32Holders for supporting the complete device in operation, i.e. detachable fixtures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

内側の端子端(11)を用いて、及び、金属製ストリップ導体路(12)を介して電気接続された外側の端子端(10)を有する内側の金属製ストリップ格子を用いて、電気構成群の部分及び前記電気構成群の別の部分としての半導体構成素子の各電気端子間の電気接続を形成するための方法が提案されており、この方法で、半導体構成素子及び押し抜き加工格子を一緒にして、半導体構成素子の少なくとも2つの電気端子を相応の内側の端子端に位置付け、該位置付けの結果、半導体構成素子を2つの内側の端子端に、動かせないように固定することができ、該固定の際、当該機械的な固定と同時に、半導体構成素子の各電気端子間を電気接続して、内側の端子端を形成し、該形成の際、金属製ストリップ格子として、少なくとも一方の側を半導体構成素子と一緒にする前に予め、少なくとも所定の1部分領域内で非導電材料(1;9)内に埋め込まれている金属製ストリップ格子、例えば、押し込み加工格子を使用するのである。このやり方は、1ワット以上の損失電力が生じることがある高電力用途用の半導体構成素子をボンディングせずにコンタクト接続するために使われる。

Description

【0001】
従来技術
本発明は、内側の端子端を用いて、及び、金属製ストリップ導体路を介して電気接続された外側の端子端を有する内側の金属製ストリップ格子を用いて、電気構成群の部分及び電気構成群の別の部分としての半導体構成素子の各電気端子間の電気接続を形成するための方法であって、該方法で、半導体構成素子及び金属製ストリップ格子を一緒にして、半導体構成素子の少なくとも2つの電気端子を相応の内側の端子端に位置付け、該位置付けの結果、半導体構成素子を2つの内側の端子端に、動かせないように固定することができ、該固定の際、当該機械的な固定と同時に、半導体構成素子の各電気端子間を電気接続して、内側の端子端を形成する方法に関する。
【0002】
その種の方法は、米国特許第3922712号明細書から公知であるが、先ず、分割されていない型押し抜き加工格子を先ず半導体チップ上に堆積して、コンタクト脚部が設けられた、ケーシングに入れられた個別の半導体構成素子を構成することができ、この個別の半導体構成素子を事後の工程で、他の回路構成部品と半田付けすることができる。
【0003】
発明の利点
それに対して、独立請求項記載の各特徴要件を有する本発明の方法は、出来る限り僅かな結合技術と出来る限り僅かな方法工程を使用して、殊に、半導体電力構成素子を電気構成群の別の部分とコンタクト接続するボンディングワイヤを用いないで、殊に、自動車のエンジンルームのような不都合な環境内で使用することができる。ワイヤボンディングを用いずにコンタクト接続することにより、ボンダーのヘッド用の移動路を設ける必要がないので、スペースを節約してコンタクト接続することができる。更に、ボンディング接続と較べて、機械的に一層ローブストな電気接続部を達成することができる。高電力で用いるのに、銅要素と、電気構成群のケーシング内に統合された冷却体に接着された半導体チップとの結合部である別個の所謂パワーモジュールを構成する必要は最早ない(例えば、ヨーロッパ特許公開第98928076号公報から公知の手段を参照)。使用される金属部の表面の質は、当該表面にボンディングすることができるように高くする必要はない。
【0004】
従属請求項に記載の手段によって、独立請求項に記載の方法の有利な実施例及び改善が可能である。
【0005】
特に有利には、少なくとも部分的に両側に、例えば、コンタクトフレームの形状で、非導電材料によって囲んだ押し抜き加工格子を用いるとよい。つまり、そのようにすると、後続して、半導体チップと直接電気接続される導体格子を自ら保持して簡単に取り扱うことができるからである。その際、取り付けた状態で、コンタクトフレームを介して結合された押し抜き加工格子と一緒に積層することができ、この押し抜き加工格子により別のチップをコンタクト接続することができ、そうすることによって、個別押し抜き加工格子の少なくとも部分的に両側を埋め込むことによって、面の各押し抜き加工格子導体路間のみならず、順次連続して積層されたコンタクトフレームの各押し抜き加工格子導体路間でも相互に電気絶縁することができる。
【0006】
特に有利には、更に、各導体路の一方がチップの裏側と少なくとも熱伝導状に結合することができるように構造化されている押し抜き加工格子乃至金属ストリップ格子を用いるとよい。そうすることによって、別個に設ける必要がある冷却体がいらない。
【0007】
有利には、更に、非導電コンタクトフレームを介して結合された押し抜き加工格子を用いることによって、プロセス制御を並行して行うことができる:方法工程で、チップの下側面と、及び、上側面上の金属化コンタクト領域と最終的に導電及び/又は熱導伝接続することができる。そうすることによって、最終的に、結合工程で、ヒートシンクにも、外部プラグ及び電気構成群の各端子要素にも接続することができる。
【0008】
本発明の別の利点は、従属請求項及び以下の説明に記載の要件から得られる。
【0009】
図面
以下、本発明について図示の実施例を用いて詳細に説明する。
【0010】
その際、
図1は、平面図、
図2は、第2の平面図、
図3は、部分横断面図、
図4は、別の部分横断面図、
図5は、電気構成群の別の部品を有する半導体構成素子の電気接続部の形成用の異なった方法の別の平面図、
図6は、IMS基板を用いた状態を示す図
である。
【0011】
実施例の説明
図1には、電気構成群の、非導電材製のケーシング基板1の平面図が示されている。ケーシング基板内には、端子領域4並びに導体路端子領域4aが設けられており、有利には、押し抜き加工格子導体路乃至金属ストリップ又は金属正方形部の形式で設けられており、押し抜き加工格子導体路乃至金属ストリップ又は金属正方形部が、未だ熱くて未だ軟状態の、ケーシング基板の基本型内に圧入され、次に、有利には、プラスチック製のケーシング基板内に埋め込まれた型に設けられる。先ず、ヒートシンク2として使われる金属化部が、ケーシング基板内に接着乃至装入されている。ヒートシンクは、2つの開口6を有しており、この開口を通ってケーシング基板1が可視である。更に、ヒートシンク2は、調整マーク5として使われる2つの刻み目を有している。これは、後続して、ケーシングされていない半導体チップ3をヒートシンクに設ける場合に位置調整するために使用される。チップを堆積する場合、このチップは導電性結合部材で被覆され、その結果、後続の結合プロセスで、熱の排出の他に、チップ基板をヒートシンク上に電気コンタクト接続することができる。結合部材として、ここでは、導電接着剤又は半田付けが用いられる。
【0012】
端子領域は、後続して、この端子領域と電気的にコンタクト接続された半導体構成素子を、電気構成群の詳細に図示していない別の部品と接続するのに使われる。電気構成群の、この別の部品は、別の個別半導体構成素子又はモノリシック回路群から構成されている。導体路端子領域4a乃至複数の導体路端子領域を導体路端子領域4aの形式で、押し抜き加工格子金属ストリップの図示していない端を直接、ケーシング基板から突出した固定のプラグ接続部として使い、このプラグ接続部を介して、電気構成群を全体として、別個の構成の雌の端子要素内に差し込むことができる。金属ストリップ4aが、当該金属ストリップの図示していない、ケーシング基板から突出した端に孔を有している場合、この孔を介して、択一的に選択して、電気構成群をねじコンタクト接続部を介して別個の構成群の電気端子に取り付けることができる。
【0013】
図2に示されているように、ヒートシンク上に半導体チップを固定し、それに続いて、コンタクトフレーム9が取り付けられる。非導電材料製のコンタクトフレームは、外側端子端10並びに内側端子端11を有する押し抜き加工導体路12を取り囲んでいる。コンタクトフレームは、各押し抜き加工導体路を機械的に相互に結合し、各押し抜き加工導体路を相対的に相互に固定する。コンタクトフレームは、一方では、金属化したコンタクト領域がチップの上面上の内側端子端11(詳細に図示していない)、他方では、外側端子端10を端子領域4にコンタクト接続するように設けられている。予め、このために、端子端及び/又は金属化コンタクト領域乃至端子領域に、導電接続材(接着剤、半田)が塗布されている。最終的な幾つかの結合プロセスで、個別構成部品を予め固定した後、同時に、外側端子端と端子領域、内側端子端と金属化コンタクト領域、並びに、チップの下側とヒートシンクとを電気接続することができる。これは、使用されている結合材料に応じて、接着(例えば、高い温度で)、半田付け、溶接によって、又は、サーモコンプレッションを用いて行うことができる。線7乃至8で示した横断面である図3及び4を用いて、以下詳細に説明する。
【0014】
コンタクトフレームを用いると、半導体チップの上側端子と下側端子とを同時に取り付けることができる。相応のディメンションにすることにより、続いて行われる結合プロセスの際に、コンタクトフレームにより、チップがずれないようにされ、その際、コンタクトフレームの少なくとも1つの内部エッジが、チップに側方から接触し、従って、側方から固定する。
【0015】
コンタクトフレームは、図2に閉じたフレームとして示されているように、又は、U字形、アングル形又は片側ストリップとして構成するとよい。コンタクトフレームは、多チップアプローチに拡張してもよく、つまり、フレームは、当該フレームの内側端子端が、予め基板上に取り付けられた複数のチップに同時にコンタクト接続することができるようなディメンションにすることができる。
【0016】
図3には、図2に線8で示された横断面が示されている。ヒートシンク2は、発生熱を効果的に排出するための冷却フィンを有している。この横断面には、結合プロセスが行われた後の装置構成が示されており、この結合プロセス後、端子領域4と外側端子端10乃至チップ3と内側端子端11乃至チップ3とヒートシンク2との結合部材層20,21及び22の結合部材層により、ヒートシンク2とチップ3、並びに、チップ3と端子領域4とが機械的に固定して導電接続される。その際、押し抜き加工導体路は、チップの上面と端子領域4の上面との高さの差を補償するために段差を有している。
【0017】
択一的な実施例では、ケーシング基板が、端子領域4とチップの上面とが同じ高さであるように構成してもよく、その結果、同一面内に延在している押し抜き加工格子導体路だけをコンタクトフレーム用に用いることができる。別の択一的な実施例では、ヒートシンクをケーシング基板の部分領域の全面又は部分面に設けてもよい;これは、例えば、電気構成群の作動時に排出すべき熱量が、ヒートシンクの下側の全面で周囲環境の空気と直接熱交換する必要がある程高くない場合に可能である。
【0018】
図4には、図2に線7で示した横断面が示されている。ヒートシンク2は、コンタクトフレーム9の突出要素25がはめ込まれている凹部を有している。
【0019】
この突出要素は、ケーシング基板1に対して相対的に、乃至、ヒートシンク上に設けられた半導体チップ3に対して相対的にコンタクトフレーム9を位置調整し易くするのに使われる。
【0020】
突出要素は、択一的に係止突起要素として構成してもよく、この係止突起要素は、コンタクトフレームをヒートシンク及び半導体チップに装着する際に、係止突起要素が、その端位置に達すると直ぐに、ヒートシンクの適切に加工された凹部内に係止される。択一的に、この際、凹部はケーシング基板に達する迄形成してもよく、又は、ケーシング基板の部分が凹部に続いているようにしてもよい。ケーシング基板の部分が凹部に続いている場合、凹部を簡単に係止突起要素用に適切な形状にすることができ、その際、ケーシング基板の領域内の凹部は、ヒートシンクの領域内の凹部よりも少し大きな直径を有してる。
【0021】
図5に示された択一的な別のやり方では、ケーシングに入れられた半導体チップが、金属化コンタクト脚部31を有するSMD(”Surface Mount Device”)構成素子30の形式で、押し抜き加工格子導体路と接続されている。電気構成群のケーシング基板1内に、このために、押し抜き加工格子導体路12並びに押し抜き加工格子材料製のヒートシンク導体路120が埋め込まれている。導体路の内側の端子端11並びにコンタクト接続すべきSMD構成素子30の下側にも延在しているヒートシンク120は、コンタクト脚部31並びにSMD構成素子の下側が、正確に適合するように電気的乃至機械的にコンタクト接続することができるように設けられている。図示の例では、構成素子の下側がヒートシンク120に接触しており、それと同時に、この構成素子の下側がコンタクト脚部を介してチップと電気的にコンタクト接続されている。構成素子は、プレスにより予め固定されており、それに続いて、例えば、レーザ溶接によって持続的に取付けられる。後続工程では、あいている接続個所が適切な電気絶縁成型材で被覆されて、この接続個所が腐食したり、機械的な負荷(接触乃至損傷)を受けたりしないようにされる。
【0022】
機械的な取付のために使われる押し抜き加工格子の部分は、電力構成素子の排熱を周囲環境に放出するためにも使われる。
【0023】
択一的な実施例では、導体路12の内側端子端が型押し加工パターンを有していて、構成素子をずれないように予め固定し易くすることができる。
【0024】
SMDケーシングは、電力SMDケーシングであり、電力SMDケーシングは、側方端子領域に電気的にコンタクト接続され、金属製の下側面にも電気的及び熱的に接続される必要がある。個別コンタクト脚部を介してヒートシンクをコンタクト接続したのでは十分ではない。レーザ溶接では、SMD裏側面を例えばヒートシンクをSMD裏側面と溶接することによってコンタクト接続することができ、その際、ヒートシンクは、所定厚の適切な型押し加工部を有する必要があり、それによって、レーザビームは、冷却体の下側面から、冷却体とSMD下側面との間を溶融することができる。それから、この溶融点を介して電流及び熱の流れが生じ、この溶融点は十分な個数なければならない。レーザ溶接による結合の際には、端子領域は上側からレーザビームを用いて「接続」され、SMD下側面はレーザビームによって冷却体と結合され、レーザビームは側方又は下側から照射される。他の実施例は、金属製SMD下側面が、SMDのプラスチック射出成型を介して突出し、そうすることによって、この金属化下側面を圧入により冷却体中に統合することができる。同様に、そのような圧入による熱結合を、付加的にSMD下側面と冷却体との間に付けられる熱伝導ペーストによって更に支持することができる。レーザ溶接に対して択一的に、レーザ半田付けを使ってもよい。冷却体及び押し抜き加工格子導体路上には、そのために、SMD素子の装着及びコンタクト接続の前に、半田ペーストをコンタクト接続領域内に塗布することができる。レーザビーム照射に関しては、レーザ溶接の場合と同様である(端子領域が上側から照射され、SMD裏側面が側方又は下側から照射される)。
【0025】
図6には、本発明の別の実施例が示されている。図6aには、IMS(”Insulated Metal Substrate”)40が示されており、このIMSから、上側の銅層が予めチップ3の装着前に金属製ストリップ導体路12が構造化されている。金属ストリップ導体路の外側端子端10は、基板を突出する。その際、IMS基板は、厚銅又はアルミニウム基板製である。銅から構造化可能な表面は、ポリマー層によって基板から絶縁されている。従って、図6aには、このポリマー層の、銅層が経路を構造化されている領域が示されている。構造化可能な銅上面が基板よりも大きい場合には、上面と基板を、当該上面と基板との間に入れられたポリマー層を用いて組み合わせた後に、突出した端子端を形成することができる。半導体チップは、このようにして、フリップチップ技術で、予め加工されたIMS基板上に装着される。このために、詳細に図示していない金属化コンタクト領域の下側面に球形の半田(Bumps)が載せられ、続いて、チップが金属化ストリップ導体路の内側(図6aでは、チップによって既に被覆されている)端子端に半田付けされる。後続工程では、チップと基板との中間スペースが、充填材(”Underfiller”)、例えば、AMICON E1252 FlipChip Underfill Encapsulant(充填材の別の製造業者は、例えば、EPOTEC 及びLoctite)で充填されて、基板に対して熱的に結合し、例えば、チップの裏側面の金属化コンタクト領域が腐食しないように保護される。後続工程で、後で基板に組み込む必要がある、使用されているケーシング構成によって、突出した外側端子端を曲げる必要がある。これは、全ての端子面がケーシング構成内に位置していて、基板が同一面内に位置している場合には、不可欠ではない。
【0026】
金属ストリップ導体路の外側端子端が基板を突出しない、構造化されたIMS基板が使われる場合、チップの半田付けと並行して、又は、近い時間で、外側端子端に覆い被さった導体を半田付けすることができる。更に、付加的に、SMD付加素子を金属ストリップ導体路の所定の格子上に半田付けすることができる。
【0027】
以下、図6bに示されているように、装備された基板がケーシング内に組み込まれる。実施例では、ケーシングは、ケーシング基板1と、当該ケーシング基板に対して垂直方向のケーシング壁111を有しており、このケーシング壁は、プラスチックから製造されている。このプラスチックケーシング内には、既に導電構造が(部分的に、例えば、プラスチック材によって完全に囲まれている)押し抜き加工格子導体路52の形式で形成されており、この押し抜き加工格子導体路52は、基板の取付後、端子要素51、金属化端子孔50及びプラグ要素53と電気接続される。プラスチックケーシングは、例えば、装着された基板が適切な開口の中に挿入され、終端位置に達した後、ロック要素、例えば、クリップ要素を介して固定される。その際、押し抜き加工格子導体路52乃至端子孔50及び金属ストリップ導体路12は、金属ストリップ導体路の、基板を突出する外側端子端が、押し抜き加工格子導体路の端、乃至、金属端子孔のエッジ領域に位置するように設けられている。同時に、金属ストリップ導体路と押し抜き加工格子導体路とを持続的に電気接続する最終的な機械的な固定は、続いてレーザ溶接によって行われる。その後、装置がパッシベートされ、基板及びケーシングのコンタクト接続された押し抜き加工格子導体路上に、ゲルが被着される。続いて、ケーシングがカバーで閉じられる。
【0028】
レーザ溶接に対して択一的に選択して、他の技術、例えば、半田付け、レーザ半田付け、超音波溶接又は導電接着を使ってもよい。半田付け又は導電接着剤は、基板を挿入する前に、基板を押し抜き加工格子導体路又は金属ストリップ導体路の外側の端子端に被着する必要があることは当然のことである。どんな場合でも、押し抜き加工格子導体路及びその他の挿入部(端子孔等)に、ワイヤボンディングに適した表面は必要ない。つまり、固定の金属ストリップ乃至押し抜き加工格子を介して全ての電気コンタクト接続が行われるからである。ゲル化に対して択一的に、パッシベーションのために、樹脂材、モールド、レジストコーティング、又は、通常のように、フリップチップ技術で、基板に組み込んだ後、チップをカバーするために使われるGlob Top−材の被着によって実行することができる。
【図面の簡単な説明】
【図1】平面図
【図2】第2の平面図
【図3】部分横断面図
【図4】別の部分横断面図
【図5】電気構成群の別の部品を有する半導体構成素子の電気接続部の形成用の異なった方法の別の平面図
【図6】IMS基板を用いた状態を示す図

Claims (19)

  1. 内側の端子端(11)を用いて、及び、金属製ストリップ導体路(12)を介して電気接続された外側の端子端(10)を有する内側の金属製ストリップ格子を用いて、電気構成群の部分及び前記電気構成群の別の部分としての半導体構成素子の各電気端子間の電気接続を形成するための方法であって、該方法で、前記半導体構成素子及び前記金属製ストリップ格子を一緒にして、前記半導体構成素子の少なくとも2つの電気端子を相応の前記内側の端子端に位置付け、該位置付けの結果、前記半導体構成素子を前記2つの内側の端子端に、動かないように固定することができ、該固定の際、当該機械的な固定と同時に、前記半導体構成素子の各電気端子間を電気接続して、前記内側の端子端を形成する方法において、
    金属製ストリップ格子として、少なくとも一方の側を半導体構成素子と一緒にする前に予め、少なくとも部分領域内で非導電材料(1;9)と接続されている金属製ストリップ格子を使用することを特徴とする方法。
  2. 半導体構成素子として、ケーシングのない半導体チップ(3)を使用し、該半導体チップの各電気端子を金属化されたコンタクト領域によって形成する請求項1記載の方法。
  3. 金属製ストリップ格子として、少なくとも、部分領域の一部分内の両側に非導電材料によって囲まれた押し抜き加工格子を使う請求項2記載の方法。
  4. 部分領域を、少なくとも2つの金属製ストリップ導体路が相互に相対的に機械的に固定されるように構成する請求項3記載の方法。
  5. 部分領域を、閉じたフレーム(9)又はアングルの形状にする請求項4記載の方法。
  6. 非導電ケーシング(1)内に、先ずヒートシンクとして使われる金属化部(2)を装入し、後続工程で、半導体構成素子(3)を当該半導体構成素子の裏側で導電性接着剤で被覆し、続いて、前記半導体構成素子を前記金属化部(2)上に設け、後続工程で、電気端子を前記半導体構成素子の上側又は押し抜き加工格子の内側端子端(11)を前記導電性接着剤と同じ導電性接着剤又は前記導電性接着剤とは別の導電接着剤で被覆し、続いて位置決めを行い、該位置決めと同時に、前記押し抜き加工格子を当該押し抜き加工格子の外側端子端(10)を、電気構成群の別の部分の端子領域(4,4a)上に位置するようにし、後続工程で固定し、該固定の際、該固定と同時に前記外側端子端を端子領域に固定する請求項2から5迄の何れか1記載の方法。
  7. 同時に半導体チップを取付固定し、該取付固定の際、前記半導体チップを少なくとも1つの部分領域の内側エッジによって保護して、ずれないようにする請求項6記載の方法。
  8. 位置決めの際に、押し抜き加工格子を予め固定し、該固定の際、金属製ストリップ格子に、非導電材料から形成した突出要素(25)をヒートシンクの開口(6)の中にはめ込む請求項6又は7記載の方法。
  9. 突出要素を開口内に係合する請求項8記載の方法。
  10. 半導体構成素子をSMD構成素子(30)にし、電気端子を前記SMD構成素子の金属化コンタクト脚部(31)によって形成し、使用される金属製ストリップ格子を、電気構成群の非導電ケーシング(1)の部分内に埋め込む請求項1記載の方法。
  11. 取付固定し、該取付固定の際、先ず、SMD構成素子をコンタクト脚部を内側端子端に押し付けることによって予め固定し、該固定に続いて、後続工程で、前記コンタクト脚部を溶接する請求項10記載の方法。
  12. 使用される金属ストリップ格子を、当該金属ストリップ格子の内側の端子端に、コンタクト脚部がずれないように位置決めするための型押し部を形成する請求項10又は11記載の方法。
  13. 金属製ストリップ格子の埋め込み部の非導電材料を、基板の非導電層にする請求項1記載の方法。
  14. 使われる基板を平坦にする請求項13記載の方法。
  15. 非導電材料をポリマー層にする請求項13又は14記載の方法。
  16. ポリマー層をIMS基板の部分にする請求項15記載の方法。
  17. フリップチップ技術で、半導体構成素子を、ずれないように取付固定する請求項13から16迄の何れか1記載の方法。
  18. 半導体構成素子の取付固定後、IMS基板と半導体構成素子との間の中間スペースを良好な熱伝導性材料で充填する請求項13から17迄の何れか1記載の方法。
  19. 後続工程で、基板を該基板の上に取り付けられた半導体構成素子と一緒にケーシング内に埋め込む請求項13から18迄の何れか1記載の方法。
JP2002518528A 2000-08-04 2001-07-20 半導体構成素子を電気構成群と電気接続する方法 Expired - Fee Related JP4800556B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10038092.1 2000-08-04
DE10038092A DE10038092A1 (de) 2000-08-04 2000-08-04 Verfahren zur elektrischen Verbindung eines Halbleiterbauelements mit einer elektrischen Baugruppe
PCT/DE2001/002755 WO2002013269A1 (de) 2000-08-04 2001-07-20 Verfahren zur elektrischen verbindung eines halbleiterbauelements mit einer elektrischen baugruppe

Publications (2)

Publication Number Publication Date
JP2004506326A true JP2004506326A (ja) 2004-02-26
JP4800556B2 JP4800556B2 (ja) 2011-10-26

Family

ID=7651331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002518528A Expired - Fee Related JP4800556B2 (ja) 2000-08-04 2001-07-20 半導体構成素子を電気構成群と電気接続する方法

Country Status (5)

Country Link
US (1) US7069653B2 (ja)
EP (1) EP1309998B1 (ja)
JP (1) JP4800556B2 (ja)
DE (2) DE10038092A1 (ja)
WO (1) WO2002013269A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10581220B2 (en) 2018-03-01 2020-03-03 Nichia Corporation Light emitting module

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064206A (ja) * 2003-08-11 2005-03-10 Niigata Seimitsu Kk 半導体部品の半田付け方法および半導体部品の実装構造
DE102004063851B4 (de) 2004-12-30 2020-01-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Schaltung
US20070138240A1 (en) * 2005-12-15 2007-06-21 Aleksandra Djordjevic Method for forming leadframe assemblies
DE102007014338A1 (de) * 2007-03-26 2008-10-02 Robert Bosch Gmbh Thermosicherung
DE102008001414A1 (de) * 2008-04-28 2009-10-29 Robert Bosch Gmbh Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen
KR101956983B1 (ko) * 2016-09-20 2019-03-11 현대자동차일본기술연구소 파워 모듈 및 그 제조 방법
WO2024012807A1 (de) * 2022-07-12 2024-01-18 Icu-Tech - Anlagenbau Gmbh Verfahren zur herstellung eines smd-leistungshalbleiterbauelementmoduls sowie smd-leistungshalbleiterbauelementmodul
DE102023110340B3 (de) 2022-07-12 2023-10-26 iCuTech - Anlagenbau GmbH Verfahren zur Herstellung eines SMD-Leistungshalbleiterbauelementmoduls sowie SMD-Leistungshalbleiterbauelementmodul

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150954A (ja) * 1986-12-16 1988-06-23 Toshiba Corp ブリツジ型半導体装置
JPH04253349A (ja) * 1991-01-30 1992-09-09 Fuji Electric Co Ltd 半導体装置の内部接続構造
JPH09121019A (ja) * 1995-10-25 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09321395A (ja) * 1996-05-30 1997-12-12 Matsushita Electric Ind Co Ltd 電子部品搭載用放熱基板及びその製造方法
JP2000195996A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 電子回路モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922712A (en) 1974-05-01 1975-11-25 Gen Motors Corp Plastic power semiconductor flip chip package
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
US4413404A (en) * 1980-04-14 1983-11-08 National Semiconductor Corporation Process for manufacturing a tear strip planarization ring for gang bonded semiconductor device interconnect tape
US4616412A (en) * 1981-01-13 1986-10-14 Schroeder Jon M Method for bonding electrical leads to electronic devices
US4604678A (en) * 1983-07-18 1986-08-05 Frederick Parker Circuit board with high density electrical tracers
US4967261A (en) 1987-07-30 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Tape carrier for assembling an IC chip on a substrate
DE3916899C2 (de) 1989-05-24 2003-04-03 Bosch Gmbh Robert Gehäuse zur Aufnahme einer elektronischen Schaltung
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
US5789280A (en) * 1994-10-11 1998-08-04 Motorola, Inc. Leadframe having secured outer leads, semiconductor device using the leadframe and method of making them
DE19722355A1 (de) 1997-05-28 1998-12-03 Bosch Gmbh Robert Verfahren zur Herstellung elektrischer Baugruppen und elektrische Baugruppe
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
JPH11265956A (ja) * 1998-01-23 1999-09-28 Hewlett Packard Co <Hp> キャビティ・パッケ―ジ
KR100364978B1 (ko) * 1999-10-15 2002-12-16 앰코 테크놀로지 코리아 주식회사 반도체패키지의 와이어 본딩용 클램프 및 히트블록

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150954A (ja) * 1986-12-16 1988-06-23 Toshiba Corp ブリツジ型半導体装置
JPH04253349A (ja) * 1991-01-30 1992-09-09 Fuji Electric Co Ltd 半導体装置の内部接続構造
JPH09121019A (ja) * 1995-10-25 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09321395A (ja) * 1996-05-30 1997-12-12 Matsushita Electric Ind Co Ltd 電子部品搭載用放熱基板及びその製造方法
JP2000195996A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 電子回路モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10581220B2 (en) 2018-03-01 2020-03-03 Nichia Corporation Light emitting module
US11201131B2 (en) 2018-03-01 2021-12-14 Nichia Corporation Light emitting module

Also Published As

Publication number Publication date
JP4800556B2 (ja) 2011-10-26
DE50115190D1 (de) 2009-12-03
US7069653B2 (en) 2006-07-04
WO2002013269A1 (de) 2002-02-14
EP1309998A1 (de) 2003-05-14
EP1309998B1 (de) 2009-10-21
DE10038092A1 (de) 2002-02-14
US20040038561A1 (en) 2004-02-26

Similar Documents

Publication Publication Date Title
US5726079A (en) Thermally enhanced flip chip package and method of forming
JP3793628B2 (ja) 樹脂封止型半導体装置
US7440282B2 (en) Heat sink electronic package having compliant pedestal
KR100563122B1 (ko) 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US6740541B2 (en) Unmolded package for a semiconductor device
US4618739A (en) Plastic chip carrier package
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
KR100187715B1 (ko) 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
US20050142691A1 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US9570380B2 (en) Electronic device provided with an encapsulation structure with improved electric accessibility and method of manufacturing the electronic device
US20080174977A1 (en) Electronic component contained substrate
JP2009522758A (ja) 電子モジュールならびに該電子モジュールを製造するための方法
JP4800556B2 (ja) 半導体構成素子を電気構成群と電気接続する方法
KR20160045477A (ko) 전력 모듈 및 그 제조 방법
JP2004515077A (ja) 半導体モジュールのための中間担体、このような中間担体を使用の下で製作された半導体モジュール、およびこのような中間担体を製作するための方法
JP3629811B2 (ja) 接続端子付配線基板
KR19990049144A (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP2810130B2 (ja) 半導体パッケージ
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH0812895B2 (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
JP3676590B2 (ja) 半導体装置
JPH09148484A (ja) 半導体装置及びその製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP3117688B2 (ja) 表面実装用の半導体パッケージ
USRE39426E1 (en) Thermally enhanced flip chip package and method of forming

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4800556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees