JP2004505269A - マイクロマシン化された絶対圧センサ - Google Patents

Abstract

マイクロマシン化された絶対圧センサとその作製法である。シリコン基板の凹部に、平面状の周縁部に接続されるウェル部分を有する半導体膜が形成される。平面状周縁部の一部の上に誘電体パッドが形成され、半導体膜と誘電体パッドの上に多結晶またはアモルファスシリコンの結合層が堆積される。真空中で結合層が非導電性基板に結合され、真空封止された基準キャビティを形成する。第１と第２の導体は非導電性基板の上面に配置される。第１の導体は基準キャビティ内のキャパシタプレートの役目をなし、キャビティから来る伝達リードに接続される。誘電体パッドにより伝達リードは半導体膜から電気的に絶縁される。第２の導体は半導体膜に電気的に接続される。半導体膜とキャパシタプレートは、その間の距離により変化する電荷を蓄える。半導体膜は圧力に応じて撓み、キャパシタンスと電荷を変化させ、半導体膜に作用する外部流体の圧力を表示する。

Description

【０００１】
発明の分野
本発明は、一般に圧力センサに関し、より詳細にはマイクロマシン化された絶対圧センサおよびそれを作製する方法に関する。
【０００２】
発明の背景
微細加工およびマイクロマシニング技術の最近の進歩はソリッドステートトランスデューサの分野を変化させつつあり、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）の生産を可能にしつつある。一般に、ＭＥＭＳはミクロン単位で測定される最小の形状サイズをもつ小型、高性能、低コストの電気機械システムを実現するために半導体産業に由来する技術を使用するセンサ、アクチュエータ、およびエレクトロニクスの一体化を指す。このような機械システムの小型化は、マイクロメカニカルなデバイスとシステムが巨視的な同等品よりも本質的に小型、軽量、高速であり、また通常は正確であるために特に魅力的である。ＭＥＭＳデバイスは通常、ＶＬＳＩ（超大規模集積回路）生産を容易にするために作成されたコンピュータ支援設計（ＣＡＤ）技術を使用して開発され、通常はＶＬＳＩベースの製造ツールを使用してバッチ生産される。集積回路のように、ＭＥＭＳデバイスはより一層の小型サイズ、高速、および高機能化に向けて急速に進歩している。その上さらに、ＭＥＭＳ技術の別の利点は、バッチ処理のために部品コストを押し下げることができることである。
【０００３】
ＭＥＭＳデバイスの例には小型の流体圧力センサと流量センサ、加速度センサ、ジャイロスコープ、および微細光学デバイスが含まれる。予想される数十億ドルの市場のために、圧力センサは中でも最も重要なＭＥＭＳデバイスである。半導体に基づく圧力トランスデューサの大多数は圧電抵抗素子を使用するが、より高い圧力感度、より低い温度感受性、および消費電力の低減を達成するためにキャパシタンスの変化に基づいて圧力を測定するデバイスが新たな開発の焦点になってきた。通常のキャパシタのように、これらのデバイスは一般に空間によって分離された一対の導電性素子を有する。それらの素子の一方または両方が圧力変化に応答して撓み、それによって導電性素子間で測定されるキャパシタンスを変える。
【０００４】
米国特許第４，８５３，６９９号明細書に記載の容量性の圧力センサは一般にその周辺部が基板に取り付けられて封止された基準キャビティを形成する帽子形状の半導体膜を有する。その基準キャビティ内に導電性パッドが配置される。導電性パッドと半導体膜との間に電位差が加えられると、デバイスによって容量性の電荷が蓄えられる。外部圧力が変化すると半導体膜が撓み、導電性素子間の距離が減少し、したがってセンサのキャパシタンスが変化する。
【０００５】
上記で指摘した特許に開示された方法では、最初に基板の表面にエッチング可能な材料の支柱を形成することによって半導体膜が作製される。その後、その支柱よりも低い高さでエッチング可能な二酸化ケイ素の隆起が基板上に形成され、内側に延びて支柱に接触する。支柱と隆起の上に多結晶シリコンが堆積され、その後、基板がエッチングされて支柱と二酸化ケイ素の隆起が除去され、多結晶シリコンが残される。この方法は複数の通路が延びるキャビティを形成する。キャビティを封止するために、基板をガスまたは蒸気雰囲気に晒し、それにより通路内で物質を成長させてそれらを閉じる。
【０００６】
多くの用途で、広い温度範囲（例えば−２５℃から８５℃）にわたって極めて高い分解能で圧力を測定することが必要とされる。加えて、絶対圧を感知することがしばしば必要とされる。絶対圧をモニタするために、圧力トランスデューサは真空封止された基準キャビティを含まなければならない。そのような基準キャビティは上記特許に開示された方法と構造を使用して得ることはできない。高い分解能で絶対圧測定を提供できる先行技術のＭＥＭＳデバイスは知られていない。したがって、真空封止された基準キャビティを有する容量性のマイクロマシン化された絶対圧センサを提供することは望ましいはずである。加えて、同様のデバイスを作製するための先行技術の処理方法に比べて必要な処理ステップとマスクの数を低減させるバッチ処理を使用してそのようなセンサを作製するのが望ましいであろう。
【０００７】
発明の概要
本発明によれば、真空封止された基準キャビティを含む絶対圧センサ、およびシリコン基板をマイクロマシニング加工することによってセンサを作製する方法が提供される。センサはキャビティを規定する可撓性の半導体膜を含み、キャビティは共晶結合および陽極結合技術の組み合わせを使用して真空封止された基準キャビティを形成するために、高真空下で基板、好ましくはガラスまたはシリコン基板に結合される。第１の導体がキャビティ内に設置され、伝達リードがキャビティ壁を通って延びる。伝達リードから半導体膜を電気的に隔てるために、好ましくは誘電体材料でできた非導電性のパッドが、伝達リードと半導体膜との間に配置される。さらに、第２の導体は半導体膜に接続される。２つの導体にわたって電位差が印加されると、第１の導体と半導体膜との間に容量性の電荷が蓄積される。外部の圧力が変化すると、半導体膜が撓んで膜と第１の導体の部分の間の距離が変化し、キャパシタンスを変化させる。
【０００８】
絶対圧センサはバッチ製造法を使用して作製されることが好ましい。最初に、好ましくはシリコンウェハに第１のマスクが適用されて化学的エッチング液でシリコンウェハをバルク加工することによってシリコンウェハの上面に複数のキャビティが形成される。その後、シリコンウェハと複数のキャビティの上面にホウ素拡散を介して半導体層が形成される。その後、第２のマスクを使用して複数の誘電体パッドが対応するキャビティに隣接して形成される。次に、半導体層と複数の誘電体パッドの上に多結晶シリコンもしくはアモルファスシリコンの堆積によって非導電性の結合層が形成される。複数の個々のセンサ膜を規定するために、第３のマスクを使用して各々のキャビティの近くの材料がシリコンウェハからエッチング除去される。各々の膜は、誘電体パッドが配置される平面状の周縁部に接続されたウェル部分を有する。次にシリコンウェハは裏返され、各々のセンサ膜に一対の導体を設けるように並べられた複数の導体が配置される表面の非導電性の基板、好ましくはガラスに膜の周縁部が結合される。シリコンウェハと非導電性基板が真空中で結合され、各々の膜の結合層が非導電性基板の上面に結合されると複数の真空封止された基準キャビティが形成され、各基準キャビティはそこから延びる一対の導体を有する。導体の一方は基準キャビティに延び、誘電体パッドによって膜から電気的に絶縁され、他方の導体は半導体膜と電気的に接触する。これら導体は非導電性の基板上に金を堆積させることによって作製されることが好ましい。もしも非導電性基板がガラスである場合、静電結合法が実施され、結合層中に金を移動させ、ガラスとの共晶封止を形成する。誘電体パッドはキャビティ内に位置する導体を接続するリードから金が半導体膜に達するのを防止し、一方、接点を含む他方の導体の金の一部は結合層を通って移動し、半導体膜との電気的接触を形成する。結合が完了した後、センサの最終形状を規定するためにシリコンウェハと非導電性基板の余剰部分が取り除かれる。
【０００９】
本発明の前述の態様および多くの付随する利点は添付の図面と結び付けた以下の詳細説明を参照することによって容易に認識でき、同時により良く理解されるであろう。
【００１０】
好ましい実施形態の説明
図１および２を参照すると、本発明による絶対圧センサを作製する方法は第１の処理ステップ１０で始まり、シリコン基板１４の上に半導体膜１２が形成される。一般に、以下に述べるタイプの複数の圧力センサは半導体製造工程に使用されるのにどこか類似した複数ステップに続くバッチ処理で製造されることが好ましい。したがって、シリコン基板１４は通常は４、６、または８インチのシリコンウェハを含んで、その上に複数の絶対圧センサが作製される。しかしながら、簡略化のために単一のセンサだけを作製するための製造ステップが図２〜７に示され、以下で説明される。さらに、絶対圧センサを有する様々な層は極めて薄いが明瞭化するために図に示されるこれらの層の寸法が著しく誇張されていることは理解されるであろう。
【００１１】
第１の処理ステップ１０の間で、第１のマスクがシリコン基板１４に適用されて凹部１６（図２で幅の広い線で示される）を規定し、凹部１６が水酸化カリウム（ＫＯＨ）による化学的エッチングのような従来のバルク加工エッチング処理を使用してシリコン基板１４にエッチングされる。シリコン基板１４がエッチングされた後、約１１５０℃の温度で１〜１５時間実施されるホウ素拡散を介して半導体膜１２がシリコン基板と凹部１６の上側表面の部分に形成される。半導体膜１２がこの時点で半導体材料の層を有するに過ぎないが、さらに後の処理の間で膜に形成されるであろうことに注目するのが大切である。この高温で生じるホウ素拡散処理の継続時間は、２〜１０ミクロンの範囲であることが好ましい所望の膜厚を生じるように選択される。
【００１２】
図３と８を参照すると、第２の処理ステップ１８（図１）に示したように、第２のマスクが使用され、半導体膜１２の周縁部分の上にリード伝達誘電体パッド２０が形成される。このステップの間で、３００〜７００オングストロームの厚さの窒化物の層が約１／２Ｔｏｒｒの圧力および約８２０℃の温度にてアンモニア（ＮＨ_３）の存在下でジクロロシラン（ＳｉＨ_２Ｃｌ_２）の低圧化学蒸着（ＬＰＣＶＤ）を使用して堆積される。堆積した窒化物は誘電材料を含み、それは優れた電気的絶縁体であり、さらに静電場の優れた支持体でもあることを意味する。以下にさらに詳細に説明するように、リード伝達誘電体パッド２０はリード伝達導体を半導体膜１２から電気的に絶縁するために使用される。したがって、窒化物の堆積に加えて、リード伝達誘電体パッド２０の上に酸化層が形成され、パッドの電気的絶縁特性をさらに向上させることができる。図８に示したように、リード伝達誘電体パッド２０は半導体膜１２の周縁の一部を覆う実質的に方形のパッドを有する。
【００１３】
第３の処理ステップ２２の間で、約５００〜５０００オングストロームの範囲の厚さを有することが好ましい結合層２４が、図４に示したように、半導体膜１２とリード伝達誘電体パッド２０の上に堆積される。結合層２４は多結晶シリコンかまたはアモルファスシリコンのいずれかを含み、ＬＰＣＶＤ、プラズマ励起化学蒸着（ＰＥＣＶＤ）、常圧化学蒸着（ＡＰＣＶＤ）を使用して、あるいはスパッタリングによって膜１４上に堆積されることが好ましい。例えば、約５６０℃の温度でシラン（ＳｉＨ_４）のＬＰＣＶＤを使用して多結晶シリコンの結合層を形成することができる。
【００１４】
次に、第４の処理ステップ２６（図１）の間で、バルク加工を使用してシリコン基板、半導体膜、および結合層の周縁部から材料体積２８と３０が好ましくは半導体膜１２の下側エッジの約６０００オングストローム下の深さまで除去され、図５、９、および１０に示したように、各センサの半導体膜１２と結合層２４の外部輪郭を規定する。このバルク加工ステップは材料除去の範囲を規定するために第３のマスクを使用してプラズマ反応器の中で反応性イオンエッチングを使用して遂行されることが好ましい。
【００１５】
第５の処理ステップ３４（図１）によってかつ図６に示したように、シリコン基板１２（すなわちシリコンウェハ）は裏返しにされ、好ましくはガラスもしくはシリコンを含む非導電性の基板３２に結合される。各々のセンサで真空封止された基準キャビティ３６を作製するためにこの結合ステップは基板が極めて高い真空（例えば１Ｔｏｒｒ未満）にある間に実行される。また、このステップは結合された表面の形状を規定するために第４のマスクを使用して実施される。図１２に示したように、金属パッド３８の複数のセットが非導電性基板３２の上側表面に配置され、金属パッドの各セットはキャパシタプレート４２と接触パッド４４から延びるリード伝達電極４０を含む。金属パッドはＬＰＣＶＤ、ＰＥＣＶＤ、ＡＰＣＶＤ、またはスパッタリングといった従来の金属層形成法を使用して非導電性基板３２の上面に堆積される金を含むことが好ましい。図１０に示したように、非導電性基板３２とシリコン基板１４は、キャパシタプレート４２が半導体膜１２の凹部領域の中央に向かって配置され、かつリード伝達電極４０が各センサについてリード伝達誘電体パッド２０に隣接して配置されるように結合ステップに先だって位置合わせされる。使用される結合法のタイプは非導電性基板３２に使用される材料によって決まる。非導電性基板３２がガラスを含むときは静電結合法が使用されることが好ましい。しかしながら、非導電性基板がシリコンを含むときは、従来のシリコンウェハの結合技術が使用されることが好ましい。
【００１６】
結合工程は、センサが大気圧に戻されると基準キャビティ３６と各センサを取り巻く周囲大気との間の極めて低い洩れ速度を保証するように実行される。この最小限の洩れ速度は本発明のカギとなる態様を表わす新しい封止方法を介して達成される。結合ステップの間で、リード伝達電極４０中の金が結合層２４に移動し、リード伝達電極が配置される領域の結合層と非導電性基板との間に存在し得るいかなる微細ボイドにも流れ込み、それによってリード伝達が基準キャビティ３６に入る共晶封止を形成する。対照的に、陽極結合はリード伝達領域の外側にある領域の結合層と非導電性基板との間で実行される。この陽極結合は、毎分約１０^−１６標準立方センチメートル（ＳＣＣＭ）よりも小さい洩れ速度を好ましくは有する高真空に基準キャビティ３６を維持することを可能にする原子規模の封止を形成する。
【００１７】
本発明の別のカギとなる態様はリード伝達電極４０と半導体膜１２との間の電気的絶縁である。上記で考察したように、リード伝達電極４０中の金は多結晶シリコンもしくはアモルファスシリコンを有する結合層２４中に移動し、静電結合を生じる。対照的に、リード伝達絶縁パッド２０における窒化物層（およびオプションの酸化物層）は金が半導体膜１２中に移動するのを妨げる。結果として、半導体膜１２はリード伝達電極４０から電気的に絶縁される。
【００１８】
図７を参照すると、複数の絶対圧センサ４８の最終形状は第６の処理ステップ４６（図１）の間で規定され、バルク加工法を使用してシリコン基板１４の大部分が除去される（すなわち、化学的エッチング処理を介して溶解除去される）。シリコン基板１４の溶解はエチレンジアミンピロカテコール水溶液、ＫＯＨによるエッチングによって、あるいは電気化学的研磨もしくはエッチング処理によって実施されることが好ましい。
【００１９】
上記で考察したように、通常の製造設備が処理ステップ１〜６をシリコンウェハとガラスウェハ、もしくはシリコンウェハの対に施して複数の絶対圧センサを形成する。各々のセンサは約０．７５ｍｍ平方であることが好ましいであろう。ウェハ溶解ステップの後、非導電性基板３２は複数のセンサを個々におよび／またはグループに切り分けられる。単一の非導電性基板上に形成された２個もしくは３個の絶対圧センサのグループを提供するのが望ましいいくつかの応用があるかもしれないことは想定される。
【００２０】
図１３Ａと１３Ｂを参照すると、絶対圧センサ４８は次のように動作する。リード伝達電極４０と、半導体膜１２と電気的に導通した接触パッド４４にわたって電位差が印加される。半導体膜は第２のキャパシタプレートの役目を果たすので、この電圧はキャパシタプレート４２と半導体膜１２との間に電荷“Ｑ”を発生させる。絶対圧センサ４８のキャパシタンスによって蓄えられる電荷Ｑの量は、キャパシタプレート４２と半導体膜１２との間の印加電圧と距離すなわちデバイスのキャパシタンス、の２つの因子によって決まる。したがって、もしも電位差が一定に保たれるならば、デバイス（またはそのキャパシタンス）の電荷Ｑはキャパシタプレート４２と半導体膜１２との間の距離に直接比例するであろう。
【００２１】
半導体膜１２と結合層２４の薄さが理由となって、センサを取り巻くガスもしくは流体によって及ぼされる圧力が基準キャビティ３６の圧力を超えると半導体膜が撓む。基準キャビティ３６は高真空（すなわち極めて低い絶対圧力）に保たれるので、圧力センサは周囲のガスもしくは流体の絶対圧力を判定することができる。例えば、もしも絶対圧センサ４８がＰ１の圧力を有する中程度の高真空中に置かれる場合、中程度の高真空と基準キャビティ３６の高真空との間にわずかな圧力差しか存在しない。したがって、図１３Ａに示したように、半導体膜１２の極めてわずかな撓みが生じる。したがって、Ｑ１の電荷が絶対圧トランスデューサによって蓄えられ得る。図１３Ｂを参照しながら、圧力がはるかに高い（大気圧に近い）圧力レベルＰ２まで上げられると想定する。外部から半導体膜１２に加えられるほぼ大気圧と基準キャビティ３６の高真空との間のより大きな圧力差が半導体膜１２を内側に撓ませ、半導体膜とキャパシタプレート４２の部分の間の距離を減少させ、それによって、より低いキャパシタンスのためにデバイスによって蓄えられ得る電荷Ｑ２を減少させる。絶対圧トランスデューサのキャパシタンスを市販入手可能なこの目的に設計された較正し易い何らかの電気回路を使用して感知することによって（またはデバイスにより蓄えられた電荷を感知することによって）、絶対圧センサの外側が晒されるいずれの流体の絶対圧の表示が与えられ得る。
【００２２】
本発明はそれを実用化する好ましい形式に結び付けて説明されてきたが、添付の特許請求項の範囲内で多くの変形が為され得ることは当業者であれば理解するであろう。したがって、本発明の範囲がいずれにしろ上述の説明で限定されることは意図されておらず、その代わりに完全に添付の特許請求項に照らして決定される。
【図面の簡単な説明】
【図１】
本発明による絶対圧センサを作製するのに使用する処理ステップを描く工程フローチャートの図である。
【図２】
シリコン基板に凹部がエッチングされ、半導体層が形成される第１の処理ステップ後の絶対圧センサの構造を示す断面図である。
【図３】
凹部に隣接して誘電体パッドが堆積される第２の処理ステップ後の絶対圧センサの構造を示す断面図である。
【図４】
誘電体パッドと半導体層の上に結合層が堆積される第３の処理ステップ後の絶対圧センサの構造を示す断面図である。
【図５】
センサ膜の輪郭を規定するためにバルク加工が実施される第４の処理ステップ後の絶対圧センサの構造を示す断面図である。
【図６】
真空下で結合層が非導電性の基板に結合され、真空封止された基準キャビティが形成される第５の処理ステップ後の絶対圧センサの構造を示す断面図である。
【図７】
センサ半導体膜の最終形状を規定するのにバルク加工が使用される第６の処理ステップ後の絶対圧センサの最終構造を示す断面図である。
【図８】
第２の処理ステップ後の絶対圧センサの構造を示す平面図である。
【図９】
第４の処理ステップ後の絶対圧センサの構造を示す平面図である。
【図１０】
図７のライン１０−１０に沿ってとった断面図であって、半導体膜と非導電性基板上に配置された導体のセットとの間の位置関係を示す図である。
【図１１】
バッチ処理を使用して第４の処理ステップの間で作製される複数の絶対圧センサを示す平面図である。
【図１２】
バッチ処理に使用するための非導電性基板上の複数の導体のセットの配列示す平面図である。
【図１３Ａ】
外部の圧力に応じて半導体膜がどのように撓んでセンサのキャパシタンスを変化させるかを（いくぶん誇張して）描写する絶対圧センサの断面図である。
【図１３Ｂ】
外部の圧力に応じて半導体膜がどのように撓んでセンサのキャパシタンスを変化させるかを（いくぶん誇張して）描写する絶対圧センサの断面図である。

Claims (29)

1. 絶対圧センサの作製方法であって、
   （ａ）基板に形成された凹部内のウェル部分と前記凹部を取り巻く平面の周縁部とを含む半導体膜を、前記基板上に形成するステップと、
   （ｂ）前記半導体膜の前記平面周縁部の一部の上に実質的に非導電性のパッドを形成するステップと、
   （ｃ）前記半導体膜および前記実質的に非導電性のパッドの上に結合層を形成するステップと、
   （ｄ）第１の導体と第２の導体が形成された概ね平面状の非導電性基板を設けるステップと、
   （ｅ）真空封止された基準キャビティが凹部内に形成され、そこから前記第１と第２の導体が延びるように前記平面状非導電性基板を前記半導体膜の前記平面周縁部に真空中で結合し、前記第１の導体が、前記基準キャビティ内に延びてキャパシタプレートを形成し、前記半導体膜から電気的に絶縁されるように前記非導電性パッドに隣接して配置されるリード部分を有し、前記第２の導体が前記半導体膜と電気的に導通するステップと、
   （ｆ）前記半導体膜から前記基板を除去するステップと、
   を含む、絶対圧センサの作製方法。
2. 前記半導体膜を形成するステップが、
   （ａ）前記基板を含む概ね平面状のシリコン材料に前記凹部を形成するステップと、
   （ｂ）前記凹部内および前記基板の前記凹部の周縁部の上に半導体層を堆積して前記半導体膜を形成するステップと、
   を含む請求項１に記載の方法。
3. マスク処理と前記平面状シリコン材料の化学的エッチング除去によって前記凹部を取り巻く前記平面状シリコン材料の部分を除去するステップをさらに含む請求項２に記載の方法。
4. 前記結合層を形成するステップが、前記半導体膜の上に多結晶シリコンおよびアモルファスシリコンのうち一方の層を堆積するステップを含む請求項１に記載の方法。
5. 前記実質的に非導電性のパッドを形成するステップが、前記半導体膜の前記平面状周縁部の一部の上に誘電体材料の層を形成するステップを含む請求項１に記載の方法。
6. 前記誘電体材料層の上に非導電性の酸化物の層を形成するステップをさらに含む請求項５に記載の方法。
7. 前記結合層が約５０００オングストローム以下の厚さである請求項１に記載の方法。
8. 前記平面状の非導電性基板がガラス、セラミック、およびシリコン材料のうち１つを含む請求項１に記載の方法。
9. 前記平面状の非導電性基板が、静電結合法を使用して前記結合層に結合される請求項８に記載の方法。
10. 前記第１と第２の導体が金を含み、前記金を前記結合層中に移動させて共晶封止を形成するステップをさらに含む請求項９に記載の方法。
11. 前記第２の導体から前記金が前記結合層を通って前記半導体膜に移り、それによって前記半導体膜が前記第２の導体と電気的に導通する請求項１０に記載の方法。
12. 前記第１の導体から前記金が前記半導体膜中に移動することが、前記実質的に非導電性のパッドによって妨げられる請求項１０に記載の方法。
13. 前記平面状の非導電性基板を前記平面状周縁部に結合するステップが、前記結合層と前記概ね平面状の非導電性基板との間で陽極結合を形成するステップを含む請求項１に記載の方法。
14. 複数の絶対圧センサを同時に作製する方法であって、
    （ａ）シリコンウェハの上面に複数の凹部を形成するステップと、
    （ｂ）前記シリコンウェハの前記上面を前記複数の凹部内に延びる半導体層を形成するステップと、
    （ｃ）複数の実質的に非導電性のパッドを、各センサについて１ずつ、前記半導体層の上に形成するステップと、
    （ｄ）前記半導体層と前記複数の実質的に非導電性のパッドの上に結合層を形成するステップと、
    （ｅ）複数の半導体膜を規定するように各キャビティ付近で前記シリコンウェハをエッチング除去するステップであって、各半導体膜がウェル部分とそれを取り巻く平面状の周縁部を含むステップと、
    （ｆ）上面に複数の導電性パッドが配置された非導電性基板を設けるステップであって、各センサ膜について、
    ｉ）リード伝達電極に接続されたキャパシタプレートと、
    ｉｉ）接触パッドと
    を規定するように、前記複数の導電性パッドが前記非導電性基板の上で配列されているステップと、
    （ｇ）複数の真空封止された基準キャビティを規定するように前記シリコンウェハを前記非導電性基板に真空中で結合し、各基準キャビティがリード伝達電極を有し、該電極がそこから前記実質的に非導電性のパッドの１つの上に延び、それにより前記リード伝達電極が前記半導体膜から電気的に絶縁され、各半導体膜が、対応する接触パッドと電気的に導通しているステップと、
    （ｈ）前記シリコンウェハと前記非導電性基板を個々の絶対圧センサおよび／または絶対圧センサの複数グループに分割するステップとを含む方法。
15. 前記非導電性結合層を形成するステップが、前記半導体層と前記複数の実質的に非導電性のパッドの上に多結晶シリコンおよびアモルファスシリコンのうち一方の層を堆積するステップを含む請求項１４に記載の方法。
16. 前記複数の実質的に非導電性のパッドを形成するステップが、マスクを使用して各々の前記半導体膜の特定の周縁部分の上に誘電体材料の層を形成するステップを含む請求項１４に記載の方法。
17. 前記誘電体材料層の上に電気的に非導電性の酸化物の層を形成するステップをさらに含む請求項１６に記載の方法。
18. 前記非導電性基板が、静電結合法を使用して前記結合層に結合される請求項１４に記載の方法。
19. 前記リード伝達電極と前記接触パッドが、共晶封止を形成するように前記結合層中に移動する金を含む請求項１８に記載の方法。
20. 絶対圧センサであって、
    （ａ）平面状の周縁部に接続されるウェル部分を有する半導体膜と、
    （ｂ）前記半導体膜の前記平面状周縁部の一部の上に配置された実質的に非導電性のパッドと、
    （ｃ）前記半導体膜と前記非導電性パッドに隣接して配置された結合層と、
    （ｄ）概ね平面状の非導電性の基部であって、該基部が、その上に形成された第１と第２の導体を有し、前記結合層に真空中で結合されて、前記基準キャビティを形成し、該キャビティが、前記半導体膜と電気的に導通して延びる前記第１の導体と、真空封止された基準キャビティ内でキャパシタプレートを規定するように延びる前記第２の導体とを有し、前記第２の導体が前記半導体膜から前記実質的に非導電性のパッドによって電気的に絶縁される、概ね平面状の非導電性の基部と、
    を含む絶対圧センサ。
21. 前記半導体膜がドープされたシリコンを含む請求項２０に記載の圧力センサ。
22. 前記第１の導体が、真空封止された基準キャビティから延びるリード部分に接続されるキャパシタプレートを含む請求項２０に記載の圧力センサ。
23. 前記第１と第２の導体が金を含む請求項２０に記載の圧力センサ。
24. 前記第１の導体中の前記金が、前記結合層中に移動し、前記結合層と前記第１の導体に隣接する前記概ね平面状の非導電性基部との間でいかなるボイドも充填し、前記真空封止された基準キャビティと前記第１の導体との間の界面で共晶封止を設ける請求項２３に記載の圧力センサ。
25. 前記結合層が多結晶シリコンおよびアモルファスシリコンのうち一方を含む請求項２０に記載の圧力センサ。
26. 前記実質的に非導電性のパッドが誘電体材料を含む請求項２０に記載の圧力センサ。
27. 前記誘電体材料が窒化物を含む請求項２６に記載の圧力センサ。
28. 前記実質的に非導電性のパッドが実質的に電気的に非導電性の酸化物の層を含む請求項２０に記載の圧力センサ。
29. 前記結合層と前記概ね平面状の非導電性基部との間で陽極結合が形成される請求項２０に記載の圧力センサ。

Images