JP2004356439A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004356439A JP2004356439A JP2003153228A JP2003153228A JP2004356439A JP 2004356439 A JP2004356439 A JP 2004356439A JP 2003153228 A JP2003153228 A JP 2003153228A JP 2003153228 A JP2003153228 A JP 2003153228A JP 2004356439 A JP2004356439 A JP 2004356439A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ruthenium
- oxygen
- oxygen concentration
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】半導体プロセス中での金属酸化物誘電体膜の還元を防止できる、金属酸化物誘電体膜/電極の積層構造を含む半導体装置を提供することにある。
【解決手段】半導体装置は、シリコン基板1と、シリコン基板1上に設けられたキャパシタ誘電体膜としてのTaO膜16と、TaO膜16上に設けられ、酸素とルテニウムを含み、かつTaO膜16との界面側で酸素濃度がピークになる酸素濃度分布を厚さ方向に有する上部電極としてのルテニウム膜17とを備えている。
【選択図】 図2
【解決手段】半導体装置は、シリコン基板1と、シリコン基板1上に設けられたキャパシタ誘電体膜としてのTaO膜16と、TaO膜16上に設けられ、酸素とルテニウムを含み、かつTaO膜16との界面側で酸素濃度がピークになる酸素濃度分布を厚さ方向に有する上部電極としてのルテニウム膜17とを備えている。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、金属酸化物誘電体膜を用いた素子を含む半導体装置に関する。
【0002】
【従来の技術】
電子デバイスのサイズが小さくなるに伴い、電子デバイスの機能を単に回路構成のみで達成するのではなく、機能性薄膜等の材料自体の特性を利用してデバイスの機能を実現することが有利になりつつある。
【0003】
大規模集積回路を従来のMOSトランジスタとMOSキャパシタのみで実現することは、素子のサイズが縮小されていくなかで、非常に困難なものになっている。例えば、MOSキャパシタでは微細化に伴い、ゲート酸化膜の薄膜化が困難になっている。そのため、EOT(Equivalent Oxide Thickness:実効的酸化膜厚)の薄膜化と低リーク電流を同時に実現するために、シリコン酸化膜やシリコン窒化膜/シリコン酸化膜積層膜(NO膜)よりも20〜30程度高い比誘電率を発現するY2 O3 、HfO2 、ZrO2 あるいはTa2 O5 [TaO]などの高誘電率金属酸化物からなる誘電体膜の採用が不可避であると考えられている。
【0004】
また、MOSキャパシタ、特に半導体メモリに使用されるMOSキャパシタの場合、集積回路の最小加工寸法が小さくなっても、S/N比を低下させないために、一定のキャパシタ容量を確保し続けていく必要がある。そのために、キャパシタ誘電体膜として、TaO、(Ba,Sr)TiO3 [BST]、SrTiO3 [STO]、Pb(Zr,Ti)O3 [PZT]、SrBi2 Ta2 O9 [SBT]など数百以上の比誘電率を実現できる金属酸化物からなる誘電体膜が検討されている。
【0005】
この種の金属酸化物誘電体膜の高誘電率を利用するうえで、電極の選定は重要である。その理由は以下の通りである。従来より使用されている多結晶シリコン電極は、金属酸化物誘電体膜に接するとその接触面が酸化され、シリコン酸化膜(低誘電率層)が形成される。その結果、金属酸化物誘電体膜単独の場合に比べて、シリコン酸化膜が存在する分だけ、EOTが増加することによる。
【0006】
このようなEOTの増加を回避するために、電極材料として、比較的酸化が起こりにくい、窒化チタンや窒化タンタルなどの金属の窒化物を採用することが考えられる。ここで、高誘電率金属酸化物誘電体膜は一般にバンドギャップが小さいために、膜自体でリーク電流を抑制することは難しい。そのため、金属酸化物誘電体膜との界面のショットキィ障壁を高くすることができない窒化チタン電極や窒化タンタル電極を選定した場合、リーク電流の抑制が困難であるという問題がある。
【0007】
金属酸化物誘電体膜に用いる電極として最も特性的に優れている電極の一つとして、Pt、Ir、Ruなどの貴金属からなる貴金属電極があげられる。その理由としては、貴金属は酸化されないか、酸化されても導電性を示すためにEOTに影響を与えないことや、貴金属は仕事関数が大きいので、金属酸化物誘電体膜との界面のショットキィ障壁を高くできることがあげられる。
【0008】
しかし、貴金属電極を採用した場合、以下のような問題がある。Pt、Ir、Ruなどの貴金属は触媒効果を有する。そのため、貴金属電極は、半導体プロセス中の水素ガスから水素ラジカルを生成して、金属酸化物誘電体膜を還元してしまう。金属酸化物誘電体膜は還元されると、酸素欠損を生じて半導体化するために、金属酸化物誘電体膜の絶縁性が大幅に低下するという問題が生じる。半導体プロセス中の水素ガスとしては、例えば、トランジスタ等のプロセスダメージを回復させるために、ダイシング直前の最終工程で行われる400℃程度の水素含有還元性雰囲気中での熱処理によるものがあげられる。
【0009】
【発明が解決しようとする課題】
上述の如く、Pt、Ir、Ruなどの貴金属電極は、金属酸化物誘電体膜に用いる電極として特性的に優れている。しかし、この種の貴金属電極は触媒効果を有するために、半導体プロセス中の水素ガスから水素ラジカルを生成して、金属酸化物誘電体膜を還元して、金属酸化物誘電体膜の特性劣化を招くという問題がある。
【0010】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、半導体プロセス中での金属酸化物誘電体膜の還元を防止できる、金属酸化物誘電体膜/電極の積層構造を含む半導体装置を提供することにある。
【0011】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【0012】
すなわち、上記目的を達成するために、本発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた金属酸化物誘電体膜と、前記金属酸化物誘電体膜上に設けられ、触媒作用を有する貴金属と酸素とを含み、かつ前記金属酸化物誘電体膜との界面側で酸素濃度が最大となる酸素濃度分布を厚さ方向に有する電極とを備えていることを特徴とする。
【0013】
本発明によれば、金属酸化物誘電体膜/触媒効果を有する金属を含む電極の積層構造において、金属酸化物誘電体膜との界面側の電極内に酸素を設けることによって、半導体プロセス中での金属酸化物誘電体膜の還元の原因となる、上記界面における金属の触媒効果を抑制することができる。
【0014】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【0015】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【0016】
(第1の実施形態)
図1および図2は、本発明の第1の実施形態に係るスタック型DRAMのメモリセルの製造工程を示す断面図である。
【0017】
まず、図1(a)に示すように、周知のプロセスにより、シリコン基板1上に素子分離絶縁膜2、LDD構造を有するMOSトランジスタ3、層間絶縁膜4、ビット線5、コンタクト電極6を形成する。
【0018】
続いて、同図(a)に示すように、層間絶縁膜7を堆積し、層間絶縁膜7にビアホールを開口し、該ビアホールを埋め込むようにバリアメタル膜、タングステン膜を順次堆積し、その後、ビアホール外部のバリアメタル膜、タングステン膜をCMP(Chemical Mechanical Polishing)プロセスにより除去するともに、表面を平坦化し、バリアメタル膜8、タングステン膜9からなるビアプラグを形成する。
【0019】
次に、図1(b)に示すように、LPCVDプロセスにより、シリコン窒化膜10を80nm堆積し、続いてプラズマCVDプロセスにより、シリコン窒化膜10上にシリコン酸化膜11を600nm堆積し、その後、シリコン酸化膜11およびシリコン窒化膜10を周知のフォトリソグラフィ技術とRIE技術により加工し、キャパシタ電極の鋳型となるキャビティ12を形成する。
【0020】
続いて、同図(b)に示すように、キャビティ12の内面を被覆するように、CVDプロセスによりバリアメタルとしての窒化チタン膜13を20nm堆積し、さらにCVD−ルテニウム膜のシードとして用いるルテニウム薄膜(不図示)を10nm形成してから、Ru(EtCp)2 [=Ru(C7 H9 )2 ]を原料として用いた熱CVDプロセスにより、キャパシタの下部電極としてのルテニウム膜14を25nm堆積する。以下、上記ルテニウム薄膜(不図示)とルテニウム膜14をまとめたものをルテニウム膜14という。
【0021】
次に、キャビティ12内を埋め込むように、基板全面にフォトレジストを塗布し、CMPプロセスによりエッチバックを行い、図1(c)に示すように、窒化チタン膜13とルテニウム膜14をキャビティ12内部にのみ残存せしめる。図において、15は上記フォトレジストを示している。
【0022】
次に、図1(d)に示すように、希弗酸を用いたウエットエッチングによりシリコン酸化膜11を除去し、続いて硫酸過酸化水素水混合液を用いたウエットエッチングによりルテニウム膜14の側壁に露出して残存している窒化チタン膜13を除去する。その後、アッシャーによりフォトレジスト15を剥離することにより、同図1(d)に示すように、ルテニウム膜14からなるシリンダー形状を有する下部電極が得られる。
【0023】
次に、図2(e)に示すように、CVDプロセスによりTaO膜16を全面に堆積し、その後、TaO膜16に対して、480℃、30TorrでUV−O3 処理を30秒間行う。TaO膜16のCVD原料としては、例えば、ペンタエトキシタンタル(PET)を用いる。
【0024】
次に、CVDプロセスによりキャパシタの上部電極となるルテニウム膜を形成する工程に進むが、本実施形態では、TaO膜16との界面側の上部電極の表面に酸素を偏析させることが必要である。以下、本実施形態の上部電極の形成方法について詳説する。
【0025】
まず、TaO膜16上にCVD−ルテニウム膜のシードとして用いるPVD−ルテニウム膜(不図示)を8nm堆積する。PVD−ルテニウム膜の段差被覆性は悪いので、シリンダー形状の下部電極18の側壁部に形成されたTaO膜16上には、極めて薄い(〜1nm)PVD−ルテニウム膜が形成される。
【0026】
次に、図2(f)に示すように、ルテニウムの原料としてRu(EtCp)2 [=Ru(C7 H9 )2 ]を用いた熱CVDプロセスにより、キャパシタの上部電極となるルテニウム膜17を60nm堆積する。
【0027】
ここで、ルテニウム膜17の成膜温度は300℃である。また、ルテニウム膜17中の酸素濃度が1×1021cm−3から3×1021cm−3になるように、成膜条件をあわせこんでおく。具体的には、Ru(EtCp)2 の供給速度が0.066sccm、酸素の供給速度が300sccmである。以下、上記PVD−ルテニウム薄膜(不図示)とルテニウム膜17をまとめたものもをルテニウム膜17という。
【0028】
次に、ルテニウム膜17に対して、400℃の水素雰囲気中で20分間の水素アニールを行い、続いて400℃の窒素雰囲気中で10分間の窒素アニールを行う。
【0029】
上記水素アニールによって、ルテニウム膜17は還元されて酸素や炭素が脱離する(純化する)とともに結晶粒成長が進行する。もともと弱い結晶性を示す多結晶であったルテニウム膜17の結晶は大粒径化し、純化されたルテニウム膜17の結晶粒中の水素の拡散は大きく抑制される。水素アニールでは、ルテニウム膜17の緻密化は進行しにくいが、水素アニールに続いて行われる窒素アニールによってルテニウム膜17の緻密化が進行する。そして、このようなルテニウム膜17の純化、大粒径化および緻密化は、ルテニウム膜17の表面側から進行することにより、ルテニウム膜17中の酸素の外方拡散、水素雰囲気中の水素の内方拡散は十分に抑制される。
【0030】
これにより本実施形態に記載したような酸素濃度を有するルテニウム膜17に対して上記条件の水素アニールと窒素アニールを施した場合、TaO膜16/ルテニウム膜17(上部電極)の界面のルテニウム膜17中には多くの酸素が残留するようになる。このように一旦偏析させたTaO膜16との界面側のルテニウム膜17中の酸素は、その後の別の水素アニール工程においても還元されることなく、酸素の偏析領域というかたちで残存する。
【0031】
図3に、成膜直後の上部電極としてのルテニウム膜中の酸素濃度が5×1020cm−3、2×1021cm−3および5×1021cm−3の三つの試料(Ru/TaO/Ru・平面キャパシタ)に対して、3段階アニール(400℃3%水素含有窒素雰囲気30分→400℃、窒素雰囲気10分→400℃、3%水素含有窒素雰囲気30分)を行う前後でのルテニウム膜の膜厚方向の酸素濃度分布の変化を調べた結果を示す。上記ルテニウム膜はCVDプロセスにより形成した。
【0032】
図3(a)から、成膜直後のルテニウム膜中の酸素濃度が2×1021cm−3の場合、上記3段階アニールを経た後においても、TaO膜との界面付近のルテニウム膜、具体的にはTaO膜から10nm以内の領域のルテニウム膜中には1×1021cm−3近くの酸素が偏析し、酸素の偏析領域が形成されていることが分かる。
【0033】
一方、図3(b)および図3(c)から、成膜直後のルテニウム膜中の酸素濃度が5×1020cm−3および5×1021cm−3の場合、酸素の界面偏析が見られず、3段階アニール後に、ルテニウム膜中の酸素濃度が一様に低下することが分かる。
【0034】
図4に、成膜直後のルテニウム膜中の酸素濃度が2×1021cm−3の場合について、同様の3段階アニール前後での酸素濃度の変化を、実際の立体キャパシタセルアレイについて調べた結果を示す。図5に、上記立体キャパシタセルアレイの断面図を示す。ルテニウム膜の膜厚方向の酸素濃度分布は、ルテニウム膜の膜厚をエッチングにより段階的に薄くしていき、各膜厚でのSIMS分析から求めた。なお、図3の酸素濃度分布も同様のSIMS分析により求めた。同様に、成膜直後のルテニウム膜中の酸素濃度が5×1020cm−3および5×1021cm−3の場合についても、3段階アニール前後での酸素濃度の変化を調べた。
【0035】
表1に、上記三つキャパシタセルアレイ(試料)のリーク電流を調べた結果を示す。また、図13に、図4のキャパシタのリーク電流の酸素濃度依存性を示す。
【0036】
【表1】
【0037】
表1から、窒素アニール終了後では、三つの試料ともにリーク電流に有意な差は見られないが、さらに水素アニールを行うと本実施形態の方法で形成し、界面に酸素偏析を起こさせた試料(酸素濃度2×1021cm−3)のみが低いリーク電流を示すことが分かる。
【0038】
このように酸素偏析でキャパシタ特性が大きく変わる原因としては以下の理由があげられる。
【0039】
TaOは酸化物であり、ルテニウムなどの触媒効果を有する貴金属によって活性化された水素(水素ラジカル)によって還元される性質を有する。しかし、TaO膜/ルテニウム膜の積層構造において、TaO膜近傍のルテニウム膜中に酸素が高濃度に存在する場合(酸素の偏析領域が存在する場合、酸素濃度が最大となる領域が存在する場合)、上記高濃度の酸素によってTaO膜近傍におけるルテニウムの触媒効果が抑制され、TaO膜の還元が抑制される。さらに、TaO膜近傍のルテニウム膜中の酸素がTaO膜への酸素供給源となることによっても、TaO膜の還元は抑制される。
【0040】
このように本実施形態によれば、ルテニウムの触媒効果によるTaO膜の水素アニール時の還元は、二重に抑制されることになる。これにより、TaO膜の還元に起因する種々の問題を解決できるようになる。例えば、還元防止用のアルミナ層等の水素拡散防止層が不要となり、工程数の増加を防止できる。また、上述したように、キャパシタのリーク電流の増加を抑制できる。
【0041】
したがって、本実施形態によれば、ルテニウムの触媒効果によるTaO膜の還元を招かずに、ルテニウム膜の利点(貴金属電極の利点)を発揮できるようになる。ルテニウム膜の利点としては、例えば、多結晶シリコン膜とは異なり、酸化されても低誘電率層を作らないので、EOTを小さくできることがあげられる。その他に、仕事関数が大きく、リーク電流を小さくできることがあげられる。
【0042】
ところで、ルテニウム膜を緻密化する際に、ルテニウム膜中にある程度の不純物(酸素や炭素)を含ませておいて、その不純物の脱離とともに緻密化を行う方が、結晶の再構成を容易に行える。
【0043】
しかし、あまり多くの酸素や炭素を含ませておくと、極めて粗悪な低密度のルテニウム膜(例えば針状)しか形成されないため、アニールによる緻密化が困難になる。すなわち、ルテニウム膜の全体に酸素等の不純物を高濃度に含ませることは、結晶性を悪くし、膜剥がれ等の問題を招き好ましくない。
【0044】
ルテニウム膜の好ましい酸素濃度条件はCVDプロセスの条件(例えば原料ガスとして何を用いるか)等によって異なるが、その目安としては、TaO膜/ルテニウム膜の界面に酸素偏析が起こり、該界面側におけるルテニウム膜中に酸素の偏析領域が形成されることがあげられる。
【0045】
本発明者の実験によれば、低密度のルテニウム膜が形成されないようにするためには、上記酸素の偏析領域を除いたルテニウム膜の酸素濃度は最大で3×1020cm−3未満、上記酸素の偏析領域の厚さは10nm以下であることが好ましいことが分かった。よって、膜質の観点からは、上記酸素濃度および厚さの少なくとも一方を満たすルテニウム膜17を形成することが好ましい。
【0046】
また、発明者の実験によれば、触媒効果を十分に抑制するためには、上記酸素の偏析領域の酸素濃度は最低で3×1020cm−3以上であることが好ましいことが分かった。よって、還元抑制効果の観点からは、上記最低酸素濃度を満たすルテニウム膜17を形成することが好ましい。同時に、良質な膜質を確保するためには、上記最大酸素濃度を満たすようにルテニウム膜17を形成する。
【0047】
また、ルテニウム膜(上部電極)17を調べたところ、図2(g)に示すように、ルテニウム膜17の膜厚方向に延びた複数の柱状の結晶粒からなる柱状結晶構造を有し、上記複数の柱状の結晶粒内には酸素が含まれ、かつ上記酸素はTaO膜16との界面側で最大となる厚さ方向の濃度分布、具体的にはTaO膜16との界面からルテニウム膜17の厚さ方向に向かって10nm以内の領域に、酸素濃度が最大となる濃度分布を有することが分かった。上記のような柱状結晶構造を有するルテニウム膜17、つまり良質の結晶性を示すルテニウム膜17は、水素および水素ラジカルの拡散係数が小さい。これも、TaO膜16の還元を効果的に抑制することができた理由の一つであると考えられる。
【0048】
図2(f)の所望の酸素偏析を起こしたルテニウム膜17を形成した以降の工程は、周知のスタック型DRAMのメモリセルのプロセスが続くが、簡単に説明すると次の通りである。
【0049】
すなわち、SOG膜(塗布膜)をルテニウム膜17上に形成し、続いてフォトリソグラフィ技術およびRIE技術により上記SOG膜を加工し、該SOG膜からなるハードマスクを形成する工程、該ハードマスクを用いてルテニウム膜17を加工し、ルテニウム膜17からなるキャパシタの上部電極を形成する工程(メモリセル領域の素子を完成させる工程)、層間絶縁膜および配線を形成する工程、トランジスタ等のプロセスダメージを回復させるために、400℃程度の水素含有還元性雰囲気中での熱処理工程、ダイシング工程などが続く。
【0050】
このとき、上記水素含有還元性雰囲気中での熱処理工程(水素アニール)において、TaO膜16の還元は上述した理由により抑制されるので、キャパシタのリーク電流の増加は抑制される。
【0051】
なお、本実施形態では、金属酸化物誘電体膜としてTaO膜を用いたTaOキャパシタの場合を示したが、BST膜、STO膜、PZT膜、SBT膜など他の高誘電率の金属酸化物誘電体膜を用いても同様の結果が得られる。
【0052】
また、本実施形態では、キャビティ12内を埋め込むように、上部電極(ルテニウム膜)17を形成したが、図6に示すように、シリンダー形状の下部電極(ルテニウム膜)14との間に隙間ができるように、上部電極(ルテニウム膜)17を形成しても構わない。
【0053】
この場合の図5の試料に相当する立体キャパシタセルアレイの断面図を図7に示す。この場合、上部電極であるルテニウム膜上に堆積されたSiO2 膜を除去してから、酸素濃度分布をSIMS分析により求める必要がある。その理由は、上記SiO2 膜中の酸素が、TaO膜/上部電極の界面に偏析した酸素としてカウントされることを防止するためである。
【0054】
(第2の実施形態)
図8は、本発明の第2の実施形態に係る強誘電体メモリセルの製造工程を示す断面図である。本実施形態は、キャパシタ強誘電体膜としてPZT膜を使用し、上部電極としてイリジウム膜を使用した例である。なお、図1および図2と対応する部分には図1および図2と同一符号を付してあり、詳細な説明は省略する。
【0055】
まず、第1の実施形態と同様に、図1(a)の工程を行い、続いて図8(a)に示すように、PVDプロセスにより、バリアメタル膜としてのIrO2 膜20/Ir膜21の積層膜、キャパシタの下部電極としての白金膜22を全面に順次堆積する。
【0056】
次に、図8(b)に示すように、周知のリソグラフィ技術およびRIE技術により、IrO2 膜20/Ir膜21の積層膜、白金膜22をテーパー状に加工して、台形状の立体下部電極20〜22を形成する。
【0057】
次に、図8(c)に示すように、Pb(DPM)2 、Zr(DPM)2 、Ti(DPM)2 (i−OC2 H7 )2 を原料に用い、成膜温度440℃でもって熱CVDプロセスにより非晶質のPZT膜23を立体下部電極20〜22を覆うように全面に堆積し、その後、酸素雰囲気中での850℃、30秒のRTO(Rapid Thermal Oxidation)により、PZT膜23を結晶化させる。
【0058】
次に、CVDプロセスによりキャパシタの上部電極となるイリジウム膜を形成する工程に進むが、本実施形態では、PZT膜23との界面側の上部電極の表面に酸素を偏析させることが必要である。以下、本実施形態の上部電極の形成方法について詳説する。
【0059】
まず、PZT膜23上にCVD−イリジウム膜のシードとなるPVD−イリジウム膜(不図示)を3nm堆積する。第1の実施形態と異なり、下部電極20〜22は台状形状を有しているので、PVD−イリジウム膜でもある程度の段差被覆性が確保される。そのため、上記PVD−イリジウム膜の膜厚は3nmと薄くなっている。
【0060】
次に、図8(d)に示すように、イリジウムの原料としてIr(EtCp)2 [=Ir(C7 H9 )2 ]を用いた熱CVDプロセスにより、キャパシタの上部電極としてのイリジウム膜24を60nm堆積する。
【0061】
ここで、イリジウム膜24の成膜温度は270℃である。また、イリジウム膜24中の酸素濃度が1×1021cm−3から5×1021cm−3になるように、成膜条件をあわせこんでおく。具体的には、Ir(EtCp)2 の供給速度が0.045sccm、酸素の供給速度が350sccmである。以下、上記PVD−イリジウム膜(不図示)とイリジウム膜24をまとめたものもをイリジウム膜24という。
【0062】
次に、イリジウム膜24に対して、400℃の水素雰囲気中で中で20分間の水素アニールを行い、続いて400℃の窒素雰囲気中で10分間の窒素アニールを行う。
【0063】
上記水素アニールによって、イリジウム膜24は還元されて酸素や炭素が脱離する(純化する)とともに結晶粒成長が進行する。これにより、イリジウム膜24の結晶は大粒径化し、純化されたイリジウム膜24中の水素の拡散は大きく抑制される。水素アニールでは、イリジウム膜24の緻密化は進行しにくいが、水素アニールに続いて行われる窒素アニールによってイリジウム膜24の緻密化が進行する。そして、このようなイリジウム膜24の純化、大粒径化および緻密化は、イリジウム膜24の表面側から進行することにより、イリジウム膜24中の酸素の外方拡散、水素雰囲気中の水素の内方拡散が十分に抑制される。
【0064】
これにより本実施形態に記載したような酸素濃度を有するイリジウム膜24に対して上記条件の水素アニールと窒素アニールを施した場合、PZT膜23/イリジウム膜24(上部電極)の界面のイリジウム膜24中には多くの酸素が残留するようになる。このように一旦偏析させたPZT膜23との界面側のイリジウム膜24中の酸素は、その後の別の水素アニール工程においても還元されることなく、酸素の偏析領域というかたちで残存する。
【0065】
図9に、成膜直後の上部電極としてのイリジウム膜中の酸素濃度が5×1020cm−3、4×1021cm−3および8×1021cm−3の三つの試料(イリジウム/PZT/イリジウム・キャパシタ・平面キャパシタ)に対して、3段階アニール(400℃3%水素含有窒素雰囲気30分→400℃、窒素雰囲気10分→400℃、3%水素含有窒素雰囲気30分)を行う前後でのイリジウム膜の膜厚方向の酸素濃度分布の変化を調べた結果を示す。上記イリジウム膜はCVDプロセスにより形成した。
【0066】
図9から、成膜直後のイリジウム膜中の酸素濃度が4×1021cm−3の場合、酸素濃度が5×1020cm−3および8×1021cm−3の場合とは異なり、上記3段階アニールを経た後においても、PZT膜の界面付近のルテニウム膜、具体的にはPZT膜から10nm以内の領域のイリジウム膜中には1×1021cm−3近くの酸素が偏析し、酸素の偏析領域が形成されていることが分かる。
【0067】
表2に、上記三つのPZTキャパシタの分極量2Prを調べた結果を示す。また、図14に、成膜直後のイリジウム膜中の酸素濃度が4×1021cm−3の場合のキャパシタの分極量2Prの酸素濃度依存性を示す。
【0068】
【表2】
【0069】
表2から、窒素アニール終了後では、三つの試料ともに2Prに有意な差は見られないが、さらに水素アニールを行うと本実施形態の方法で形成し、界面に酸素偏析を起こさせた試料(酸素濃度4×1021cm−3)のみが殆ど変わらない2Pr値を示すことが分かる。このように酸素偏析でキャパシタ特性が大きく変わる原因としては以下の理由があげられる。
【0070】
PZTは酸化物であり、イリジウムなどの触媒効果を有する貴金属によって活性化された水素(水素ラジカル)によって還元される性質を有する。しかし、PZT膜/イリジウム膜の積層構造において、PZT膜近傍のイリジウム膜中に酸素が高濃度に存在する場合(酸素の偏析領域が存在する場合、酸素濃度が最大となる領域が存在する場合)、上記高濃度の酸素によってPZT膜近傍におけるイリジウムの触媒効果が抑制され、PZT膜の還元が抑制される。さらに、PZT膜近傍のイリジウム膜中の酸素がPZT膜への酸素供給源となることによっても、PZT膜の還元は抑制される。
【0071】
このように本実施形態によれば、イリジウムの触媒効果によるPZT膜の水素アニール時の還元は、二重に還元を抑制されることになる。これにより、PZT膜の還元に起因する種々の問題を解決できるようになる。例えば、還元防止用のアルミナ層等の水素拡散防止層が不要となり、工程数の増加を防止できる。また、上述したように、2Pr値の低下を抑制できる。
【0072】
したがって、本実施形態によれば、貴金属であるイリジウムの触媒効果によるPZT膜の還元を招かずに、第1の実施形態と同様に、貴金属電極の利点を発揮できるようになる。
【0073】
ところで、イリジウム膜を緻密化する際には、イリジウム膜中にある程度の不純物(酸素や炭素)を含ませておいて、その不純物の脱離とともに緻密化を行う方が、結晶の再構成を容易に行える。
【0074】
しかし、あまり多くの酸素や炭素を含ませておくと、低密度のイリジウム膜(例えば多孔質状)しか形成されないため、アニールによる緻密化が困難になる。すなわち、イリジウム膜の全体に酸素等の不純物を高濃度に含ませることは、結晶性を悪くし、膜剥がれ等の問題を招き好ましくない。
【0075】
イリジウム膜の好ましい酸素濃度条件はCVDプロセスの条件(例えば原料ガスとして何を用いるか)等によって異なっているが、その目安として、PZT膜/イリジウム膜の界面に酸素偏析が起こり、該界面側におけるイリジウム膜中に酸素の偏析領域が形成されることがあげられる。
【0076】
本発明者の実験によれば、低密度のルテニウム膜が形成されないようにするためには、酸素の偏析領域を除いたルテニウム膜の酸素濃度および酸素の偏析領域の厚さは、第1の実施形態と同じ値に設定することが好ましいことが分かった。同様に、触媒効果を十分に抑制するためには、酸素の偏析領域の酸素濃度は、第1の実施形態と同じ値に設定することが好ましいことが分かった。
【0077】
また、イリジウム膜(上部電極)24を調べたところ、ルテニウム膜17の場合と同様に、複数の柱状の結晶粒からなる柱状結晶構造を有し、かつPZT膜23との界面からイリジウム膜24の厚さ方向に向かって10nm以内の領域に、酸素濃度が最大となる濃度分布を有することが分かった。このような良質の結晶性を示すイリジウム膜24は、水素および水素ラジカルの拡散係数が小さい。これも、PZT膜23の還元を抑制することができた理由の一つであると考えられる。
【0078】
図8(d)の所望の酸素偏析を起こしたイリジウム膜24を形成した以降の工程は、周知の強誘電体メモリセルのプロセスが続くが、簡単に説明すると次の通りである。
【0079】
すなわち、周知のフォトリソグラフィ技術およびRIE技術によりイリジウム膜24を加工し、イリジウム膜24からなるキャパシタの上部電極を形成する工程(メモリセル領域の素子を完成させる工程)、層間絶縁膜および配線を形成する工程、トランジスタ等のプロセスダメージを回復させるために、400℃程度の水素含有還元性雰囲気中での熱処理工程、ダイシング工程などが続く。
【0080】
このとき、上記水素含有還元性雰囲気中での熱処理工程(水素アニール)において、PZT膜23の還元は上述した理由により抑制されるので、キャパシタの分極量の低下は抑制される。
【0081】
なお、本実施形態では、金属酸化物誘電体膜としてPZT膜を用いたPZTキャパシタの場合を示したが、Bi4 Ti3 O12、SBTなどを用いても同様の効果が得られる。
【0082】
(第3の実施形態)
図10および図11は、本発明の第3の実施形態に係るダマシンゲートトランジスタの製造工程を示す断面図である。ここでは、nチャネルのトランジスタを形成する場合について説明するが、pチャネルのトランジスタも同様の方法により形成することができる。トランジスタを形成する領域は、基板表面または基板表面に形成したウェルである。さらに、nおよびpチャネルのトランジスタを形成する場合も同様の方法により形成することができる。この場合、nおよびpチャネルのトランジスタの少なくとも一方を、基板表面に形成したウェルに形成する。
【0083】
まず、図10(a)に示すように、不純物濃度5×1015cm−3程度の(100)面のp型のシリコン基板31の表面に熱酸化膜32を形成し、続いて熱酸化膜32上にシリコン窒化膜33を形成する。
【0084】
次に、図10(b)に示すように、熱酸化膜32、シリコン窒化膜33を周知のリソグラフィ技術とRIE技術を用いて加工して、熱酸化膜32、シリコン窒化膜33からなる素子分離形成用のマスクを形成し、続いて該マスクをマスクに用いて基板表面をエッチングし、素子分離領域に深さ0.3μm程度のトレンチ(素子分離溝)を形成し、その後、高密度プラズマCVD(HDP)プロセスによりトレンチ内を埋め込むようにシリコン酸化膜34を全面に堆積する。
【0085】
次に、シリコン窒化膜33を研磨ストッパーに用いてCMPプロセスにより、シリコン酸化膜34を研磨し、シリコン酸化膜34をトレンチ内にのみ残存せしめ、その後、ホット燐酸を用いたウエットエッチングでシリコン窒化膜33を除去し、さらに希弗酸を用いたウエットエッチングで熱酸化膜32を除去することにより(図10(c))、STI(Shallow Trench Isolation)による素子分離工程が終了する。
【0086】
次に、図10(d)に示すように、シリコン基板31上に、トランジスタのダミーゲート酸化膜35となる厚さ3nm程度の熱酸化膜、ダミーゲート電極36となる多結晶シリコン膜を順次形成し、続いてフォトレジスト(不図示)を塗布して周知のリソグラフィ技術とRIE技術とにより、上記多結晶シリコン膜および熱酸化膜を加工することにより、ダミーゲート酸化膜35、ダミーゲート電極36を形成する。以下、ダミーゲート電極36、ダミーゲート酸化膜35をまとめてダミーゲート部という。
【0087】
次に、同図(d)に示すように、上記フォトレジスト(不図示)およびダミーゲート部をマスクにしてリン等のn型不純物を基板表面にイオン注入し、n− 型のソース/ドレイン領域(エクステンション)37を形成する。その後、上記フォトレジスト(不図示)を剥離する。
【0088】
次に、CVDプロセスによりシリコン窒化膜を15nm基板全面に堆積し、続いて上記シリコン窒化膜をRIEプロセスによりエッチバックすることにより、図10(e)に示すように、ダミーゲート部の側壁部を覆うシリコン窒化膜38を形成する。その後、シリコン窒化膜38およびダミーゲート部をマスクにしてn型不純物を基板表面にイオン注入し、n+ 型のソース/ドレイン領域37を形成する。このようにしてLDD構造を有するソース/ドレイン領域37が得られる。
【0089】
次に、同図(e)に示すように、プラズマCVDプロセスによりシリコン酸化膜39を基板全面に堆積し、続いてCMPプロセスによりシリコン酸化膜39の表面を研磨し、ダミーゲート電極36の表面を露出させるとともに、表面を平坦化する。
【0090】
次に、図11(f)に示すように、ダウンフローエッチングによりダミーゲート電極36を除去し、続いてウエットエッチングによりダミーゲート酸化膜35を除去する。以上の工程によりゲート電極形状のキャビティ40を形成した下地が得られる。
【0091】
次に、図11(g)に示すように、ALD(Atomic Layer Deposition)プロセスにより、キャビティ40の内壁(側面、底面)を覆うように、ゲート絶縁膜としてのHfO2 膜41を全面に堆積し、その後HfO2 膜41に500℃の窒素アニールを行う。ALD原料は、例えば、テトラエトキシハフニウムとH2 Oである。
【0092】
次に、CVDプロセスによりゲート電極となるルテニウム膜を形成する工程に進むが、本実施形態では、HfO2 膜41との界面側のゲート電極の表面に酸素を偏析させることが必要である。以下、本実施形態のゲート電極の形成方法について詳説する。
【0093】
まず、HfO2 膜41上にCVD−ルテニウム膜のシードとなるPVD−ルテニウム膜(不図示)を1nm堆積する。
【0094】
次に、図11(h)に示すように、ルテニウムの原料としてRu(Cp)2 [=Ru(C5 H5 )2 ]を用いた熱CVDプロセスにより、ゲート電極としてのルテニウム膜42を100nm堆積する。
【0095】
ここで、ルテニウム膜42の成膜温度は270℃である。また、ルテニウム膜42中の酸素濃度が1×1021cm−3から3×1021cm−3になるように、成膜条件をあわせこんでおく。具体的には、Ru(EtCp)2 の供給速度が0.08sccm、酸素の供給速度が400sccmである。以下、上記PVD−ルテニウム薄膜(不図示)とルテニウム膜42をまとめたものもをルテニウム膜42という。
【0096】
次に、ルテニウム膜42に対して、400℃の水素雰囲気中で20分間の水素アニールを行い、続いて400℃の窒素雰囲気中で10分間の窒素アニールを行う。
【0097】
このような水素アニールと窒素アニールによって、第1の実施形態のルテニウム膜17と同様の作用効果が、ルテニウム膜42についても得られる。これにより、本実施形態に記載したような酸素濃度を有するルテニウム膜42に対して上記条件の水素アニールと窒素アニールを施した場合、HfO2 膜41/ルテニウム膜42(ゲート電極)の界面のルテニウム膜42中には酸素が残留するようになる。このように一旦偏析させたルテニウム膜42中の酸素は、その後の別の水素アニール工程においても還元されることなく、酸素の偏析領域というかたちで残存する。
【0098】
第1の実施形態と同様に、3段階アニール(400℃3%水素含有窒素雰囲気30分→400℃、窒素雰囲気10分→400℃、3%水素含有窒素雰囲気30分)の前後でのルテニウム膜の膜厚方向の酸素濃度分布をSIMSにより調べたところ、第1の実施形態と同様に、金属酸化物誘電体膜(HfO2 膜)の界面付近のルテニウム膜、具体的にはHfO2 膜から10nm以内の領域のルテニウム膜中には1×1021cm−3近くの酸素が偏析し、酸素の偏析領域が形成されていることが分かった。
【0099】
図12に、ルテニウム膜42の成膜直後の酸素濃度をCVD成膜時のRu(Cp)2 /O2 流量比を制御することによって変化させたときの、酸素析出量とMOSキャパシタ(Si/HfO2 /Ru・キャパシタ)のリーク電流との関係を調べた結果を示す。リーク電流は、ルテニウム膜42に水素アニール、窒素アニールを行った後のものである。
【0100】
図12から、本実施形態の方法によりHfO2 膜との界面付近のルテニウム膜中に酸素偏析を起こさせたMOSキャパシタのみが小さいリーク電流を示すことが分かる。このように酸素偏析でキャパシタリーク特性が大きく変わる原因としては以下の理由があげられる。
【0101】
HfO2 は酸化物であり、ルテニウムなどの触媒効果を有する貴金属によって活性化された水素(水素ラジカル)によって還元される性質を有する。しかし、HfO2 膜/ルテニウム膜の積層構造において、HfO2 膜近傍のルテニウム膜中に酸素が高濃度に存在する場合(酸素の偏析領域が存在する場合、酸素濃度が最大となる領域が存在する場合)、上記高濃度の酸素によってHfO2 膜近傍におけるルテニウムの触媒効果が抑制され、HfO2 膜の還元が抑制される。さらに、HfO2 膜近傍のルテニウム膜中の酸素がHfO2 膜への酸素供給源となることによっても、HfO2 膜の還元は抑制される。
【0102】
このように本実施形態によれば、ルテニウムの触媒効果によるHfO2 膜の水素アニール時の還元は、二重に還元を抑制されることになる。これにより、HfO2 膜の還元に起因する種々の問題を解決できるようになる。具体的には、第1の実施形態で例示したTaO膜のそれらと同じである。
【0103】
また、ルテニウム膜の好ましい酸素濃度条件はCVDプロセスの条件(例えば原料ガスとして何を用いるか)等によって異なるが、その目安としては、HfO2 膜/ルテニウム膜の界面に酸素偏析が起こり、該界面側におけるルテニウム膜中に酸素の偏析領域が形成されることがあげられる。ルテニウム膜の好ましい酸素濃度、酸素の偏析領域の厚さは、第1の実施形態のそれらと同じである。
【0104】
また、ルテニウム膜42を調べたところ、第1の実施形態のルテニウム膜17と同様の結晶構造および酸素濃度分布を有していることが明らかになった。これも、HfO2 膜41の還元を抑制することができた理由の一つであると考えられる。
【0105】
図11(h)の所望の酸素偏析を起こしたルテニウム膜42を形成した以降の工程は、周知のダマシンゲートトランジスタのプロセスが続くが、簡単に説明すると次の通りである。
【0106】
すなわち、CMPプロセスにより、キャビティ40の外部のルテニウム膜42およびHfO2 膜41を除去し、ルテニウム膜42からなるゲート電極およびHfO2 膜41からなるゲート絶縁膜を形成する工程(図11(i))、層間絶縁膜および配線を形成する工程と、トランジスタ等のプロセスダメージを回復させるために、400℃程度の水素含有還元性雰囲気中での熱処理工程、ダイシング工程などが続く。
【0107】
このとき、上記水素含有還元性雰囲気中での熱処理工程(水素アニール)において、HfO2 膜41の還元は上述した理由により抑制されるので、トランジスタのリーク電流の増加は抑制される。
【0108】
なお、本実施形態では、金属酸化物誘電体膜としてHfO2 膜を用いたトランジスタの場合を示したが、Y2 O3 膜、La2 O3 膜、ZrO2 膜、Ta2 O5 膜、Nb2 O5 膜、Pr2 O3 膜などの高誘電率の金属酸化物誘電体膜を用いても同様の結果が得られる。
【0109】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、本発明をDRAM、強誘電体メモリ、ダマシンゲートトランジスタに適用した場合について説明したが、金属酸化物誘電体膜/電極の積構造を有する他のデバイスにも適用可能である。
【0110】
また、上記実施形態では、水素雰囲気中でのアニールを例示したが、他の還元性雰囲気中での熱処理に対しても本発明は有効である。
【0111】
さらに、上記実施形態では、電極材料としてルテニウム、イリジウムを例示したが、ルテニウム、イリジウム、パラジウム、オスミウム、白金およびレニウムの少なくとも一つであれば構わない。
【0112】
さらにまた、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0113】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【0114】
【発明の効果】
以上詳説したように本発明によれば、半導体プロセス中での金属酸化物誘電体膜の還元を防止できる、金属酸化物誘電体膜/電極の積層構造を含む半導体装置を実現できるようになる。
【図面の簡単な説明】
【図1】第1の実施形態に係るスタック型DRAMのメモリセルの製造工程を示す断面図
【図2】図1に続く同スタック型DRAMのメモリセルの製造工程を示す断面図
【図3】ルテニウム膜中の酸素濃度が異なる三つの試料(平面キャパシタ)についてのアニール前後の酸素濃度分布を示す図
【図4】ルテニウム膜中の酸素濃度が2×1021cm−3の試料(立体キャパシタセルアレイ)についてのアニール前後の酸素濃度分布を示す図
【図5】図4の試料(立体キャパシタセルアレイ)を示す断面図
【図6】第1の実施形態の変形例を示す断面図
【図7】同変形例の場合における図5の試料に相当する立体キャパシタアレイを示す断面図
【図8】第2の実施形態に係る強誘電体メモリセルの製造工程を示す断面図
【図9】イリジウム膜中の酸素濃度が異なる三つの試料(平面キャパシタ)についてのアニール前後の酸素濃度分布を示す図
【図10】第3の実施形態に係るダマシンゲートトランジスタの製造工程を示す断面図
【図11】図10に続く同ダマシンゲートトランジスタの製造工程を示す断面図
【図12】ルテニウム膜中の酸素析出量とMOSキャパシタのリーク電流との関係を示す図
【図13】成膜直後のルテニウム膜中の酸素濃度が2×1021cm−3のキャパシタのリーク電流の酸素濃度依存性を示す図
【図14】成膜直後のイリジウム膜中の酸素濃度が4×1021cm−3の場合のキャパシタの分極量2Prの酸素濃度依存性を示す図
【符号の説明】
1…シリコン基板
2…素子分離絶縁膜
3…MOSトランジスタ
4…層間絶縁膜
5…ビット線
6…コンタクト電極
7…層間絶縁膜
8…バリアメタル膜
9…タングステン膜
10…シリコン窒化膜
11…シリコン酸化膜
12…キャビティ
13…窒化チタン膜(バリアメタル)
14…ルテニウム膜(下部電極)
15…フォトレジスト
16…TaO膜(キャパシタ誘電体膜)
17…ルテニウム膜(上部電極)
20…IrO2 膜
21…Ir膜
22…白金膜(下部電極)
23…PZT膜(キャパシタ誘電体膜)
24…イリジウム膜(上部電極)
31…シリコン基板
32…熱酸化膜
33…シリコン窒化膜
34…シリコン酸化膜
35…ダミーゲート酸化膜
36…ダミーゲート電極
37…ソース/ドレイン領域
38…シリコン窒化膜
39…シリコン酸化膜
39…キャビティ
41…HfO2 膜(ゲート絶縁膜)
42…ルテニウム膜(ゲート電極)
【発明の属する技術分野】
本発明は、金属酸化物誘電体膜を用いた素子を含む半導体装置に関する。
【0002】
【従来の技術】
電子デバイスのサイズが小さくなるに伴い、電子デバイスの機能を単に回路構成のみで達成するのではなく、機能性薄膜等の材料自体の特性を利用してデバイスの機能を実現することが有利になりつつある。
【0003】
大規模集積回路を従来のMOSトランジスタとMOSキャパシタのみで実現することは、素子のサイズが縮小されていくなかで、非常に困難なものになっている。例えば、MOSキャパシタでは微細化に伴い、ゲート酸化膜の薄膜化が困難になっている。そのため、EOT(Equivalent Oxide Thickness:実効的酸化膜厚)の薄膜化と低リーク電流を同時に実現するために、シリコン酸化膜やシリコン窒化膜/シリコン酸化膜積層膜(NO膜)よりも20〜30程度高い比誘電率を発現するY2 O3 、HfO2 、ZrO2 あるいはTa2 O5 [TaO]などの高誘電率金属酸化物からなる誘電体膜の採用が不可避であると考えられている。
【0004】
また、MOSキャパシタ、特に半導体メモリに使用されるMOSキャパシタの場合、集積回路の最小加工寸法が小さくなっても、S/N比を低下させないために、一定のキャパシタ容量を確保し続けていく必要がある。そのために、キャパシタ誘電体膜として、TaO、(Ba,Sr)TiO3 [BST]、SrTiO3 [STO]、Pb(Zr,Ti)O3 [PZT]、SrBi2 Ta2 O9 [SBT]など数百以上の比誘電率を実現できる金属酸化物からなる誘電体膜が検討されている。
【0005】
この種の金属酸化物誘電体膜の高誘電率を利用するうえで、電極の選定は重要である。その理由は以下の通りである。従来より使用されている多結晶シリコン電極は、金属酸化物誘電体膜に接するとその接触面が酸化され、シリコン酸化膜(低誘電率層)が形成される。その結果、金属酸化物誘電体膜単独の場合に比べて、シリコン酸化膜が存在する分だけ、EOTが増加することによる。
【0006】
このようなEOTの増加を回避するために、電極材料として、比較的酸化が起こりにくい、窒化チタンや窒化タンタルなどの金属の窒化物を採用することが考えられる。ここで、高誘電率金属酸化物誘電体膜は一般にバンドギャップが小さいために、膜自体でリーク電流を抑制することは難しい。そのため、金属酸化物誘電体膜との界面のショットキィ障壁を高くすることができない窒化チタン電極や窒化タンタル電極を選定した場合、リーク電流の抑制が困難であるという問題がある。
【0007】
金属酸化物誘電体膜に用いる電極として最も特性的に優れている電極の一つとして、Pt、Ir、Ruなどの貴金属からなる貴金属電極があげられる。その理由としては、貴金属は酸化されないか、酸化されても導電性を示すためにEOTに影響を与えないことや、貴金属は仕事関数が大きいので、金属酸化物誘電体膜との界面のショットキィ障壁を高くできることがあげられる。
【0008】
しかし、貴金属電極を採用した場合、以下のような問題がある。Pt、Ir、Ruなどの貴金属は触媒効果を有する。そのため、貴金属電極は、半導体プロセス中の水素ガスから水素ラジカルを生成して、金属酸化物誘電体膜を還元してしまう。金属酸化物誘電体膜は還元されると、酸素欠損を生じて半導体化するために、金属酸化物誘電体膜の絶縁性が大幅に低下するという問題が生じる。半導体プロセス中の水素ガスとしては、例えば、トランジスタ等のプロセスダメージを回復させるために、ダイシング直前の最終工程で行われる400℃程度の水素含有還元性雰囲気中での熱処理によるものがあげられる。
【0009】
【発明が解決しようとする課題】
上述の如く、Pt、Ir、Ruなどの貴金属電極は、金属酸化物誘電体膜に用いる電極として特性的に優れている。しかし、この種の貴金属電極は触媒効果を有するために、半導体プロセス中の水素ガスから水素ラジカルを生成して、金属酸化物誘電体膜を還元して、金属酸化物誘電体膜の特性劣化を招くという問題がある。
【0010】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、半導体プロセス中での金属酸化物誘電体膜の還元を防止できる、金属酸化物誘電体膜/電極の積層構造を含む半導体装置を提供することにある。
【0011】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【0012】
すなわち、上記目的を達成するために、本発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた金属酸化物誘電体膜と、前記金属酸化物誘電体膜上に設けられ、触媒作用を有する貴金属と酸素とを含み、かつ前記金属酸化物誘電体膜との界面側で酸素濃度が最大となる酸素濃度分布を厚さ方向に有する電極とを備えていることを特徴とする。
【0013】
本発明によれば、金属酸化物誘電体膜/触媒効果を有する金属を含む電極の積層構造において、金属酸化物誘電体膜との界面側の電極内に酸素を設けることによって、半導体プロセス中での金属酸化物誘電体膜の還元の原因となる、上記界面における金属の触媒効果を抑制することができる。
【0014】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【0015】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【0016】
(第1の実施形態)
図1および図2は、本発明の第1の実施形態に係るスタック型DRAMのメモリセルの製造工程を示す断面図である。
【0017】
まず、図1(a)に示すように、周知のプロセスにより、シリコン基板1上に素子分離絶縁膜2、LDD構造を有するMOSトランジスタ3、層間絶縁膜4、ビット線5、コンタクト電極6を形成する。
【0018】
続いて、同図(a)に示すように、層間絶縁膜7を堆積し、層間絶縁膜7にビアホールを開口し、該ビアホールを埋め込むようにバリアメタル膜、タングステン膜を順次堆積し、その後、ビアホール外部のバリアメタル膜、タングステン膜をCMP(Chemical Mechanical Polishing)プロセスにより除去するともに、表面を平坦化し、バリアメタル膜8、タングステン膜9からなるビアプラグを形成する。
【0019】
次に、図1(b)に示すように、LPCVDプロセスにより、シリコン窒化膜10を80nm堆積し、続いてプラズマCVDプロセスにより、シリコン窒化膜10上にシリコン酸化膜11を600nm堆積し、その後、シリコン酸化膜11およびシリコン窒化膜10を周知のフォトリソグラフィ技術とRIE技術により加工し、キャパシタ電極の鋳型となるキャビティ12を形成する。
【0020】
続いて、同図(b)に示すように、キャビティ12の内面を被覆するように、CVDプロセスによりバリアメタルとしての窒化チタン膜13を20nm堆積し、さらにCVD−ルテニウム膜のシードとして用いるルテニウム薄膜(不図示)を10nm形成してから、Ru(EtCp)2 [=Ru(C7 H9 )2 ]を原料として用いた熱CVDプロセスにより、キャパシタの下部電極としてのルテニウム膜14を25nm堆積する。以下、上記ルテニウム薄膜(不図示)とルテニウム膜14をまとめたものをルテニウム膜14という。
【0021】
次に、キャビティ12内を埋め込むように、基板全面にフォトレジストを塗布し、CMPプロセスによりエッチバックを行い、図1(c)に示すように、窒化チタン膜13とルテニウム膜14をキャビティ12内部にのみ残存せしめる。図において、15は上記フォトレジストを示している。
【0022】
次に、図1(d)に示すように、希弗酸を用いたウエットエッチングによりシリコン酸化膜11を除去し、続いて硫酸過酸化水素水混合液を用いたウエットエッチングによりルテニウム膜14の側壁に露出して残存している窒化チタン膜13を除去する。その後、アッシャーによりフォトレジスト15を剥離することにより、同図1(d)に示すように、ルテニウム膜14からなるシリンダー形状を有する下部電極が得られる。
【0023】
次に、図2(e)に示すように、CVDプロセスによりTaO膜16を全面に堆積し、その後、TaO膜16に対して、480℃、30TorrでUV−O3 処理を30秒間行う。TaO膜16のCVD原料としては、例えば、ペンタエトキシタンタル(PET)を用いる。
【0024】
次に、CVDプロセスによりキャパシタの上部電極となるルテニウム膜を形成する工程に進むが、本実施形態では、TaO膜16との界面側の上部電極の表面に酸素を偏析させることが必要である。以下、本実施形態の上部電極の形成方法について詳説する。
【0025】
まず、TaO膜16上にCVD−ルテニウム膜のシードとして用いるPVD−ルテニウム膜(不図示)を8nm堆積する。PVD−ルテニウム膜の段差被覆性は悪いので、シリンダー形状の下部電極18の側壁部に形成されたTaO膜16上には、極めて薄い(〜1nm)PVD−ルテニウム膜が形成される。
【0026】
次に、図2(f)に示すように、ルテニウムの原料としてRu(EtCp)2 [=Ru(C7 H9 )2 ]を用いた熱CVDプロセスにより、キャパシタの上部電極となるルテニウム膜17を60nm堆積する。
【0027】
ここで、ルテニウム膜17の成膜温度は300℃である。また、ルテニウム膜17中の酸素濃度が1×1021cm−3から3×1021cm−3になるように、成膜条件をあわせこんでおく。具体的には、Ru(EtCp)2 の供給速度が0.066sccm、酸素の供給速度が300sccmである。以下、上記PVD−ルテニウム薄膜(不図示)とルテニウム膜17をまとめたものもをルテニウム膜17という。
【0028】
次に、ルテニウム膜17に対して、400℃の水素雰囲気中で20分間の水素アニールを行い、続いて400℃の窒素雰囲気中で10分間の窒素アニールを行う。
【0029】
上記水素アニールによって、ルテニウム膜17は還元されて酸素や炭素が脱離する(純化する)とともに結晶粒成長が進行する。もともと弱い結晶性を示す多結晶であったルテニウム膜17の結晶は大粒径化し、純化されたルテニウム膜17の結晶粒中の水素の拡散は大きく抑制される。水素アニールでは、ルテニウム膜17の緻密化は進行しにくいが、水素アニールに続いて行われる窒素アニールによってルテニウム膜17の緻密化が進行する。そして、このようなルテニウム膜17の純化、大粒径化および緻密化は、ルテニウム膜17の表面側から進行することにより、ルテニウム膜17中の酸素の外方拡散、水素雰囲気中の水素の内方拡散は十分に抑制される。
【0030】
これにより本実施形態に記載したような酸素濃度を有するルテニウム膜17に対して上記条件の水素アニールと窒素アニールを施した場合、TaO膜16/ルテニウム膜17(上部電極)の界面のルテニウム膜17中には多くの酸素が残留するようになる。このように一旦偏析させたTaO膜16との界面側のルテニウム膜17中の酸素は、その後の別の水素アニール工程においても還元されることなく、酸素の偏析領域というかたちで残存する。
【0031】
図3に、成膜直後の上部電極としてのルテニウム膜中の酸素濃度が5×1020cm−3、2×1021cm−3および5×1021cm−3の三つの試料(Ru/TaO/Ru・平面キャパシタ)に対して、3段階アニール(400℃3%水素含有窒素雰囲気30分→400℃、窒素雰囲気10分→400℃、3%水素含有窒素雰囲気30分)を行う前後でのルテニウム膜の膜厚方向の酸素濃度分布の変化を調べた結果を示す。上記ルテニウム膜はCVDプロセスにより形成した。
【0032】
図3(a)から、成膜直後のルテニウム膜中の酸素濃度が2×1021cm−3の場合、上記3段階アニールを経た後においても、TaO膜との界面付近のルテニウム膜、具体的にはTaO膜から10nm以内の領域のルテニウム膜中には1×1021cm−3近くの酸素が偏析し、酸素の偏析領域が形成されていることが分かる。
【0033】
一方、図3(b)および図3(c)から、成膜直後のルテニウム膜中の酸素濃度が5×1020cm−3および5×1021cm−3の場合、酸素の界面偏析が見られず、3段階アニール後に、ルテニウム膜中の酸素濃度が一様に低下することが分かる。
【0034】
図4に、成膜直後のルテニウム膜中の酸素濃度が2×1021cm−3の場合について、同様の3段階アニール前後での酸素濃度の変化を、実際の立体キャパシタセルアレイについて調べた結果を示す。図5に、上記立体キャパシタセルアレイの断面図を示す。ルテニウム膜の膜厚方向の酸素濃度分布は、ルテニウム膜の膜厚をエッチングにより段階的に薄くしていき、各膜厚でのSIMS分析から求めた。なお、図3の酸素濃度分布も同様のSIMS分析により求めた。同様に、成膜直後のルテニウム膜中の酸素濃度が5×1020cm−3および5×1021cm−3の場合についても、3段階アニール前後での酸素濃度の変化を調べた。
【0035】
表1に、上記三つキャパシタセルアレイ(試料)のリーク電流を調べた結果を示す。また、図13に、図4のキャパシタのリーク電流の酸素濃度依存性を示す。
【0036】
【表1】
【0037】
表1から、窒素アニール終了後では、三つの試料ともにリーク電流に有意な差は見られないが、さらに水素アニールを行うと本実施形態の方法で形成し、界面に酸素偏析を起こさせた試料(酸素濃度2×1021cm−3)のみが低いリーク電流を示すことが分かる。
【0038】
このように酸素偏析でキャパシタ特性が大きく変わる原因としては以下の理由があげられる。
【0039】
TaOは酸化物であり、ルテニウムなどの触媒効果を有する貴金属によって活性化された水素(水素ラジカル)によって還元される性質を有する。しかし、TaO膜/ルテニウム膜の積層構造において、TaO膜近傍のルテニウム膜中に酸素が高濃度に存在する場合(酸素の偏析領域が存在する場合、酸素濃度が最大となる領域が存在する場合)、上記高濃度の酸素によってTaO膜近傍におけるルテニウムの触媒効果が抑制され、TaO膜の還元が抑制される。さらに、TaO膜近傍のルテニウム膜中の酸素がTaO膜への酸素供給源となることによっても、TaO膜の還元は抑制される。
【0040】
このように本実施形態によれば、ルテニウムの触媒効果によるTaO膜の水素アニール時の還元は、二重に抑制されることになる。これにより、TaO膜の還元に起因する種々の問題を解決できるようになる。例えば、還元防止用のアルミナ層等の水素拡散防止層が不要となり、工程数の増加を防止できる。また、上述したように、キャパシタのリーク電流の増加を抑制できる。
【0041】
したがって、本実施形態によれば、ルテニウムの触媒効果によるTaO膜の還元を招かずに、ルテニウム膜の利点(貴金属電極の利点)を発揮できるようになる。ルテニウム膜の利点としては、例えば、多結晶シリコン膜とは異なり、酸化されても低誘電率層を作らないので、EOTを小さくできることがあげられる。その他に、仕事関数が大きく、リーク電流を小さくできることがあげられる。
【0042】
ところで、ルテニウム膜を緻密化する際に、ルテニウム膜中にある程度の不純物(酸素や炭素)を含ませておいて、その不純物の脱離とともに緻密化を行う方が、結晶の再構成を容易に行える。
【0043】
しかし、あまり多くの酸素や炭素を含ませておくと、極めて粗悪な低密度のルテニウム膜(例えば針状)しか形成されないため、アニールによる緻密化が困難になる。すなわち、ルテニウム膜の全体に酸素等の不純物を高濃度に含ませることは、結晶性を悪くし、膜剥がれ等の問題を招き好ましくない。
【0044】
ルテニウム膜の好ましい酸素濃度条件はCVDプロセスの条件(例えば原料ガスとして何を用いるか)等によって異なるが、その目安としては、TaO膜/ルテニウム膜の界面に酸素偏析が起こり、該界面側におけるルテニウム膜中に酸素の偏析領域が形成されることがあげられる。
【0045】
本発明者の実験によれば、低密度のルテニウム膜が形成されないようにするためには、上記酸素の偏析領域を除いたルテニウム膜の酸素濃度は最大で3×1020cm−3未満、上記酸素の偏析領域の厚さは10nm以下であることが好ましいことが分かった。よって、膜質の観点からは、上記酸素濃度および厚さの少なくとも一方を満たすルテニウム膜17を形成することが好ましい。
【0046】
また、発明者の実験によれば、触媒効果を十分に抑制するためには、上記酸素の偏析領域の酸素濃度は最低で3×1020cm−3以上であることが好ましいことが分かった。よって、還元抑制効果の観点からは、上記最低酸素濃度を満たすルテニウム膜17を形成することが好ましい。同時に、良質な膜質を確保するためには、上記最大酸素濃度を満たすようにルテニウム膜17を形成する。
【0047】
また、ルテニウム膜(上部電極)17を調べたところ、図2(g)に示すように、ルテニウム膜17の膜厚方向に延びた複数の柱状の結晶粒からなる柱状結晶構造を有し、上記複数の柱状の結晶粒内には酸素が含まれ、かつ上記酸素はTaO膜16との界面側で最大となる厚さ方向の濃度分布、具体的にはTaO膜16との界面からルテニウム膜17の厚さ方向に向かって10nm以内の領域に、酸素濃度が最大となる濃度分布を有することが分かった。上記のような柱状結晶構造を有するルテニウム膜17、つまり良質の結晶性を示すルテニウム膜17は、水素および水素ラジカルの拡散係数が小さい。これも、TaO膜16の還元を効果的に抑制することができた理由の一つであると考えられる。
【0048】
図2(f)の所望の酸素偏析を起こしたルテニウム膜17を形成した以降の工程は、周知のスタック型DRAMのメモリセルのプロセスが続くが、簡単に説明すると次の通りである。
【0049】
すなわち、SOG膜(塗布膜)をルテニウム膜17上に形成し、続いてフォトリソグラフィ技術およびRIE技術により上記SOG膜を加工し、該SOG膜からなるハードマスクを形成する工程、該ハードマスクを用いてルテニウム膜17を加工し、ルテニウム膜17からなるキャパシタの上部電極を形成する工程(メモリセル領域の素子を完成させる工程)、層間絶縁膜および配線を形成する工程、トランジスタ等のプロセスダメージを回復させるために、400℃程度の水素含有還元性雰囲気中での熱処理工程、ダイシング工程などが続く。
【0050】
このとき、上記水素含有還元性雰囲気中での熱処理工程(水素アニール)において、TaO膜16の還元は上述した理由により抑制されるので、キャパシタのリーク電流の増加は抑制される。
【0051】
なお、本実施形態では、金属酸化物誘電体膜としてTaO膜を用いたTaOキャパシタの場合を示したが、BST膜、STO膜、PZT膜、SBT膜など他の高誘電率の金属酸化物誘電体膜を用いても同様の結果が得られる。
【0052】
また、本実施形態では、キャビティ12内を埋め込むように、上部電極(ルテニウム膜)17を形成したが、図6に示すように、シリンダー形状の下部電極(ルテニウム膜)14との間に隙間ができるように、上部電極(ルテニウム膜)17を形成しても構わない。
【0053】
この場合の図5の試料に相当する立体キャパシタセルアレイの断面図を図7に示す。この場合、上部電極であるルテニウム膜上に堆積されたSiO2 膜を除去してから、酸素濃度分布をSIMS分析により求める必要がある。その理由は、上記SiO2 膜中の酸素が、TaO膜/上部電極の界面に偏析した酸素としてカウントされることを防止するためである。
【0054】
(第2の実施形態)
図8は、本発明の第2の実施形態に係る強誘電体メモリセルの製造工程を示す断面図である。本実施形態は、キャパシタ強誘電体膜としてPZT膜を使用し、上部電極としてイリジウム膜を使用した例である。なお、図1および図2と対応する部分には図1および図2と同一符号を付してあり、詳細な説明は省略する。
【0055】
まず、第1の実施形態と同様に、図1(a)の工程を行い、続いて図8(a)に示すように、PVDプロセスにより、バリアメタル膜としてのIrO2 膜20/Ir膜21の積層膜、キャパシタの下部電極としての白金膜22を全面に順次堆積する。
【0056】
次に、図8(b)に示すように、周知のリソグラフィ技術およびRIE技術により、IrO2 膜20/Ir膜21の積層膜、白金膜22をテーパー状に加工して、台形状の立体下部電極20〜22を形成する。
【0057】
次に、図8(c)に示すように、Pb(DPM)2 、Zr(DPM)2 、Ti(DPM)2 (i−OC2 H7 )2 を原料に用い、成膜温度440℃でもって熱CVDプロセスにより非晶質のPZT膜23を立体下部電極20〜22を覆うように全面に堆積し、その後、酸素雰囲気中での850℃、30秒のRTO(Rapid Thermal Oxidation)により、PZT膜23を結晶化させる。
【0058】
次に、CVDプロセスによりキャパシタの上部電極となるイリジウム膜を形成する工程に進むが、本実施形態では、PZT膜23との界面側の上部電極の表面に酸素を偏析させることが必要である。以下、本実施形態の上部電極の形成方法について詳説する。
【0059】
まず、PZT膜23上にCVD−イリジウム膜のシードとなるPVD−イリジウム膜(不図示)を3nm堆積する。第1の実施形態と異なり、下部電極20〜22は台状形状を有しているので、PVD−イリジウム膜でもある程度の段差被覆性が確保される。そのため、上記PVD−イリジウム膜の膜厚は3nmと薄くなっている。
【0060】
次に、図8(d)に示すように、イリジウムの原料としてIr(EtCp)2 [=Ir(C7 H9 )2 ]を用いた熱CVDプロセスにより、キャパシタの上部電極としてのイリジウム膜24を60nm堆積する。
【0061】
ここで、イリジウム膜24の成膜温度は270℃である。また、イリジウム膜24中の酸素濃度が1×1021cm−3から5×1021cm−3になるように、成膜条件をあわせこんでおく。具体的には、Ir(EtCp)2 の供給速度が0.045sccm、酸素の供給速度が350sccmである。以下、上記PVD−イリジウム膜(不図示)とイリジウム膜24をまとめたものもをイリジウム膜24という。
【0062】
次に、イリジウム膜24に対して、400℃の水素雰囲気中で中で20分間の水素アニールを行い、続いて400℃の窒素雰囲気中で10分間の窒素アニールを行う。
【0063】
上記水素アニールによって、イリジウム膜24は還元されて酸素や炭素が脱離する(純化する)とともに結晶粒成長が進行する。これにより、イリジウム膜24の結晶は大粒径化し、純化されたイリジウム膜24中の水素の拡散は大きく抑制される。水素アニールでは、イリジウム膜24の緻密化は進行しにくいが、水素アニールに続いて行われる窒素アニールによってイリジウム膜24の緻密化が進行する。そして、このようなイリジウム膜24の純化、大粒径化および緻密化は、イリジウム膜24の表面側から進行することにより、イリジウム膜24中の酸素の外方拡散、水素雰囲気中の水素の内方拡散が十分に抑制される。
【0064】
これにより本実施形態に記載したような酸素濃度を有するイリジウム膜24に対して上記条件の水素アニールと窒素アニールを施した場合、PZT膜23/イリジウム膜24(上部電極)の界面のイリジウム膜24中には多くの酸素が残留するようになる。このように一旦偏析させたPZT膜23との界面側のイリジウム膜24中の酸素は、その後の別の水素アニール工程においても還元されることなく、酸素の偏析領域というかたちで残存する。
【0065】
図9に、成膜直後の上部電極としてのイリジウム膜中の酸素濃度が5×1020cm−3、4×1021cm−3および8×1021cm−3の三つの試料(イリジウム/PZT/イリジウム・キャパシタ・平面キャパシタ)に対して、3段階アニール(400℃3%水素含有窒素雰囲気30分→400℃、窒素雰囲気10分→400℃、3%水素含有窒素雰囲気30分)を行う前後でのイリジウム膜の膜厚方向の酸素濃度分布の変化を調べた結果を示す。上記イリジウム膜はCVDプロセスにより形成した。
【0066】
図9から、成膜直後のイリジウム膜中の酸素濃度が4×1021cm−3の場合、酸素濃度が5×1020cm−3および8×1021cm−3の場合とは異なり、上記3段階アニールを経た後においても、PZT膜の界面付近のルテニウム膜、具体的にはPZT膜から10nm以内の領域のイリジウム膜中には1×1021cm−3近くの酸素が偏析し、酸素の偏析領域が形成されていることが分かる。
【0067】
表2に、上記三つのPZTキャパシタの分極量2Prを調べた結果を示す。また、図14に、成膜直後のイリジウム膜中の酸素濃度が4×1021cm−3の場合のキャパシタの分極量2Prの酸素濃度依存性を示す。
【0068】
【表2】
【0069】
表2から、窒素アニール終了後では、三つの試料ともに2Prに有意な差は見られないが、さらに水素アニールを行うと本実施形態の方法で形成し、界面に酸素偏析を起こさせた試料(酸素濃度4×1021cm−3)のみが殆ど変わらない2Pr値を示すことが分かる。このように酸素偏析でキャパシタ特性が大きく変わる原因としては以下の理由があげられる。
【0070】
PZTは酸化物であり、イリジウムなどの触媒効果を有する貴金属によって活性化された水素(水素ラジカル)によって還元される性質を有する。しかし、PZT膜/イリジウム膜の積層構造において、PZT膜近傍のイリジウム膜中に酸素が高濃度に存在する場合(酸素の偏析領域が存在する場合、酸素濃度が最大となる領域が存在する場合)、上記高濃度の酸素によってPZT膜近傍におけるイリジウムの触媒効果が抑制され、PZT膜の還元が抑制される。さらに、PZT膜近傍のイリジウム膜中の酸素がPZT膜への酸素供給源となることによっても、PZT膜の還元は抑制される。
【0071】
このように本実施形態によれば、イリジウムの触媒効果によるPZT膜の水素アニール時の還元は、二重に還元を抑制されることになる。これにより、PZT膜の還元に起因する種々の問題を解決できるようになる。例えば、還元防止用のアルミナ層等の水素拡散防止層が不要となり、工程数の増加を防止できる。また、上述したように、2Pr値の低下を抑制できる。
【0072】
したがって、本実施形態によれば、貴金属であるイリジウムの触媒効果によるPZT膜の還元を招かずに、第1の実施形態と同様に、貴金属電極の利点を発揮できるようになる。
【0073】
ところで、イリジウム膜を緻密化する際には、イリジウム膜中にある程度の不純物(酸素や炭素)を含ませておいて、その不純物の脱離とともに緻密化を行う方が、結晶の再構成を容易に行える。
【0074】
しかし、あまり多くの酸素や炭素を含ませておくと、低密度のイリジウム膜(例えば多孔質状)しか形成されないため、アニールによる緻密化が困難になる。すなわち、イリジウム膜の全体に酸素等の不純物を高濃度に含ませることは、結晶性を悪くし、膜剥がれ等の問題を招き好ましくない。
【0075】
イリジウム膜の好ましい酸素濃度条件はCVDプロセスの条件(例えば原料ガスとして何を用いるか)等によって異なっているが、その目安として、PZT膜/イリジウム膜の界面に酸素偏析が起こり、該界面側におけるイリジウム膜中に酸素の偏析領域が形成されることがあげられる。
【0076】
本発明者の実験によれば、低密度のルテニウム膜が形成されないようにするためには、酸素の偏析領域を除いたルテニウム膜の酸素濃度および酸素の偏析領域の厚さは、第1の実施形態と同じ値に設定することが好ましいことが分かった。同様に、触媒効果を十分に抑制するためには、酸素の偏析領域の酸素濃度は、第1の実施形態と同じ値に設定することが好ましいことが分かった。
【0077】
また、イリジウム膜(上部電極)24を調べたところ、ルテニウム膜17の場合と同様に、複数の柱状の結晶粒からなる柱状結晶構造を有し、かつPZT膜23との界面からイリジウム膜24の厚さ方向に向かって10nm以内の領域に、酸素濃度が最大となる濃度分布を有することが分かった。このような良質の結晶性を示すイリジウム膜24は、水素および水素ラジカルの拡散係数が小さい。これも、PZT膜23の還元を抑制することができた理由の一つであると考えられる。
【0078】
図8(d)の所望の酸素偏析を起こしたイリジウム膜24を形成した以降の工程は、周知の強誘電体メモリセルのプロセスが続くが、簡単に説明すると次の通りである。
【0079】
すなわち、周知のフォトリソグラフィ技術およびRIE技術によりイリジウム膜24を加工し、イリジウム膜24からなるキャパシタの上部電極を形成する工程(メモリセル領域の素子を完成させる工程)、層間絶縁膜および配線を形成する工程、トランジスタ等のプロセスダメージを回復させるために、400℃程度の水素含有還元性雰囲気中での熱処理工程、ダイシング工程などが続く。
【0080】
このとき、上記水素含有還元性雰囲気中での熱処理工程(水素アニール)において、PZT膜23の還元は上述した理由により抑制されるので、キャパシタの分極量の低下は抑制される。
【0081】
なお、本実施形態では、金属酸化物誘電体膜としてPZT膜を用いたPZTキャパシタの場合を示したが、Bi4 Ti3 O12、SBTなどを用いても同様の効果が得られる。
【0082】
(第3の実施形態)
図10および図11は、本発明の第3の実施形態に係るダマシンゲートトランジスタの製造工程を示す断面図である。ここでは、nチャネルのトランジスタを形成する場合について説明するが、pチャネルのトランジスタも同様の方法により形成することができる。トランジスタを形成する領域は、基板表面または基板表面に形成したウェルである。さらに、nおよびpチャネルのトランジスタを形成する場合も同様の方法により形成することができる。この場合、nおよびpチャネルのトランジスタの少なくとも一方を、基板表面に形成したウェルに形成する。
【0083】
まず、図10(a)に示すように、不純物濃度5×1015cm−3程度の(100)面のp型のシリコン基板31の表面に熱酸化膜32を形成し、続いて熱酸化膜32上にシリコン窒化膜33を形成する。
【0084】
次に、図10(b)に示すように、熱酸化膜32、シリコン窒化膜33を周知のリソグラフィ技術とRIE技術を用いて加工して、熱酸化膜32、シリコン窒化膜33からなる素子分離形成用のマスクを形成し、続いて該マスクをマスクに用いて基板表面をエッチングし、素子分離領域に深さ0.3μm程度のトレンチ(素子分離溝)を形成し、その後、高密度プラズマCVD(HDP)プロセスによりトレンチ内を埋め込むようにシリコン酸化膜34を全面に堆積する。
【0085】
次に、シリコン窒化膜33を研磨ストッパーに用いてCMPプロセスにより、シリコン酸化膜34を研磨し、シリコン酸化膜34をトレンチ内にのみ残存せしめ、その後、ホット燐酸を用いたウエットエッチングでシリコン窒化膜33を除去し、さらに希弗酸を用いたウエットエッチングで熱酸化膜32を除去することにより(図10(c))、STI(Shallow Trench Isolation)による素子分離工程が終了する。
【0086】
次に、図10(d)に示すように、シリコン基板31上に、トランジスタのダミーゲート酸化膜35となる厚さ3nm程度の熱酸化膜、ダミーゲート電極36となる多結晶シリコン膜を順次形成し、続いてフォトレジスト(不図示)を塗布して周知のリソグラフィ技術とRIE技術とにより、上記多結晶シリコン膜および熱酸化膜を加工することにより、ダミーゲート酸化膜35、ダミーゲート電極36を形成する。以下、ダミーゲート電極36、ダミーゲート酸化膜35をまとめてダミーゲート部という。
【0087】
次に、同図(d)に示すように、上記フォトレジスト(不図示)およびダミーゲート部をマスクにしてリン等のn型不純物を基板表面にイオン注入し、n− 型のソース/ドレイン領域(エクステンション)37を形成する。その後、上記フォトレジスト(不図示)を剥離する。
【0088】
次に、CVDプロセスによりシリコン窒化膜を15nm基板全面に堆積し、続いて上記シリコン窒化膜をRIEプロセスによりエッチバックすることにより、図10(e)に示すように、ダミーゲート部の側壁部を覆うシリコン窒化膜38を形成する。その後、シリコン窒化膜38およびダミーゲート部をマスクにしてn型不純物を基板表面にイオン注入し、n+ 型のソース/ドレイン領域37を形成する。このようにしてLDD構造を有するソース/ドレイン領域37が得られる。
【0089】
次に、同図(e)に示すように、プラズマCVDプロセスによりシリコン酸化膜39を基板全面に堆積し、続いてCMPプロセスによりシリコン酸化膜39の表面を研磨し、ダミーゲート電極36の表面を露出させるとともに、表面を平坦化する。
【0090】
次に、図11(f)に示すように、ダウンフローエッチングによりダミーゲート電極36を除去し、続いてウエットエッチングによりダミーゲート酸化膜35を除去する。以上の工程によりゲート電極形状のキャビティ40を形成した下地が得られる。
【0091】
次に、図11(g)に示すように、ALD(Atomic Layer Deposition)プロセスにより、キャビティ40の内壁(側面、底面)を覆うように、ゲート絶縁膜としてのHfO2 膜41を全面に堆積し、その後HfO2 膜41に500℃の窒素アニールを行う。ALD原料は、例えば、テトラエトキシハフニウムとH2 Oである。
【0092】
次に、CVDプロセスによりゲート電極となるルテニウム膜を形成する工程に進むが、本実施形態では、HfO2 膜41との界面側のゲート電極の表面に酸素を偏析させることが必要である。以下、本実施形態のゲート電極の形成方法について詳説する。
【0093】
まず、HfO2 膜41上にCVD−ルテニウム膜のシードとなるPVD−ルテニウム膜(不図示)を1nm堆積する。
【0094】
次に、図11(h)に示すように、ルテニウムの原料としてRu(Cp)2 [=Ru(C5 H5 )2 ]を用いた熱CVDプロセスにより、ゲート電極としてのルテニウム膜42を100nm堆積する。
【0095】
ここで、ルテニウム膜42の成膜温度は270℃である。また、ルテニウム膜42中の酸素濃度が1×1021cm−3から3×1021cm−3になるように、成膜条件をあわせこんでおく。具体的には、Ru(EtCp)2 の供給速度が0.08sccm、酸素の供給速度が400sccmである。以下、上記PVD−ルテニウム薄膜(不図示)とルテニウム膜42をまとめたものもをルテニウム膜42という。
【0096】
次に、ルテニウム膜42に対して、400℃の水素雰囲気中で20分間の水素アニールを行い、続いて400℃の窒素雰囲気中で10分間の窒素アニールを行う。
【0097】
このような水素アニールと窒素アニールによって、第1の実施形態のルテニウム膜17と同様の作用効果が、ルテニウム膜42についても得られる。これにより、本実施形態に記載したような酸素濃度を有するルテニウム膜42に対して上記条件の水素アニールと窒素アニールを施した場合、HfO2 膜41/ルテニウム膜42(ゲート電極)の界面のルテニウム膜42中には酸素が残留するようになる。このように一旦偏析させたルテニウム膜42中の酸素は、その後の別の水素アニール工程においても還元されることなく、酸素の偏析領域というかたちで残存する。
【0098】
第1の実施形態と同様に、3段階アニール(400℃3%水素含有窒素雰囲気30分→400℃、窒素雰囲気10分→400℃、3%水素含有窒素雰囲気30分)の前後でのルテニウム膜の膜厚方向の酸素濃度分布をSIMSにより調べたところ、第1の実施形態と同様に、金属酸化物誘電体膜(HfO2 膜)の界面付近のルテニウム膜、具体的にはHfO2 膜から10nm以内の領域のルテニウム膜中には1×1021cm−3近くの酸素が偏析し、酸素の偏析領域が形成されていることが分かった。
【0099】
図12に、ルテニウム膜42の成膜直後の酸素濃度をCVD成膜時のRu(Cp)2 /O2 流量比を制御することによって変化させたときの、酸素析出量とMOSキャパシタ(Si/HfO2 /Ru・キャパシタ)のリーク電流との関係を調べた結果を示す。リーク電流は、ルテニウム膜42に水素アニール、窒素アニールを行った後のものである。
【0100】
図12から、本実施形態の方法によりHfO2 膜との界面付近のルテニウム膜中に酸素偏析を起こさせたMOSキャパシタのみが小さいリーク電流を示すことが分かる。このように酸素偏析でキャパシタリーク特性が大きく変わる原因としては以下の理由があげられる。
【0101】
HfO2 は酸化物であり、ルテニウムなどの触媒効果を有する貴金属によって活性化された水素(水素ラジカル)によって還元される性質を有する。しかし、HfO2 膜/ルテニウム膜の積層構造において、HfO2 膜近傍のルテニウム膜中に酸素が高濃度に存在する場合(酸素の偏析領域が存在する場合、酸素濃度が最大となる領域が存在する場合)、上記高濃度の酸素によってHfO2 膜近傍におけるルテニウムの触媒効果が抑制され、HfO2 膜の還元が抑制される。さらに、HfO2 膜近傍のルテニウム膜中の酸素がHfO2 膜への酸素供給源となることによっても、HfO2 膜の還元は抑制される。
【0102】
このように本実施形態によれば、ルテニウムの触媒効果によるHfO2 膜の水素アニール時の還元は、二重に還元を抑制されることになる。これにより、HfO2 膜の還元に起因する種々の問題を解決できるようになる。具体的には、第1の実施形態で例示したTaO膜のそれらと同じである。
【0103】
また、ルテニウム膜の好ましい酸素濃度条件はCVDプロセスの条件(例えば原料ガスとして何を用いるか)等によって異なるが、その目安としては、HfO2 膜/ルテニウム膜の界面に酸素偏析が起こり、該界面側におけるルテニウム膜中に酸素の偏析領域が形成されることがあげられる。ルテニウム膜の好ましい酸素濃度、酸素の偏析領域の厚さは、第1の実施形態のそれらと同じである。
【0104】
また、ルテニウム膜42を調べたところ、第1の実施形態のルテニウム膜17と同様の結晶構造および酸素濃度分布を有していることが明らかになった。これも、HfO2 膜41の還元を抑制することができた理由の一つであると考えられる。
【0105】
図11(h)の所望の酸素偏析を起こしたルテニウム膜42を形成した以降の工程は、周知のダマシンゲートトランジスタのプロセスが続くが、簡単に説明すると次の通りである。
【0106】
すなわち、CMPプロセスにより、キャビティ40の外部のルテニウム膜42およびHfO2 膜41を除去し、ルテニウム膜42からなるゲート電極およびHfO2 膜41からなるゲート絶縁膜を形成する工程(図11(i))、層間絶縁膜および配線を形成する工程と、トランジスタ等のプロセスダメージを回復させるために、400℃程度の水素含有還元性雰囲気中での熱処理工程、ダイシング工程などが続く。
【0107】
このとき、上記水素含有還元性雰囲気中での熱処理工程(水素アニール)において、HfO2 膜41の還元は上述した理由により抑制されるので、トランジスタのリーク電流の増加は抑制される。
【0108】
なお、本実施形態では、金属酸化物誘電体膜としてHfO2 膜を用いたトランジスタの場合を示したが、Y2 O3 膜、La2 O3 膜、ZrO2 膜、Ta2 O5 膜、Nb2 O5 膜、Pr2 O3 膜などの高誘電率の金属酸化物誘電体膜を用いても同様の結果が得られる。
【0109】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、本発明をDRAM、強誘電体メモリ、ダマシンゲートトランジスタに適用した場合について説明したが、金属酸化物誘電体膜/電極の積構造を有する他のデバイスにも適用可能である。
【0110】
また、上記実施形態では、水素雰囲気中でのアニールを例示したが、他の還元性雰囲気中での熱処理に対しても本発明は有効である。
【0111】
さらに、上記実施形態では、電極材料としてルテニウム、イリジウムを例示したが、ルテニウム、イリジウム、パラジウム、オスミウム、白金およびレニウムの少なくとも一つであれば構わない。
【0112】
さらにまた、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0113】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【0114】
【発明の効果】
以上詳説したように本発明によれば、半導体プロセス中での金属酸化物誘電体膜の還元を防止できる、金属酸化物誘電体膜/電極の積層構造を含む半導体装置を実現できるようになる。
【図面の簡単な説明】
【図1】第1の実施形態に係るスタック型DRAMのメモリセルの製造工程を示す断面図
【図2】図1に続く同スタック型DRAMのメモリセルの製造工程を示す断面図
【図3】ルテニウム膜中の酸素濃度が異なる三つの試料(平面キャパシタ)についてのアニール前後の酸素濃度分布を示す図
【図4】ルテニウム膜中の酸素濃度が2×1021cm−3の試料(立体キャパシタセルアレイ)についてのアニール前後の酸素濃度分布を示す図
【図5】図4の試料(立体キャパシタセルアレイ)を示す断面図
【図6】第1の実施形態の変形例を示す断面図
【図7】同変形例の場合における図5の試料に相当する立体キャパシタアレイを示す断面図
【図8】第2の実施形態に係る強誘電体メモリセルの製造工程を示す断面図
【図9】イリジウム膜中の酸素濃度が異なる三つの試料(平面キャパシタ)についてのアニール前後の酸素濃度分布を示す図
【図10】第3の実施形態に係るダマシンゲートトランジスタの製造工程を示す断面図
【図11】図10に続く同ダマシンゲートトランジスタの製造工程を示す断面図
【図12】ルテニウム膜中の酸素析出量とMOSキャパシタのリーク電流との関係を示す図
【図13】成膜直後のルテニウム膜中の酸素濃度が2×1021cm−3のキャパシタのリーク電流の酸素濃度依存性を示す図
【図14】成膜直後のイリジウム膜中の酸素濃度が4×1021cm−3の場合のキャパシタの分極量2Prの酸素濃度依存性を示す図
【符号の説明】
1…シリコン基板
2…素子分離絶縁膜
3…MOSトランジスタ
4…層間絶縁膜
5…ビット線
6…コンタクト電極
7…層間絶縁膜
8…バリアメタル膜
9…タングステン膜
10…シリコン窒化膜
11…シリコン酸化膜
12…キャビティ
13…窒化チタン膜(バリアメタル)
14…ルテニウム膜(下部電極)
15…フォトレジスト
16…TaO膜(キャパシタ誘電体膜)
17…ルテニウム膜(上部電極)
20…IrO2 膜
21…Ir膜
22…白金膜(下部電極)
23…PZT膜(キャパシタ誘電体膜)
24…イリジウム膜(上部電極)
31…シリコン基板
32…熱酸化膜
33…シリコン窒化膜
34…シリコン酸化膜
35…ダミーゲート酸化膜
36…ダミーゲート電極
37…ソース/ドレイン領域
38…シリコン窒化膜
39…シリコン酸化膜
39…キャビティ
41…HfO2 膜(ゲート絶縁膜)
42…ルテニウム膜(ゲート電極)
Claims (9)
- 半導体基板と、
前記半導体基板上に設けられた金属酸化物誘電体膜と、
前記金属酸化物誘電体膜上に設けられ、触媒作用を有する貴金属と酸素とを含み、かつ前記金属酸化物誘電体膜との界面側で酸素濃度が最大となる酸素濃度分布を厚さ方向に有する電極と
を具備してなることを特徴とする半導体装置。 - 前記電極は前記金属酸化物誘電体膜との界面側に酸素の偏析領域を含み、かつ前記酸素濃度分布は前記偏析領域内において酸素濃度が最大となるものであることを特徴とする請求項1に記載の半導体装置。
- 前記偏析領域の平均酸素濃度は、3×1020cm−3以上であることを特徴とする請求項2に記載の半導体装置。
- 前記偏析領域を除いた前記電極の平均酸素濃度は、3×1020cm−3未満であることを特徴とする請求項3に記載の半導体装置。
- 前記偏析領域の厚さは、10nm以下であることを特徴とする請求項2ないし4のいずれか1項に記載の半導体装置。
- 前記触媒作用を有する貴金属は、ルテニウム、イリジウム、パラジウム、オスミウム、白金およびレニウムの少なくとも一つであることを特徴とする請求項1ないし5のいずれか1項に記載の半導体装置。
- 前記電極は複数の柱状の結晶粒を含み、かつ前記複数の柱状の結晶粒は、前記金属酸化物誘電体膜との界面から前記電極の厚さ方向に向かって前記酸素濃度が最大となる前記濃度分布を含むことを特徴とする請求項1ないし6のいずれか1項に記載の半導体装置。
- 前記金属酸化物誘電体膜はキャパシタの誘電体膜またはトランジスタのゲート絶縁膜、前記電極は前記キャパシタの上部電極または前記トランジスタのゲート電極であることを特徴とする請求項1ないし7のいずれか1項に記載の半導体装置。
- 前記金属酸化物誘電体膜は、Ta2 O5 膜、Pb(Zr,Ti)O3 膜、HfO2 膜、(Ba,Sr)TiO3 膜、Bi4 Ti3 O12膜、La2 O3 膜、Nb2 O5 膜、Pr2 O3 膜、SrBi2 Ta2 O9 膜、SrTiO3 膜、Y2 O3 膜またはZrO2 膜を主たる成分とする誘電体膜であることを特徴とする請求項1ないし8のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003153228A JP2004356439A (ja) | 2003-05-29 | 2003-05-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003153228A JP2004356439A (ja) | 2003-05-29 | 2003-05-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004356439A true JP2004356439A (ja) | 2004-12-16 |
Family
ID=34048239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003153228A Pending JP2004356439A (ja) | 2003-05-29 | 2003-05-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004356439A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006324363A (ja) * | 2005-05-17 | 2006-11-30 | Elpida Memory Inc | キャパシタおよびその製造方法 |
US7511338B2 (en) | 2005-09-06 | 2009-03-31 | Renesas Technology Corp. | Semiconductor device and manufacturing method of the same |
-
2003
- 2003-05-29 JP JP2003153228A patent/JP2004356439A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006324363A (ja) * | 2005-05-17 | 2006-11-30 | Elpida Memory Inc | キャパシタおよびその製造方法 |
US7511338B2 (en) | 2005-09-06 | 2009-03-31 | Renesas Technology Corp. | Semiconductor device and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3523093B2 (ja) | 半導体装置およびその製造方法 | |
US7755125B2 (en) | Semiconductor device including ferroelectric capacitor | |
JP5125510B2 (ja) | 半導体装置 | |
KR100815657B1 (ko) | 용량 소자 및 그 제조 방법과 반도체 장치의 제조 방법 | |
JPH10189908A (ja) | 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法 | |
JP4261267B2 (ja) | 半導体素子のキャパシタ形成方法 | |
US20080023774A1 (en) | Semiconductor device and method for fabricating the same | |
JP5655585B2 (ja) | 半導体装置の製造方法 | |
US20080093681A1 (en) | Semiconductor device and method for fabricating the same | |
US20040000687A1 (en) | Ferroelectric capacitors with metal oxide for inhibiting fatigue and methods of forming the same | |
JP2004356439A (ja) | 半導体装置 | |
JP2002026295A (ja) | 高誘電体キャパシタ及びその製造方法 | |
US20030173614A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
JP2007081443A (ja) | 半導体装置およびその製造方法 | |
JP2007329286A (ja) | 半導体装置、およびその製造方法 | |
JP4357146B2 (ja) | 酸化物誘電体膜の成膜方法及び半導体装置の製造方法 | |
JP3929743B2 (ja) | 容量素子の製造方法 | |
JP2004363151A (ja) | 半導体記憶装置およびその製造方法 | |
JP2004039816A (ja) | 半導体装置及びその製造方法 | |
JP2001036027A (ja) | 半導体装置及びその製造方法 | |
JP2008192914A (ja) | 半導体装置及びその製造方法 | |
JP5994466B2 (ja) | 半導体装置とその製造方法 | |
JP2017123388A (ja) | 半導体装置及びその製造方法 | |
JP2003264245A (ja) | 半導体装置及びその製造方法 | |
JP2009105228A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |