JP2004350068A

JP2004350068A - Antenna switching semiconductor integrated circuit

Info

Publication number: JP2004350068A
Application number: JP2003145572A
Authority: JP
Inventors: Takeshi Ito; 剛伊東
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2003-05-23
Filing date: 2003-05-23
Publication date: 2004-12-09

Abstract

<P>PROBLEM TO BE SOLVED: To reduce an influence of an external circuit as much as possible without characteristic deterioration of a specific path without causing increase of chip size and chip costs. <P>SOLUTION: First to tenth switches 1 to 10 of an antenna switching circuit chip 25 are constituted so that their on/off are controlled by a switching control signal from an antenna switching decoder circuit chip 22, for example, the first switch 10 is turned on and a transmitting part connection terminal 30 and a transmitting/receiving part antenna connection terminal 32 are defined as through paths, the sixth and the eighth switches 6, 8 of a receiving part connection terminal 33 are turned on, thus, they are grounded via a capacitor 11 like high frequency and the influence of the external circuit on the side of the receiving part connection terminal 33 is suppressed. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波回路における入出力信号の切り換えを行うスイッチ半導体集積回路に係り、特に、簡易な構成で通過特性の改善等を図ったものに関する。
【０００２】
【従来の技術】
従来、この種のスイッチ半導体集積回路としては、例えば、携帯電話機等の移動体通信機において、送信部と受信部とを、所望に応じて外部アンテナ又は内蔵アンテナに接続できるよう高周波スイッチを用いて構成されたものが公知・周知となっている（例えば、特許文献１参照）。
図５乃至図７には、上述の従来回路及び通過経路の切り換えを説明する説明図が示されており、以下、同図を参照しつつ従来回路について概括的に説明する。このスイッチ半導体集積回路は、例えば、移動体通信機などに用いられるもので、ＧａＡｓＦＥＴなどの半導体素子を用いてなる第１乃至第１０のスイッチ１〜１０の開閉成を制御することで、図示されない受信部及び送信部を、受信アンテナ２３又は送受信アンテナ２４へ、若しくは、第１の外部アンテナ端子２９を介して図示されない外部アンテナか第２の外部アンテナ接続端子２８を介して図示されない外部アンテナへ、選択的に接続可能に構成されてなるものである（図５参照）。
なお、図示されない受信部は、直流阻止キャパシタ１８を介して受信部接続端子３３に、また、図示されない送信部は、直流阻止キャパシタ１６を介して送信部接続端子３０に、それぞれ接続されるものとなっている。
【０００３】
第１乃至第１０のスイッチ１〜１０の切り換えは、これらスイッチ１〜１０を構成するＧａＡｓＦＥＴなどの半導体素子の導通・非導通を制御することにより可能となっており、その制御は、アンテナスイッチデコーダ回路チップ（図５においては「ＳＷ−ＤＥＣ」と表記）２２により各々のスイッチ１〜１０へ印加されるスイッチ制御信号によって行われるようになっている。
このアンテナスイッチデコーダ回路チップ２２は、外部から入力される３つの制御信号ＶＣＴＬ１、ＶＣＴＬ２、ＶＣＴＬ３のＨｉｇｈ、Ｌｏｗの論理値の組み合わせに応じて、スイッチ制御信号が生成、出力されるよう構成されてなるものである。
【０００４】
図６及び図７には、第１乃至第１０スイッチ１〜１０のオン・オフによって形成される通過経路、すなわち、受信信号又は送信信号が伝搬される経路毎における制御信号ＶＣＴＬ１、ＶＣＴＬ２、ＶＣＴＬ３とスイッチ制御信号との関係を示す説明図が示されており、以下、同図を参照しつつこのスイッチ半導体集積回路の動作について具体的に説明することとする。
例えば、図６において、通過経路としてＴＸ−ＡＮＴ１を選択する場合、すなわち、送信部（図示せず）と送受信アンテナ２４とを接続する場合には、制御信号ＶＣＴＬ１、ＶＣＴＬ２、ＶＣＴＬ３は、順に、論理値Ｈｉｇｈ、Ｈｉｇｈ（又はＬｏｗ）、Ｈｉｇｈと外部から設定される必要がある。そして、このような制御信号がアンテナスイッチデコーダ回路チップ２２へ印加されることで、第１のスイッチ１がオン、第７乃至第９のスイッチ７〜９がオンとされ、また、第２乃至第６のスイッチ２〜６、第１０のスッチ１０がオフとされて、送信部接続端子３０に直流素子キャパシタ１６を介して接続される送信部（図示せず）と、送受信アンテナ接続端子３２に接続された送受信アンテナ２４とが接続され、送信部による送信が可能となる。
【０００５】
そして、この場合、未使用の状態にある受信アンテナ２３は、第７のスイッチ７のオンにより、キャパシタ２０を介して高周波接地され、また、第１の外部アンテナ接続端子２９は、第９のスイッチ９のオンにより、キャパシタ１２を介して高周波接地され、さらに、第２の外部アンテナ接続端子２８は、第８のスイッチ８のオンにより、キャパシタ１１を介して接地されることとなる。
以下、他の５つの通過経路についても基本的に同様に、図６に示されたように制御信号に応じてスイッチ制御信号が生成、出力されて、所望の通過経路が形成されるものとなっている。
【０００６】
アンテナスイッチデコーダ回路チップ２２へ外部から印加される制御信号とスイッチ制御信号の関係は図６に示されたものに限定されるものではなく、例えば、図７に示されたようなものも可能である。
以下、図７の場合のスイッチ半導体集積回路の動作について説明する。
この図７に示された例は、第１のスイッチ１と第４のスイッチ４が同相で動作し、かつ、第２のスイッチ２と第３のスイッチ３が同相で動作するように論理設定がなされた点が、先の図６の場合と異なるもので、他は図６の場合と基本的に同様である。
かかる構成においては、スイッチ制御信号の２箇所を共通化することができ、１０個のスイッチに対して、実質的に８個分のスイッチ制御信号で済むという利点があるものとなっている。
【０００７】
【特許文献１】
特開２００２−２９０１０４号公報（第１０−１２頁、図１−４）
【０００８】
【発明が解決しようとする課題】
しかしながら、上記構成の従来回路においては、次述するような問題点があった。
すなわち、まず、図６に示されたような動作を有する従来回路にあっては、ＴＸ−ＡＮＴ１が通過経路となる場合、受信部接続端子３３は、非通過経路であるために、この場合には、不要な端子となり、そのため、この受信部接続端子３３に接続された第２、第５、及び第６のスイッチ２，５，６は、いずれもオフ状態とされる。
そして、受信部接続端子３３と、通過経路である送信部接続端子３０との間には信号漏洩が生ずるが、それは、オフ状態にある第２のスイッチ２を介して、または、第３及び第４のスイッチ３，４の両方を介してもたらされる。
【０００９】
スイッチ半導体集積回路においては、この信号漏洩を、通常、アイソレーション特性としている。
アイソレーションは、その絶対値が大きいほど、アイソレーション特選が良好であり、不要な端子への信号漏洩が少ないことを意味する。また、一般には、信号漏洩経路において、オフ状態のスイッチの数が多いほどアイソレーションが有利となるため、上述のようにＴＸ−ＡＮＴ１が通過経路となる場合、受信部接続端子３３への信号漏洩の大きさは、主に第２のスイッチ２のアイソレーション特性に依存することとなる。
したがって、送信部接続端子３０側から入力された送信信号電力は、上述したようなＴＸ−ＲＸ（送受信部）間のアイソレーション特性により、受信部接続端子３３側に一部漏洩することとなる。このとき、受信部接続端子３３には、スイッチ半導体集積回路の外部で受信帯域以外を阻止する帯域阻止フィルタ（図示せず）を接続することが一般的となっており、この帯域阻止フィルタの帯域周波数の阻止特性により、上述のように漏洩して伝搬して来た送信信号がスイッチ半導体集積回路側へ反射されて、定在波が発生する。
【００１０】
かかる場合に、スイッチ半導体集積回路内部のボンディングワイヤやＩＣパッケージの寄生容量、さらには、スイッチ半導体集積回路外部において接続される素子などによる共振回路が形成され、特定周波数に共振点が発生し、スイッチ半導体集積回路の動作帯域内において急峻な損失点が生ずることがある。
例えば、図８には、そのような状態におけるスイッチ半導体集積回路の周波数特性のシュミレーション例が示されており、以下、同図について説明すれば、まず、同図において、横軸は周波数であり、縦軸は挿入損失である。この例の場合、動作帯域と動作帯域の外の２箇所で急峻な損失が生じるものとなっている。
そこで、このような不具合を解消するためには、ＴＸ−ＲＸ（送受信部）間のアイソレーション特性を向上させることが有効となる。すなわち、例えば、先の図５に示された構成において、第２のスイッチ２を構成するＧａＡｓＦＥＴのゲート幅を小さくすることにより、ＦＥＴのオフ容量が減少し、ＴＸ−ＲＸ間のアイソレーション特性を向上させることが可能となる。
しかしながら、ゲート幅を小さくすることは、一方で第２のスイッチ２が通過経路となる場合、つまり、図６において、ＲＸ−ＡＮＴ１（受信部接続端子３３−送受信部アンテナ接続端子３２）間が通過経路となる場合の通過損失が増大する結果となり、周波数特性の改善策としてゲート幅を調整する方策を選択すると、トレードオフとして特性経路での特性劣化を招くという欠点がある。
【００１１】
また、別の改善策としては、ＴＸ−ＡＮＴ１が通過経路の場合に、受信部接続端子３３に、シャントスイッチを設け、高周波的に接地することで、受信部接続端子３３のインピーダンスを低下させて、外部回路の影響を小さくする方法がある。
しかし、この場合には、シャントスイッチを新たに設けるために、スイッチ半導体集積回路の回路構成が複雑化し、その回路規模が増大するばかりか、アンテナスイッチデコーダにおいても、シャントスイッチ制御のための新たな信号を生成、出力する必要が生ずるため、それに伴う回路規模の増大もあり、ひいてはチップコストの増大を招くという問題がある。
【００１２】
また、図７に示されたような動作を行う従来回路にあっては、先に述べたように、スイッチ制御信号の一部共通化を図ることができ、それによるアンテナスイッチデコーダ回路チップの回路規模の縮小化が可能となるという利点がある反面、次述するような問題がある。
すなわち、まず、図７において、例えば、通過経路がＴＸ−ＥＸＴ１（送信部接続端子３０−第１の外部アンテナ接続端子２９）となる場合を例に採ると、この場合、不要端子である受信部接続端子３３は、第２のスイッチ２がオン状態となっていることから、この第２のスイッチ２を介して第１０のスイッチ１０に接続され、それによって、第１のシャント接地端子３１を介して外部で直流阻止コンデンサ１９により接地されることとなる。そして、この場合、直流阻止コンデンサ１９が、動作帯域に対して十分に低いインピーダンスとなるような容量値が選択されたものであれば、信号漏洩の問題は無い。
【００１３】
しかし、図５に示された構成のスイッチ半導体集積回路が使用される携帯端末等の移動体通信システムにおいては、送受信アンテナ２４と受信アンテナ２３の２つのアンテナでダイバーシチ受信を行うことが一般的である。したがって、この場合には、受信アンテナ２３を使用しているときに、未使用アンテナである送受信アンテナ２４の干渉を防ぐように、第１のシャント接地端子３１に接続する外部回路のインピーダンスを調整し、設定することがある。このような使い方をした場合には、第１のシャント接地端子のインピーダンスが動作周波数に対して十分に低いインピーダンスとならない場合も生じ、結果的に不要端子である受信部接続端子３３に接続された外部回路の影響を受けてしまうことがある。
【００１４】
さらに、図７において、ＲＸ−ＡＮＴ２（受信部接続端子３３−受信アンテナ２３）を通過経路とする場合や、ＲＸ−ＥＸＴ２（受信部接続端子３３−第２の外部アンテナ接続端子２８）を通過経路とする場合においては、ＤＰＤＴ（ＤｕａｌＰｏｌｅＤｕａｌ１Ｔｈｒｏｗ）動作をする第１乃至第４のスイッチ１〜４が全てオフ状態であるため、不要端子である送信部接続端子３０は、どこにも接続されない状態となる。このとき、ＲＸ−ＴＸ（受信部接続端子３３−送信部接続端子３０）間の信号漏洩は、ＤＰＤＴ動作をする２つのスイッチ、すなわち、第１のスイッチ１と第２のスイッチを介して、又は、第３のスイッチ３と第４のスイッチ４を介してもたらされる。換言すれば、ＲＸ−ＴＸ間のアイソレーション特性は、オフ状態にある２つのスイッチの経路分になるため、アイソレーション特性としては有利であるが、これらオフ状態にあるスイッチがオン状態にある時の挿入損失を優先して設計した場合には、ＲＸ−ＴＸ間のアイソレーションは不十分となり、結果的に不要端子である送信部接続端子３０に接続された外部回路の影響を受けてしまうことがある。
【００１５】
本発明は、上記実状に鑑みてなされたもので、従来回路に僅かな変更を加えることで、特定経路の特性低下を招くことなく、外部回路の影響が極力少ないアンテナスイッチ半導体集積回路を提供するものである。
本発明の他の目的は、チップサイズの増加やチップコストの増大を招くことなく特定経路の特性低下がなく、外部回路の影響が極力少ないアンテナスイッチ半導体集積回路を提供することにある。
【００１６】
【課題を解決するための手段】
上記本発明の目的を達成するため、本発明に係るアンテナスイッチ半導体集積回路は、
半導体素子を用いてなる複数のスイッチを有し、外部接続された送信部と受信部とが、前記複数のスイッチが外部からの制御により、その導通・非導通が制御されることにより、外部接続された２本の内蔵アンテナと２本の外部アンテナへ選択的に接続できるよう半導体チップに集積回路化されてなるアンテナスイッチ回路チップと、前記複数のスイッチの導通・非導通を制御するスイッチ制御信号を、外部から入力される制御信号に応じて出力するよう半導体チップに集積回路化されてなるアンテナスイッチデコーダ回路チップとがパッケージ化されて、２入力４出力の外部接続端子を有してなるアンテナスイッチ半導体集積回路であって、
前記アンテナスイッチデコーダ回路チップは、前記送信部又は受信部と、前記２本の内蔵アンテナと２本の外部アンテナのいずれか一つとを接続する通過経路の設定の際に、当該通過経路の形成に寄与しない前記スイッチを介して前記通過経路の形成に寄与しない外部接続端子を高周波的に接地可能とするスイッチ制御信号を出力するよう構成されてなるものである。
【００１７】
かかる構成においては、受信部又は送信部と内蔵又は外部のアンテナとの接続に供されていない不要端子である外部接続端子を、複数のスイッチの内、通過経路に用いられていないスイッチを介して、高周波的に接地できるようにするために、その通過経路に用いられていないスイッチをオンとすべくスイッチ制御信号が出力されるようにアンテナスイッチデコーダ回路チップが構成されることで、従来回路においては、高周波的に接地されなかった不要端子である外部接続端子を、確実に高周波的に接地することができ、そのため、かかる外部接続端子を介して外部に接続された回路からの回路動作への影響を抑圧することができることとなるものである。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。また、図５に示された従来回路の構成要素と同一の構成要素については、同一の符号を付すこととする。
最初に、本発明の実施の形態におけるアンテナスイッチ半導体集積回路（以下「本回路」と言う）Ｓの構成について、図１を参照しつつ説明する。
本回路Ｓは、ガリウムヒ素半導体に形成されたアンテナスイッチ回路チップ２５と、シリコンＣＭＯＳ半導体に形成されたアンテナスイッチデコーダ回路チップ（図１においては「ＳＷ−ＤＥＣ」と表記）２２とを有し、両者２５，２２はワイヤーボンディングにより相互に接続されて構成されたものとなっている。
アンテナスイッチ回路チップ２５は、第１乃至第１０のスイッチ１〜１０を有し、後述するようにして外部端子と接続されるようになっている。
以下、このアンテナスイッチ回路チップ２５の具体的接続構成を説明すれば、まず、第１のスイッチ１の一端は、第２及び第１０のスイッチ２，１０の一端と共に、送受信アンテナ接続端子（ＡＮＴ１）３２に接続されており、この送受信アンテナ接続端子３２は、本回路Ｓの外部においてこのアンテナ接続端子３２に接続された直流阻止キャパシタ１７を介して移動体通信機に内蔵された送受信アンテナ２４に接続されるようになっている。
【００１９】
一方、第１のアンテナスイッチ１の他端は、第３のアンテナスイッチ３の一端と共に、送信部接続端子（ＴＸ）３０に接続されており、この送信部接続端子３０は、本回路Ｓの外部においてこの送信部接続端子３０に接続された直流阻止キャパシタ１６を介して図示されない移動体通信機の送信部が接続されるようになっている。
また、第１０のスイッチ１０の他端は、第１のシャント接地端子（ＴＥＲ１）３１に接続されており、この第１のシャント接地端子（ＴＥＲ１）３１は、本回路Ｓの外部において、キャパシタ１９を介して接地されるようになっている。
【００２０】
第２のスイッチ２の他端は、第４乃至第６のスイッチ４〜６の一端と共に、受信部接続端子（ＲＸ）３３に接続されており、この受信部接続端子３３は、本回路Ｓの外部において接続された直流阻止キャパシタ１８を介して移動体通信機の図示されない受信部に接続されるようになっている。
第３のスイッチ３の他端は、第４のスイッチ４の他端と共に、第１の外部アンテナ接続端子（ＥＸＴ１）２９に接続されており、この第１の外部アンテナ接続端子２９は、本回路Ｓの外部において接続された直流阻止キャパシタ１５を介して移動体通信機の図示されない外部アンテナに接続されるようになっている。また、第１の外部アンテナ接続端子２９には、アンテナスイッチ回路チップ２５内において第９のスイッチ９の一端が接続されており、この第９のスイッチ９の他端は、キャパシタ１２を介して接地されるようになっている。
【００２１】
第５のスイッチ５の他端は、第７のスイッチ７の一端と共に、受信アンテナ接続端子（ＡＮＴ２）２７に接続されており、この受信アンテナ接続端子２７には、本回路Ｓの外部で直流阻止キャパシタ１３が接続され、この直流阻止キャパシタ１３を介して受信アンテナ２３に接続されるようになっている。
一方、第７のスイッチ７の他端は、第２のシャント接地端子（ＴＥＲ２）２６に接続されており、この第２のシャント接地端子（ＴＥＲ２）２６は、本回路Ｓの外部において接続されたキャパシタ２０を介して接地されるようになっている。
第６のスイッチ６の他端は、第８のスイッチ８の一端と共に、第２の外部アンテナ接続端子（ＥＸＴ２）２８に接続されており、この第２の外部アンテナ接続端子２８は、本回路Ｓの外部において接続された直流阻止キャパシタ１４を介して移動体通信機の図示されない外部アンテナに接続されるようになっている。一方、第８のスイッチ８の他端は、キャパシタ１１を介して接地されるようになっている。
【００２２】
ここで、第１乃至第１０のスイッチ１〜１０は、具体的には、いずれも基本的に同一の半導体スイッチからなるもので、例えば、図２に示されたような構成を有してなるものである。
図２に示された半導体スイッチは、例えば、デプレション型のＧａＡｓ電界効果トランジスタ（ＦＥＴ）が好適である。
この図２におけるＦＥＴ５０は、ゲートに対して、ドレイン及びソースに印加された電圧と同電位か、それより高い電圧が印加されると導通状態（オン状態）となる一方、ドレイン及びソースに印加した電圧に対して、ピンチオフ電圧まで低下した電位差、又は、それ以下の電圧をゲートに印加することで非導通状態（オフ状態）となるものである。
なお、ドレイン、ソース電圧は、図１の構成において電源入力端子３４に、本回路Ｓの外部において接続された直流電源２１により供給されるものとなっている。
【００２３】
アンテナスイッチデコーダ回路２２は、上述の第１乃至第１０のスイッチ１〜１０のそれぞれのオン、オフを制御するためのスイッチ制御信号、すなわち、ゲート電圧を発生するもので、本発明の実施の形態におけるアンテナスイッチデコーダ回路２２は、第１の制御入力端子３５を介して外部から入力される第１の制御信号ＶＣＴＬ１、第２の制御入力端子３６を介して外部から入力される第２の制御信号ＶＣＴＬ２及び第３の制御入力端子３７を介して外部から入力される第３の制御信号ＶＣＴＬ３の３つの信号の組み合わせに応じて、スイッチ制御信号が発生されるようになっている。
図３には、第１乃至第１０のスイッチ１〜１０のオン・オフを制御して選択される各々の通過経路におけるアンテナスイッチデコーダ回路２２へ外部から入力される制御信号とスイッチ制御信号の関係が示されており、以下、同図を参照しつつ本回路Ｓの動作について説明する。
【００２４】
まず、図３の”通過経路”の欄において、”ＴＸ−ＡＮＴ１”は、送信部接続端子３０と送受信アンテナ接続端子３２間が通過経路であることを、”ＴＸ−ＥＸＴ１”は、送信部接続端子３０と第１の外部アンテナ接続端子２９間が通過経路であることを、”ＲＸ−ＡＮＴ１”は、受信部接続端子３３と送受信アンテナ接続端子３２間が通過経路であることを、”ＲＸ−ＡＮＴ２”は、受信部接続端子３３と受信アンテナ接続端子２７間が通過経路であることを、”ＲＸ−ＥＸＴ１”は、受信部接続端子３３と第１の外部アンテナ接続端子２９間が通過経路であることを、”ＲＸ−ＥＸＴ２”は、受信部接続端子３３と第２の外部アンテナ接続端子２８間が通過経路であることを、それぞれ意味するものとする。
また、図３において、”Ｈ”は論理値Ｈｉｇｈを、”Ｌ”は論理値Ｌｏｗを、それぞれ意味し、また、”ＯＮ”はスイッチの閉成状態（導通状態）を意味するものとする。
【００２５】
まず、通過経路として”ＴＸ−ＡＮＴ１”が選択される場合、第１の制御信号は論理値Ｈｉｇｈに、第２の制御信号は論理値Ｈｉｇｈ（又は論理値Ｌｏｗ）に、第３の制御信号は論理値Ｈｉｇｈに、それぞれ設定されることで、アンテナスイッチデコーダ回路チップ２２からのスイッチ制御信号は、第１のスイッチ１及び第６乃至第９のスイッチ６〜９へ対するものは、これらをオンとするゲート電圧となる一方、第２乃至第５のスイッチ２〜５及び第１０のスイッチ１０へ対しては、これらをオフとするゲート電圧となる（図３参照）。
そして、第１のスイッチ１がオンにより、送信部接続端子３０と送受信アンテナ接続端子３２とが導通状態（通過状態）となる一方、この際、不要経路となる第２乃至第５のスイッチ２〜５及び第１０のスイッチ１０は、オフ状態となる。また、この場合に不要となる受信アンテナ接続端子２７は、第７のスイッチ７のオンによりキャパシタ２０を介して接地され、第１の外部アンテナ接続端子２９は、第９のスイッチ９のオンによりキャパシタ１２を介して接地され、さらに、第２の外部アンテナ接続端子２８は、第８のスイッチ８のオンによりキャパシタ１１を介して接地されることとなる。
またさらに、受信部接続端子３３は、第６及び第８のスイッチ６，８のオンによりキャパシタ１１を介して接地されることとなる。
このように、ＴＸ−ＡＮＴ１が通過経路となる場合に、不要端子である受信部接続端子３３が、高周波的に十分に低いインピーダンス状態とされるため、受信部接続端子３３側の外部回路（図示せず）の影響を受けにくくなる。
【００２６】
他の通過経路の場合でも、基本的に同様で、個々の通過経路における各スイッチの導通・非導通については省略するが、概略のみ述べれば、通過経路が”ＴＸ−ＥＸＴ１”の場合は、通過経路が”ＴＸ−ＡＮＴ１”の場合同様、受信部接続端子３３が第６及び第８のスイッチ６，８のオンによりキャパシタ１１を介して接地されることとなる。
また、通過経路が”ＲＸ−ＡＮＴ１”，”ＲＸ−ＡＮＴ２”，”ＲＸ−ＥＸＴ２”の場合は、不要端子である送信部接続端子３０は、第３及び第９のスイッチ３，９のオンによりキャパシタ１２を介して接地されることとなる。
さらに、通過経路が”ＲＸ−ＥＸＴ１”の場合は、不要端子である送信部接続端子３０は、第１及び第１０のスイッチ１，１０によりキャパシタ１９を介して接地されることとなる。
図４には、上記構成における本回路Ｓの周波数に対する挿入損失のシュミレーション結果が示されており、従来回路の特性（図８参照）と比較して、特定周波数における急峻な損失がなく、良好な周波数特性となることが確認できるものとなっている。なお、図４において、横軸は周波数であり、縦軸は本回路Ｓの挿入損失である。
【００２７】
【発明の効果】
以上、述べたように、本発明によれば、複数のスイッチの内、通過経路の形成に用いられていないスイッチを介して、通過経路に用いられていない外部接続端子を高周波的に接地できるようにしたので、スイッチの導通・非導通を制御するスイッチ制御信号を変えるだけで済み、既存の回路の簡易な変更により、特定経路の特性低下を招くことなく、外部回路の影響が極力少ないアンテナスイッチ半導体集積回路を提供することができるという効果を奏するものである。
また、本発明によれば、新たな回路素子を増やすことなく特定経路の特性低下を招くことなく、外部回路の影響を極力少なくできるので、回路規模の増大によるチップサイズの増加やチップコストの増大を回避できるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるアンテナスイッチ半導体集積回路の構成例を示す回路図である。
【図２】図１に示されたアンテナスイッチ半導体集積回路のスイッチの具体的構成例としての半導体スイッチの回路構成例である。
【図３】図１に示されたアンテナスイッチ半導体集積回路を構成するアンテナスイッチデコーダ回路チップに入力される制御信号と出力信号であるスイッチ制御信号との関係を通過経路毎に示した説明図である。
【図４】本発明の実施の形態におけるアンテナスイッチ半導体集積回路の挿入損失特性のシュミレーション結果を示す特性図である。
【図５】従来回路の構成例を示す回路図である。
【図６】図６に示された従来回路を構成するアンテナスイッチデコーダ回路チップに入力される制御信号と出力信号であるスイッチ制御信号との関係を通過経路毎に示した説明図である。
【図７】図６に示された従来回路を構成するアンテナスイッチデコーダ回路チップに入力される制御信号と出力信号であるスイッチ制御信号との他の関係例を通過経路毎に示した説明図である。
【図８】従来回路の挿入損失特性のシュミレーション結果を示す特性図である。
【符号の説明】
２２…アンテナスイッチデコーダ回路チップ
２５…アンテナスイッチ回路チップ
２６…第２のシャント接地端子
２７…受信アンテナ接続端子
２８…第２の外部アンテナ接続端子
２９…第１の外部アンテナ接続端子
３０…送信部接続端子
３１…第１のシャント接地端子
３２…送受信アンテナ接続端子
３３…受信部接続端子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a switch semiconductor integrated circuit that switches input / output signals in a high-frequency circuit, and more particularly to a switch semiconductor integrated circuit with a simple configuration for improving the pass characteristics.
[0002]
[Prior art]
Conventionally, as a switch semiconductor integrated circuit of this type, for example, in a mobile communication device such as a mobile phone, a high frequency switch is used so that a transmission unit and a reception unit can be connected to an external antenna or a built-in antenna as desired. The configuration is publicly known (for example, see Patent Document 1).
FIGS. 5 to 7 are explanatory diagrams illustrating the above-described conventional circuit and the switching of the passing path. Hereinafter, the conventional circuit will be generally described with reference to FIG. This switch semiconductor integrated circuit is used, for example, in a mobile communication device or the like, and is not shown by controlling opening and closing of first to tenth switches 1 to 10 using semiconductor elements such as GaAs FETs. The reception unit and the transmission unit are connected to the reception antenna 23 or the transmission / reception antenna 24, or to an external antenna (not shown) via the first external antenna terminal 29 or an external antenna (not shown) via the second external antenna connection terminal 28. It is configured to be selectively connectable (see FIG. 5).
The receiving unit (not shown) is connected to the receiving unit connection terminal 33 via the DC blocking capacitor 18, and the transmitting unit (not shown) is connected to the transmitting unit connection terminal 30 via the DC blocking capacitor 16. Has become.
[0003]
The first to tenth switches 1 to 10 can be switched by controlling conduction / non-conduction of semiconductor elements such as GaAs FETs constituting the switches 1 to 10, and the control is performed by an antenna switch decoder. The operation is performed by a switch control signal applied to each of the switches 1 to 10 by a circuit chip (denoted as “SW-DEC” in FIG. 5) 22.
The antenna switch decoder circuit chip 22 is configured to generate and output a switch control signal according to a combination of High and Low logical values of three control signals VCTL1, VCTL2, and VCTL3 input from the outside. Things.
[0004]
FIGS. 6 and 7 show control paths VCTL1, VCTL2, and VCTL3 for each of the paths formed by turning on and off the first to tenth switches 1 to 10, ie, the paths through which the received signal or the transmitted signal is propagated. An explanatory diagram showing a relationship with a switch control signal is shown. Hereinafter, the operation of the switch semiconductor integrated circuit will be specifically described with reference to the figure.
For example, in FIG. 6, when TX-ANT1 is selected as a passage route, that is, when a transmission unit (not shown) is connected to the transmission / reception antenna 24, the control signals VCTL1, VCTL2, and VCTL3 are sequentially logic signals. The values High, High (or Low), and High need to be set externally. When such a control signal is applied to the antenna switch decoder circuit chip 22, the first switch 1 is turned on, the seventh to ninth switches 7 to 9 are turned on, and the second to The switches 6 to 6 and the tenth switch 10 are turned off, and the transmitter (not shown) connected to the transmitter connection terminal 30 via the DC element capacitor 16 and the transmission / reception antenna connection terminal 32 The transmission / reception antenna 24 is connected, and transmission by the transmission unit becomes possible.
[0005]
In this case, the unused receiving antenna 23 is grounded at a high frequency via the capacitor 20 by turning on the seventh switch 7, and the first external antenna connection terminal 29 is connected to the ninth switch 7. When the switch 9 is turned on, high-frequency grounding is performed via the capacitor 12, and the second external antenna connection terminal 28 is grounded via the capacitor 11 when the eighth switch 8 is turned on.
Hereinafter, the switch control signal is generated and output in accordance with the control signal as shown in FIG. 6 for the other five passing paths, and a desired passing path is formed. ing.
[0006]
The relationship between the control signal applied externally to the antenna switch decoder circuit chip 22 and the switch control signal is not limited to that shown in FIG. 6, but may be, for example, the one shown in FIG. is there.
Hereinafter, the operation of the switch semiconductor integrated circuit in the case of FIG. 7 will be described.
In the example shown in FIG. 7, the logic setting is such that the first switch 1 and the fourth switch 4 operate in the same phase, and the second switch 2 and the third switch 3 operate in the same phase. The difference is that this is different from the case of FIG. 6 described above, and the other points are basically the same as those of FIG.
In such a configuration, two portions of the switch control signal can be shared, and there is an advantage that eight switch control signals are sufficient for ten switches.
[0007]
[Patent Document 1]
JP-A-2002-290104 (pages 10-12, FIGS. 1-4)
[0008]
[Problems to be solved by the invention]
However, the conventional circuit having the above configuration has the following problems.
That is, first, in the conventional circuit having the operation as shown in FIG. 6, when the TX-ANT1 is a passing path, the receiving unit connection terminal 33 is a non-passing path. Becomes an unnecessary terminal. Therefore, the second, fifth, and sixth switches 2, 5, and 6 connected to the receiving unit connection terminal 33 are all turned off.
Then, signal leakage occurs between the reception unit connection terminal 33 and the transmission unit connection terminal 30 which is a passing path, which is caused through the second switch 2 in the off state or by the third and the third switches. 4 via both switches 3,4.
[0009]
In a switch semiconductor integrated circuit, this signal leakage is usually regarded as an isolation characteristic.
As for the isolation, the larger the absolute value is, the better the selection of the isolation is, and the less signal leakage to unnecessary terminals is. In general, the greater the number of switches in the off state, the more advantageous the isolation in the signal leakage path. Therefore, when the TX-ANT1 serves as a passage path as described above, signal leakage to the receiver connection terminal 33 is performed. Depends mainly on the isolation characteristics of the second switch 2.
Therefore, the transmission signal power input from the transmission unit connection terminal 30 partly leaks to the reception unit connection terminal 33 due to the above-described isolation characteristic between the TX and the RX (transmission / reception unit). At this time, it is common to connect a band rejection filter (not shown) that blocks outside the reception band outside the switch semiconductor integrated circuit to the receiving section connection terminal 33, and the band of this band rejection filter is connected. Due to the frequency blocking characteristics, the transmission signal leaked and propagated as described above is reflected to the switch semiconductor integrated circuit side, and a standing wave is generated.
[0010]
In such a case, a resonance circuit is formed by a bonding wire inside the switch semiconductor integrated circuit, a parasitic capacitance of the IC package, and an element connected outside the switch semiconductor integrated circuit, and a resonance point is generated at a specific frequency. A steep loss point may occur in the operation band of the semiconductor integrated circuit.
For example, FIG. 8 shows a simulation example of the frequency characteristic of the switch semiconductor integrated circuit in such a state. Hereinafter, when the figure is described, first, in the figure, the horizontal axis represents the frequency, The vertical axis is the insertion loss. In the case of this example, a steep loss occurs at two points outside the operation band and the operation band.
In order to solve such a problem, it is effective to improve the isolation characteristics between the TX and the RX (transmitter / receiver). That is, for example, in the configuration shown in FIG. 5, by reducing the gate width of the GaAs FET constituting the second switch 2, the off-capacitance of the FET is reduced, and the isolation characteristic between TX and RX is reduced. It can be improved.
However, reducing the gate width means that, on the other hand, the second switch 2 serves as a passage path, that is, in FIG. 6, the passage between the RX-ANT1 (the reception unit connection terminal 33 and the transmission and reception unit antenna connection terminal 32) As a result, the passage loss in the case of a path increases, and if a measure for adjusting the gate width is selected as a measure for improving the frequency characteristics, there is a disadvantage that a characteristic deterioration occurs in the characteristic path as a trade-off.
[0011]
Further, as another remedy, when the TX-ANT1 is a passing path, a shunt switch is provided in the receiving unit connection terminal 33, and the receiving unit connection terminal 33 is grounded at a high frequency to lower the impedance of the reception unit connection terminal 33. There is a method for reducing the influence of the external circuit.
However, in this case, the provision of a new shunt switch complicates the circuit configuration of the switch semiconductor integrated circuit, which not only increases the circuit scale, but also provides a new antenna switch decoder for controlling the shunt switch. Since it is necessary to generate and output a signal, there is a problem that the circuit scale is increased and the chip cost is increased.
[0012]
Further, in the conventional circuit that performs the operation as shown in FIG. 7, as described above, the switch control signal can be partially shared, and the circuit of the antenna switch decoder circuit chip is thereby realized. While there is an advantage that the scale can be reduced, there are problems as described below.
That is, first, in FIG. 7, for example, taking a case where the passage route is TX-EXT1 (transmitter connection terminal 30-first external antenna connection terminal 29) as an example, in this case, the reception unit which is an unnecessary terminal The connection terminal 33 is connected to the tenth switch 10 via the second switch 2 because the second switch 2 is in the ON state, whereby the connection terminal 33 is connected via the first shunt ground terminal 31. And is grounded externally by the DC blocking capacitor 19. In this case, there is no problem of signal leakage as long as the DC blocking capacitor 19 is selected so as to have a sufficiently low impedance with respect to the operating band.
[0013]
However, in a mobile communication system such as a portable terminal in which the switch semiconductor integrated circuit having the configuration shown in FIG. 5 is used, it is general to perform diversity reception with two antennas, ie, the transmitting / receiving antenna 24 and the receiving antenna 23. is there. Therefore, in this case, when the receiving antenna 23 is used, the impedance of the external circuit connected to the first shunt ground terminal 31 is adjusted so as to prevent interference of the unused transmitting and receiving antenna 24. , May be set. In such a case, the impedance of the first shunt ground terminal may not be sufficiently low with respect to the operating frequency, and as a result, the first shunt ground terminal may be connected to the unnecessary connection terminal 33. It may be affected by external circuits.
[0014]
Further, in FIG. 7, a case where the RX-ANT2 (the receiving unit connection terminal 33-the receiving antenna 23) is set as the passing path, or a case where the RX-EXT2 (the receiving unit connecting terminal 33-the second external antenna connecting terminal 28) is the passing path In this case, since the first to fourth switches 1 to 4 that perform the DPDT (Dual Pole Dual 1 Throw) operation are all in the off state, the transmission unit connection terminal 30 which is an unnecessary terminal is not connected to any part. State. At this time, signal leakage between the RX-TX (the receiving unit connection terminal 33 and the transmission unit connection terminal 30) is caused by two switches performing the DPDT operation, that is, via the first switch 1 and the second switch, or , Via the third switch 3 and the fourth switch 4. In other words, the isolation characteristic between the RX and the TX is equal to the path of the two switches in the off state, which is advantageous as the isolation characteristic. However, when the switches in the off state are in the on state, If the insertion loss is designed with priority, the isolation between RX and TX becomes insufficient, and as a result, an external circuit connected to the transmission unit connection terminal 30 which is an unnecessary terminal may be affected. There is.
[0015]
The present invention has been made in view of the above circumstances, and provides an antenna switch semiconductor integrated circuit having a minimal effect on an external circuit by making a slight change to a conventional circuit without deteriorating the characteristics of a specific path. Things.
It is another object of the present invention to provide an antenna switch semiconductor integrated circuit which does not cause an increase in chip size or chip cost, does not cause a decrease in characteristics of a specific path, and has as little influence of an external circuit as possible.
[0016]
[Means for Solving the Problems]
In order to achieve the above object of the present invention, an antenna switch semiconductor integrated circuit according to the present invention comprises:
It has a plurality of switches using semiconductor elements, and an externally connected transmitting unit and a receiving unit are connected externally by controlling the conduction / non-conduction of the plurality of switches by external control. An antenna switch circuit chip integrated on a semiconductor chip so as to be selectively connected to the two built-in antennas and the two external antennas, and a switch control signal for controlling conduction / non-conduction of the plurality of switches And an antenna switch decoder circuit chip integrated on a semiconductor chip so as to output in response to a control signal input from the outside, and having an external connection terminal with two inputs and four outputs A switch semiconductor integrated circuit,
The antenna switch decoder circuit chip is configured to form a passage when connecting the transmission unit or the reception unit and one of the two built-in antennas and the two external antennas. The switch is configured to output a switch control signal that enables an external connection terminal that does not contribute to the formation of the passage path via the non-contributing switch to be grounded at high frequency.
[0017]
In such a configuration, an external connection terminal, which is an unnecessary terminal that is not provided for connection between the reception unit or the transmission unit and the built-in or external antenna, is connected to a plurality of switches via a switch that is not used in a passage path. In order to enable grounding at a high frequency, the antenna switch decoder circuit chip is configured so that a switch control signal is output to turn on a switch that is not used in the passing path. Can reliably ground an external connection terminal, which is an unnecessary terminal that has not been grounded at a high frequency, at a high frequency, so that a circuit externally connected to the circuit via the external connection terminal can perform circuit operation. The effect can be suppressed.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described below with reference to FIGS.
The members, arrangements, and the like described below do not limit the present invention, but can be variously modified within the scope of the present invention. The same components as those of the conventional circuit shown in FIG. 5 are denoted by the same reference numerals.
First, a configuration of an antenna switch semiconductor integrated circuit (hereinafter, referred to as “this circuit”) S according to an embodiment of the present invention will be described with reference to FIG.
The circuit S has an antenna switch circuit chip 25 formed of a gallium arsenide semiconductor and an antenna switch decoder circuit chip (denoted as “SW-DEC” in FIG. 1) 22 formed of a silicon CMOS semiconductor. The two 25 and 22 are connected to each other by wire bonding.
The antenna switch circuit chip 25 has first to tenth switches 1 to 10 and is connected to an external terminal as described later.
Hereinafter, a specific connection configuration of the antenna switch circuit chip 25 will be described. First, one end of the first switch 1 is connected together with one end of the second and tenth switches 2 and 10 to a transmission / reception antenna connection terminal (ANT1). The transmission / reception antenna connection terminal 32 is connected to the transmission / reception antenna 24 built in the mobile communication device via the DC blocking capacitor 17 connected to the antenna connection terminal 32 outside the circuit S. It is supposed to be.
[0019]
On the other hand, the other end of the first antenna switch 1 and one end of the third antenna switch 3 are connected to a transmission unit connection terminal (TX) 30. , A transmitting unit of a mobile communication device (not shown) is connected via the DC blocking capacitor 16 connected to the transmitting unit connection terminal 30.
Further, the other end of the tenth switch 10 is connected to a first shunt ground terminal (TER1) 31. The first shunt ground terminal (TER1) 31 is connected to a capacitor 19 outside the circuit S. To be grounded.
[0020]
The other end of the second switch 2 is connected to a receiver connection terminal (RX) 33 together with one end of each of the fourth to sixth switches 4 to 6. The mobile communication device is connected to a receiving unit (not shown) via a DC blocking capacitor 18 connected externally.
The other end of the third switch 3 is connected to a first external antenna connection terminal (EXT1) 29, together with the other end of the fourth switch 4, and the first external antenna connection terminal 29 It is configured to be connected to an external antenna (not shown) of the mobile communication device via a DC blocking capacitor 15 connected outside S. Further, one end of a ninth switch 9 is connected to the first external antenna connection terminal 29 in the antenna switch circuit chip 25, and the other end of the ninth switch 9 is grounded via the capacitor 12. It is supposed to be.
[0021]
The other end of the fifth switch 5, together with one end of the seventh switch 7, is connected to a receiving antenna connection terminal (ANT2) 27. The capacitor 13 is connected, and is connected to the receiving antenna 23 via the DC blocking capacitor 13.
On the other hand, the other end of the seventh switch 7 is connected to a second shunt ground terminal (TER2) 26, and the second shunt ground terminal (TER2) 26 is connected outside the circuit S. It is designed to be grounded via a capacitor 20.
The other end of the sixth switch 6 is connected to a second external antenna connection terminal (EXT2) 28 together with one end of the eighth switch 8, and this second external antenna connection terminal 28 Is connected to an external antenna (not shown) of the mobile communication device via a DC blocking capacitor 14 connected outside. On the other hand, the other end of the eighth switch 8 is grounded via the capacitor 11.
[0022]
Here, the first to tenth switches 1 to 10 are all basically formed of the same semiconductor switch, and have, for example, a configuration as shown in FIG. Things.
The semiconductor switch shown in FIG. 2 is preferably, for example, a depletion type GaAs field effect transistor (FET).
The FET 50 in FIG. 2 is turned on when a voltage equal to or higher than the voltage applied to the drain and source is applied to the gate, and is applied to the drain and source while a voltage higher than that is applied. A non-conducting state (off state) is obtained by applying a potential difference reduced to a pinch-off voltage or a voltage lower than the voltage to the gate.
The drain and source voltages are supplied from the DC power supply 21 connected to the power supply input terminal 34 outside the circuit S in the configuration of FIG.
[0023]
The antenna switch decoder circuit 22 generates a switch control signal for controlling on / off of each of the first to tenth switches 1 to 10 described above, that is, a gate voltage. The antenna switch decoder circuit 22 includes a first control signal VCTL1 externally input via a first control input terminal 35, and a second control signal externally input via a second control input terminal 36. A switch control signal is generated according to a combination of three signals, VCTL2 and a third control signal VCTL3 input from the outside via the third control input terminal 37.
FIG. 3 shows a relationship between a control signal and a switch control signal externally input to the antenna switch decoder circuit 22 in each of the passage paths selected by controlling on / off of the first to tenth switches 1 to 10. The operation of the circuit S will be described below with reference to FIG.
[0024]
First, in the column of “passing path” in FIG. 3, “TX-ANT1” indicates that the transmission path is between the transmission unit connection terminal 30 and the transmission / reception antenna connection terminal 32, and “TX-EXT1” indicates the transmission unit connection. "RX-ANT1" indicates that the path between the receiving unit connection terminal 33 and the transmission / reception antenna connection terminal 32 is a passing path, and "RX-ANT1" indicates that the path between the terminal 30 and the first external antenna connection terminal 29 is a passing path. “ANT2” indicates that the passage between the reception unit connection terminal 33 and the reception antenna connection terminal 27 is a passage path, and “RX-EXT1” indicates that the passage between the reception unit connection terminal 33 and the first external antenna connection terminal 29 is a passage path. This means that “RX-EXT2” means that the path between the receiving unit connection terminal 33 and the second external antenna connection terminal 28 is a passing path.
In FIG. 3, “H” means a logical value High, “L” means a logical value Low, and “ON” means a switch closed state (conductive state).
[0025]
First, when “TX-ANT1” is selected as the passage route, the first control signal is at the logical value High, the second control signal is at the logical value High (or logical value Low), and the third control signal is By being set to the logical value High, respectively, the switch control signal from the antenna switch decoder circuit chip 22 turns on these switches for the first switch 1 and the sixth to ninth switches 6 to 9. On the other hand, the gate voltage of the second to fifth switches 2 to 5 and the tenth switch 10 is turned off (see FIG. 3).
Then, when the first switch 1 is turned on, the transmission unit connection terminal 30 and the transmission / reception antenna connection terminal 32 are brought into a conductive state (passing state), and at this time, the second to fifth switches 2 to 2 which become unnecessary paths are used. The fifth and tenth switches 10 are turned off. In this case, the unnecessary receiving antenna connection terminal 27 is grounded via the capacitor 20 when the seventh switch 7 is turned on, and the first external antenna connection terminal 29 is turned on when the ninth switch 9 is turned on. The second external antenna connection terminal 28 is grounded via the capacitor 11 when the eighth switch 8 is turned on.
Further, the receiving section connection terminal 33 is grounded via the capacitor 11 when the sixth and eighth switches 6 and 8 are turned on.
As described above, when the TX-ANT1 is a passing path, the receiving unit connection terminal 33, which is an unnecessary terminal, is brought into a sufficiently low impedance state in terms of high frequency, so that an external circuit (see FIG. (Not shown).
[0026]
In the case of other passing paths, the same is basically applied, and the conduction / non-conduction of each switch in each passing path is omitted. However, if only the passing path is “TX-EXT1”, the passing Similarly to the case where the path is “TX-ANT1”, the receiver connection terminal 33 is grounded via the capacitor 11 when the sixth and eighth switches 6 and 8 are turned on.
When the passage route is “RX-ANT1”, “RX-ANT2”, or “RX-EXT2”, the transmission unit connection terminal 30 which is an unnecessary terminal is turned on by the third and ninth switches 3 and 9. It will be grounded via the capacitor 12.
Further, when the passage route is “RX-EXT1”, the transmission unit connection terminal 30 which is an unnecessary terminal is grounded via the capacitor 19 by the first and tenth switches 1 and 10.
FIG. 4 shows a simulation result of the insertion loss with respect to the frequency of the circuit S in the configuration described above. Compared with the characteristics of the conventional circuit (see FIG. 8), there is no sharp loss at a specific frequency, and a favorable result is obtained. The frequency characteristics can be confirmed. In FIG. 4, the horizontal axis represents frequency, and the vertical axis represents insertion loss of the circuit S.
[0027]
【The invention's effect】
As described above, according to the present invention, an external connection terminal that is not used in a passage path can be grounded at a high frequency through a switch that is not used to form a passage path among a plurality of switches. Therefore, it is only necessary to change the switch control signal that controls the conduction and non-conduction of the switch.Since the simple change of the existing circuit does not cause the characteristic of the specific path to deteriorate, the antenna switch is less affected by the external circuit. This has an effect that a semiconductor integrated circuit can be provided.
According to the present invention, the influence of an external circuit can be minimized without increasing the number of new circuit elements and without deteriorating the characteristics of a specific path. It is possible to avoid the problem.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration example of an antenna switch semiconductor integrated circuit according to an embodiment of the present invention.
FIG. 2 is a circuit configuration example of a semiconductor switch as a specific configuration example of a switch of the antenna switch semiconductor integrated circuit shown in FIG. 1;
FIG. 3 is an explanatory diagram showing a relationship between a control signal input to an antenna switch decoder circuit chip included in the antenna switch semiconductor integrated circuit shown in FIG. 1 and a switch control signal as an output signal for each passing path; is there.
FIG. 4 is a characteristic diagram showing a simulation result of insertion loss characteristics of the antenna switch semiconductor integrated circuit according to the embodiment of the present invention.
FIG. 5 is a circuit diagram showing a configuration example of a conventional circuit.
6 is an explanatory diagram showing a relationship between a control signal input to an antenna switch decoder circuit chip included in the conventional circuit shown in FIG. 6 and a switch control signal as an output signal for each passing path.
7 is an explanatory diagram showing another example of a relation between a control signal input to an antenna switch decoder circuit chip constituting the conventional circuit shown in FIG. 6 and a switch control signal as an output signal for each passing path. is there.
FIG. 8 is a characteristic diagram showing a simulation result of insertion loss characteristics of a conventional circuit.
[Explanation of symbols]
22 ... Antenna switch decoder circuit chip
25 ... Antenna switch circuit chip
26: Second shunt ground terminal
27 ... Reception antenna connection terminal
28: second external antenna connection terminal
29: first external antenna connection terminal
30 ... transmitter connection terminal
31: first shunt ground terminal
32 ... Transmitter / receiver antenna connection terminal
33 ... Receiver connection terminal

Claims

It has a plurality of switches using semiconductor elements, and an externally connected transmitting unit and a receiving unit are connected externally by controlling the conduction / non-conduction of the plurality of switches by external control. An antenna switch circuit chip integrated on a semiconductor chip so as to be selectively connected to the two built-in antennas and the two external antennas, and a switch control signal for controlling conduction / non-conduction of the plurality of switches And an antenna switch decoder circuit chip integrated on a semiconductor chip so as to output in response to a control signal input from the outside, and having an external connection terminal with two inputs and four outputs A switch semiconductor integrated circuit,
The antenna switch decoder circuit chip is configured to form a passage when connecting the transmission unit or the reception unit and one of the two built-in antennas and the two external antennas. An antenna switch semiconductor integrated circuit configured to output a switch control signal that enables an external connection terminal that does not contribute to the formation of the passage path via the switch that does not contribute to ground at a high frequency.

2. The antenna switch semiconductor integrated circuit according to claim 1, wherein the control signal externally input to the antenna switch decoder circuit chip is a logical signal of a plurality of bits.