JP2000068807A - Antenna switch semiconductor integrated circuit - Google Patents

Antenna switch semiconductor integrated circuit

Info

Publication number
JP2000068807A
JP2000068807A JP10232486A JP23248698A JP2000068807A JP 2000068807 A JP2000068807 A JP 2000068807A JP 10232486 A JP10232486 A JP 10232486A JP 23248698 A JP23248698 A JP 23248698A JP 2000068807 A JP2000068807 A JP 2000068807A
Authority
JP
Japan
Prior art keywords
switch
antenna
gallium arsenide
circuit
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10232486A
Other languages
Japanese (ja)
Inventor
Kazunari Ikenaka
一成 池中
Masayuki Kimijima
正幸 君島
Masaru Takahashi
勝 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP10232486A priority Critical patent/JP2000068807A/en
Publication of JP2000068807A publication Critical patent/JP2000068807A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve isolation characteristic between external connection terminals in a non-conductive state and to reduce the leakage of high frequency signals to an unwanted route by switching the conduction and non-conduction of a switch for performing a shut function. SOLUTION: In the case that a conductive route 10 to 11 is selected, a 6th switch 6 is in an on-state and 2nd, 3rd, 5th, 7th and 8th switches 2, 3, 5, 7 and 8 are in an off-state. 9th and 10th switches 38 and 39 are both turned on and function as shunt switches, and even when the high frequency signals impressed to the passing routes 10-11 leak through a parasitic capacity interposed in the 3rd and 5th switches 3 and 5 in the off-state and reach transmission connection terminals 9 and 12, leakage signals are reflected to the conductive route 10-11 by short-circuiting to a ground potential by the shunt switch. Thus, the isolation characteristic of the 3rd and 5th switches 3 and 5 in the off-state is improved and the reduction in the leakage to the unwanted route of the signals impressed to the conductive route 10-11 brings passing loss reduction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、携帯電話や移動体
通信機器等の通信機器のアンテナと送受信回路との切替
を行う、いわゆるアンテナスイッチに係り、特に半導体
集積回路を用いてなるものにおいて、小型化及び性能の
改善を行ったものに関する
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a so-called antenna switch for switching between an antenna and a transmission / reception circuit of a communication device such as a cellular phone or a mobile communication device, and more particularly to a so-called antenna switch using a semiconductor integrated circuit. Concerning those with miniaturization and improved performance

【0002】[0002]

【従来の技術】従来のアンテナスイッチ半導体集積回路
としては、一例として図5に示すような構造がある。以
下に図5のアンテナスイッチ半導体集積回路の構成、動
作について同図を参照しつつ説明する。
2. Description of the Related Art As an example of a conventional antenna switch semiconductor integrated circuit, there is a structure as shown in FIG. Hereinafter, the configuration and operation of the antenna switch semiconductor integrated circuit of FIG. 5 will be described with reference to FIG.

【0003】図5のアンテナスイッチ半導体集積回路は
ガリウム砒素半導体に形成されたアンテナスイッチ回路
半導体チップ24と、シリコンCMOS半導体に形成さ
れたデコーダおよびドライブ回路半導体チップ23の2
チップをICパッケージ35に搭載し、両チップ間はI
Cパッケージ内のワイヤーボンディングにて相互接続さ
れる。アンテナスイッチ回路半導体チップ24は、第1
から第8のスイッチ1〜8からなり、アンテナスイッチ
集積回路の外部と接続されるようになっている。
The antenna switch semiconductor integrated circuit shown in FIG. 5 includes an antenna switch circuit semiconductor chip 24 formed of a gallium arsenide semiconductor and a decoder and drive circuit semiconductor chip 23 formed of a silicon CMOS semiconductor.
The chip is mounted on the IC package 35, and between the two chips is I
They are interconnected by wire bonding in the C package. The antenna switch circuit semiconductor chip 24 includes a first
To 8th switches 1 to 8 to be connected to the outside of the antenna switch integrated circuit.

【0004】外部との接続は (1)第3のスイッチ3の一端は、外部で直流阻止コンデ
ンサ25を介して、例えば移動体通信機の送信部(図示
せず)に接続され、他端は外部で直流阻止コンデンサ2
7を介して、例えば移動体通信機に内蔵される送受信ア
ンテナ32に接続される。 (2)第4スイッチ4の一端は外部で直流阻止コンデンサ
25を介して、例えば移動体通信機の送信部(図示せ
ず)に接続され、他端は外部で直流阻止コンデンサ28
を介して、例えば移動体通信機の筐体に設けられた外部
送受信アンテナ端子(図示せず)に接続される。 (3)第5スイッチ5の一端は外部で直流阻止コンデンサ
26を介して、例えば移動体通信機の受信部(図示せ
ず)に接続され、他端は外部で直流阻止コンデンサ28
を介して、例えば移動体通信機の筐体に設けられた外部
送受信アンテナ端子(図示せず)に接続される。 (4)第6のスイッチ6の一端は、外部で直流阻止コンデ
ンサ26を介して、例えば移動体通信機の受信部(図示
せず)に接続され、他端は外部で直流阻止コンデンサ2
7を介して、例えば移動体通信機に内蔵される送受信ア
ンテナ32に接続される (5)第7のスイッチ7の一端は、外部で直流阻止コンデ
ンサ26を介して、例えば移動通信機の受信部(図示せ
ず)に接続され、他端は外部で直流阻止コンデンサ30
を介して、例えば移動体通信機の筐体に設けられた外部
受信アンテナ端子(図示せず)に接続される。 (6)第8のスイッチ8の一端は、外部で直流阻止コンデ
ンサ26を介して、例えば移動体通信機の受信部(図示
せず)に接続され、他端は外部で直流阻止コンデンサ2
9を介して、例えば移動体通信機に内蔵される受信アン
テナ31に接続される。 (7)第1のスイッチ1の一端は、外部で直流阻止コンデ
ンサ29を介して、例えば移動体通信機に内蔵される受
信アンテナ31に接続され、他端は第7のコンデンサ3
6を介して接地される。 (8)第2のスイッチ2の一端は、外部で直流阻止コンデ
ンサ27を介して、例えば移動体通信機に内蔵される送
受信アンテナ32に接続され、他端は第8のコンデンサ
37を介して接地される。
The connection with the outside is as follows: (1) One end of the third switch 3 is externally connected to, for example, a transmission section (not shown) of a mobile communication device via a DC blocking capacitor 25, and the other end is connected to the other end. External DC blocking capacitor 2
7 is connected to a transmission / reception antenna 32 built in, for example, a mobile communication device. (2) One end of the fourth switch 4 is externally connected to, for example, a transmission unit (not shown) of a mobile communication device via a DC blocking capacitor 25, and the other end is externally connected to a DC blocking capacitor 28.
Is connected to an external transmission / reception antenna terminal (not shown) provided in a casing of a mobile communication device, for example. (3) One end of the fifth switch 5 is externally connected to a receiving section (not shown) of a mobile communication device via a DC blocking capacitor 26, and the other end is externally connected to a DC blocking capacitor 28.
Is connected to an external transmission / reception antenna terminal (not shown) provided in a casing of a mobile communication device, for example. (4) One end of the sixth switch 6 is externally connected via a DC blocking capacitor 26 to, for example, a receiving section (not shown) of a mobile communication device, and the other end is externally connected to the DC blocking capacitor 2.
7 is connected to a transmission / reception antenna 32 built in the mobile communication device, for example. (5) One end of the seventh switch 7 is externally connected via a DC blocking capacitor 26 to, for example, a reception unit of the mobile communication device. (Not shown), and the other end is externally connected to a DC blocking capacitor 30.
Is connected to an external receiving antenna terminal (not shown) provided in a casing of the mobile communication device, for example. (6) One end of the eighth switch 8 is externally connected via a DC blocking capacitor 26 to, for example, a receiving section (not shown) of a mobile communication device, and the other end is externally connected to the DC blocking capacitor 2.
9 is connected to a receiving antenna 31 built in, for example, a mobile communication device. (7) One end of the first switch 1 is externally connected via a DC blocking capacitor 29 to, for example, a receiving antenna 31 incorporated in a mobile communication device, and the other end is connected to a seventh capacitor 3.
6 is grounded. (8) One end of the second switch 2 is externally connected via a DC blocking capacitor 27 to, for example, a transmitting / receiving antenna 32 built in a mobile communication device, and the other end is grounded via an eighth capacitor 37. Is done.

【0005】これら第1から第8のスイッチは、いずれ
も構成は基本的に同一の半導体スイッチからなり、例と
して図7に示す回路図で表される。同図においてスイッ
チとして動作するガリウム砒素電界効果トランジスタ
(以下GaAsFETと称する)60は、そのドレイン
およびソース電極の導通、非導通特性を以って機能す
る。
Each of these first to eighth switches is basically composed of the same semiconductor switch, and is represented by a circuit diagram shown in FIG. 7 as an example. In the figure, a gallium arsenide field effect transistor (hereinafter referred to as a GaAs FET) 60 that operates as a switch functions with the conduction and non-conduction characteristics of its drain and source electrodes.

【0006】デプレッションモードのGaAsFETを
例として、以下に交流小信号を対象とした導通、非導通
特性を説明すると、導通状態を得るには、GaAsFE
T60のゲートに対しドレインおよびソースに印加され
た電圧V1と同電位或いはそれより高い電圧V2を印加
する事で達成され、端子61a、61b間が交流的に導
通と等価となる状態(オン)を呈する。
The conduction and non-conduction characteristics of a small AC signal will be described below by taking a GaAs FET in a depletion mode as an example.
This state is achieved by applying a voltage V2 equal to or higher than the voltage V1 applied to the drain and source to the gate of T60, and the state between the terminals 61a and 61b is equivalent to conduction in an AC manner (ON). Present.

【0007】非導通状態を得るには、GaAsFET6
0のゲートに対しドレインおよびソースに印加された電
圧V1よりもGaAsFET60のピンチオフ電圧に相
当する電圧差を以って低減させた電圧あるいはそれ以下
の電圧V2を印加する事で達成され、端子61a、61
b間が交流的に非導通と等価となる状態(オフ)を呈す
る。例えばV1として3V、GaAsFET60のピン
チオフ電圧が−1Vであるならば、V2に2V以下の電
圧を印加することで端子61a、61b間が交流オフと
なる。
To obtain a non-conducting state, the GaAs FET 6
This is achieved by applying a voltage V2 which is lower than the voltage V1 applied to the drain and the source by a voltage difference corresponding to the pinch-off voltage of the GaAs FET 60 or a voltage V2 lower than the voltage V1 to the gate of the terminal 0a. 61
The state between the points b and b is AC-equivalent to non-conduction (OFF). For example, if V1 is 3V and the pinch-off voltage of the GaAs FET 60 is -1V, applying a voltage of 2V or less to V2 turns off the AC between the terminals 61a and 61b.

【0008】以上のように図5における第1から第8の
スイッチ1〜8はそれら個別のオン・オフの制御をそれ
ぞれに該当するGaAsFETのゲート電位によって制
御し、この制御電圧はシリコンCMOS半導体に形成さ
れたデコーダおよびドライブ回路半導体チップ23によ
り発生される。
As described above, each of the first to eighth switches 1 to 8 in FIG. 5 controls the on / off of each switch by the gate potential of the corresponding GaAs FET, and this control voltage is applied to the silicon CMOS semiconductor. Generated by the formed decoder and drive circuit semiconductor chip 23.

【0009】デコーダおよびドライブ回路半導体チップ
23では、IC外部より印加される図5の端子17〜1
9の3ビット論理信号を図5における第1から第8のス
イッチ1〜8のオン、オフの組合せに適した論理信号に
変換するデコーダ回路と、デコーダ回路にてデコードさ
れた論理信号を図5における第1から第8のスイッチ1
〜8に該当するGaAsFETのゲートに印加する適正
なオン・オフ電圧に変換するドライバ回路で構成され、
図5のアンテナスイッチ集積回路の動作では図6に示す
論理変換を行う。
In the decoder and drive circuit semiconductor chip 23, the terminals 17 to 1 shown in FIG.
9 is converted to a logical signal suitable for the combination of ON and OFF of the first to eighth switches 1 to 8 in FIG. 5, and a logical signal decoded by the decoder circuit is converted to a logical signal in FIG. 1st to 8th switches 1 in
A driver circuit that converts the voltage to an appropriate on / off voltage applied to the gate of the GaAs FET corresponding to
In the operation of the antenna switch integrated circuit of FIG. 5, the logical conversion shown in FIG. 6 is performed.

【0010】同図において導通経路欄に記された2種の
数字の組合せは、図5のICパッケージ35に付帯する
外部接続端子に付与した番号に一致しており、例えば導
通経路が9−12と記されれば外部接続端子9と外部接
続端子12が導通状態となることを示す。また図6で制
御信号入力の欄に記された数字は図5のICパッケージ
35に付帯する第1〜3の制御信号入力端子17〜19
を表わし、表中の「H」は論理値Highを、「L」は
論理値Lowを意味する。さらにGaAsFETスイッ
チ制御信号の欄に記された数字は第5におけるアンテナ
スイッチ回路半導体チップ24内部の第1〜8のスイッ
チに付与された数字1〜8に相当し、表中の「ON」は
該当するスイッチがオン状態になり、「OFF」は該当
するスイッチがオフ状態になることを表している。
In the figure, the combination of the two types of numbers described in the conduction path column corresponds to the number assigned to the external connection terminal attached to the IC package 35 in FIG. Indicates that the external connection terminal 9 and the external connection terminal 12 are in a conductive state. The numbers written in the column of control signal input in FIG. 6 are the first to third control signal input terminals 17 to 19 attached to the IC package 35 in FIG.
In the table, “H” indicates a logical value High, and “L” indicates a logical value Low. Further, the numbers described in the column of the GaAs FET switch control signal correspond to the numbers 1 to 8 assigned to the first to eighth switches in the fifth antenna switch circuit semiconductor chip 24, and "ON" in the table corresponds to "ON". Is turned on, and “OFF” indicates that the corresponding switch is turned off.

【0011】図6の論理変換表に従って代表的な動作例
を解説する。接続の例として、内部送受信アンテナ32
を用いて受信を行う場合、即ち外部接続端子10と外部
接続端子11と導通状態とするには、第1の制御信号入
力端子17には論理値Lowを、第2の制御信号入力端
子18には論理値Lowを、そして第3の制御信号入力
端子19には論理値Highにそれぞれ設定する。図6
の表に従い、この制御信号入力端子の設定にて第6のス
イッチ6がオン状態になり、かつ不要経路となる第3の
スイッチ3および第5のスイッチ5および第7から第8
のスイッチ7〜8、更には第2のスイッチ2の何れもが
オフ状態となることで、図5にて図示されない受信部と
内部送受信アンテナ32間が単独で接続される。なおこ
の状態では未使用となる内部受信アンテナ31は第1の
スイッチ1がオンとなる事で第7の直流阻止コンデンサ
36を介して交流的に接地電位に短絡されており、第4
のスイッチ4は第6のスイッチ6と論理値を共有するた
めオン状態となる。
A typical operation example will be described with reference to the logical conversion table shown in FIG. As an example of the connection, the internal transmitting / receiving antenna 32
, That is, in order to make the external connection terminal 10 and the external connection terminal 11 conductive, a logical value Low is applied to the first control signal input terminal 17 and a logical value Low is applied to the second control signal input terminal 18. Sets a logical value Low and a logical value High at the third control signal input terminal 19, respectively. FIG.
According to the table, the sixth switch 6 is turned on by the setting of the control signal input terminal, and the third switch 5, the fifth switch 5, and the seventh to eighth switches which become unnecessary paths.
When the switches 7 to 8 and the second switch 2 are all turned off, the receiving unit (not shown in FIG. 5) and the internal transmitting / receiving antenna 32 are connected independently. In this state, the internal receiving antenna 31 that is not used in this state is short-circuited to the ground potential in an AC manner through the seventh DC blocking capacitor 36 when the first switch 1 is turned on.
The switch 4 is turned on because it shares a logical value with the sixth switch 6.

【0012】上記例のように図6に表したデコード処理
により、図5のアンテナスイッチ半導体集積回路は6通
りの導通経路を形成することができる。
By the decoding processing shown in FIG. 6 as in the above example, the antenna switch semiconductor integrated circuit of FIG. 5 can form six types of conduction paths.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上述し
た従来のアンテナスイッチ半導体集積回路は、次のよう
な問題がある。
However, the above-mentioned conventional antenna switch semiconductor integrated circuit has the following problems.

【0014】本アンテナスイッチ半導体の意図する機能
は特定経路が導通状態である場合、図5に示した端子に
接続される外部受信アンテナ、外部送受信アンテナ、内
部受信アンテナ及び内部送受信アンテナ4種のアンテナ
の何れか1種と、図示されない受信部或いは送信部のど
ちらか一方とが選択され相互接続されることにある。従
って導通状態の特定経路に接続された複数のスイッチの
オン状態となるスイッチは必ず1種のみであり、他のス
イッチは非導通状態にある。但し導通経路に直接接続さ
れないスイッチは必ずしもオフ状態とは限らない。この
ように非導通状態にあるスイッチにおいては不要な信号
の漏洩が生じる場合があり、通常これをアイソレーショ
ン特性として扱う。非導通状態にあるスイッチのアイソ
レーションはその絶対値が大きい程、良好なアンテナス
イッチ半導体であることを意味する。
The intended function of the antenna switch semiconductor is that when a specific path is conductive, an external receiving antenna, an external transmitting / receiving antenna, an internal receiving antenna, and four types of internal transmitting / receiving antennas connected to the terminals shown in FIG. And one of the receiving unit and the transmitting unit (not shown) is selected and interconnected. Therefore, there is always only one type of switch that turns on a plurality of switches connected to the specific path in the conductive state, and the other switches are non-conductive. However, a switch that is not directly connected to the conduction path is not necessarily in an off state. In such a switch that is in a non-conductive state, unnecessary signal leakage may occur, and this is usually treated as isolation characteristics. The greater the absolute value of the isolation of the switch in the non-conductive state, the better the antenna switch semiconductor is.

【0015】特定経路が導通状態にある場合、他の非導
通状態にある外部接続端子へのアイソレーション特性が
低下し、本来アンテナスイッチとして切断されるべき端
子間のアイソレーションが不足するために機能上支障を
来たす場合がある。具体的には図5のアンテナスイッチ
半導体集積回路において、一例として内部送受信アンテ
ナ32を用いて送信を行う場合、即ち外部接続端子11
と外部接続端子9が導通状態にある時は必然的に図6の
導通経路9―11の欄の各スイッチ素子の断続状態より
外部接続端子9と外部接続端子10は非接続状態である
にもかかわらず、外部接続端子9と外部接続端子10間
のアイソレーション特性は1.5GHzの周波数にて1
6dBしか得られない。これは例えば移動体通信端末の
用途では送信部よりアンテナに放射される送信電力の一
部が、第4のスイッチ4および第6のスイッチ6を主漏
洩経路として受信部接続端子10に漏洩し、機器の構成
上好ましくない影響を与える可能性がある。加えて上記
と同一の導通経路状態にて、非導通状態にある外部接続
端子9と外部接続端子12間にも他の非導通経路に比較
して著しいアイソレーション特性の低下が認められる。
When the specific path is in the conductive state, the isolation characteristic to other non-conductive external connection terminals is reduced, and the isolation between the terminals that should be disconnected as the antenna switch is insufficient. It may cause trouble. Specifically, in the antenna switch semiconductor integrated circuit shown in FIG. 5, when transmission is performed using the internal transmission / reception antenna 32 as an example,
When the external connection terminal 9 and the external connection terminal 9 are in a conductive state, the external connection terminal 9 and the external connection terminal 10 are in a non-connected state due to the intermittent state of each switch element in the column of the conduction path 9-11 in FIG. Regardless, the isolation characteristic between the external connection terminal 9 and the external connection terminal 10 is 1 at a frequency of 1.5 GHz.
Only 6 dB can be obtained. For example, in the use of a mobile communication terminal, a part of the transmission power radiated from the transmission unit to the antenna leaks to the reception unit connection terminal 10 using the fourth switch 6 and the sixth switch 6 as main leakage paths, This may have an undesirable effect on the configuration of the device. In addition, in the same conductive path state as described above, a significant decrease in isolation characteristics is observed between the external connection terminal 9 and the external connection terminal 12 in the non-conductive state as compared with other non-conductive paths.

【0016】さらに特定経路が導通状態にある場合、他
の経路が導通状態にある場合に比べて著しく通過損失が
増大する問題がある。上記現象は特定非導通経路のアイ
ソレーション特性低下が主要因となり、関連する導通状
態にある導通経路の通過損失を悪化させ、アンテナスイ
ッチ全体の性能低下に関与している。
Further, when a specific path is in a conductive state, there is a problem that a passage loss is significantly increased as compared with a case where another path is in a conductive state. The above phenomenon is mainly caused by a decrease in the isolation characteristic of the specific non-conduction path, which deteriorates the passing loss of the conduction path in the related conduction state, and contributes to the performance degradation of the entire antenna switch.

【0017】具体的には図5のアンテナスイッチ半導体
集積回路において各導通経路の通過損失特性を均一化す
べくスイッチ素子となるGaAsFETのゲート幅を最
適化した場合であっても、一例として外部送受信アンテ
ナ32を用いて受信を行う場合、即ち外部接続端子10
と外部接続端子12が導通状態時の通過損失が1.5G
Hzの周波数にて−1.2dBであるのに対し、内部送
受信アンテナ32を用いて受信を行う場合、即ち外部接
続端子10と外部接続端子11が導通状態時の通過損失
が同周波数にて−1.7dBと通過損失が増大する事例
がある。
Specifically, in the antenna switch semiconductor integrated circuit of FIG. 5, even if the gate width of a GaAs FET serving as a switch element is optimized in order to equalize the passage loss characteristics of each conduction path, as an example, an external transmitting / receiving antenna is used. 32, that is, when the external connection terminal 10 is used.
And the external connection terminal 12 has a conduction loss of 1.5 G
Hz is −1.2 dB at a frequency of Hz, but when reception is performed using the internal transmission / reception antenna 32, that is, the passage loss when the external connection terminal 10 and the external connection terminal 11 are in a conductive state is − There is a case where the passage loss increases to 1.7 dB.

【0018】本発明は上記の問題点を改善すべく考案さ
れたもので、特定の導通経路に偏重した特性低下を防止
し、導通経路の通過損失の低減、さらに非導通経路のア
イソレーション特性の向上を図ったアンテナスイッチ半
導体集積回路を提供するものである。
The present invention has been devised in order to improve the above-described problems. The present invention prevents the characteristic degradation due to a specific conduction path from being degraded, reduces the passage loss of the conduction path, and further improves the isolation characteristic of the non-conduction path. An object of the present invention is to provide an improved antenna switch semiconductor integrated circuit.

【0019】[0019]

【課題を解決するための手段】請求項1記載のアンテナ
スイッチ半導体集積回路は、複数のガリウム砒素電界効
果トランジスタが、その導通、非導通を外部からの制御
信号に応じて制御され、外部接続端子を介して接続され
る外部受信アンテナ、外部送受信アンテナ、内部受信ア
ンテナ及び内部送受信アンテナと受信部及び送信部との
接続が切り替えられるようにガリウム砒素半導体チップ
上に集積回路化されてなるアンテナスイッチ半導体集積
回路において、前記ガリウム砒素半導体チップ上に、受
信部といずれかのアンテナが接続状態にある時は、送信
部と接続端子を回路接地状態とする電界効果トランジス
タからなるスイッチと、外部送受信アンテナが送信部及
び受信部のいずれとも遮断状態にある時は外部送受信ア
ンテナとの接続端子を回路接地状態とする電界効果トラ
ンジスタからなるスイッチとを設ける一方、外部からの
制御信号に応じて前記ガリウム砒素チップ上に設けられ
た複数のガリウム砒素電界効果トランジスタの内、導通
状態とするガリウム砒素電界効果トランジスタを選択す
るための信号を出力するデコーダ回路と、前記デコーダ
回路の出力信号に応じて前記ガリウム砒素半導体チップ
上に設けられた複数のガリウム砒素電界効果トランジス
タを導通、非導通状態とするための信号を出力するドラ
イブ回路と、を設け、前記デコーダ回路、前記ドライブ
回路をシリコンCMOS集積回路化して、前記ガリウム
砒素半導体チップとは別体のチップ上に形成し、前記ガ
リウム砒素半導体チップと共に同一ICパッケージに収
納してなることを特徴とする。
According to a first aspect of the present invention, there is provided an antenna switch semiconductor integrated circuit wherein a plurality of gallium arsenide field effect transistors are controlled in conduction and non-conduction according to a control signal from outside, and an external connection terminal is provided. Antenna switch semiconductor integrated on a gallium arsenide semiconductor chip so that connection between an external receiving antenna, an external transmitting / receiving antenna, an internal receiving antenna, and a receiving unit and a transmitting unit can be switched through the antenna. In the integrated circuit, when the receiver and any one of the antennas are connected on the gallium arsenide semiconductor chip, a switch formed of a field-effect transistor that sets the transmitter and the connection terminal to a circuit ground state, and an external transmission / reception antenna are provided. When both the transmission unit and the reception unit are in the cutoff state, the connection end to the external transmission / reception antenna And a switch made of a field effect transistor for bringing the circuit ground state, and, among the plurality of gallium arsenide field effect transistors provided on the gallium arsenide chip in response to a control signal from the outside, gallium arsenide to be turned on A decoder circuit for outputting a signal for selecting a field effect transistor; and a plurality of gallium arsenide field effect transistors provided on the gallium arsenide semiconductor chip in a conductive state and a non-conductive state according to an output signal of the decoder circuit. And a drive circuit for outputting a signal for forming the decoder circuit, the decoder circuit and the drive circuit are formed in a silicon CMOS integrated circuit, and formed on a chip separate from the gallium arsenide semiconductor chip, and together with the gallium arsenide semiconductor chip. It is characterized by being housed in the same IC package.

【0020】請求項2記載のアンテナスイッチ半導体集
積回路は、複数のガリウム砒素電界効果トランジスタ
が、その導通、非導通を外部からの制御信号に応じて制
御され、外部接続端子を介して接続される外部受信アン
テナ、外部送受信アンテナ、内部受信アンテナ及び内部
送受信アンテナと受信部及び送信部との接続が切り替え
られるようにガリウム砒素半導体チップ上に集積回路化
されてなるアンテナスイッチ半導体集積回路において、
前記ガリウム砒素半導体チップ上に、受信部といずれか
のアンテナが接続状態にある時は、送信部との接続端子
を回路接地状態とする電界効果トランジスタからなるス
イッチと、外部送受信アンテナが送信部及び受信部のい
ずれとも遮断状態にある時は外部送受信アンテナとの接
続端子を回路接地状態とする電界効果トランジスタから
なるスイッチと、送信部と外部送受信アンテナもしくは
内部送受信アンテナが接続状態にある時、あるいは外部
受信アンテナ以外のアンテナと受信部が接続状態にある
時は外部受信アンテナとの接続端子を回路接地状態とす
る電界効果トランジスタからなるスイッチと、を設ける
一方、外部からの制御信号に応じて前記ガリウム砒素チ
ップ上に設けられた複数のガリウム砒素電界効果トラン
ジスタの内、導通状態とするガリウム砒素電界効果トラ
ンジスタを選択するための信号を出力するデコーダ回路
と、前記デコーダ回路の出力信号に応じて前記ガリウム
砒素半導体チップ上に設けられた複数のガリウム砒素電
界効果トランジスタを導通、非導通とするための信号を
出力するドライブ回路と、を設け、前記デコーダ回路、
前記ドライブ回路をシリコンCMOS集積回路化して、
前記ガリウム砒素半導体チップとは別体のチップ上に形
成し、前記ガリウム砒素半導体チップと共に同一ICパ
ッケージに収納してなることを特徴とする。
In the antenna switch semiconductor integrated circuit according to the second aspect, the plurality of gallium arsenide field effect transistors are controlled to be conductive or nonconductive according to a control signal from the outside, and are connected via an external connection terminal. In an antenna switch semiconductor integrated circuit integrated on a gallium arsenide semiconductor chip so that connection between an external receiving antenna, an external transmitting / receiving antenna, an internal receiving antenna, and an internal transmitting / receiving antenna and a receiving unit and a transmitting unit are switched,
On the gallium arsenide semiconductor chip, when a receiver and any one of the antennas are in a connected state, a switch composed of a field-effect transistor that sets a connection terminal with the transmitter to a circuit ground state, and an external transmission / reception antenna includes a transmitter and A switch composed of a field-effect transistor that sets the connection terminal with the external transmission / reception antenna to a circuit ground state when any of the reception units are in the cutoff state, and when the transmission unit is connected to the external transmission / reception antenna or the internal transmission / reception antenna, or When an antenna other than the external receiving antenna and the receiving unit are in a connected state, a switch made of a field-effect transistor that sets a connection terminal of the external receiving antenna to a circuit ground state is provided. Conduction among multiple gallium arsenide field effect transistors provided on the gallium arsenide chip A decoder circuit for outputting a signal for selecting a gallium arsenide field effect transistor to be turned on, and conducting a plurality of gallium arsenide field effect transistors provided on the gallium arsenide semiconductor chip in accordance with an output signal of the decoder circuit; A drive circuit for outputting a signal for making the transistor non-conductive, the decoder circuit;
The drive circuit is formed as a silicon CMOS integrated circuit,
It is formed on a chip separate from the gallium arsenide semiconductor chip, and housed in the same IC package together with the gallium arsenide semiconductor chip.

【0021】そしてデコーダ回路およびドライブ回路の
集積化はシリコンCMOS集積回路に代えてガリウム砒
素集積回路や(請求項3)シリコンバイポーラ集積回路
や(請求項4)、あるいはシリコンBiCMOS集積回
路(請求項5)によるものが好適である。
The decoder circuit and the drive circuit are integrated by a gallium arsenide integrated circuit, a silicon bipolar integrated circuit, a silicon BiCMOS integrated circuit or a silicon BiCMOS integrated circuit instead of a silicon CMOS integrated circuit. ) Are preferred.

【0022】[0022]

【発明の実施の形態】図1に本発明に係わる第1の実施
例によるアンテナスイッチ半導体集積回路を示し、本図
を参照しつつ説明する。なお先の図5に示された従来の
アンテナスイッチ半導体集積回路との同一の構成要素に
ついては、同一の符号を付すものとする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an antenna switch semiconductor integrated circuit according to a first embodiment of the present invention, which will be described with reference to FIG. The same components as those in the conventional antenna switch semiconductor integrated circuit shown in FIG. 5 are denoted by the same reference numerals.

【0023】図5と同様に図1のアンテナスイッチ半導
体集積回路はガリウム砒素半導体に形成されたアンテナ
スイッチ回路半導体チップ24と、シリコンCMOS半
導体に形成されたデコーダおよびドライブ回路半導体チ
ップ23の2チップをICパッケージ35に搭載してお
り、両チップ間はICパッケージ内のワイヤーボンディ
ングにて相互接続される。アンテナスイッチ回路半導体
チップ24は、第1から第10のスイッチ1〜10から
なり、アンテナスイッチ集積回路の外部と接続されるよ
うになっている。
As in FIG. 5, the antenna switch semiconductor integrated circuit of FIG. 1 includes two chips, an antenna switch circuit semiconductor chip 24 formed of a gallium arsenide semiconductor and a decoder and drive circuit semiconductor chip 23 formed of a silicon CMOS semiconductor. It is mounted on an IC package 35, and the two chips are interconnected by wire bonding in the IC package. The antenna switch circuit semiconductor chip 24 includes first to tenth switches 1 to 10 and is connected to the outside of the antenna switch integrated circuit.

【0024】外部との接続は (1)第3のスイッチ3の一端は、外部で直流阻止コンデ
ンサ25を介して、例えば移動体通信機の送信部(図示
せず)に接続され、他端は外部で直流阻止コンデンサ2
7を介して、例えば移動体通信機に内蔵される送受信ア
ンテナ32に接続される。 (2)第4スイッチ4の一端は外部で直流阻止コンデンサ
25を介して、例えば移動体通信機の送信部(図示せ
ず)に接続され、他端は外部で直流阻止コンデンサ28
を介して、例えば移動体通信機の筐体に設けられた外部
送受信アンテナ端子(図示せず)に接続される。 (3)第5スイッチ5の一端は外部で直流阻止コンデンサ
26を介して、例えば移動体通信機の受信部(図示せ
ず)に接続され、他端は外部で直流阻止コンデンサ28
を介して、例えば移動体通信機の筐体に設けられた外部
送受信アンテナ端子(図示せず)に接続される。 (4)第6のスイッチ6の一端は、外部で直流阻止コンデ
ンサ26を介して、例えば移動体通信機の受信部(図示
せず)に接続され、他端は外部で直流阻止コンデンサ2
7を介して、例えば移動通信機に内蔵される送受信アン
テナ32に接続される。 (5)第7のスイッチ7の一端は、外部で直流阻止コンデ
ンサ26を介して、例えば移動体通信機の受信部(図示
せず)に接続され、他端は外部で直流阻止コンデンサ3
0を介して、例えば移動体通信機の筐体に設けられた外
部受信アンテナ端子(図示せず)に接続される。 (6)第8のスイッチ8の一端は、外部で直流阻止コンデ
ンサ26を介して、例えば移動体通信機の受信部(図示
せず)に接続され、他端は外部で直流阻止コンデンサ2
9を介して、例えば移動体通信機に内蔵される受信アン
テナ31に接続される。 (7)第1のスイッチ1の一端は、外部で直流阻止コンデ
ンサ29を介して、例えば移動体通信機に内蔵される受
信アンテナ31に接続され、他端は第1のコンデンサ1
5を介して接地される。 (8)第2のスイッチ2の一端は、外部で直流阻止コンデ
ンサ27を介して、例えば移動体通信機に内蔵される送
受信アンテナ32に接続され、他端は第2のコンデンサ
16を介して接地される。 (9)第9のスイッチ38の一端は、外部で直流阻止コン
デンサ25を介して、例えば移動体通信機の送信部(図
示せず)に接続され、他端はICに内蔵される直流阻止
コンデンサ40を介して接地される。 (10)第10のスイッチ39の一端は、外部で直流阻止コ
ンデンサ28を介して、例えば移動体通信機の筐体に設
けられた外部送受信アンテナ端子(図示せず)に接続さ
れ、他端はICに内蔵される直流阻止コンデンサ41を
介して接地される。
Connection to the outside: (1) One end of the third switch 3 is externally connected via a DC blocking capacitor 25 to, for example, a transmission unit (not shown) of a mobile communication device, and the other end is connected to the other end. External DC blocking capacitor 2
7 is connected to a transmission / reception antenna 32 built in, for example, a mobile communication device. (2) One end of the fourth switch 4 is externally connected to, for example, a transmission unit (not shown) of a mobile communication device via a DC blocking capacitor 25, and the other end is externally connected to a DC blocking capacitor 28.
Is connected to an external transmission / reception antenna terminal (not shown) provided in a casing of a mobile communication device, for example. (3) One end of the fifth switch 5 is externally connected to a receiving section (not shown) of a mobile communication device via a DC blocking capacitor 26, and the other end is externally connected to a DC blocking capacitor 28.
Is connected to an external transmission / reception antenna terminal (not shown) provided in a casing of a mobile communication device, for example. (4) One end of the sixth switch 6 is externally connected via a DC blocking capacitor 26 to, for example, a receiving section (not shown) of a mobile communication device, and the other end is externally connected to the DC blocking capacitor 2.
7 is connected to a transmission / reception antenna 32 built in the mobile communication device, for example. (5) One end of the seventh switch 7 is externally connected via a DC blocking capacitor 26 to, for example, a receiving section (not shown) of a mobile communication device, and the other end is externally connected to the DC blocking capacitor 3.
0, it is connected to an external receiving antenna terminal (not shown) provided in, for example, the housing of the mobile communication device. (6) One end of the eighth switch 8 is externally connected via a DC blocking capacitor 26 to, for example, a receiving section (not shown) of a mobile communication device, and the other end is externally connected to the DC blocking capacitor 2.
9 is connected to a receiving antenna 31 built in, for example, a mobile communication device. (7) One end of the first switch 1 is externally connected via a DC blocking capacitor 29 to, for example, a receiving antenna 31 incorporated in a mobile communication device, and the other end is connected to the first capacitor 1.
5 is grounded. (8) One end of the second switch 2 is externally connected via a DC blocking capacitor 27 to, for example, a transmitting / receiving antenna 32 built in a mobile communication device, and the other end is grounded via the second capacitor 16. Is done. (9) One end of the ninth switch 38 is externally connected to, for example, a transmission unit (not shown) of a mobile communication device via the DC blocking capacitor 25, and the other end is a DC blocking capacitor built in the IC. Grounded via 40. (10) One end of the tenth switch 39 is externally connected via a DC blocking capacitor 28 to an external transmitting / receiving antenna terminal (not shown) provided in, for example, a housing of a mobile communication device, and the other end is connected to the other end. Grounded via a DC blocking capacitor 41 built into the IC.

【0025】上記スイッチ素子の機能は(1)〜(8)
までは先に述べた図5のアンテナスイッチ半導体回路と
等価であり、(9)、(10)については新たに追加さ
れたスイッチによる動作である。
The functions of the above-mentioned switch elements are (1) to (8)
Until this is equivalent to the antenna switch semiconductor circuit of FIG. 5 described above, (9) and (10) are the operations by the newly added switch.

【0026】上記第1から第10のスイッチは、何れも
前出の図7の回路図に表されるGaAsFETによる半
導体スイッチであり、その導通、非導通特性は前出の通
りであり、ここでは省略する。
Each of the first to tenth switches is a semiconductor switch using a GaAs FET shown in the circuit diagram of FIG. 7 described above, and its conduction and non-conduction characteristics are as described above. Omitted.

【0027】デコーダおよびドライブ回路半導体チップ
23では、IC外部より印加される図1の端子17〜1
9の3bit論理信号を図5における第1から第8のス
イッチ1〜8、および38、39のオン、オフの組合せ
に足りる論理信号に変換するデコーダ回路と、デコーダ
回路にてデコードされた論理信号を図1における第1か
ら第10のスイッチ1〜8、および38、39に該当す
るGaAsFETのゲートに印加する適正なオン・オフ
電圧に変換するドライバ回路で構成され、図1のアンテ
ナスイッチ集積回路の動作では図2に示す論理変換を行
う。図2において導通経路に記された2種の数字の組合
せは、図1のICパッケージ35に付帯する外部接続端
子に付与した番号に一致しており、例えば導通経路が9
−12と記されれば外部接続端子9と外部接続端子12
が導通状態となることを示す。また図2で切替入力信号
の欄に記された数字は図1のICパッケージ35に付帯
する第1〜3の制御信号入力端子17〜19を表わし、
表中の「H」は論理値Highを、「L」は論理値Lo
wを意味する。さらにGaAsFETスイッチ制御信号
の欄に記された数字は、図1におけるアンテナスイッチ
回路半導体チップ24内部の第1〜8のスイッチに付与
された数字1〜8に相当し、表中の「ON」は該当する
スイッチがオン状態になり、「OFF」は該当するスイ
ッチがオフ状態になることを表している。
In the decoder and drive circuit semiconductor chip 23, the terminals 17 to 1 shown in FIG.
9, a decoder circuit for converting a 3-bit logical signal into a logical signal sufficient for the combination of ON and OFF of the first to eighth switches 1 to 8 and 38 and 39 in FIG. 5, and a logical signal decoded by the decoder circuit 1 is a driver circuit for converting an appropriate on / off voltage applied to the gates of GaAs FETs corresponding to the first to tenth switches 1 to 8 and 38 and 39 in FIG. 1, and the antenna switch integrated circuit of FIG. 2 performs the logical conversion shown in FIG. The combination of the two types of numbers described in the conduction path in FIG. 2 corresponds to the number assigned to the external connection terminal attached to the IC package 35 in FIG.
If -12 is written, the external connection terminals 9 and 12
Indicates that the state becomes conductive. Also, in FIG. 2, the numbers described in the column of the switching input signal represent the first to third control signal input terminals 17 to 19 attached to the IC package 35 in FIG.
“H” in the table indicates a logical value High, and “L” indicates a logical value Lo.
means w. Further, the numbers written in the column of the GaAs FET switch control signal correspond to the numbers 1 to 8 assigned to the first to eighth switches inside the antenna switch circuit semiconductor chip 24 in FIG. The corresponding switch is turned on, and “OFF” indicates that the corresponding switch is turned off.

【0028】以下に本発明にて性能の向上が図られる事
例について説明を行う。まず内部送受信アンテナ32を
用いて送信を行う場合、即ち外部接続端子11と外部接
続端子9が導通状態にある時は図2の導通経路9―11
の欄の各スイッチ素子の断続状態より第4のスイッチ4
および第6のスイッチ6は何れもオフ状態で、直接通過
経路にない第5のスイッチ5および第10のスイッチ3
9が何れもオン状態となる。第10のスイッチ39がオ
ン状態にあることは外部送受信アンテナ接続端子12が
第10のスイッチ39と第2の内蔵コンデンサ41を介
して接地電位に短絡されることを表し、第10のスイッ
チ39はいわゆるシャントスイッチとして機能する。
A case in which the performance of the present invention is improved will be described below. First, when transmission is performed using the internal transmission / reception antenna 32, that is, when the external connection terminal 11 and the external connection terminal 9 are in a conductive state, the conductive path 9-11 in FIG.
4th switch 4 from the intermittent state of each switch element
And the sixth switch 6 are both in the off state, and are not in the direct passage path.
9 turn on. The ON state of the tenth switch 39 indicates that the external transmission / reception antenna connection terminal 12 is short-circuited to the ground potential via the tenth switch 39 and the second built-in capacitor 41. Functions as a so-called shunt switch.

【0029】これは例えば移動通信端末の用途では、導
通経路9―11を経由する、送信部よりアンテナに放射
される送信電力の一部が、第4のスイッチ4および第6
のスイッチに介在する寄生容量を経由して受信部接続端
子10に漏洩しても、オン状態の第5のスイッチ5によ
り外部送受信アンテナ接続端子12と同様に受信部接続
端子10も第10のスイッチ39により接地電位に短絡
されているため、漏洩信号が結果として導通経路9―1
1に反射される。シャントスイッチの反射特性を利用す
ることで結果として第4のスイッチ4および第6のスイ
ッチ6の高周波漏洩が低減され、換言すればアイソレー
ション特性が向上することになる。従来回路構成である
図5と発明回路構成である図1の両アンテナスイッチ半
導体集積回路による実施例での特性比較において、外部
接続端子11と外部接続端子9が導通状態にあり、この
時に非道通状態にある外部接続端子10とのアイソレー
ションは1.5GHzの周波数にて従来回路では16d
Bであったものが本発明回路では36dBまで改善され
ている。
For example, in the use of a mobile communication terminal, a part of the transmission power radiated from the transmission unit to the antenna via the conduction path 9-11 is transmitted to the fourth switch 4 and the sixth switch 4.
Even if the signal leaks to the receiving unit connection terminal 10 via the parasitic capacitance interposed in the switch of FIG. 39, the signal is short-circuited to the ground potential.
It is reflected by 1. By utilizing the reflection characteristics of the shunt switch, the high-frequency leakage of the fourth switch 6 and the sixth switch 6 is reduced as a result, in other words, the isolation characteristics are improved. In the comparison of the characteristics between the two antenna switch semiconductor integrated circuits of FIG. 5 which is the conventional circuit configuration and FIG. 1 which is the inventive circuit configuration, the external connection terminal 11 and the external connection terminal 9 are in a conductive state. The isolation with the external connection terminal 10 in the state is 16 d in the conventional circuit at a frequency of 1.5 GHz.
B is improved to 36 dB in the circuit of the present invention.

【0030】次に導通経路について説明を行う。発明回
路である図1において10−11の導通経路が選択され
た場合は、各スイッチ半導体素子の状態を示す図2を参
照すれば、導通の経路となる第6のスイッチはオン状態
であり、その他の導通経路10−11に接続された第
2、3、5、7、8の各スイッチは必然的にオフ状態で
ある。さらに追加された第9、10のスイッチが何れも
オンとなり、外部接続端子9および12はコンデンサ4
0、41を介して接地される。この場合、第9、10の
スイッチはシャントスイッチとして機能し、通過経路1
0−11に印加された高周波信号がオフ状態にある第
3、5のスイッチに介在する寄生容量を経由して漏洩
し、外部接続端子9および12に達したとしてもシャン
トスイッチによる接地電位への短絡により、結果として
漏洩信号を導通経路10−11に反射させる。この効果
によりオフ状態にある第3、5のスイッチについてアイ
ソレーション特性が改善され、導通経路10−11に印
加された信号の不要経路への漏洩の減少が、導通経路1
0−11の通過損失低減をもたらす。実施例として1.
5GHzの高周波信号の通過損失測定にて、図5の従来
回路構成では−1.7dBであったものが、図1の本発
明回路構成では−0.8dBまで改善されている。
Next, the conduction path will be described. When the conduction path 10-11 is selected in FIG. 1, which is the inventive circuit, and referring to FIG. 2, which shows the state of each switch semiconductor element, the sixth switch serving as the conduction path is in the ON state. The second, third, fifth, seventh, and eighth switches connected to the other conduction paths 10-11 are necessarily in an off state. Further, the added ninth and tenth switches are turned on, and the external connection terminals 9 and 12 are connected to the capacitor 4.
Grounded via 0, 41. In this case, the ninth and tenth switches function as shunt switches, and
Even if the high-frequency signal applied to 0-11 leaks via the parasitic capacitance interposed in the third and fifth switches in the off state and reaches the external connection terminals 9 and 12, the shunt switch causes the high-frequency signal to reach the ground potential. The short circuit results in the leakage signal being reflected back to the conduction path 10-11. Due to this effect, the isolation characteristics of the third and fifth switches in the off state are improved, and the leakage of the signal applied to the conduction path 10-11 to the unnecessary path is reduced.
This results in a reduction in pass loss of 0-11. As an embodiment:
In the measurement of the transmission loss of the high-frequency signal of 5 GHz, the value was -1.7 dB in the conventional circuit configuration of FIG. 5, but is improved to -0.8 dB in the circuit configuration of the present invention in FIG. 1.

【0031】第2の実施例として図3に示す回路も構成
が可能である。図1と図3の回路の相違点は、第11の
スイッチの一端が、外部で直流阻止コンデンサ30を介
して、例えば移動体通信機の筐体に設けられた外部受信
アンテナ端子(図示せず)に接続され、他端はICに内
蔵される直流阻止コンデンサ34を介して接地される機
能が追加されることである。
As a second embodiment, the circuit shown in FIG. 3 can also be configured. The difference between the circuits of FIG. 1 and FIG. 3 is that one end of the eleventh switch is externally connected via a DC blocking capacitor 30 to, for example, an external receiving antenna terminal (not shown) provided in a housing of a mobile communication device. ), And the other end is grounded via a DC blocking capacitor 34 built in the IC.

【0032】この機能追加に伴いデコーダ回路は図4に
示す論理変換に対応する。本回路構成では外部受信アン
テナ(図示せず)を用いて受信を行う場合、即ち外部接
続端子14と外部接続端子10が導通状態にある限り、
図4の導通経路10―14の欄の各スイッチ素子の断続
状態より第11のスイッチ33はオフ状態となり、これ
以外の導通経路ではすべて第11のスイッチ33はオフ
状態となる。
With the addition of this function, the decoder circuit corresponds to the logical conversion shown in FIG. In this circuit configuration, when performing reception using an external receiving antenna (not shown), that is, as long as the external connection terminal 14 and the external connection terminal 10 are in a conductive state,
The eleventh switch 33 is turned off from the intermittent state of each switch element in the column of the conduction path 10-14 in FIG. 4, and the eleventh switch 33 is turned off in all other conduction paths.

【0033】従って導通経路10―14が非道通となる
状態では外部接続端子14に対するアイソレーション特
性が改善され、導通経路10―11、10―12、そし
て10―13のいずれかが導通時の通過損失の低減を図
ることができる。
Therefore, when the conduction path 10-14 is out of conduction, the isolation characteristics with respect to the external connection terminal 14 are improved, and any one of the conduction paths 10-11, 10-12, and 10-13 passes when conducting. Loss can be reduced.

【0034】[0034]

【発明の効果】以上述べたように本発明によれば、Ga
AsFETを用いてなるアンテナスイッチ半導体集積回
路において、特定の外部接続端子に接続されるシャント
機能を行うスイッチを設け、これらのスイッチの導通、
非導通を適切な論理状態を以って切替ることにより、特
定の非道通状態にある外部接続端子間のアイソレーショ
ン特性が向上し、不要経路への高周波信号の漏洩を低減
できる。
As described above, according to the present invention, Ga
In an antenna switch semiconductor integrated circuit using AsFET, switches for performing a shunt function connected to a specific external connection terminal are provided, and conduction of these switches is performed.
By switching the non-conduction with an appropriate logic state, the isolation characteristics between the external connection terminals in a specific non-conduction state are improved, and the leakage of a high-frequency signal to an unnecessary path can be reduced.

【0035】また同様の構成により、特定の導通状態に
ある外部接続端子間の通過損失が低減できるという効果
が得られ、導通経路の違いによる通過損失の差を低減す
ることができる。
With the same configuration, the effect of reducing the passage loss between the external connection terminals in a specific conduction state can be obtained, and the difference in the passage loss due to the difference in the conduction path can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態における第1の回路構成例
を示す回路図である。
FIG. 1 is a circuit diagram illustrating a first circuit configuration example according to an embodiment of the present invention.

【図2】第1の回路構成例における制御入力端子への論
理信号入力に対する第1〜第10のスイッチの動作を表
す説明図である。
FIG. 2 is an explanatory diagram illustrating operations of first to tenth switches in response to a logical signal input to a control input terminal in a first circuit configuration example.

【図3】本発明の実施の形態における第2の回路構成例
を示す回路図である。
FIG. 3 is a circuit diagram illustrating a second circuit configuration example according to the embodiment of the present invention;

【図4】第2の回路構成例における制御入力端子への論
理信号入力に対する第1〜第11のスイッチの動作を表
わす説明図である。
FIG. 4 is an explanatory diagram showing operations of first to eleventh switches in response to a logical signal input to a control input terminal in a second circuit configuration example.

【図5】従来のアンテナスイッチ半導体集積回路の一回
路構成例を示す回路図である。
FIG. 5 is a circuit diagram showing a circuit configuration example of a conventional antenna switch semiconductor integrated circuit.

【図6】図5に示されたアンテナスイッチ半導体集積回
路における制御入力端子への論理信号入力に対する第1
〜第8のスイッチの動作を表わす説明図である。
6 is a diagram illustrating a first example of a logic signal input to a control input terminal in the antenna switch semiconductor integrated circuit illustrated in FIG.
It is explanatory drawing showing operation | movement of-8th switch.

【図7】図1、3に示されたアンテナスイッチ半導体集
積回路に用いられる第1〜第8のスイッチ、および図1
に示された第9、10のスイッチ、さらに図3に示され
た第11のスイッチを構成する半導体スイッチの構成例
を示す回路図である。
FIG. 7 shows first to eighth switches used in the antenna switch semiconductor integrated circuit shown in FIGS. 1 and 3, and FIG.
FIG. 14 is a circuit diagram illustrating a configuration example of ninth and tenth switches illustrated in FIG. 3 and a semiconductor switch configuring the eleventh switch illustrated in FIG. 3.

【符号の説明】[Explanation of symbols]

1 第1のスイッチ 2 第2のスイッチ 3 第3のスイッチ 4 第4のスイッチ 5 第5のスイッチ 6 第6のスイッチ 7 第7のスイッチ 8 第8のスイッチ 9 送信部接続端子 10 受信部接続端子 11 内部送受信アンテナ接続端子 12 外部送受信アンテナ接続端子 13 内部受信アンテナ接続端子 14 外部受信アンテナ接続端子 15 第1のシャント接地端子 16 第2のシャント接地端子 17 第1の制御信号入力端子 18 第2の制御信号入力端子 19 第3の制御信号入力端子 20 電源入力端子 21 直流電源 22 接地端子 23 デコーダおよびドライブ回路半導体チップ 24 アンテナスイッチ回路半導体チップ 25 第1の直流阻止コンデンサ 26 第2の直流阻止コンデンサ 27 第3の直流阻止コンデンサ 28 第4の直流阻止コンデンサ 29 第5の直流阻止コンデンサ 30 第6の直流阻止コンデンサ 31 内部受信アンテナ 32 内部送受信アンテナ 33 第11のスイッチ 34 第3の内蔵コンデンサ 35 アンテナスイッチ集積回路パッケージ 36 第7の直流阻止コンデンサ 37 第8の直流阻止コンデンサ 38 第9のスイッチ 39 第10のスイッチ 40 第1の内蔵コンデンサ 41 第2の内蔵コンデンサ DESCRIPTION OF SYMBOLS 1 1st switch 2 2nd switch 3 3rd switch 4 4th switch 5 5th switch 6 6th switch 7 7th switch 8 8th switch 9 Transmitter connection terminal 10 Receiver connection terminal REFERENCE SIGNS LIST 11 internal transmitting / receiving antenna connection terminal 12 external transmitting / receiving antenna connection terminal 13 internal reception antenna connection terminal 14 external reception antenna connection terminal 15 first shunt ground terminal 16 second shunt ground terminal 17 first control signal input terminal 18 second Control signal input terminal 19 Third control signal input terminal 20 Power supply input terminal 21 DC power supply 22 Ground terminal 23 Decoder and drive circuit semiconductor chip 24 Antenna switch circuit semiconductor chip 25 First DC blocking capacitor 26 Second DC blocking capacitor 27 Third DC blocking capacitor 28 Fourth DC blocking capacitor Capacitor 29 fifth DC blocking capacitor 30 sixth DC blocking capacitor 31 internal receiving antenna 32 internal transmitting / receiving antenna 33 eleventh switch 34 third built-in capacitor 35 antenna switch integrated circuit package 36 seventh DC blocking capacitor 37 eighth DC blocking capacitor 38 Ninth switch 39 Tenth switch 40 First internal capacitor 41 Second internal capacitor

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J055 AX05 AX06 AX28 BX11 CX10 CX26 DX25 DX44 DX48 EY01 EY10 EZ38 GX01 GX02  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J055 AX05 AX06 AX28 BX11 CX10 CX26 DX25 DX44 DX48 EY01 EY10 EZ38 GX01 GX02

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】複数のガリウム砒素電界効果トランジスタ
が、その導通、非導通を外部からの制御信号に応じて制
御され、外部接続端子を介して接続される外部受信アン
テナ、外部送受信アンテナ、内部受信アンテナ及び内部
送受信アンテナと受信部及び送信部との接続が切り替え
られるようにガリウム砒素半導体チップ上に集積回路化
されてなるアンテナスイッチ半導体集積回路において、
前記ガリウム砒素半導体チップ上に、受信部といずれか
のアンテナが接続状態にあるときは、送信部との接続端
子を回路接地状態とする電界効果トランジスタからなる
スイッチと、外部送受信アンテナが送信部及び受信部の
いずれとも遮断状態にある時は外部受信アンテナとの接
続端子を回路接地状態とする電界効果トランジスタから
なるスイッチとを設ける一方、外部からの制御信号に応
じて前記ガリウム砒素チップ上に設けられた複数のガリ
ウム砒素電界効果トランジスタの内、導通状態とするガ
リウム砒素電界効果トランジスタを選択するための信号
を出力するデコーダ回路と、前記デコーダ回路の出力信
号に応じて前記ガリウム砒素半導体チップ上に設けられ
た複数のガリウム砒素電界効果トランジスタを導通、非
導通状態とするための信号を出力するドライブ回路と、
を設け、前記デコーダ回路、前記ドライブ回路をシリコ
ンCMOS集積回路化して、前記ガリウム砒素半導体チ
ップとは別体のチップ上に形成し、前記ガリウム砒素半
導体チップと共に同一ICパッケージに収納してなるこ
とを特徴とする。
A plurality of gallium arsenide field effect transistors are controlled in conduction and non-conduction according to a control signal from the outside, and are connected via an external connection terminal to an external receiving antenna, an external transmitting / receiving antenna, and an internal receiving device. In an antenna switch semiconductor integrated circuit which is integrated on a gallium arsenide semiconductor chip so that connections between an antenna and an internal transmission / reception antenna and a reception unit and a transmission unit are switched,
On the gallium arsenide semiconductor chip, when a receiver and any one of the antennas are in a connected state, a switch made of a field-effect transistor that sets a connection terminal with the transmitter to a circuit ground state, and an external transmission / reception antenna includes a transmitter and a transmitter. A switch comprising a field-effect transistor for setting a connection terminal to an external receiving antenna to a circuit ground state when any of the receiving units is in a cutoff state, and provided on the gallium arsenide chip in response to a control signal from the outside. A decoder circuit for outputting a signal for selecting a gallium arsenide field effect transistor to be brought into a conductive state from the plurality of gallium arsenide field effect transistors, and a gallium arsenide semiconductor chip in accordance with an output signal of the decoder circuit. A plurality of gallium arsenide field effect transistors provided for conducting and non-conducting. A drive circuit for outputting a signal,
Wherein the decoder circuit and the drive circuit are formed into a silicon CMOS integrated circuit, formed on a chip separate from the gallium arsenide semiconductor chip, and housed in the same IC package together with the gallium arsenide semiconductor chip. Features.
【請求項2】複数のガリウム砒素電界効果トランジスタ
が、その導通、非導通を外部からの制御信号に応じて制
御され、外部接続端子を介して接続される外部受信アン
テナ、外部送受信アンテナ、内部受信アンテナ及び内部
送受信アンテナと受信部及び送信部との接続が切り替え
られるようにガリウム砒素半導体チップ上に集積回路化
されてなるアンテナスイッチ半導体集積回路において、
前記ガリウム砒素半導体チップ上に、受信部といずれか
のアンテナが接続状態にある時は、送信部との接続端子
を回路接地状態とする電界効果トランジスタからなるス
イッチと、外部送受信アンテナが送信部及び受信部のい
ずれとも遮断状態にある時は外部送受信アンテナとの接
続端子を回路接地状態とする電界効果トランジスタから
なるスイッチと、送信部と外部送受信アンテナもしくは
内部送受信アンテナが接続状態にある時、あるいは外部
受信アンテナ以外のアンテナと受信部が接続状態にある
時は外部受信アンテナとの接続端子を回路接地状態とす
る電界トランジスタからなるスイッチと、を設ける一
方、外部からの制御信号に応じて前記ガリウム砒素チッ
プ上に設けられた複数のガリウム砒素電界効果トランジ
スタの内、導通状態とするガリウム砒素電界効果トラン
ジスタを選択するための信号を出力するデコーダ回路
と、前記デコーダ回路の出力信号に応じて前記ガリウム
砒素半導体チップ上に設けられた複数のガリウム砒素電
界効果トランジスタを導通、非導通状態とするための信
号を出力するドライブ回路と、を設け、前記デコーダ回
路、前記ドライブ回路をシリコンCMOS集積回路化し
て、前記ガリウム砒素半導体チップとは別体のチップ上
に形成し、前記ガリウム砒素半導体チップと共に同一I
Cパッケージに収納してなることを特徴とする。
A plurality of gallium arsenide field effect transistors whose conduction and non-conduction are controlled according to an external control signal, and which are connected via an external connection terminal; In an antenna switch semiconductor integrated circuit which is integrated on a gallium arsenide semiconductor chip so that connections between an antenna and an internal transmission / reception antenna and a reception unit and a transmission unit are switched,
On the gallium arsenide semiconductor chip, when a receiver and any one of the antennas are in a connected state, a switch composed of a field-effect transistor that sets a connection terminal with the transmitter to a circuit ground state, and an external transmission / reception antenna includes a transmitter and A switch composed of a field-effect transistor that sets the connection terminal with the external transmission / reception antenna to a circuit ground state when any of the reception units are in the cutoff state, and when the transmission unit is connected to the external transmission / reception antenna or the internal transmission / reception antenna, or A switch formed of an electric field transistor for setting a connection terminal of the external receiving antenna to a circuit ground state when an antenna other than the external receiving antenna and the receiving unit are in a connected state, and the gallium transistor according to a control signal from the outside. Conduction state of multiple gallium arsenide field effect transistors provided on the arsenic chip A decoder circuit for outputting a signal for selecting a gallium arsenide field effect transistor to be turned on, and turning on and off a plurality of gallium arsenide field effect transistors provided on the gallium arsenide semiconductor chip in accordance with an output signal of the decoder circuit. And a drive circuit for outputting a signal for setting a state. The decoder circuit and the drive circuit are formed on a silicon CMOS integrated circuit, and formed on a chip separate from the gallium arsenide semiconductor chip. Same I with semiconductor chip
It is characterized by being housed in a C package.
【請求項3】デコーダおよびドライバ回路を含め、全て
の構成回路をガリウム砒素半導体チップ上に集積したこ
とを特徴とする請求項1または2に記載のアンテナスイ
ッチ半導体集積回路。
3. The antenna switch semiconductor integrated circuit according to claim 1, wherein all the constituent circuits including the decoder and the driver circuit are integrated on a gallium arsenide semiconductor chip.
【請求項4】シリコンCMOS集積回路に代えてシリコ
ンバイポーラ集積回路を用いたことを特徴とする請求項
1または2に記載のアンテナスイッチ半導体集積回路。
4. The antenna switch semiconductor integrated circuit according to claim 1, wherein a silicon bipolar integrated circuit is used instead of the silicon CMOS integrated circuit.
【請求項5】シリコンCMOS集積回路に代えてBiC
MOS集積回路を用いたことを特徴とする請求項1また
は2に記載のアンテナスイッチ半導体集積回路。
5. BiC instead of silicon CMOS integrated circuits
3. The antenna switch semiconductor integrated circuit according to claim 1, wherein a MOS integrated circuit is used.
JP10232486A 1998-08-19 1998-08-19 Antenna switch semiconductor integrated circuit Pending JP2000068807A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10232486A JP2000068807A (en) 1998-08-19 1998-08-19 Antenna switch semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10232486A JP2000068807A (en) 1998-08-19 1998-08-19 Antenna switch semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JP2000068807A true JP2000068807A (en) 2000-03-03

Family

ID=16940078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10232486A Pending JP2000068807A (en) 1998-08-19 1998-08-19 Antenna switch semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP2000068807A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107551A1 (en) * 2002-05-31 2003-12-24 松下電器産業株式会社 High frequency switch circuit and mobile communication terminal device using the same
JP2006237721A (en) * 2005-02-22 2006-09-07 New Japan Radio Co Ltd Semiconductor switch integrated circuit
US7148737B2 (en) 2004-10-19 2006-12-12 Kabushiki Kaisha Toshiba Semiconductor switching circuit
US7425747B2 (en) 2003-08-05 2008-09-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107551A1 (en) * 2002-05-31 2003-12-24 松下電器産業株式会社 High frequency switch circuit and mobile communication terminal device using the same
US7020453B2 (en) 2002-05-31 2006-03-28 Matsushita Electric Industrial Co., Ltd. High-frequency switch circuit and mobile telecommunications terminal device using the same
CN100409585C (en) * 2002-05-31 2008-08-06 松下电器产业株式会社 High-frequency switch circuit and mobile telecommunications terminal device using the same
US7425747B2 (en) 2003-08-05 2008-09-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7148737B2 (en) 2004-10-19 2006-12-12 Kabushiki Kaisha Toshiba Semiconductor switching circuit
JP2006237721A (en) * 2005-02-22 2006-09-07 New Japan Radio Co Ltd Semiconductor switch integrated circuit

Similar Documents

Publication Publication Date Title
US7659770B2 (en) High frequency switching circuit
US8729949B2 (en) Switching circuit
US6693498B1 (en) SPDT switch and communication unit using the same
US6281762B1 (en) SPST switch, SPDT switch, and communication apparatus using the SPDT switch
US7020453B2 (en) High-frequency switch circuit and mobile telecommunications terminal device using the same
JP4939125B2 (en) Semiconductor integrated circuit device and high frequency module
US20070290744A1 (en) Radio frequency switching circuit, radio frequency switching device, and transmitter module device
KR101301209B1 (en) CMOS switch for use in radio frequency switching and isolation enhancement method
US20060119451A1 (en) Switching circuits
US6774701B1 (en) Method and apparatus for electronic switching with low insertion loss and high isolation
JPH0955682A (en) Switch semiconductor integrated circuit and communication terminal equipment
JP2002290104A (en) High-frequency switching circuit and communication terminal equipment using the same
JP2005136948A (en) Antenna switch circuit
JP2008017416A (en) High-frequency switch device
US11196453B2 (en) High-power hybrid SPDT switch
US20080290928A1 (en) Switching circuit
JPH11274804A (en) High frequency switch
CN113037263B (en) Single-chip positive-pressure controlled low-insertion-loss high-isolation single-pole double-throw switch chip
US8655287B2 (en) Switch control circuit, semiconductor device, and radio communication device
JPH098501A (en) High frequency switch
JP2000068807A (en) Antenna switch semiconductor integrated circuit
US8937503B2 (en) Switch control circuit, semiconductor device, and radio communication device
KR20140067381A (en) High frequency switch
JP5267648B2 (en) Semiconductor integrated circuit device and high frequency module
JP3539106B2 (en) High frequency semiconductor switch circuit and control method using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328