JP2004349953A - アナログ信号処理装置 - Google Patents
アナログ信号処理装置 Download PDFInfo
- Publication number
- JP2004349953A JP2004349953A JP2003143665A JP2003143665A JP2004349953A JP 2004349953 A JP2004349953 A JP 2004349953A JP 2003143665 A JP2003143665 A JP 2003143665A JP 2003143665 A JP2003143665 A JP 2003143665A JP 2004349953 A JP2004349953 A JP 2004349953A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal processing
- circuit
- signal
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000003384 imaging method Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000002596 correlated effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】ＣＣＤなどのイメージセンサから出力される画像信号に含まれるノイズの影響を低減化することである。
【解決手段】アナログ信号処理装置１００は、イメージセンサ１０１から出力される画像信号（信号１ａなど。）に対し、リセット期間Ａ１ごとに生じるリセットノイズを、アナログ信号処理ＩＣ１０５に入力する前に除去する。
【選択図】 図１
【解決手段】アナログ信号処理装置１００は、イメージセンサ１０１から出力される画像信号（信号１ａなど。）に対し、リセット期間Ａ１ごとに生じるリセットノイズを、アナログ信号処理ＩＣ１０５に入力する前に除去する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤなどのイメージセンサから出力される画像信号などのアナログ信号を処理するためのアナログ信号処理装置に関する。
【０００２】
【従来の技術】
従来、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などに代表されるイメージセンサは、入射した撮像光を複数のフォトダイオードによって光電変換し、ＣＣＤアナログシフトレジスタを介し転送された電荷を電圧信号に変換し、この電圧信号をアナログ形式の画像信号（以下、画像信号という。）として出力する。
【０００３】
上記イメージセンサは、上記した電荷から電圧信号への変換処理を行う際には、複数のフォトダイオードを単位とする画素ごとに上記電圧信号を分離するためのリセット処理を行う。
【０００４】
このリセット処理が行われる期間（以下、リセット期間という。）には、当該リセット処理を行う際に用いられるリセット信号による電気的ノイズ（以下、リセットノイズという。）が発生する。
【０００５】
このリセットノイズは、最終的には画像信号期間に含まれることはないが、画素周波数に比べ２倍以上の高い周波数を有するため、画像信号に比べ比較的大きな高周波電流が消費されることとなる。
【０００６】
従って、リセットノイズによる比較的大きな高周波電流は、画像信号を処理する回路（以下、アナログ信号処理回路という。）の電源から発生し、このため、画像信号自体に影響を及ぼし、Ｓ／Ｎ比が悪化することとなる。
【０００７】
ところで、最近のＣＣＤなどのイメージセンサから出力される画像信号を処理するためのアナログ信号処理回路は、Ａ／Ｄ（Ａａｌｏｇ／Ｄｉｇｉｔａｌ）変換回路を含み集積化されている。このため、このような集積回路（以下、アナログ信号処理ＩＣという。）に対し画像信号とともに不要なリセットノイズが入力されると、このリセットノイズによる高周波電流がアナログ信号処理ＩＣ全体に影響を及ぼすこととなる。
【０００８】
このリセットノイズを除去する方法としては、例えば、ＣＣＤからのダミー出力を用いてリセットノイズを減算により除去する方法などが知られている。
【０００９】
近年では、サンプルホールド処理や相関二重サンプリング処理などで十分除去可能であることから（例えば、特許文献１、２を参照。）、上記ダミー出力を用いてリセットノイズを減算除去する方法は利用されない傾向にある。
【００１０】
【特許文献１】
特開平６−３５０８０４号公報
【特許文献２】
特開平７−１８４１２６号公報
【００１１】
【発明が解決しようとする課題】
ところで、サンプルホールド処理を行うためのサンプルホールド回路や相関二重サンプリング処理を行うための相関二重サンプリング回路は、Ａ／Ｄ変換回路とともに一つのアナログ信号処理ＩＣに組み込まれるのが一般的である。このため、リセットノイズが含まれたままの（すなわち、Ｓ／Ｎ比が良くない）画像信号が、Ａ／Ｄ変換を含むアナログ信号処理ＩＣに入力されているのが実情である。
【００１２】
これにより、アナログ信号処理ＩＣに入力される画像信号に含まれているリセットノイズが電源（＋Ｖｃｃ）に廻り込んでアナログ信号処理ＩＣ全体に影響が及ぶこととなり、アナログ信号処理ＩＣから出力されるデジタル画像信号に対しても影響が及ぶ恐れが生じてくる。
【００１３】
このようなアナログ信号処理ＩＣを備えたアナログ信号処理装置としては、例えば、図５に示す従来のアナログ信号処理装置２００がある。なお、アナログ信号処理装置２００の各構成部は、以下で説明する本発明を適用したアナログ信号処理装置１００、１００ａの各構成部と同一であり、簡略化のため、同一符号を付して説明を省略する。
【００１４】
アナログ信号処理装置２００では、イメージセンサ１０１から出力されプリアンプ１０２を介してアナログ信号処理ＩＣ１０５に入力する画像信号としての信号３ａと、アナログ信号処理回路１０５１内の信号３ｂ、３ｃと、アナログ信号処理ＩＣ１０５に電力を供給する電源（＋Ｖｃｃ）から出力される信号３ｄとが、それぞれ図６に示すような波形を有している。ここで、図６に示す各信号波形の横軸は時間、縦軸は信号値である。
【００１５】
信号３ａ、３ｂでは、突起状の波形（リセットノイズ）が発生するリセット期間Ａ１の後、フィードスルー期間Ａ２、信号出力期間Ａ３を経て再びリセット期間Ａ１〜信号出力期間Ａ３が順次続く。ここで、フィードスルー期間Ａ２における信号値（略１５ボルトの信号値や、クランプ処理後のクランプ電圧など。）は黒色の信号値を指定するためのものであり、信号３ｃの信号値は信号３ｂの各信号出力期間Ａ３においてクランプされた各信号値を表している。
【００１６】
信号３ｄには、信号出力期間Ａ３終了時（リセット期間Ａ１開始時）に発生するノイズＡ１３、リセット期間Ａ１終了時に発生するノイズＡ１４、信号出力期間Ａ３開始時（フィードスルー期間Ａ２終了時）に発生するノイズＡ１５などのノイズが含まれている。
【００１７】
特に、ノイズＡ１３、Ａ１４は、リセットノイズが含まれたままの画像信号（信号３ａ）がアナログ信号処理ＩＣ１０５に入力された際に、当該リセットノイズが電源（＋Ｖｃｃ）に廻り込んで増大された又は発生したものである。
【００１８】
本発明の課題は、ＣＣＤなどのイメージセンサから出力される画像信号に含まれるノイズの影響を低減化することである。
【００１９】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、
撮像光を光電変換してアナログ画像信号を画素単位で出力するイメージセンサと、
前記アナログ画像信号を画素単位に分離するためのリセットパルスを前記イメージセンサに送信する駆動回路と、
前記イメージセンサから出力されるアナログ画像信号を信号処理するアナログ信号処理回路と、
を備えたアナログ信号処理装置において、
前記リセットパルスにより生じるリセットノイズを前記アナログ画像信号から除去することを特徴とする。
【００２０】
さらに、請求項２に記載の発明のように、請求項１に記載の発明において、
前記アナログ信号処理回路により信号処理された前記アナログ画像信号をデジタル形式の画像信号に変換するＡ／Ｄ変換回路を備え、
前記アナログ信号処理回路と前記Ａ／Ｄ変換回路とが一つのＩＣにまとめて構成されているのが好ましい。
【００２１】
さらに、請求項３に記載の発明のように、請求項１または２に記載の発明において、
前記アナログ画像信号が前記アナログ信号処理回路に入力される前に、リセットパルスの反転信号を当該アナログ画像信号に重ね合わせて前記リセットノイズを当該アナログ画像信号から除去するのが好ましい。
【００２２】
さらに、請求項４に記載の発明のように、請求項３に記載の発明において、
高周波ノイズを除去するためのローパスフィルタ回路を備え、
前記ローパスフィルタ回路を用いて前記リセットノイズが除去されたアナログ画像信号から残留ノイズを更に除去するのが好ましい。
【００２３】
また、上記課題を解決するため、請求項５に記載の発明は、
撮像光を光電変換してアナログ画像信号を画素単位で出力するイメージセンサと、
前記アナログ画像信号を画素単位に分離するためのリセットパルスを前記イメージセンサに送信する駆動回路と、
前記イメージセンサから出力されるアナログ画像信号を信号処理するアナログ信号処理ＩＣと、
を備えたアナログ信号処理装置において、
前記アナログ信号処理ＩＣに対して各々独立に電力を供給する第１電源および第２電源を備え、
前記アナログ信号処理ＩＣは、前記アナログ画像信号から信号値のみを抽出するためのプリクランプ回路およびサンプルホールド回路と、当該抽出された信号値を信号処理するための増幅回路およびクランプ回路とを一つのＩＣに備え、
前記第１電源は、前記プリクランプ回路およびサンプルホールド回路に電力を供給し、前記第２電源は、前記増幅回路およびクランプ回路に電力を供給することを特徴とする。
【００２４】
さらに、請求項６に記載の発明のように、請求項５に記載の発明において、
前記第２電源により電力が供給され、前記増幅回路およびクランプ回路により信号処理された前記アナログ画像信号をデジタル形式の画像信号に変換するＡ／Ｄ変換回路を備え、
前記アナログ信号処理ＩＣは、前記各回路の全てと前記アナログ信号処理ＩＣとを、一つのＩＣに備えるのが好ましい。
【００２５】
従って、ＣＣＤなどのイメージセンサから出力されるアナログ画像信号にリセットノイズが含まれていても、当該アナログ画像信号を処理してデジタル画像信号を出力するアナログ信号処理ＩＣに電力供給を行う電源側へのリセットノイズの廻り込みが十分抑制可能となるので、アナログ信号処理ＩＣから出力されるデジタル画像信号に対するリセットノイズの影響が十分回避できる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明を適用した好ましい実施の形態について詳細に説明する。
＜第１の実施の形態＞
まず、第１の実施の形態におけるアナログ信号処理装置１００について説明する。図１に、アナログ信号処理装置１００の内部構成を示す。
【００２７】
図１に示すように、アナログ信号処理装置１００は、イメージセンサ１０１、プリアンプ１０２、駆動パルス供給回路１０３、駆動回路１０４、アナログ信号処理ＩＣ１０５、インバータ１１０、ボリューム１１１、加算器１１２、ローパスフィルタ回路１１３、バッファアンプ１１４などを備えて構成される。また、アナログ信号処理装置１００は、電源（＋Ｖｃｃ）により電力供給される。
【００２８】
また、アナログ信号処理ＩＣ１０５は、アナログ信号処理回路１０５１とＡ／Ｄ変換回路１０５２とを一つの集積回路内に備え、アナログ信号処理回路１０５１には、プリクランプ回路１０５１ａ、サンプルホールド回路１０５１ｂ、増幅回路１０５１ｃ、クランプ回路１０５１ｄなどが含まれている。
【００２９】
ここで、イメージセンサ１０１から出力される信号１ａの波形と、加算器１１２から出力される信号１ｂの波形と、バッファアンプ１１４から出力される信号１ｃの波形と、クランプ回路１０５１ｄから出力される信号１ｄの波形と、電源（＋Ｖｃｃ）から出力される電圧値を示す信号１ｅの波形とを図２に示す。特に、信号１ａには、リセットノイズとして突起状の波形がリセット期間Ａ１ごとに生じている。
ここで、図２に示す各信号波形の横軸は時間、縦軸は信号値である（図４についても同様。）。
【００３０】
イメージセンサ１０１は、ＣＣＤなどにより構成され、駆動回路１０４から供給されるクロック信号φ、リセット信号ＲＳ、シフト信号ＳＨなどの各種信号に基づいて撮像光を光電変換し画像信号を出力する。イメージセンサ１０１から出力された画像信号（図２に示す信号１ａの波形を参照。）はプリアンプ１０２により増幅され、加算器１１２に入力する。
【００３１】
駆動パルス供給回路１０３は、クロック信号φ、リセット信号ＲＳ、シフト信号ＳＨなどの各種信号を生成するための駆動パルスを駆動回路１０４やアナログ信号処理ＩＣ１０５に供給するとともに、信号１ａに含まれるリセットノイズと略同じ信号値（波形）を有する信号をリセット期間Ａ１にタイミングを合わせてインバータ１１０に供給する。
【００３２】
インバータ１１０は、駆動パルス供給回路１０３から供給されたリセットノイズと略同じ信号値の信号を正負逆転させて（以下、逆リセットノイズという。）ボリューム１１１に出力し、ボリューム１１１は、当該逆リセットノイズとプリアンプ１０２から出力された画像信号とが加算器１１２において加算される際に、当該画像信号に含まれているリセットノイズが相殺されるように当該逆リセットノイズの信号値を調整する。
【００３３】
加算器１１２は、プリアンプ１０２から出力される画像信号と、ボリューム１１１から出力される逆リセットノイズとを加算し（重ね合わせ）、当該画像信号に含まれているリセットノイズを除去する（図２に示す信号１ｂの波形を参照。）。
【００３４】
ローパスフィルタ回路１１３は、加算器１１２によりリセットノイズが除去された後の画像信号（信号１ｂ）に対し、除去しきれずに残った残留高周波ノイズ（図２に示すノイズＡ４、Ａ５を参照。）を更に除去し、当該残留ノイズ除去後の画像信号をバッファアンプ１１４に出力する。更に、バッファアンプ１１４により増幅され出力される画像信号（信号１ｃ）はアナログ信号処理回路１０５１に出力される。この残留高周波ノイズを、単に、残留ノイズという場合がある。
【００３５】
プリクランプ回路１０５１ａは、入力された画像信号のクランプ電圧（黒色の信号値を指定するための電圧。）を所定の値に調節し、サンプルホールド回路１０５１ｂは、プリクランプ回路１０５１ａから出力される画像信号における信号出力期間Ａ３内の信号値をクランプして出力する（信号１ｄ）。
【００３６】
増幅回路１０５１ｃは、サンプルホールド回路１０５１ｂから出力された画像信号を所定のレベルまで増幅してクランプ回路１０５１ｄに出力し、クランプ回路１０５１ｄは、増幅回路１０５１ｃから出力された画像信号のクランプ電圧を再度調整し黒色の信号値を再設定する。
【００３７】
Ａ／Ｄ変換回路１０５２は、クランプ回路１０５１ｄから出力された画像信号をデジタル形式の画像信号に変換して後段の図示しないデジタル信号処理部に出力する。
【００３８】
以上説明したように、本第１の実施の形態におけるアナログ信号処理装置１００は、イメージセンサ１０１から出力される画像信号（信号１ａなど。）に対し、リセット期間Ａ１ごとに生じるリセットノイズを、アナログ信号処理ＩＣ１０５に入力する前に除去する。
【００３９】
従って、アナログ信号処理ＩＣ１０５に電力供給する電源（＋Ｖｃｃ）からの出力信号１ｅに生じるノイズ（図６のノイズＡ１３〜Ａ１５を参照。）を、図２に示すように、ノイズＡ６、Ａ７などが残る程度にまで低減化可能となる。
【００４０】
これにより、アナログ信号処理ＩＣ１０５に入力される画像信号に含まれているリセットノイズの電源（＋Ｖｃｃ）側への廻り込みが十分抑制できるため、アナログ信号処理ＩＣ１０５全体に対するリセットノイズの影響が回避できるとともに、アナログ信号処理ＩＣ１０５から出力されるデジタル画像信号に対するリセットノイズの影響も回避できる。
【００４１】
なお、本第１の実施の形態における記述は、本発明に係るアナログ信号処理装置の一例を示すものであり、これに限定されるものではない。本第１の実施の形態におけるアナログ信号処理装置１００の細部構成および詳細動作に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【００４２】
＜第２の実施の形態＞
次に、第２の実施の形態におけるアナログ信号処理装置１００ａについて説明する。図２に、アナログ信号処理装置１００ａの内部構成を示す。
ここで、アナログ信号処理装置１００ａの各構成部のうち、上記したアナログ信号処理装置１００と同じ構成部については、簡略化のため、同一符号を付して説明を省略する。
【００４３】
図２に示すように、アナログ信号処理装置１００ａは、イメージセンサ１０１、プリアンプ１０２、駆動パルス供給回路１０３ａ、駆動回路１０４、アナログ信号処理ＩＣ１０５などを備えて構成される。
【００４４】
アナログ信号処理ＩＣ１０５には、第１電源（＋Ｖｃｃ１）および第２電源（＋Ｖｃｃ２）から電力が供給される。第１電源（＋Ｖｃｃ１）は、リセットノイズの影響を大きく受けるプリクランプ回路１０５１ａ、サンプルホールド回路１０５１ｂに対して電力を供給し、リセットノイズの影響が小さい増幅回路１０５１ｃ、クランプ回路１０５１ｄ、Ａ／Ｄ変換回路１０５２に対しては第２電源（＋Ｖｃｃ２）が電力を供給する。
【００４５】
また、駆動パルス供給回路１０３ａは、クロック信号φ、リセット信号ＲＳ、シフト信号ＳＨなどの各種信号を生成するための駆動パルスを駆動回路１０４やアナログ信号処理ＩＣ１０５に供給する。
【００４６】
ここで、イメージセンサ１０１から出力される信号２ａの波形と、プリクランプ回路１０５１ａから出力される信号２ｂの波形と、サンプルホールド回路１０５１ｂから出力される信号２ｃの波形と、第１電源（＋Ｖｃｃ１）から出力される電圧値を示す信号２ｄの波形と、第２電源（＋Ｖｃｃ２）から出力される電圧値を示す信号２ｅの波形とを図４に示す。特に、信号２ａには、リセットノイズとして突起状の波形がリセット期間Ａ１内に生じている。
【００４７】
図４に示すように、信号２ａ、２ｂおよび２ｃは、図６に示す従来のアナログ信号処理装置２００における信号３ａ、３ｂおよび３ｃとそれぞれ略同一である。
【００４８】
また、第１電源（＋Ｖｃｃ１）から出力される信号２ｄは、図６に示す従来のアナログ信号処理装置２００においてリセットノイズの影響を受けた電源（＋Ｖｃｃ）から出力される信号３ｄと略同一であり、第２電源（＋Ｖｃｃ２）から出力される信号２ｅは、上記したアナログ信号処理装置１００においてリセットノイズの影響が回避された電源（＋Ｖｃｃ）から出力される信号１ｅと略同一である。
【００４９】
すなわち、信号２ｄには、信号出力期間Ａ３終了時（リセット期間Ａ１開始時）に発生するノイズＡ８、リセット期間Ａ１終了時に発生するノイズＡ９、信号出力期間Ａ３開始時（フィードスルー期間Ａ２終了時）に発生するノイズＡ１０などのノイズが含まれている。この場合、ノイズＡ８、Ａ９は、リセットノイズが第１電源（＋Ｖｃｃ１）に廻り込んで増大又は発生したものである。
また、信号２ｅには、信号２ｄに含まれるノイズＡ８に対応し信号出力期間Ａ３終了時（リセット期間Ａ１開始時）に発生するノイズＡ１１、信号出力期間Ａ３開始時（フィードスルー期間Ａ２終了時）に発生するノイズＡ１２などのノイズが含まれている。特に信号２ｅには、信号２ｄに含まれているノイズＡ９が含まれてなく、更に、ノイズＡ１１のレベル（信号値）はノイズＡ８のレベルに比べ小さくなっている。
【００５０】
従って、第２電源（＋Ｖｃｃ２）は、リセットノイズの影響を受ける第１電源（＋Ｖｃｃ１）と分離して設けられているので、リセットノイズの電源側への廻り込みを十分に抑制することが可能となる。これにより、アナログ信号処理ＩＣ１０５から出力されるデジタル画像信号に対するリセットノイズの影響も十分回避できる。
【００５１】
なお、本第２の実施の形態における記述は、本発明に係るアナログ信号処理装置の一例を示すものであり、これに限定されるものではない。本第２の実施の形態におけるアナログ信号処理装置１００ａの細部構成および詳細動作に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【００５２】
【発明の効果】
本発明によれば、ＣＣＤなどのイメージセンサから出力されるアナログ画像信号にリセットノイズが含まれていても、当該アナログ画像信号を処理してデジタル画像信号を出力するアナログ信号処理ＩＣに電力供給を行う電源側へのリセットノイズの廻り込みが十分抑制可能となるので、アナログ信号処理ＩＣから出力されるデジタル画像信号に対するリセットノイズの影響が十分回避できる。
【図面の簡単な説明】
【図１】本発明を適用したアナログ信号処理装置の内部構成を示すブロック図である。
【図２】図１に示すアナログ信号処理装置内の各種信号波形を示す図である。
【図３】本発明を適用した他のアナログ信号処理装置の内部構成を示すブロック図である。
【図４】図３に示すアナログ信号処理装置内の各種信号波形を示す図である。
【図５】従来のアナログ信号処理装置の内部構成を示すブロック図である。
【図６】図５に示すアナログ信号処理装置内の各種信号波形を示す図である。
【符号の説明】
１００、１００ａ、２００ アナログ信号処理装置
１０１ イメージセンサ
１０２ プリアンプ
１０３、１０３ａ 駆動パルス供給回路
１０４ 駆動回路
１０５ アナログ信号処理ＩＣ
１０５１ アナログ信号処理回路
１０５１ａ プリクランプ回路
１０５１ｂ サンプルホールド回路
１０５１ｃ 増幅回路
１０５１ｄ クランプ回路
１０５２ Ａ／Ｄ変換回路
１１０ インバータ
１１１ ボリューム
１１２ 加算器
１１３ ローパスフィルタ回路
１１４ バッファアンプ
【発明の属する技術分野】
本発明は、ＣＣＤなどのイメージセンサから出力される画像信号などのアナログ信号を処理するためのアナログ信号処理装置に関する。
【０００２】
【従来の技術】
従来、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などに代表されるイメージセンサは、入射した撮像光を複数のフォトダイオードによって光電変換し、ＣＣＤアナログシフトレジスタを介し転送された電荷を電圧信号に変換し、この電圧信号をアナログ形式の画像信号（以下、画像信号という。）として出力する。
【０００３】
上記イメージセンサは、上記した電荷から電圧信号への変換処理を行う際には、複数のフォトダイオードを単位とする画素ごとに上記電圧信号を分離するためのリセット処理を行う。
【０００４】
このリセット処理が行われる期間（以下、リセット期間という。）には、当該リセット処理を行う際に用いられるリセット信号による電気的ノイズ（以下、リセットノイズという。）が発生する。
【０００５】
このリセットノイズは、最終的には画像信号期間に含まれることはないが、画素周波数に比べ２倍以上の高い周波数を有するため、画像信号に比べ比較的大きな高周波電流が消費されることとなる。
【０００６】
従って、リセットノイズによる比較的大きな高周波電流は、画像信号を処理する回路（以下、アナログ信号処理回路という。）の電源から発生し、このため、画像信号自体に影響を及ぼし、Ｓ／Ｎ比が悪化することとなる。
【０００７】
ところで、最近のＣＣＤなどのイメージセンサから出力される画像信号を処理するためのアナログ信号処理回路は、Ａ／Ｄ（Ａａｌｏｇ／Ｄｉｇｉｔａｌ）変換回路を含み集積化されている。このため、このような集積回路（以下、アナログ信号処理ＩＣという。）に対し画像信号とともに不要なリセットノイズが入力されると、このリセットノイズによる高周波電流がアナログ信号処理ＩＣ全体に影響を及ぼすこととなる。
【０００８】
このリセットノイズを除去する方法としては、例えば、ＣＣＤからのダミー出力を用いてリセットノイズを減算により除去する方法などが知られている。
【０００９】
近年では、サンプルホールド処理や相関二重サンプリング処理などで十分除去可能であることから（例えば、特許文献１、２を参照。）、上記ダミー出力を用いてリセットノイズを減算除去する方法は利用されない傾向にある。
【００１０】
【特許文献１】
特開平６−３５０８０４号公報
【特許文献２】
特開平７−１８４１２６号公報
【００１１】
【発明が解決しようとする課題】
ところで、サンプルホールド処理を行うためのサンプルホールド回路や相関二重サンプリング処理を行うための相関二重サンプリング回路は、Ａ／Ｄ変換回路とともに一つのアナログ信号処理ＩＣに組み込まれるのが一般的である。このため、リセットノイズが含まれたままの（すなわち、Ｓ／Ｎ比が良くない）画像信号が、Ａ／Ｄ変換を含むアナログ信号処理ＩＣに入力されているのが実情である。
【００１２】
これにより、アナログ信号処理ＩＣに入力される画像信号に含まれているリセットノイズが電源（＋Ｖｃｃ）に廻り込んでアナログ信号処理ＩＣ全体に影響が及ぶこととなり、アナログ信号処理ＩＣから出力されるデジタル画像信号に対しても影響が及ぶ恐れが生じてくる。
【００１３】
このようなアナログ信号処理ＩＣを備えたアナログ信号処理装置としては、例えば、図５に示す従来のアナログ信号処理装置２００がある。なお、アナログ信号処理装置２００の各構成部は、以下で説明する本発明を適用したアナログ信号処理装置１００、１００ａの各構成部と同一であり、簡略化のため、同一符号を付して説明を省略する。
【００１４】
アナログ信号処理装置２００では、イメージセンサ１０１から出力されプリアンプ１０２を介してアナログ信号処理ＩＣ１０５に入力する画像信号としての信号３ａと、アナログ信号処理回路１０５１内の信号３ｂ、３ｃと、アナログ信号処理ＩＣ１０５に電力を供給する電源（＋Ｖｃｃ）から出力される信号３ｄとが、それぞれ図６に示すような波形を有している。ここで、図６に示す各信号波形の横軸は時間、縦軸は信号値である。
【００１５】
信号３ａ、３ｂでは、突起状の波形（リセットノイズ）が発生するリセット期間Ａ１の後、フィードスルー期間Ａ２、信号出力期間Ａ３を経て再びリセット期間Ａ１〜信号出力期間Ａ３が順次続く。ここで、フィードスルー期間Ａ２における信号値（略１５ボルトの信号値や、クランプ処理後のクランプ電圧など。）は黒色の信号値を指定するためのものであり、信号３ｃの信号値は信号３ｂの各信号出力期間Ａ３においてクランプされた各信号値を表している。
【００１６】
信号３ｄには、信号出力期間Ａ３終了時（リセット期間Ａ１開始時）に発生するノイズＡ１３、リセット期間Ａ１終了時に発生するノイズＡ１４、信号出力期間Ａ３開始時（フィードスルー期間Ａ２終了時）に発生するノイズＡ１５などのノイズが含まれている。
【００１７】
特に、ノイズＡ１３、Ａ１４は、リセットノイズが含まれたままの画像信号（信号３ａ）がアナログ信号処理ＩＣ１０５に入力された際に、当該リセットノイズが電源（＋Ｖｃｃ）に廻り込んで増大された又は発生したものである。
【００１８】
本発明の課題は、ＣＣＤなどのイメージセンサから出力される画像信号に含まれるノイズの影響を低減化することである。
【００１９】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、
撮像光を光電変換してアナログ画像信号を画素単位で出力するイメージセンサと、
前記アナログ画像信号を画素単位に分離するためのリセットパルスを前記イメージセンサに送信する駆動回路と、
前記イメージセンサから出力されるアナログ画像信号を信号処理するアナログ信号処理回路と、
を備えたアナログ信号処理装置において、
前記リセットパルスにより生じるリセットノイズを前記アナログ画像信号から除去することを特徴とする。
【００２０】
さらに、請求項２に記載の発明のように、請求項１に記載の発明において、
前記アナログ信号処理回路により信号処理された前記アナログ画像信号をデジタル形式の画像信号に変換するＡ／Ｄ変換回路を備え、
前記アナログ信号処理回路と前記Ａ／Ｄ変換回路とが一つのＩＣにまとめて構成されているのが好ましい。
【００２１】
さらに、請求項３に記載の発明のように、請求項１または２に記載の発明において、
前記アナログ画像信号が前記アナログ信号処理回路に入力される前に、リセットパルスの反転信号を当該アナログ画像信号に重ね合わせて前記リセットノイズを当該アナログ画像信号から除去するのが好ましい。
【００２２】
さらに、請求項４に記載の発明のように、請求項３に記載の発明において、
高周波ノイズを除去するためのローパスフィルタ回路を備え、
前記ローパスフィルタ回路を用いて前記リセットノイズが除去されたアナログ画像信号から残留ノイズを更に除去するのが好ましい。
【００２３】
また、上記課題を解決するため、請求項５に記載の発明は、
撮像光を光電変換してアナログ画像信号を画素単位で出力するイメージセンサと、
前記アナログ画像信号を画素単位に分離するためのリセットパルスを前記イメージセンサに送信する駆動回路と、
前記イメージセンサから出力されるアナログ画像信号を信号処理するアナログ信号処理ＩＣと、
を備えたアナログ信号処理装置において、
前記アナログ信号処理ＩＣに対して各々独立に電力を供給する第１電源および第２電源を備え、
前記アナログ信号処理ＩＣは、前記アナログ画像信号から信号値のみを抽出するためのプリクランプ回路およびサンプルホールド回路と、当該抽出された信号値を信号処理するための増幅回路およびクランプ回路とを一つのＩＣに備え、
前記第１電源は、前記プリクランプ回路およびサンプルホールド回路に電力を供給し、前記第２電源は、前記増幅回路およびクランプ回路に電力を供給することを特徴とする。
【００２４】
さらに、請求項６に記載の発明のように、請求項５に記載の発明において、
前記第２電源により電力が供給され、前記増幅回路およびクランプ回路により信号処理された前記アナログ画像信号をデジタル形式の画像信号に変換するＡ／Ｄ変換回路を備え、
前記アナログ信号処理ＩＣは、前記各回路の全てと前記アナログ信号処理ＩＣとを、一つのＩＣに備えるのが好ましい。
【００２５】
従って、ＣＣＤなどのイメージセンサから出力されるアナログ画像信号にリセットノイズが含まれていても、当該アナログ画像信号を処理してデジタル画像信号を出力するアナログ信号処理ＩＣに電力供給を行う電源側へのリセットノイズの廻り込みが十分抑制可能となるので、アナログ信号処理ＩＣから出力されるデジタル画像信号に対するリセットノイズの影響が十分回避できる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明を適用した好ましい実施の形態について詳細に説明する。
＜第１の実施の形態＞
まず、第１の実施の形態におけるアナログ信号処理装置１００について説明する。図１に、アナログ信号処理装置１００の内部構成を示す。
【００２７】
図１に示すように、アナログ信号処理装置１００は、イメージセンサ１０１、プリアンプ１０２、駆動パルス供給回路１０３、駆動回路１０４、アナログ信号処理ＩＣ１０５、インバータ１１０、ボリューム１１１、加算器１１２、ローパスフィルタ回路１１３、バッファアンプ１１４などを備えて構成される。また、アナログ信号処理装置１００は、電源（＋Ｖｃｃ）により電力供給される。
【００２８】
また、アナログ信号処理ＩＣ１０５は、アナログ信号処理回路１０５１とＡ／Ｄ変換回路１０５２とを一つの集積回路内に備え、アナログ信号処理回路１０５１には、プリクランプ回路１０５１ａ、サンプルホールド回路１０５１ｂ、増幅回路１０５１ｃ、クランプ回路１０５１ｄなどが含まれている。
【００２９】
ここで、イメージセンサ１０１から出力される信号１ａの波形と、加算器１１２から出力される信号１ｂの波形と、バッファアンプ１１４から出力される信号１ｃの波形と、クランプ回路１０５１ｄから出力される信号１ｄの波形と、電源（＋Ｖｃｃ）から出力される電圧値を示す信号１ｅの波形とを図２に示す。特に、信号１ａには、リセットノイズとして突起状の波形がリセット期間Ａ１ごとに生じている。
ここで、図２に示す各信号波形の横軸は時間、縦軸は信号値である（図４についても同様。）。
【００３０】
イメージセンサ１０１は、ＣＣＤなどにより構成され、駆動回路１０４から供給されるクロック信号φ、リセット信号ＲＳ、シフト信号ＳＨなどの各種信号に基づいて撮像光を光電変換し画像信号を出力する。イメージセンサ１０１から出力された画像信号（図２に示す信号１ａの波形を参照。）はプリアンプ１０２により増幅され、加算器１１２に入力する。
【００３１】
駆動パルス供給回路１０３は、クロック信号φ、リセット信号ＲＳ、シフト信号ＳＨなどの各種信号を生成するための駆動パルスを駆動回路１０４やアナログ信号処理ＩＣ１０５に供給するとともに、信号１ａに含まれるリセットノイズと略同じ信号値（波形）を有する信号をリセット期間Ａ１にタイミングを合わせてインバータ１１０に供給する。
【００３２】
インバータ１１０は、駆動パルス供給回路１０３から供給されたリセットノイズと略同じ信号値の信号を正負逆転させて（以下、逆リセットノイズという。）ボリューム１１１に出力し、ボリューム１１１は、当該逆リセットノイズとプリアンプ１０２から出力された画像信号とが加算器１１２において加算される際に、当該画像信号に含まれているリセットノイズが相殺されるように当該逆リセットノイズの信号値を調整する。
【００３３】
加算器１１２は、プリアンプ１０２から出力される画像信号と、ボリューム１１１から出力される逆リセットノイズとを加算し（重ね合わせ）、当該画像信号に含まれているリセットノイズを除去する（図２に示す信号１ｂの波形を参照。）。
【００３４】
ローパスフィルタ回路１１３は、加算器１１２によりリセットノイズが除去された後の画像信号（信号１ｂ）に対し、除去しきれずに残った残留高周波ノイズ（図２に示すノイズＡ４、Ａ５を参照。）を更に除去し、当該残留ノイズ除去後の画像信号をバッファアンプ１１４に出力する。更に、バッファアンプ１１４により増幅され出力される画像信号（信号１ｃ）はアナログ信号処理回路１０５１に出力される。この残留高周波ノイズを、単に、残留ノイズという場合がある。
【００３５】
プリクランプ回路１０５１ａは、入力された画像信号のクランプ電圧（黒色の信号値を指定するための電圧。）を所定の値に調節し、サンプルホールド回路１０５１ｂは、プリクランプ回路１０５１ａから出力される画像信号における信号出力期間Ａ３内の信号値をクランプして出力する（信号１ｄ）。
【００３６】
増幅回路１０５１ｃは、サンプルホールド回路１０５１ｂから出力された画像信号を所定のレベルまで増幅してクランプ回路１０５１ｄに出力し、クランプ回路１０５１ｄは、増幅回路１０５１ｃから出力された画像信号のクランプ電圧を再度調整し黒色の信号値を再設定する。
【００３７】
Ａ／Ｄ変換回路１０５２は、クランプ回路１０５１ｄから出力された画像信号をデジタル形式の画像信号に変換して後段の図示しないデジタル信号処理部に出力する。
【００３８】
以上説明したように、本第１の実施の形態におけるアナログ信号処理装置１００は、イメージセンサ１０１から出力される画像信号（信号１ａなど。）に対し、リセット期間Ａ１ごとに生じるリセットノイズを、アナログ信号処理ＩＣ１０５に入力する前に除去する。
【００３９】
従って、アナログ信号処理ＩＣ１０５に電力供給する電源（＋Ｖｃｃ）からの出力信号１ｅに生じるノイズ（図６のノイズＡ１３〜Ａ１５を参照。）を、図２に示すように、ノイズＡ６、Ａ７などが残る程度にまで低減化可能となる。
【００４０】
これにより、アナログ信号処理ＩＣ１０５に入力される画像信号に含まれているリセットノイズの電源（＋Ｖｃｃ）側への廻り込みが十分抑制できるため、アナログ信号処理ＩＣ１０５全体に対するリセットノイズの影響が回避できるとともに、アナログ信号処理ＩＣ１０５から出力されるデジタル画像信号に対するリセットノイズの影響も回避できる。
【００４１】
なお、本第１の実施の形態における記述は、本発明に係るアナログ信号処理装置の一例を示すものであり、これに限定されるものではない。本第１の実施の形態におけるアナログ信号処理装置１００の細部構成および詳細動作に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【００４２】
＜第２の実施の形態＞
次に、第２の実施の形態におけるアナログ信号処理装置１００ａについて説明する。図２に、アナログ信号処理装置１００ａの内部構成を示す。
ここで、アナログ信号処理装置１００ａの各構成部のうち、上記したアナログ信号処理装置１００と同じ構成部については、簡略化のため、同一符号を付して説明を省略する。
【００４３】
図２に示すように、アナログ信号処理装置１００ａは、イメージセンサ１０１、プリアンプ１０２、駆動パルス供給回路１０３ａ、駆動回路１０４、アナログ信号処理ＩＣ１０５などを備えて構成される。
【００４４】
アナログ信号処理ＩＣ１０５には、第１電源（＋Ｖｃｃ１）および第２電源（＋Ｖｃｃ２）から電力が供給される。第１電源（＋Ｖｃｃ１）は、リセットノイズの影響を大きく受けるプリクランプ回路１０５１ａ、サンプルホールド回路１０５１ｂに対して電力を供給し、リセットノイズの影響が小さい増幅回路１０５１ｃ、クランプ回路１０５１ｄ、Ａ／Ｄ変換回路１０５２に対しては第２電源（＋Ｖｃｃ２）が電力を供給する。
【００４５】
また、駆動パルス供給回路１０３ａは、クロック信号φ、リセット信号ＲＳ、シフト信号ＳＨなどの各種信号を生成するための駆動パルスを駆動回路１０４やアナログ信号処理ＩＣ１０５に供給する。
【００４６】
ここで、イメージセンサ１０１から出力される信号２ａの波形と、プリクランプ回路１０５１ａから出力される信号２ｂの波形と、サンプルホールド回路１０５１ｂから出力される信号２ｃの波形と、第１電源（＋Ｖｃｃ１）から出力される電圧値を示す信号２ｄの波形と、第２電源（＋Ｖｃｃ２）から出力される電圧値を示す信号２ｅの波形とを図４に示す。特に、信号２ａには、リセットノイズとして突起状の波形がリセット期間Ａ１内に生じている。
【００４７】
図４に示すように、信号２ａ、２ｂおよび２ｃは、図６に示す従来のアナログ信号処理装置２００における信号３ａ、３ｂおよび３ｃとそれぞれ略同一である。
【００４８】
また、第１電源（＋Ｖｃｃ１）から出力される信号２ｄは、図６に示す従来のアナログ信号処理装置２００においてリセットノイズの影響を受けた電源（＋Ｖｃｃ）から出力される信号３ｄと略同一であり、第２電源（＋Ｖｃｃ２）から出力される信号２ｅは、上記したアナログ信号処理装置１００においてリセットノイズの影響が回避された電源（＋Ｖｃｃ）から出力される信号１ｅと略同一である。
【００４９】
すなわち、信号２ｄには、信号出力期間Ａ３終了時（リセット期間Ａ１開始時）に発生するノイズＡ８、リセット期間Ａ１終了時に発生するノイズＡ９、信号出力期間Ａ３開始時（フィードスルー期間Ａ２終了時）に発生するノイズＡ１０などのノイズが含まれている。この場合、ノイズＡ８、Ａ９は、リセットノイズが第１電源（＋Ｖｃｃ１）に廻り込んで増大又は発生したものである。
また、信号２ｅには、信号２ｄに含まれるノイズＡ８に対応し信号出力期間Ａ３終了時（リセット期間Ａ１開始時）に発生するノイズＡ１１、信号出力期間Ａ３開始時（フィードスルー期間Ａ２終了時）に発生するノイズＡ１２などのノイズが含まれている。特に信号２ｅには、信号２ｄに含まれているノイズＡ９が含まれてなく、更に、ノイズＡ１１のレベル（信号値）はノイズＡ８のレベルに比べ小さくなっている。
【００５０】
従って、第２電源（＋Ｖｃｃ２）は、リセットノイズの影響を受ける第１電源（＋Ｖｃｃ１）と分離して設けられているので、リセットノイズの電源側への廻り込みを十分に抑制することが可能となる。これにより、アナログ信号処理ＩＣ１０５から出力されるデジタル画像信号に対するリセットノイズの影響も十分回避できる。
【００５１】
なお、本第２の実施の形態における記述は、本発明に係るアナログ信号処理装置の一例を示すものであり、これに限定されるものではない。本第２の実施の形態におけるアナログ信号処理装置１００ａの細部構成および詳細動作に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【００５２】
【発明の効果】
本発明によれば、ＣＣＤなどのイメージセンサから出力されるアナログ画像信号にリセットノイズが含まれていても、当該アナログ画像信号を処理してデジタル画像信号を出力するアナログ信号処理ＩＣに電力供給を行う電源側へのリセットノイズの廻り込みが十分抑制可能となるので、アナログ信号処理ＩＣから出力されるデジタル画像信号に対するリセットノイズの影響が十分回避できる。
【図面の簡単な説明】
【図１】本発明を適用したアナログ信号処理装置の内部構成を示すブロック図である。
【図２】図１に示すアナログ信号処理装置内の各種信号波形を示す図である。
【図３】本発明を適用した他のアナログ信号処理装置の内部構成を示すブロック図である。
【図４】図３に示すアナログ信号処理装置内の各種信号波形を示す図である。
【図５】従来のアナログ信号処理装置の内部構成を示すブロック図である。
【図６】図５に示すアナログ信号処理装置内の各種信号波形を示す図である。
【符号の説明】
１００、１００ａ、２００ アナログ信号処理装置
１０１ イメージセンサ
１０２ プリアンプ
１０３、１０３ａ 駆動パルス供給回路
１０４ 駆動回路
１０５ アナログ信号処理ＩＣ
１０５１ アナログ信号処理回路
１０５１ａ プリクランプ回路
１０５１ｂ サンプルホールド回路
１０５１ｃ 増幅回路
１０５１ｄ クランプ回路
１０５２ Ａ／Ｄ変換回路
１１０ インバータ
１１１ ボリューム
１１２ 加算器
１１３ ローパスフィルタ回路
１１４ バッファアンプ
Claims (6)
- 撮像光を光電変換してアナログ画像信号を画素単位で出力するイメージセンサと、
前記アナログ画像信号を画素単位に分離するためのリセットパルスを前記イメージセンサに送信する駆動回路と、
前記イメージセンサから出力されるアナログ画像信号を信号処理するアナログ信号処理回路と、
を備えたアナログ信号処理装置において、
前記リセットパルスにより生じるリセットノイズを前記アナログ画像信号から除去することを特徴とするアナログ信号処理装置。 - 前記アナログ信号処理回路により信号処理された前記アナログ画像信号をデジタル形式の画像信号に変換するＡ／Ｄ変換回路を備え、
前記アナログ信号処理回路と前記Ａ／Ｄ変換回路とが一つのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）にまとめて構成されていることを特徴とする請求項１に記載のアナログ信号処理装置。 - 前記アナログ画像信号が前記アナログ信号処理回路に入力される前に、リセットパルスの反転信号を当該アナログ画像信号に重ね合わせて前記リセットノイズを当該アナログ画像信号から除去することを特徴とする請求項１または２に記載のアナログ信号処理装置。
- 高周波ノイズを除去するためのローパスフィルタ回路を備え、
前記ローパスフィルタ回路を用いて前記リセットノイズが除去されたアナログ画像信号から残留ノイズを更に除去することを特徴とする請求項３に記載のアナログ信号処理装置。 - 撮像光を光電変換してアナログ画像信号を画素単位で出力するイメージセンサと、
前記アナログ画像信号を画素単位に分離するためのリセットパルスを前記イメージセンサに送信する駆動回路と、
前記イメージセンサから出力されるアナログ画像信号を信号処理するアナログ信号処理ＩＣと、
を備えたアナログ信号処理装置において、
前記アナログ信号処理ＩＣに対して各々独立に電力を供給する第１電源および第２電源を備え、
前記アナログ信号処理ＩＣは、前記アナログ画像信号から信号値のみを抽出するためのプリクランプ回路およびサンプルホールド回路と、当該抽出された信号値を信号処理するための増幅回路およびクランプ回路とを一つのＩＣに備え、
前記第１電源は、前記プリクランプ回路およびサンプルホールド回路に電力を供給し、前記第２電源は、前記増幅回路およびクランプ回路に電力を供給することを特徴とするアナログ信号処理装置。 - 前記第２電源により電力が供給され、前記増幅回路およびクランプ回路により信号処理された前記アナログ画像信号をデジタル形式の画像信号に変換するＡ／Ｄ変換回路を備え、
前記アナログ信号処理ＩＣは、前記各回路の全てと前記アナログ信号処理ＩＣとを、一つのＩＣに備えることを特徴とする請求項５に記載のアナログ信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003143665A JP2004349953A (ja) | 2003-05-21 | 2003-05-21 | アナログ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003143665A JP2004349953A (ja) | 2003-05-21 | 2003-05-21 | アナログ信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004349953A true JP2004349953A (ja) | 2004-12-09 |
Family
ID=33531383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003143665A Pending JP2004349953A (ja) | 2003-05-21 | 2003-05-21 | アナログ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004349953A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536600A (ja) * | 2005-04-22 | 2008-09-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 飛行時間能力を有するｐｅｔ／ｍｒｉスキャナ |
-
2003
- 2003-05-21 JP JP2003143665A patent/JP2004349953A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536600A (ja) * | 2005-04-22 | 2008-09-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 飛行時間能力を有するｐｅｔ／ｍｒｉスキャナ |
| JP2013152232A (ja) * | 2005-04-22 | 2013-08-08 | Koninkl Philips Electronics Nv | 飛行時間能力を有するｐｅｔ／ｍｒｉスキャナ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008172493A (ja) | フロントエンド信号処理方法およびフロントエンド信号処理装置 | |
| JP2005130322A (ja) | イメージセンサーノイズ除去装置 | |
| JP2004349953A (ja) | アナログ信号処理装置 | |
| JP2009218682A (ja) | フロントエンド信号処理方法およびフロントエンド信号処理回路と撮像装置 | |
| JP4566013B2 (ja) | 撮像装置 | |
| JPH10214956A (ja) | 固体撮像素子 | |
| JP2006345200A (ja) | 相関二重サンプリング回路と撮像装置および撮像信号処理方法 | |
| JP3792441B2 (ja) | 信号処理装置 | |
| JP2007282204A (ja) | フロントエンド信号処理回路及び撮像装置 | |
| JPS63305678A (ja) | 固体撮像素子の出力信号処理回路 | |
| JP2005005766A (ja) | サンプリング周波数変換装置 | |
| JP4022962B2 (ja) | 信号処理回路および固体撮像素子の出力信号処理方法 | |
| JP5213263B2 (ja) | 固体撮像装置の低雑音信号生成方法 | |
| JP3824686B2 (ja) | 相関二重サンプリング回路 | |
| JP3433518B2 (ja) | 読出回路 | |
| JP2007104222A (ja) | 撮像装置および撮像方法 | |
| JP3426461B2 (ja) | クロック成分除去サンプリングホールド装置 | |
| JPH11168672A (ja) | パルス発生装置 | |
| JP2006042261A (ja) | 撮像装置、タイミング信号の制御方法 | |
| JP2008141592A (ja) | 撮像装置及び撮像方法 | |
| JP2007288562A (ja) | 映像信号処理装置 | |
| JP2005026796A (ja) | 撮像装置 | |
| JPH09261542A (ja) | Ｃｃｄカメラ装置 | |
| WO2019230063A1 (ja) | 内視鏡および内視鏡システム | |
| JP4687864B2 (ja) | 固体撮像デバイス信号処理装置 |