JP2004343126A - Method for simultaneous polishing of front surface and back surface of semiconductor wafer - Google Patents
Method for simultaneous polishing of front surface and back surface of semiconductor wafer Download PDFInfo
- Publication number
- JP2004343126A JP2004343126A JP2004145370A JP2004145370A JP2004343126A JP 2004343126 A JP2004343126 A JP 2004343126A JP 2004145370 A JP2004145370 A JP 2004145370A JP 2004145370 A JP2004145370 A JP 2004145370A JP 2004343126 A JP2004343126 A JP 2004343126A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- semiconductor wafer
- wafer
- cloth
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 110
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004744 fabric Substances 0.000 claims abstract description 32
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 abstract description 93
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 40
- 229910052710 silicon Inorganic materials 0.000 description 40
- 239000010703 silicon Substances 0.000 description 40
- 239000000463 material Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 229920002635 polyurethane Polymers 0.000 description 3
- 239000004814 polyurethane Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910000669 Chrome steel Inorganic materials 0.000 description 2
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000011151 fibre-reinforced plastic Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- -1 polyethylene Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- BWHMMNNQKKPAPP-UHFFFAOYSA-L potassium carbonate Chemical compound [K+].[K+].[O-]C([O-])=O BWHMMNNQKKPAPP-UHFFFAOYSA-L 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000002033 PVDF binder Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000469 dry deposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000006223 plastic coating Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 1
- 229910000027 potassium carbonate Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000010972 statistical evaluation Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000012089 stop solution Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、ポリッシングした半導体ウェハの改善されたナノトポロジーが得られる半導体ウェハのポリッシング法に関する。該半導体ウェハは半導体工業において、特に電子部品を製造するための使用のために好適である。 The present invention relates to a method for polishing a semiconductor wafer that results in an improved nanotopology of the polished semiconductor wafer. The semiconductor wafer is suitable for use in the semiconductor industry, in particular for producing electronic components.
０．１０μｍ以下の線幅を有する電子部品を製造するために特に好適であるべき半導体ウェハは、数多くの特別な特性を有していなくてはならない。特に重要な特性は半導体ウェハの、いわゆるナノトポロジーである。 Semiconductor wafers, which should be particularly suitable for producing electronic components having a line width of 0.10 μm or less, must have a number of special properties. A particularly important property is the so-called nanotopology of the semiconductor wafer.
「ナノトポロジー」または「ナノトポグラフィー」の概念は、ＳＥＭＩ(Semiconductor Equipment and Materials International)によれば、０．２〜２０ｍｍの空間的な波長（横方向の相関距離）の範囲および「平坦度適用領域」（ＦＱＡ＝fixed quality area；製品規格において要求される特性を満足しなくてはならない表面領域）内での、ウェハ前面全体の平坦化の逸脱として定義される。ナノトポロジーは、ウェハ表面全体を異なった大きさの測定フィールドで完全に、かつオーバーラップして走査することによって測定される。この測定フィールドでそのつど判明する表面の高さの変化（山から谷）はいずれも、全てのウェハに関して要求される最大値を上回ってはならない。測定フィールドの大きさは規格に依存し、かつたとえば２×２ｍｍ２、５×５ｍｍ２および１０×１０ｍｍ２に定義される。 According to SEMI (Semiconductor Equipment and Materials International), the concept of "nanotopology" or "nanotopography" refers to a range of spatial wavelengths (lateral correlation distances) of 0.2-20 mm and "flatness Within the "area" (FQA = fixed quality area; surface area that must meet the properties required in the product standard), it is defined as the deviation of the planarization of the entire front surface of the wafer. Nanotopology is measured by scanning the entire wafer surface completely and overlapping with different sized measurement fields. Any change in surface height (peak to valley) that is to be found in each case in this measurement field must not exceed the maximum required for all wafers. The size of the measuring field depends on the standard and is defined, for example, as 2 × 2 mm 2 , 5 × 5 mm 2 and 10 × 10 mm 2 .
半導体ウェハの最終的なナノトポロジーは通常、ポリッシング法により得られる。半導体ウェハの平坦度を改善するために半導体ウェハの前面および裏面を同時にポリッシングするための装置および方法が提供され、かつ開発されてた。 The final nanotopology of a semiconductor wafer is usually obtained by a polishing method. Apparatus and methods have been provided and developed for simultaneously polishing the front and back surfaces of a semiconductor wafer to improve the flatness of the semiconductor wafer.
この、いわゆる両面研磨はたとえばＵＳ３，６９１，６９４に記載されている。ＥＰ２０８３１５Ｂ１に記載されている両面研磨の実施態様によれば、半導体ウェハは金属またはプラスチックからなり、適切に寸法決めされた切欠を有する回転板内で、研磨布で覆われた、回転する２枚の研磨定盤の間で研磨ゾルを供給されながら装置および方法のパラメータにより規定された軌道上で移動し、かつこのことによってポリッシングされる（英語の文献では回転板は「キャリア・プレート」または「テンプレート」とよばれている）。 This so-called double-side polishing is described, for example, in US Pat. No. 3,691,694. According to the embodiment of double-side polishing described in EP208315B1, a semiconductor wafer is made of metal or plastic and has a rotating cloth covered with a polishing cloth in a rotating plate with appropriately dimensioned cutouts. While the polishing sol is being supplied between the polishing plates, the polishing sol moves on a trajectory defined by the parameters of the apparatus and the method, and is thereby polished. Is called.)
両面研磨工程は、たとえばＤＥ１０００４５７８Ｃ１に記載されているような、硬度６０〜９０（ショアーＡ）の均質で多孔質のポリマー発泡体からなる研磨布を用いて実施される。ここには、上定盤に貼られた研磨布が流路により網状構造を有しており、かつ下定盤に貼られた研磨布はこのような構造を有さずに平滑な表面を有することもまた開示されている。この措置により、一方ではポリッシングの間に、使用される研磨剤が均一に分散することが保証され、かつ他方ではポリッシングの終了後、上定盤を持ち上げる時に上側の研磨布へ半導体ウェハが付着することが回避されるべきである。 The double-side polishing step is performed using a polishing cloth made of a homogeneous and porous polymer foam having a hardness of 60 to 90 (Shore A), as described in DE 100 45 578 C1, for example. Here, the polishing cloth affixed to the upper stool has a net-like structure by the flow path, and the polishing cloth affixed to the lower stool has a smooth surface without such a structure. Are also disclosed. This measure ensures, on the one hand, that the abrasive used is evenly dispersed during the polishing and, on the other hand, that after the polishing is finished, the semiconductor wafer adheres to the upper polishing cloth when lifting the upper platen. That should be avoided.
半導体ウェハは両面研磨のために、半導体ウェハの裏面が下定盤の上に存在するように回転板の切欠に積載される。従ってポリッシングの際に半導体ウェハの裏面は、構造化されておらず、下定盤に貼られた研磨布によってポリッシングされ、かつ半導体ウェハの前面は構造化され、上定盤に貼られた、構造化された研磨布によりポリッシングされる。半導体ウェハの前面は、電子部品を製造するための面である。ポリッシングの後、半導体ウェハは通常、たとえば真空吸着装置によって水浴へ移される。 The semiconductor wafer is loaded in the notch of the rotating plate so that the back surface of the semiconductor wafer is on the lower platen for double-side polishing. Therefore, at the time of polishing, the back surface of the semiconductor wafer is not structured, but is polished by a polishing cloth stuck on the lower platen, and the front surface of the semiconductor wafer is structured and stuck on the upper platen. It is polished by the polished polishing cloth. The front surface of the semiconductor wafer is a surface for manufacturing electronic components. After polishing, the semiconductor wafer is usually transferred to a water bath, for example by a vacuum suction device.
従来技術によるこの方法は、両面研磨した半導体ウェハの、将来的な部品製造のためのナノトポロジーに関して常に高まる要求を満足することはできない。
従って本発明の課題は、改善されたナノトポロジーを有する半導体ウェハの製造が可能であり、該ウェハが特に要求の高い部品を製造するための要求を満足する半導体ウェハの製造方法を提供することである。 Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor wafer that can manufacture a semiconductor wafer having an improved nanotopology and that satisfies the requirements for manufacturing particularly demanding components. is there.
上記課題は本発明により、研磨布で覆われた、回転する２枚の研磨定盤の間で研磨ゾルを供給しながら半導体ウェハの前面および裏面を同時にポリッシングする方法であり、その際、下定盤の研磨布は平滑な表面を有し、かつ上定盤の研磨布は流路により中断された表面を有し、かつその際、半導体ウェハは回転板の切欠内に存在し、かつ特定の幾何学的な軌道上に保持される方法において、半導体ウェハの前面はポリッシングの間に下定盤の研磨布と接触しており、かつ半導体ウェハの裏面はポリッシングの間に上定盤の研磨布と接触していることを特徴とする、半導体ウェハの前面および裏面を同時にポリッシングする方法により解決される。 According to the present invention, there is provided a method for simultaneously polishing the front surface and the back surface of a semiconductor wafer while supplying a polishing sol between two rotating polishing plates covered with a polishing cloth. The polishing cloth has a smooth surface, and the polishing cloth of the upper platen has a surface interrupted by a flow path, and the semiconductor wafer is present in the notch of the rotating plate and has a specific geometrical shape. In a method in which the semiconductor wafer is held on a polishing track, the front surface of the semiconductor wafer is in contact with the polishing cloth of the lower platen during polishing, and the back surface of the semiconductor wafer is in contact with the polishing cloth of the upper platen during polishing. The above problem is solved by a method of simultaneously polishing the front and back surfaces of a semiconductor wafer.
方法の出発製品は、公知の方法で結晶から分離された、たとえばシリコンからなる単結晶から分離され、かつ外径研削され、かつその前面および／または裏面が研磨工程またはラッピング工程により加工された半導体ウェハである。同様に半導体ウェハの周辺部は、一連の方法工程の適切な箇所で、適切な溝を有する研削砥石により面取されていてもよい。さらに、半導体ウェハの表面を研削工程の後にエッチングすることも可能である。 The starting product of the process is a semiconductor which has been separated from the crystal in a known manner, for example from a single crystal of silicon and has been externally ground and whose front and / or back surface has been processed by a polishing or lapping step. Wafer. Similarly, the periphery of the semiconductor wafer may be chamfered at an appropriate point in a series of method steps by a grinding wheel having an appropriate groove. Further, the surface of the semiconductor wafer can be etched after the grinding step.
本発明によれば両面研磨の準備のために、半導体ウェハの前面が下定盤の研磨布上に存在するように回転板の切欠内に半導体ウェハを積載する。従って両面研磨の場合、半導体ウェハの前面は下定盤の平滑な研磨布と接触しており、半導体ウェハの裏面は上定盤の構造化された研磨布と接触している。さらに両面研磨は当業者にとって慣用の方法で実施される。 According to the present invention, in preparation for double-side polishing, the semiconductor wafer is loaded into the notch of the rotating plate such that the front surface of the semiconductor wafer is on the polishing cloth of the lower platen. Therefore, in the case of double-side polishing, the front surface of the semiconductor wafer is in contact with the smooth polishing cloth of the lower surface plate, and the back surface of the semiconductor wafer is in contact with the structured polishing cloth of the upper surface plate. Further, double-side polishing is performed by a method commonly used by those skilled in the art.
方法の最終製品は、明らかに改善されたナノトポロジーを有する両面研磨された半導体ウェハである。 The end product of the method is a double-side polished semiconductor wafer with clearly improved nanotopology.
本発明による方法は原則として、使用される化学的機械的両面研磨法により加工することができる材料からなるウェハ形の物品を製造するために使用することができる。主としてその後の加工が半導体工業で行われる、このような材料はたとえばケイ素、ケイ素−ゲルマニウム、二酸化ケイ素、窒化ケイ素、ガリウムヒ素およびその他のいわゆるＩＩＩ−Ｖ−半導体であるが、しかしこれらに限定されない。たとえばチョクラルスキー法またはゾーンメルティング法により結晶化した単結晶の形のケイ素が有利である。結晶方位（１００）、（１１０）または（１１１）を有するケイ素が特に有利である。 The method according to the invention can in principle be used for producing wafer-shaped articles consisting of materials which can be processed by the chemical mechanical double-side polishing method used. Primarily further processing takes place in the semiconductor industry, such materials being, but not limited to, for example, silicon, silicon-germanium, silicon dioxide, silicon nitride, gallium arsenide and other so-called III-V semiconductors. For example, silicon in the form of a single crystal crystallized by the Czochralski method or the zone melting method is advantageous. Silicon having a crystallographic orientation (100), (110) or (111) is particularly advantageous.
本方法は、特に２００ｍｍ、３００ｍｍ、４００ｍｍおよび４５０ｍｍの直径および数百μｍ〜数ｃｍまで、有利には４００μｍ〜１２００μｍの厚さを有するシリコンウェハを製造するために適切である。半導体ウェハは半導体部品を製造するための出発材料として直接使用することもできるが、または従来技術により仕上研磨工程の実施後に、および／または裏面封止層またはケイ素もしくはその他の適切な半導体材料によるウェハ前面のエピタキシャル被覆を施与した後に、および／または熱処理によりコンディショニングした後に、その目的とする用途に供給することができる。 The method is particularly suitable for producing silicon wafers having a diameter of 200 mm, 300 mm, 400 mm and 450 mm and a thickness of up to several hundred μm to several cm, preferably 400 μm to 1200 μm. The semiconductor wafer can be used directly as starting material for manufacturing semiconductor components, or after performing a finish polishing step according to the prior art, and / or a wafer with a backside encapsulation layer or silicon or other suitable semiconductor material. After application of the front epitaxial coating and / or after conditioning by heat treatment, it can be supplied to its intended use.
本方法をシリコンウェハの製造例に基づいてさらに説明する。 The method will be further described based on an example of manufacturing a silicon wafer.
原則としてたとえば内周刃式ソーまたはワイヤーソーによりスライシングし、直径およびスライシング法の種類によって１０〜４０μｍの深さまで結晶格子が損傷された（ダメージ）領域を有するシリコンウェハに直接、本発明による両面研磨工程を行うことが可能である。しかし、明確に境界づけられ、従って機械的に極めて敏感な研磨周辺部を、両面研磨の前に適切な溝を有する研削砥石によって面取りすることが有利である。さらに、幾何学的形状の改善および破壊された結晶層の部分的な除去のために、シリコンウェハに機械的な除去工程、たとえばラッピングまたは研削を行って、本発明によるポリッシング工程における材料除去を低減することも可能である。機械的な方法工程で必然的に損傷されるウェハ表面および周辺部の結晶範囲（ダメージ）を除去するため、および場合により存在する汚染物、たとえばダメージと結びついた金属汚染物を除去するために、ここでエッチング工程を行うこともできる。このエッチング工程はシリコンウェハのアルカリ性または酸性のエッチング混合物中での湿式化学的な処理として、またはプラズマ処理として実施することができる。 In principle, the double-side polishing according to the present invention is performed, for example, by slicing with an inner peripheral saw or wire saw, and directly on a silicon wafer having a region where the crystal lattice is damaged (damaged) to a depth of 10 to 40 μm depending on the diameter and the type of slicing method. Steps can be performed. However, it is advantageous to bevel the sharply demarcated and thus mechanically very sensitive polishing perimeter by means of a grinding wheel with suitable grooves before double-side polishing. In addition, mechanical removal steps, such as lapping or grinding, are performed on the silicon wafer to improve material geometry and partially remove broken crystal layers to reduce material removal in the polishing step according to the present invention. It is also possible. To remove crystalline areas (damage) on the wafer surface and periphery that are necessarily damaged by mechanical method steps, and to remove any contaminants present, such as metal contaminants associated with the damage. Here, an etching step can also be performed. This etching step can be carried out as a wet-chemical treatment of the silicon wafer in an alkaline or acidic etching mixture or as a plasma treatment.
本発明によるポリッシング工程を実施するために、適切な大きさの市販の両面研磨装置を使用することができ、このような装置はたとえばＩＢＭ Technical Report ＴＲ２２．２３４２に記載されている。研磨装置は実質的に水平方向で自由に回転することができる下定盤と、水平方向で自由に回転することができる上定盤とからなり、両方の定盤はそれぞれ研磨布により覆われており、かつ適切な化学組成の研磨ゾルの連続的な供給の下で、半導体ウェハ、この場合にはシリコンウェハの両面を除去するポリッシングを可能にする。 To carry out the polishing step according to the invention, commercially available double-sided polishing machines of suitable size can be used, such as those described for example in the IBM Technical Report TR22.342. The polishing apparatus consists of a lower platen that can rotate freely in a substantially horizontal direction and an upper platen that can rotate freely in a horizontal direction, and both platens are respectively covered with a polishing cloth. And under a continuous supply of a polishing sol of suitable chemical composition, it enables polishing to remove both sides of a semiconductor wafer, in this case a silicon wafer.
１枚のシリコンウェハのみをポリッシングすることが可能である。しかし通常は、コストの理由から多数のシリコンウェハを同時にポリッシングし、その際、その数は研磨装置の構造上の状態に依存する。その際、シリコンウェハはポリッシングの間、シリコンウェハを収容するために十分に寸法決めされた切欠を有する回転板により軌道上に保持される。回転板はたとえばピン歯車(Triebstock-Stiftverzhnung)またはインボリュート歯車により、回転する内側のピン歯車もしくは歯車および通常は逆向きに回転する外側のピン歯車もしくは歯車を介してポリッシング装置と接触しており、このことによって両方の研磨定盤の間で回転運動する。 It is possible to polish only one silicon wafer. Usually, however, a large number of silicon wafers are polished simultaneously for cost reasons, the number depending on the structural state of the polishing apparatus. In so doing, the silicon wafer is held on the track during polishing by a rotating plate having a notch sized sufficiently to accommodate the silicon wafer. The rotating plate is in contact with the polishing device, for example by means of a pin gear (Triebstock-Stiftverzhnung) or an involute gear, via a rotating inner pin gear or gear and usually an oppositely rotating outer pin gear or gear. This causes a rotational movement between the two polishing plates.
ポリッシング工程における上定盤および下定盤に対するシリコンウェハの軌道に関する影響パラメータはたとえば研磨定盤の寸法、回転板の構造ならびに上定盤、下定盤および回転板の回転数である。そのつどのシリコンウェハが回転板の中央に存在する場合、シリコンウェハは研磨装置の中心の周りを円形に移動する。複数のシリコンウェハを回転板中で中心から外して配置する場合、回転ウェハが該ウェハ自身の軸を中心として回転することにより内サイクロイドの軌道が生じる。本発明によるポリッシング法のためには、内サイクロイドの軌道が有利である。そのつど円形の軌道上に等間隔で配置された少なくとも３枚のシリコンウェハが設置されてた４〜６つの回転板を同時に使用することが特に有利である。 Influence parameters relating to the trajectory of the silicon wafer with respect to the upper surface plate and the lower surface plate in the polishing step are, for example, the dimensions of the polishing surface plate, the structure of the rotating plate, and the rotation speeds of the upper surface plate, the lower surface plate and the rotating plate. If the respective silicon wafer is in the center of the rotating plate, the silicon wafer moves circularly around the center of the polishing device. When a plurality of silicon wafers are arranged off-center in the rotating plate, the rotating wafer rotates about its own axis, thereby generating an inner cycloid trajectory. For the polishing method according to the invention, the inner cycloid trajectory is advantageous. It is particularly advantageous to use simultaneously four to six rotating plates, each provided with at least three silicon wafers, which are equally spaced on a circular track.
原則として本発明による方法で使用される回転板は、摩擦に起因する機械的な負荷に対して、特に圧力荷重および引張荷重に対して十分な機械的安定性を有している任意の材料から製造することができる。さらに該材料は、回転板の十分に長い寿命を保証し、かつポリッシングされるシリコンウェハの汚染を回避するために、使用される研磨ゾルおよび研磨布によって化学的および機械的に著しく侵食されてはならない。さらに該材料は極めて平坦で、応力および凹凸のない回転板を所望の厚さおよび形状寸法で製造するために適切でなくてはならない。基本的に回転板はたとえば金属、プラスチック、繊維強化プラスチックまたはプラスチックで被覆した金属から製造されていてよい。スチールまたは繊維強化プラスチックからなる回転板が有利である。ステンレスクロム鋼からなる回転板が特に有利である。 In principle, the rotating plate used in the method according to the invention can be made from any material which has sufficient mechanical stability against mechanical loads due to friction, in particular against pressure and tensile loads. Can be manufactured. Furthermore, the material must be significantly attacked chemically and mechanically by the polishing sol and polishing cloth used in order to ensure a sufficiently long life of the rotating plate and to avoid contamination of the polished silicon wafer. No. Furthermore, the material must be suitable for producing a very flat, stress-free and uneven plate with the desired thickness and geometry. Basically, the rotating plate can be manufactured, for example, from metal, plastic, fiber-reinforced plastic or metal coated with plastic. Preference is given to rotating plates made of steel or fiber-reinforced plastic. Rotating plates made of stainless chrome steel are particularly advantageous.
回転板は、１つもしくは複数のシリコンウェハを収容するための１つもしくは複数の、有利には円形の切欠を有している。回転する回転板内でのシリコンウェハの自由な移動を保証するために、切欠はその直径においてポリッシングされるシリコンウェハよりもわずかに大きくなくてはならない。０．１ｍｍ〜２ｍｍ大きな直径が有利である。０．３〜１．３ｍｍ大きな直径が特に有利である。ポリッシングの間に回転板内での切欠の内側端部によるウェハ周辺部の損傷を防止するために、ＥＰ２０８３１５Ｂ１で提案されているように、切欠の内側を回転板と同じ厚さのプラスチック被覆によってライニングすることが有意義であり、従って有利である。 The rotating plate has one or more, preferably circular, cutouts for receiving one or more silicon wafers. The cutout must be slightly larger in diameter than the polished silicon wafer in order to guarantee free movement of the silicon wafer in the rotating rotating plate. A diameter between 0.1 mm and 2 mm larger is advantageous. A diameter of 0.3 to 1.3 mm larger is particularly advantageous. To prevent damage to the periphery of the wafer due to the inside edge of the notch in the rotating plate during polishing, the inside of the notch is lined with a plastic coating of the same thickness as the rotating plate, as proposed in EP208315B1. It is meaningful and therefore advantageous.
本発明によるポリッシング法のための回転板は、ＤＥ１９９０５７３７Ａ１に記載されているように、有利にはポリッシングされるシリコンウェハの最終厚さに応じて４００〜１２００μｍの有利な厚さを有する。ポリッシング工程によるシリコン除去は５〜１００μｍ、有利には１０μｍ〜６０μｍ、および特に有利には２０〜５０μｍである。 The rotating plate for the polishing method according to the invention has a preferred thickness, as described in DE 199 05 737 A1, preferably of 400 to 1200 μm, depending on the final thickness of the silicon wafer to be polished. The removal of silicon by the polishing step is between 5 and 100 μm, preferably between 10 and 60 μm, and particularly preferably between 20 and 50 μm.
両面研磨は、半導体ウェハの方向に関して前面が下側に向けられた実施態様の範囲で、有利には当業者に公知の方法で実施する。研磨布は幅広い特性で市販されている。有利には硬度４０〜１２０（ショアーＡ）の市販のポリウレタン研磨布によりポリッシングする。ポリエチレン繊維が混入され、６０〜９０（ショアーＡ）の硬度を有するポリウレタンクロスが特に有利である。シリコンウェハのポリッシングの場合、有利に９〜１２、特に有利には１０〜１１のｐＨ値を有し、水中で有利に１〜１０質量％、特に有利には１〜５質量％のＳｉＯ２からなる研磨ゾルを連続的に供給することが推奨され、その際、研磨圧力は有利には０．０５〜０．５バール、特に有利には０．１〜０．３バールである。シリコン除去率は有利には０．１〜１．５μｍ／分および特に有利には０．４〜０．９μｍ／分である。 Double-side polishing is carried out in a range of embodiments with the front side facing down with respect to the direction of the semiconductor wafer, advantageously in a manner known to those skilled in the art. Abrasive cloths are commercially available with a wide range of properties. Polishing is preferably performed with a commercially available polyurethane polishing cloth having a hardness of 40 to 120 (Shore A). Polyurethane cloth mixed with polyethylene fibers and having a hardness of 60 to 90 (Shore A) is particularly advantageous. For the silicon wafer polishing, preferably 9-12, more preferably has a pH value of 10 to 11, preferably 1 to 10 wt% in water, of SiO 2 of 1 to 5 mass% and particularly preferably It is advisable to continuously supply the resulting polishing sol, wherein the polishing pressure is preferably from 0.05 to 0.5 bar, particularly preferably from 0.1 to 0.3 bar. The silicon removal rate is preferably from 0.1 to 1.5 μm / min and particularly preferably from 0.4 to 0.9 μm / min.
ポリッシングした半導体ウェハを下定盤から取り出す際に、半導体ウェハを有利には、該ウェハがその後の方法工程で正しい面において処理されるように、標準的に使用されるカセットに設置する。その際、半導体ウェハの前面が上向きで研磨される従来の両面研磨に対して、半導体ウェハが設置されるカセットを１８０゜回転させて設置すると、半導体ウェハの１８０゜の回転を回避することができる。この措置は手作業により取り外すときに、ならびにロボットにより自動的に取り外すときに同様に行うことができる。下定盤に半導体ウェハを積載する場合にもこのような措置が考えられる。 Upon removal of the polished semiconductor wafer from the lower platen, the semiconductor wafer is advantageously placed in a standard used cassette so that the wafer is processed on the correct side in subsequent method steps. At this time, when the cassette on which the semiconductor wafer is installed is rotated by 180 ° and installed in the conventional double-side polishing in which the front surface of the semiconductor wafer is polished upward, the rotation of the semiconductor wafer by 180 ° can be avoided. . This measure can be performed similarly when removing manually and automatically when removing by a robot. Such a measure is also considered when a semiconductor wafer is loaded on the lower platen.
ポリッシングした半導体ウェハは手作業により、または自動的な取出装置により下定盤から取り出し、その際、いずれの場合でも真空吸着装置の使用が有利である。適切な真空吸着装置はＤＥ１９９５８０７７Ａ１（第６頁、第２３〜３０行目）に記載されている。半導体ウェハは有利には取り出した後、直ちに液体浴、有利には水浴中に移す。この方法で研磨剤の乾燥付着および真空吸着装置または一般にデマウント装置の跡がつくことを効果的に回避することができる。 The polished semiconductor wafer is removed from the lower platen either manually or by means of an automatic removal device, in which case the use of a vacuum suction device is advantageous in each case. A suitable vacuum suction device is described in DE 199 58 077 A1 (page 6, lines 23-30). The semiconductor wafer is preferably transferred immediately after removal into a liquid bath, preferably a water bath. In this way, it is possible to effectively avoid dry deposition of the abrasive and traces of the vacuum suction device or generally the demount device.
シリコンウェハはポリッシングが終了した後に場合により付着している研磨ゾルを洗浄し、かつ乾燥させる。 After polishing, the silicon wafer is cleaned and dried of any polishing sol that may have adhered thereto.
その幅広い用途に依存して、ウェハ前面を従来技術により、たとえばＳｉＯ２ベースのアルカリ性研磨ゾルの供給下に研磨布を用いて仕上げ研磨することが必要でありうる。 Depending on its widespread use, it may be necessary to finish polish the front side of the wafer by conventional techniques, for example using a polishing cloth under the supply of a SiO 2 -based alkaline polishing sol.
実施例および比較例のために、Ｐｅｔｅｒ Ｗｏｌｔｅｒｓ社（ドイツ、Rendsburg在）から市販されているＡＣ２０００ Ｐ２タイプの両面研磨装置を使用した。研磨装置は、ラッピングされた表面を有し、かつ厚さ７２０μｍのステンレスクロム鋼からなる５つの回転板を有しており、これらはそれぞれ６つの円形の、等間隔で円形軌道上に配置され、ポリフッ化ビニリデンでライニングされた内径２００．５ｍｍの切欠を有し、かつ１回の装填あたり、直径２００ｍｍを有するシリコンウェハを同時に３０枚ポリッシングすることが可能である。上定盤および下定盤はＲｏｄｅｌ社から市販されているポリエチレン繊維強化され、硬度７４（ショアーＡ）を有するポリウレタン研磨布ＳＵＢＡ５００により被覆されていた。その際、下定盤に貼った研磨布は平滑な表面を有していた。上定盤に貼った研磨布の表面は、フライス削りにより幅１．５ｍｍおよび深さ０．５ｍｍで３０ｍｍの間隔で配置された、扇形の断面を有する流路により碁盤目状のパターンを有していた。 For the examples and comparative examples, Peter Wolters, Inc. was used (Germany, Rendsburg standing) a double-side polishing apparatus AC2000 P 2 type commercially available from. The polishing apparatus has five rotating plates made of stainless chrome steel having a wrapped surface and a thickness of 720 μm, each of which is arranged on a circular orbit of six circular, equally spaced, It is possible to simultaneously polish 30 silicon wafers having a notch with an inner diameter of 200.5 mm lined with polyvinylidene fluoride and having a diameter of 200 mm per load. The upper and lower stools were coated with a polyurethane polishing cloth SUBA500, reinforced with polyethylene fiber, commercially available from Rodel and having a hardness of 74 (Shore A). At that time, the polishing cloth stuck on the lower platen had a smooth surface. The surface of the polishing cloth affixed to the upper platen has a grid pattern with a fan-shaped cross section, which is arranged at intervals of 30 mm at a width of 1.5 mm and a depth of 0.5 mm by milling. I was
比較例
そのつど、エッチングした表面を有し、かつ直径２００ｍｍのシリコンウェハ３０枚を手作業で前面を上側に向けて回転板の切欠内に装填した。ポリッシング工程は、Ｂａｙｅｒ社（ドイツ、Ｌｅｖｅｒｋｕｓｅｎ在）の、固体のＳｉＯ２固体含有率３．１質量％を有し、かつ炭酸カリウムおよび水酸化カリウムの添加により１１．４のｐＨ値に調整されたＬｅｖａｓｉｌ ２００タイプの水性研磨剤の連続的な供給下で行った。ポリッシングは上定盤および下定盤それぞれの温度３８℃で初期圧力０．２バールで行い、このことにより０．５８μｍ／分の除去率が生じた。ウェハ側面あたりシリコン１５μｍを除去した。研磨剤の供給はポリッシングしたウェハの厚さが７２５μｍに達した後に終了し、かつ２分間でストップ剤の供給と交換した。ストップ剤としてＦｕｊｉｍｉ社（日本）のグランゾックス(Glanzox)３６００ １質量％の水溶液を使用した。ストップ工程の終了および装置の解放後に、回転板中に設置されたシリコンウェハを完全にストップ液で濡らした。シリコンウェハをＰｅｔｅｒ Ｗｏｌｔｅｒｓ社から市販されている取出ステーションにより水浴中に存在するカセットに移した。引き続きシリコンウェハをバッチ洗浄装置中、ＴＭＡＨ／Ｈ２Ｏ２；ＨＦ／ＨＣｌ；オゾン；ＨＣｌの浴順序で、およびマランゴニ(Marangoni)の原理によって作動する市販の乾燥器により乾燥させた。清浄化したウェハを２ｍｍ×２ｍｍ（ＨＣＴ ２×２）および１０ｍｍ×１０ｍｍ（ＨＣＴ １０×１０）の測定フィールドを有するＡＤＥ ＳＱＭ ＣＲ８３を用いてナノトポロジーに関して測定した。合計して１９６８枚のシリコンウェハをポリッシングし、かつ引き続きこれらのナノトポロジーを試験した。
COMPARATIVE EXAMPLE In each case, 30 silicon wafers having an etched surface and a diameter of 200 mm were manually loaded into the notch of the rotating plate with the front side facing upward. The polishing step had a solid SiO 2 solids content of 3.1% by weight from Bayer (Leverkusen, Germany) and was adjusted to a pH value of 11.4 by addition of potassium carbonate and potassium hydroxide. It was carried out under a continuous supply of Levasil 200 type aqueous abrasive. Polishing was performed at an upper pressure of 0.2 bar at an upper and lower platen temperature of 38 ° C., respectively, which resulted in a removal rate of 0.58 μm / min. 15 μm of silicon was removed per side of the wafer. The supply of the polishing agent was terminated after the thickness of the polished wafer reached 725 μm, and was replaced with the supply of the stop agent in 2 minutes. A 1% by weight aqueous solution of Granzox 3600 from Fujimi (Japan) was used as a stopping agent. After completion of the stop process and release of the apparatus, the silicon wafer placed in the rotating plate was completely wetted with the stop solution. The silicon wafers were transferred to a cassette located in a water bath by an unloading station available from Peter Wolters. Subsequently, the silicon wafers were dried in a batch cleaning apparatus in the bath sequence of TMAH / H 2 O 2 ; HF / HCl; ozone; HCl and by a commercial drier operating according to the Marangoni principle. The cleaned wafer was measured for nanotopology using an ADE SQM CR83 with a measurement field of 2 mm x 2 mm (HCT 2 x 2) and 10 mm x 10 mm (HCT 10 x 10). A total of 1968 silicon wafers were polished and subsequently tested for their nanotopology.
実施例
エッチングされた表面を有し、かつ直径２００ｍｍのシリコンウェハを合計で２１５７枚、比較例と同様に処理した。比較例との唯一の違いはシリコンウェハの前面を下側に向けて回転板の切欠の中に積載し、かつポリッシングしたことである。ナノトポロジー値の統計学的な評価を表に記載する。
Example A total of 2157 silicon wafers having an etched surface and a diameter of 200 mm were treated in the same manner as the comparative example. The only difference from the comparative example is that the silicon wafer is loaded in the notch of the rotating plate with the front surface facing downward and polished. The statistical evaluation of the nanotopology values is listed in the table.
この比較により、両方の測定フィールドの大きさで、シリコンウェハの前面を下側に向けてポリッシングした後に、シリコンウェハの明らかに改善されたナノトポロジーが明らかである。 This comparison reveals a clearly improved nanotopology of the silicon wafer after polishing with the front side of the silicon wafer facing down at both measurement field sizes.
Claims (3)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10321940 | 2003-05-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004343126A true JP2004343126A (en) | 2004-12-02 |
Family
ID=33394633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004145370A Abandoned JP2004343126A (en) | 2003-05-15 | 2004-05-14 | Method for simultaneous polishing of front surface and back surface of semiconductor wafer |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040229548A1 (en) |
| JP (1) | JP2004343126A (en) |
| KR (1) | KR20040098559A (en) |
| CN (1) | CN1610069A (en) |
| TW (1) | TWI244691B (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040643A (en) * | 2008-08-01 | 2010-02-18 | Sumco Corp | Both-sided mirror surface semiconductor wafer and method of manufacturing the same |
| JP2011009735A (en) * | 2009-06-24 | 2011-01-13 | Siltronic Ag | Double-sided polishing method of semiconductor wafer |
| WO2011083667A1 (en) * | 2010-01-05 | 2011-07-14 | 住友電気工業株式会社 | Method and apparatus for processing compound semiconductor wafer |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4092993B2 (en) * | 2002-09-13 | 2008-05-28 | 信越半導体株式会社 | Single crystal growth method |
| DE202006004193U1 (en) * | 2006-03-14 | 2006-06-08 | Richter, Harald | Adapter plate for a vacuum suction device |
| DE102006032455A1 (en) * | 2006-07-13 | 2008-04-10 | Siltronic Ag | Method for simultaneous double-sided grinding of a plurality of semiconductor wafers and semiconductor wafer with excellent flatness |
| DE102009025242B4 (en) * | 2009-06-17 | 2013-05-23 | Siltronic Ag | Method for two-sided chemical grinding of a semiconductor wafer |
| DE102011083041B4 (en) * | 2010-10-20 | 2018-06-07 | Siltronic Ag | Support ring for supporting a semiconductor wafer of single crystal silicon during a heat treatment and method for heat treatment of such a semiconductor wafer using such a support ring |
| WO2016142237A1 (en) * | 2015-03-11 | 2016-09-15 | Nv Bekaert Sa | Carrier for temporary bonded wafers |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3691694A (en) * | 1970-11-02 | 1972-09-19 | Ibm | Wafer polishing machine |
| JPH09270401A (en) * | 1996-01-31 | 1997-10-14 | Shin Etsu Handotai Co Ltd | Polishing method of semiconductor wafer |
| JP3664593B2 (en) * | 1998-11-06 | 2005-06-29 | 信越半導体株式会社 | Semiconductor wafer and manufacturing method thereof |
| US6227944B1 (en) * | 1999-03-25 | 2001-05-08 | Memc Electronics Materials, Inc. | Method for processing a semiconductor wafer |
| DE20004223U1 (en) * | 1999-10-29 | 2000-08-24 | Peter Wolters Werkzeugmaschinen GmbH, 24768 Rendsburg | Device for removing semiconductor wafers from the rotor wafers in a double-sided polishing machine |
| US6376395B2 (en) * | 2000-01-11 | 2002-04-23 | Memc Electronic Materials, Inc. | Semiconductor wafer manufacturing process |
| US6376335B1 (en) * | 2000-02-17 | 2002-04-23 | Memc Electronic Materials, Inc. | Semiconductor wafer manufacturing process |
| US20010024877A1 (en) * | 2000-03-17 | 2001-09-27 | Krishna Vepa | Cluster tool systems and methods for processing wafers |
| DE10058305A1 (en) * | 2000-11-24 | 2002-06-06 | Wacker Siltronic Halbleitermat | Process for the surface polishing of silicon wafers |
| DE10117612B4 (en) * | 2001-04-07 | 2007-04-12 | Infineon Technologies Ag | polishing system |
| US6582279B1 (en) * | 2002-03-07 | 2003-06-24 | Hitachi Global Storage Technologies Netherlands B.V. | Apparatus and method for reclaiming a disk substrate for use in a data storage device |
-
2004
- 2004-05-12 TW TW093113373A patent/TWI244691B/en active
- 2004-05-12 US US10/843,778 patent/US20040229548A1/en not_active Abandoned
- 2004-05-12 CN CNA2004100431526A patent/CN1610069A/en active Pending
- 2004-05-12 KR KR1020040033533A patent/KR20040098559A/en not_active Application Discontinuation
- 2004-05-14 JP JP2004145370A patent/JP2004343126A/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040643A (en) * | 2008-08-01 | 2010-02-18 | Sumco Corp | Both-sided mirror surface semiconductor wafer and method of manufacturing the same |
| JP2011009735A (en) * | 2009-06-24 | 2011-01-13 | Siltronic Ag | Double-sided polishing method of semiconductor wafer |
| WO2011083667A1 (en) * | 2010-01-05 | 2011-07-14 | 住友電気工業株式会社 | Method and apparatus for processing compound semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI244691B (en) | 2005-12-01 |
| US20040229548A1 (en) | 2004-11-18 |
| TW200425322A (en) | 2004-11-16 |
| KR20040098559A (en) | 2004-11-20 |
| CN1610069A (en) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400765B2 (en) | Method of manufacturing a semiconductor wafer and use of the method | |
| JP4835069B2 (en) | Silicon wafer manufacturing method | |
| US20010014570A1 (en) | Process for producing a semiconductor wafer with polished edge | |
| JP3999587B2 (en) | Method for material removal processing of a semiconductor wafer on both sides simultaneously | |
| US8759229B2 (en) | Method for manufacturing epitaxial wafer | |
| KR100661329B1 (en) | Etching liquid for controlling silicon wafer surface shape and method for manufacturing silicon wafer using the same | |
| US6861360B2 (en) | Double-sided polishing process for producing a multiplicity of silicon semiconductor wafers | |
| WO2013187441A1 (en) | Semiconductor wafer manufacturing method | |
| KR20110008068A (en) | Methods for etching the edge of a silicon wafer | |
| WO2006028017A1 (en) | Method for producing silicon wafer | |
| US6566267B1 (en) | Inexpensive process for producing a multiplicity of semiconductor wafers | |
| KR102117362B1 (en) | Silicon wafer polishing method and silicon wafer manufacturing method | |
| JP2008198906A (en) | Manufacturing method of silicon wafer | |
| WO2005055302A1 (en) | Method for manufacturing single-side mirror surface wafer | |
| US20010039101A1 (en) | Method for converting a reclaim wafer into a semiconductor wafer | |
| JP2004343126A (en) | Method for simultaneous polishing of front surface and back surface of semiconductor wafer | |
| CN110653718A (en) | Method for manufacturing wafer | |
| JP6471322B2 (en) | Cleaning device | |
| JP2009298680A (en) | Semiconductor wafer | |
| KR100864347B1 (en) | Method for producing silicon wafer | |
| JP2004319717A (en) | Method of manufacturing semiconductor wafer | |
| JPH10335275A (en) | Wafer surface cleaning method and integrated wafer polishing and cleaning apparatus | |
| JPH10335274A (en) | Surface cleaning method of wafer and integrated wafer polishing and cleaning apparatus | |
| JP2009283720A (en) | Semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050825 |