JP2004342762A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2004342762A
JP2004342762A JP2003136268A JP2003136268A JP2004342762A JP 2004342762 A JP2004342762 A JP 2004342762A JP 2003136268 A JP2003136268 A JP 2003136268A JP 2003136268 A JP2003136268 A JP 2003136268A JP 2004342762 A JP2004342762 A JP 2004342762A
Authority
JP
Japan
Prior art keywords
circuit board
ground
power supply
wiring layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003136268A
Other languages
English (en)
Inventor
Mimio Umematsu
三三雄 梅▲松▼
Masateru Koide
正輝 小出
Takumi Osawa
巧 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003136268A priority Critical patent/JP2004342762A/ja
Publication of JP2004342762A publication Critical patent/JP2004342762A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】本発明は絶縁層を介してその上下を挟むように配線層が形成される回路基板に関し、異物が絶縁層に侵入しても絶縁層を挟んで形成された配線層間で短絡が発生するのを防止することを課題とする。
【解決手段】絶縁層12に電源ベタパーン13Aとグランドベタパーン14Aが積層された構造の回路基板において、絶縁層12を挟んで形成される電源ベタパーン13A(電源側延出部20A)とグランドベタパーン14A(グランド側延出部21A)とが積層方向(Z方向)において重ならないよう、電源ベタパーン13A(電源側延出部20A)の形成位置とグランドベタパーン14A(グランド側延出部21A)の形成位置をずらした構成とする。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は回路基板に係り、特に絶縁層を介してその上下を挟むように配線層が形成される回路基板に関する。
【0002】
例えば、半導体装置が実装される回路基板は、半導体装置の高密度化に伴う多ピン化に対応するため多層化が図られている。また、この多層配線基板では、これを搭載する電子機器の小型化への要求より、薄型化が図られており、よって多層配線基板を構成する絶縁層も薄型化が図られている
【従来の技術】
図1及び図2は、従来の回路基板1を示している。図1は回路基板1の断面図であり、図2におけるA1−A1線に沿った断面を示している。また、図2は、回路基板1の平面図である。
【0003】
回路基板1は、大略すると絶縁層2、電源ベタパターン3(電源配線層)、及びグランドベタパターン4(グランド配線層)とにより構成されている。絶縁層2はベースとなる樹脂製の板材であり、この絶縁層2の図中表面に電源ベタパターン3が形成され、絶縁層2の下面にグランドベタパターン4が形成された構成とされている。
【0004】
グランドベタパターン4は、絶縁層2を貫通して形成された複数(図示された例では4個)のビア5により回路基板1の表面に引き出された構成とされている。この際、グランドベタパターン4と接続されたビア5が電源ベタパターン3と短絡しないよう、電源ベタパターン3のビア5の形成位置には、このビア5を囲繞するよう絶縁材6が形成された構造とされている(この構造をキープアウト構造という)。
【0005】
また、電源ベタパターン3は、複数(図示された例では2個)のガス抜き孔7が形成されている。このガス抜き孔7は、絶縁層2に必然的に侵入しまうガスを外部に放出するために設けられている。このガス抜き孔7を形成しない回路基板では、例えば回路基板に電子部品等を実装する際に加熱処理を実施すると、絶縁層内のガスが急激に熱膨張し、電源ベタパターンやグランドベタパターンに変形や剥離が発生してしまう。
【0006】
尚、この絶縁層2に侵入したガスは、上記したキープアウト構造を構成する絶縁材6からも放出される。しかしながら、ビア5の形成位置は必ずしも回路基板1に均等に形成されるものではなく、また配設数が少ない場合には十分なガス抜きを行なうことはできない。よって、キープアウト構造を構成する絶縁材6のみによるガス抜きでは不十分であり、よって一般にガス抜き孔7をキープアウト構造とは別個に設けることが行われていた。
【0007】
ところで、回路基板1を構成する絶縁層2は、比較的高い確率で内部に異物8が侵入することが知られている。この異物8は、例えば絶縁層2の製造中に発生する金属の切粉や、空中を浮遊する塵埃等である。これらの切粉や塵埃には導電性を有するものがあり、またその大きさは大小種々であるが、平均すると20μm程度である。これに対し、絶縁層2の厚さは30μm程度である。
【0008】
このため、絶縁層2の厚さよりも大きな異物8(導電性を有した異物)が絶縁層2に侵入した場合には、図1に示すように、電源ベタパターン3とグランドベタパターン4との間で短絡が発生してしまう。このように、電源ベタパターン3とグランドベタパターン4が短絡した場合、この回路基板1を使用することが出来なくなってしまう。
【0009】
これを防止するため、例えば特許文献1に開示されているように、異物による短絡発生箇所を検出し、この短絡発生箇所における異物を挟んで形成された一対の配線パターンのいずれか一方を局所的に除去する方法も提案されている。
【0010】
【特許文献1】
特開平9−120077号公報(第0017段落、第0018段落、図1)
【0011】
【発明が解決しようとする課題】
しかしながら、特許文献1に開示された方法では、短絡の発生箇所毎に局所的に配線パターンを除去しなければならず、回路基板の製造工程が複雑化してスループットも低下してしまうという問題点がある。また、異物による短絡発生箇所を検出する検出装置が必要となり、製造設備の複雑化及び高コスト化が生じるという問題点もある。
【0012】
本発明は上記の点に鑑みてなされたものであり、異物が絶縁層に侵入しても絶縁層を挟んで形成された配線層間で短絡が発生するのを防止しうる回路基板を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【0014】
請求項1記載の発明は、
絶縁層に配線層が積層された構造の回路基板において、
前記絶縁層を挟んで形成される一の配線層と他の配線層とが積層方向において重ならないよう、前記一の配線層の形成位置と前記他の配線層の形成位置をずらした構成としたことを特徴とするものである。
【0015】
上記発明によれば、一の配線層の形成位置と他の配線層の形成位置をずらし、絶縁層を挟んで形成される一の配線層と他の配線層とが積層方向において重ならないよう構成したことにより、絶縁層内に導電性を有する異物が侵入しても、一の配線層と他の配線層との間で短絡が発生することを防止できる。
【0016】
また、請求項2記載の発明は、
請求項1記載の回路基板において、
前記一の配線層はグランド配線層であり、前記他の配線層は電源配線層であることを特徴とするものである。
【0017】
上記発明によれば、絶縁層内に導電性を有する異物が侵入しても、グランド配線層と電源配線層との間で短絡が発生することを防止できる。
【0018】
また、請求項3記載の発明は、
請求項1または2記載の回路基板において、
一端部が前記一または他の配線層と接続し、他端部が前記絶縁層に開口するビアを形成したことを特徴とするものである。
【0019】
上記発明によれば、ビアの他端部は絶縁層に開口するため、回路基板を形成する際、ビアの形成位置に従来必要であったキープアウトリングを不用とすることができる。
【0020】
また、請求項4記載の発明は、
請求項1乃至3のいずれか1項に記載の回路基板において、
前記一の配線層の配線パターン形状と前記他の配線層の配線バターン形状が、櫛歯形状とされていることを特徴とするものである。
【0021】
また、請求項5記載の発明は、
請求項1乃至3のいずれか1項に記載の回路基板において、
前記一の配線層の配線パターンと前記他の配線層の配線バターンとが、格子状をなすことを特徴とするものである。
【0022】
上記請求項4及び請求項5記載の発明によれば、各配線層における配線パターンは直線形状であるため、配線層の形成を容易に行なうことができる。
【0023】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【0024】
図3乃至図5は、本発明の第1実施例である回路基板10Aを示している。図3は回路基板10Aの断面図(図4におけるA2−A2線に沿う断面図)であり、図4は回路基板10Aの平面図であり、図5は図3におけるB−B線に沿う断面図である。
【0025】
回路基板10Aは、大略すると絶縁層12、電源ベタパーン13A(一の配線層となる電源配線層)、グランドベタパーン14A(他の配線層となるグランド配線層)、電源ビア15、及びグランドビア16等より構成されている。
【0026】
絶縁層12はベースとなるエポキシ樹脂等の絶縁樹脂を板材に成形したものであり、必要に応じてガラス繊維等で補強がされたものである。この絶縁層12の図中上部には、電源ベタパーン13A及び電源側絶縁材17が積層形成され、また絶縁層12の下面にはグランドベタパーン14A及びグランド側絶縁材18が積層形成された構成とされている。
【0027】
電源ベタパーン13Aは、導電性の高い銅により形成されている。この電源ベタパーン13Aは、図4に示すように、図中矢印Y方向に延出する二つの直線状の電源側延出部20Aを有した配線パターンを形成している。このため、電源ベタパーン13Aは、全体して櫛歯形状の配線パターンを形成している。この電源側延出部20Aは上記のように直線形状であるため、その形成は容易である。
【0028】
また、絶縁層12の上部で、この電源ベタパーン13Aが形成されていない位置には、電源側絶縁材17が形成されている。この電源側絶縁材17は、例えば絶縁層12と同じエポキシ樹脂等の絶縁樹脂により形成されている。
【0029】
グランドベタパーン14Aは、電源ベタパーン13Aと同様に導電性の高い銅により形成されている。このグランドベタパーン14Aは、図5に示すように、図中矢印Y方向に延出する三つの直線状のグランド側延出部21Aを有した配線パターンを形成している。このため、グランドベタパーン14Aも、電源ベタパーン13Aと同様に、全体して櫛歯形状の配線パターンを形成している。このグランド側延出部21Aも上記のように直線形状であるため、その形成は容易である。
【0030】
電源ビア15は、図3に示されるように絶縁層12及びグランド側絶縁材18を貫通して形成されている。この電源ビア15の上端部は電源ベタパーン13A(電源側延出部20A)に電気的に接続されており、他端は回路基板10Aの下面に露出した構成とされている。
【0031】
また、グランドビア16は本実施例では3本形成されており、図3に示されるように絶縁層12及び電源側絶縁材17を貫通して形成されている。このグランドビア16の下端部はグランドベタパーン14A(グランド側延出部21A)に電気的に接続されており、他端は回路基板10Aの表面に露出した構成とされている。
【0032】
ここで、電源ベタパーン13Aに形成された電源側延出部20Aと、グランドベタパーン14Aに形成されたグランド側延出部21Aの形成位置に注目する。本実施例に係る回路基板10Aは、各ベタパターン13A,14Aの積層方向において、絶縁層12を挟んで形成される電源ベタパーン13Aとグランドベタパーン14Aとが重ならないよう構成されている。
【0033】
即ち、電源ベタパーン13Aに形成される電源側延出部20Aと、グランドベタパーン14Aに形成されるグランド側延出部21Aは、その形成位置をずらした構成とされている。これにより、図3乃至図5に示されるように、電源側延出部20Aの絶縁層12を介して対向する位置にはグランド側絶縁材18が位置しており、グランド側延出部21Aの絶縁層12を介して対向する位置には電源側絶縁材17が位置する構成となっている。
【0034】
このように本実施例手では、絶縁層12を挟んで形成される電源ベタパーン13Aとグランドベタパーン14Aとが積層方向において重ならないよう構成したことにより、絶縁層12内に導電性を有する異物19が侵入しても、電源ベタパーン13Aとグランドベタパーン14Aとの間で短絡が発生することを防止できる。
【0035】
即ち、例えば図3に示すように異物19が絶縁層12に侵入した場合を想定すると、導電性を有する異物19の上部は電源ベタパーン13A(電源側延出部20A)と電気的に接続するものの、下部はグランド側絶縁材18と接触する構成となる。よって本実施例に係る回路基板10Aによれば、絶縁層12内に異物19が侵入しても、電源ベタパーン13Aとグランドベタパーン14Aとが短絡することはなく、回路基板10Aの信頼性を高めることができる。
【0036】
また、本実施例に係る回路基板10Aは、その製造工程において、従来のように異物19の侵入位置を検出したり、検出位置に短絡を防止するための加工を実施したりすることはない。このため、回路基板10Aの製造工程の簡単化及びスループットの向上を図ることができる。また、回路基板10Aの製造設備においても、従来必要とされた異物19の検出装置や短絡防止加工のための装置が不要となり、製造設備コストの低減を図ることができる。
【0037】
また、本実施例に係る回路基板10Aは、その表面においては、図1及び図2に示した従来構成の回路基板1に比べ、電源側絶縁材17が広い面積に渡り形成された構成とされている。この電源側絶縁材17は、絶縁層12と接した構成となっている。同様に、回路基板10Aの下面においては、図1及び図2に示した従来構成の回路基板1に比べ、グランド側絶縁材18が広い面積に渡り形成された構成とされている。このグランド側絶縁材18も、絶縁層12と接した構成となっている。
【0038】
前記したように、樹脂よりなる絶縁層12は、必然的にガスが侵入しこれを保持してしまう。また、絶縁層12に侵入し保持されたガスは、その逃げ場がない構成であると加熱処理を実施したときに急激に熱膨張し、電源ベタパターンやグランドベタパターンに変形や剥離が発生してしまうことも前述したとおりである。
【0039】
しかしながら、本実施例に係る回路基板10Aは、上記のように上面においては樹脂よりなる電源側絶縁材17が広く形成されおり、下面においても樹脂よりなるグランド側絶縁材18が広く形成されている。そして、この電源側絶縁材17及びグランド側絶縁材18は、絶縁層12に保持されたガスの逃げ道として機能する。
【0040】
このため、本実施例に係る回路基板10Aは、ガス抜き孔7(図1,2参照)を用いることなく電源ベタパーン13Aやグランドベタパーン14Aに変形や剥離が発生することを防止できる。また、本実施例に係る回路基板10Aは、従来の回路基板1(図1,2参照)で必要であったガス抜き孔7を不要とすることができるため、これによっても回路基板10Aの製造工程の簡単化及びスループットの向上を図ることができる。
【0041】
更に、本実施例に係る回路基板10Aは、電源ビア15は絶縁層12及びグランド側絶縁材18を貫通して形成されており、グランドビア16も絶縁層12及び電源側絶縁材17を貫通して形成されている。
【0042】
即ち、上記したように電源ベタパーン13Aに形成される電源側延出部20Aと、グランドベタパーン14Aに形成されるグランド側延出部21Aは、その形成位置をずらした構成とされているため、電源ビア15の下端部はグランドベタパーン14Aの形成されていないグランド側絶縁材18に露出し、グランドビア16の上端部は電源ベタパーン13Aの形成されていない電源側絶縁材17に露出する構成となる。
【0043】
このように、本実施例に係る回路基板10Aでは、電源ビア15及びグランドビア16を形成した際、電源ビア15は必然的にグランド側絶縁材18に露出し、グランドビア16は電源側絶縁材17に露出することとなる。よって、従来においてビア5を形成する際に必要とされたキープアウト構造を採る必要がなくなり、これによっても回路基板10Aの製造工程の簡単化を図ることができる。
【0044】
次に、本発明の第2実施例について説明する。
図6乃至図8は、本発明の第2実施例である回路基板10Bを示している。図6は回路基板10Bの断面図であり、図7は回路基板10Bの平面図であり、図8は回路基板10Bの底面図である。尚、図6乃至図8において、図3乃至図5に示した構成と対応する構成については同一符号を付してその説明を省略する。
【0045】
前記した第1実施例に係る回路基板10Aでは、電源ベタパーン13Aに形成される電源側延出部20Aと、グランドベタパーン14Aに形成されるグランド側延出部21Aを積層方向に対して完全にずらし、これにより異物19により電源ベタパーン13Aとグランドベタパーン14Aが短絡しないよう構成した。
【0046】
これに対して本実施例に係る回路基板10Bは、電源ベタパーン13Bに形成される複数の電源側延出部20Bを図7に示すように矢印Y方向に延在するよう構成し、グランドベタパーン14Bに形成される複数のグランド側延出部21Bを図8に示すように矢印X方向に延在するよう構成したものである。本実施例においても、各延出部20B,21Bの配線パターンは直線形状であるため、配線層の形成を容易に行なうことができる。
【0047】
本実施例に係る回路基板10Bは、電源側延出部20Bとグランド側延出部21Bが直交した状態で形成されるため、回路基板10Bを平面視した場合、電源側延出部20Bとグランド側延出部21Bは格子状をなす。この構成した場合、第1実施例と異なり電源側延出部20Bとグランド側延出部21Bは完全にずれた構成とはならず、回路基板10Bの面積の約半分おいては電源側延出部20Bとグランド側延出部21Bは重なった状態となる。
【0048】
しかしながら、異物19が絶縁層12に侵入の頻度を考慮した場合、本実施例のように電源側延出部20Bとグランド側延出部21Bとのずれる領域を回路基板10Bの面積の約半分程度設けることにより、従来に比べて電源ベタパーン13Bとグランドベタパーン14Bの短絡する確立を大きく低減することができる。
【0049】
尚、上記した実施例では、絶縁層12を挟んで電源ベタパーン13A,13B及びグランドベタパーン14A,14Bがそれぞれ1層のみ積層された構成例について説明したが、本発明の適用はこれに限定されるものではなく、絶縁層,電源ベタパーン,及びグランドベタパーンの各層が複数層にわたり積層される構成の回路基板についても適用可能なものである。
【0050】
また、上記した実施例では、電源ベタパーン13A,13B及びグランドベタパーン14A,14Bが形成する配線パターン形状を櫛歯状或いは格子状としたが、電源ベタパーンの形成位置とグランドベタパーンの形成位置が上記積層方向に対してずれた構成であれば、他のパターン形状とすることも可能である。
【0051】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【0052】
請求項1記載の発明によれば、絶縁層内に導電性を有する異物が侵入しても、一の配線層と他の配線層との間で短絡が発生することを防止できる。
【0053】
また、請求項2記載の発明によれば、絶縁層内に導電性を有する異物が侵入しても、グランド配線層と電源配線層との間で短絡が発生することを防止できる。
【0054】
また、請求項3記載の発明によれば、ビアの形成位置に従来必要であったキープアウトリングを不用とすることができる。
【0055】
また、請求項4及び請求項5記載の発明によれば、配線層の形成を容易に行なうことができる。
【図面の簡単な説明】
【図1】従来の一例である回路基板を示す断面図である。
【図2】従来の一例である回路基板を示す平面図である。
【図3】本発明の第1実施例である回路基板の断面図である。
【図4】本発明の第1実施例である回路基板の平面図である。
【図5】図3におけるB−B線に沿う断面図である。
【図6】本発明の第2実施例である回路基板の断面図である。
【図7】本発明の第2実施例である回路基板の平面図である。
【図8】本発明の第2実施例である回路基板の底面図である。
【符号の説明】
10A,10B 回路基板
12 絶縁層
13A,13B 電源ベタパーン
14A,14B グランドベタパーン
15 電源ビア
16 グランドビア
17 電源側絶縁材
18 グランド側絶縁材
19 異物
20A,20B 電源側延出部
21A,21B グランド側延出部

Claims (5)

  1. 絶縁層に配線層が積層された構造の回路基板において、
    前記絶縁層を挟んで形成される一の配線層と他の配線層とが積層方向において重ならないよう、前記一の配線層の形成位置と前記他の配線層の形成位置をずらした構成としたことを特徴とする回路基板。
  2. 請求項1記載の回路基板において、
    前記一の配線層はグランド配線層であり、前記他の配線層は電源配線層であることを特徴とする回路基板。
  3. 請求項1または2記載の回路基板において、
    一端部が前記一または他の配線層と接続し、他端部が前記絶縁層に開口するビアを形成したことを特徴とする回路基板。
  4. 請求項1乃至3のいずれか1項に記載の回路基板において、
    前記一の配線層の配線パターン形状と前記他の配線層の配線バターン形状が、櫛歯形状とされていることを特徴とする回路基板。
  5. 請求項1乃至3のいずれか1項に記載の回路基板において、
    前記一の配線層の配線パターンと前記他の配線層の配線バターンとが、格子状をなすことを特徴とする回路基板。
JP2003136268A 2003-05-14 2003-05-14 回路基板 Withdrawn JP2004342762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003136268A JP2004342762A (ja) 2003-05-14 2003-05-14 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003136268A JP2004342762A (ja) 2003-05-14 2003-05-14 回路基板

Publications (1)

Publication Number Publication Date
JP2004342762A true JP2004342762A (ja) 2004-12-02

Family

ID=33526290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003136268A Withdrawn JP2004342762A (ja) 2003-05-14 2003-05-14 回路基板

Country Status (1)

Country Link
JP (1) JP2004342762A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142090A (ja) * 2014-01-30 2015-08-03 京セラサーキットソリューションズ株式会社 配線基板
JP2020150068A (ja) * 2019-03-12 2020-09-17 大日本印刷株式会社 配線基板
CN113395817A (zh) * 2020-03-13 2021-09-14 重庆达方电子有限公司 薄膜电路板
JP7442886B1 (ja) 2023-04-25 2024-03-05 株式会社大都技研 遊技台

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142090A (ja) * 2014-01-30 2015-08-03 京セラサーキットソリューションズ株式会社 配線基板
JP2020150068A (ja) * 2019-03-12 2020-09-17 大日本印刷株式会社 配線基板
CN113395817A (zh) * 2020-03-13 2021-09-14 重庆达方电子有限公司 薄膜电路板
CN113395817B (zh) * 2020-03-13 2023-03-24 重庆达方电子有限公司 薄膜电路板
JP7442886B1 (ja) 2023-04-25 2024-03-05 株式会社大都技研 遊技台

Similar Documents

Publication Publication Date Title
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US20080117608A1 (en) Printed circuit board and fabricating method thereof
US20150107880A1 (en) Multilayer printed circuit board
US20150380391A1 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
US9905508B2 (en) Package structure
JP2005517287A5 (ja)
US20070057375A1 (en) Multilayered wiring substrate and manufacturing method thereof
US7619316B2 (en) Semiconductor package and method for manufacturing the same
CN102111951A (zh) 多层布线基板
JPWO2017170535A1 (ja) 回路モジュール
US20080290454A1 (en) Semiconductor integrated circuit device and method for manufacturing the same
JP2004342762A (ja) 回路基板
KR101483874B1 (ko) 인쇄회로기판
JP6105517B2 (ja) 配線基板
JP2006344847A (ja) 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法
KR101872525B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101009080B1 (ko) 방열 인쇄회로기판 및 그 제조방법
JP5392720B2 (ja) 多数個取り配線基板
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP4935217B2 (ja) 多層配線基板
KR102604148B1 (ko) 인쇄회로기판 및 그 제조방법
CN111149177B (zh) 电感器及其制造方法
JP2009111073A (ja) 半導体装置
KR101807621B1 (ko) 캐리어 기판을 이용한 인쇄회로기판 및 그 제조 방법
KR101173316B1 (ko) 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801