JP2004335816A - 電力半導体装置 - Google Patents
電力半導体装置 Download PDFInfo
- Publication number
- JP2004335816A JP2004335816A JP2003131072A JP2003131072A JP2004335816A JP 2004335816 A JP2004335816 A JP 2004335816A JP 2003131072 A JP2003131072 A JP 2003131072A JP 2003131072 A JP2003131072 A JP 2003131072A JP 2004335816 A JP2004335816 A JP 2004335816A
- Authority
- JP
- Japan
- Prior art keywords
- coating material
- power semiconductor
- semiconductor device
- epoxy resin
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【課題】絶縁耐力や電気特性の向上した電力半導体装置を得る。
【解決手段】電力半導体装置は、基板１に実装された電力半導体チップ３を、コーティング材膜６を介して封止樹脂４により封止したもので、封止樹脂４がフェノール硬化型のエポキシ樹脂組成物であり、上記コーティング材膜６がフェノール基を有するポリイミドにより形成されたもので、コーティング材のフェノール基も、フェノール硬化型のエポキシ樹脂の封止成形中に同時に化学反応してエポキシ樹脂と化学的結合するためエポキシ樹脂との密着性が強固となる。
【選択図】 図１
【解決手段】電力半導体装置は、基板１に実装された電力半導体チップ３を、コーティング材膜６を介して封止樹脂４により封止したもので、封止樹脂４がフェノール硬化型のエポキシ樹脂組成物であり、上記コーティング材膜６がフェノール基を有するポリイミドにより形成されたもので、コーティング材のフェノール基も、フェノール硬化型のエポキシ樹脂の封止成形中に同時に化学反応してエポキシ樹脂と化学的結合するためエポキシ樹脂との密着性が強固となる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、樹脂封止型の電力半導体装置に関し、特に電力半導体チップ上にコーティング材を被覆した後、樹脂封止したものである。
【０００２】
【従来の技術】
従来の樹脂封止型の半導体装置として、高温動作時におけるリーク電流を防止するために、チップコートとして、シリコーン樹脂やポリイミドなどで半導体チップを覆い、さらにチップ全体をエポキシ樹脂等の絶縁性樹脂で覆う構造が知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特公昭６０−２５９０２号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、パワーエレクトロニクスにおいてコンパクト化および高耐圧・大電流化が進むと、パワーエレクトロニクスに用いられる電力半導体装置の絶縁耐力の向上が必要となる。
そのため、コーティング材膜とエポキシ樹脂などの封止樹脂との間の密着性を向上させることにより、コーティング材膜と封止樹脂との剥離を防止することが要求される。
【０００５】
本発明は、かかる課題を解決するためになされたものであり、絶縁耐力や電気特性の向上した電力半導体装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る第１の電力半導体装置は、基板に実装された電力半導体チップ、およびこの電力半導体チップを、コーティング材膜を介して封止する封止樹脂を備えた電力半導体装置において、上記封止樹脂がフェノール硬化型のエポキシ樹脂組成物であり、上記コーティング材がフェノール基を有するポリイミドであることを特徴とするものである。
【０００７】
【発明の実施の形態】
電力半導体装置において、コーティング材膜と封止樹脂との間で剥離が生ずると、この剥離部分でコロナ放電などが発生したり、吸湿時に上記剥離部分に水が溜まり封止樹脂中のイオン性物質が剥離部分に集中して電界状態が変化しリーク電流が増加して、耐電圧特性が低下することになる。
このため、上記コーティング材膜と封止樹脂であるエポキシ樹脂との密着性向上のためにコーティング材料として、エポキシ樹脂との化学結合が生じるシランカップリング剤を用いて封止樹脂との密着性を図ることも考慮される。
しかし、上記従来のチップコートとして用いたポリイミド膜は電力半導体チップと封止樹脂の間にあって、両者間の緩衝材としての機能を兼ねて剥離防止に寄与しているが、シランカップリング剤では緩衝材として必要な程度の膜厚を得ることができないため、充分な絶縁耐力の向上を得ることが困難となる。
【０００８】
実施の形態１．
図１は、本発明の実施形態の電力半導体装置を説明する断面図である。
つまり、基板１上に電力半導体チップ３が実装され、電力半導体チップ３とリードフレーム２は金属ワイヤ５によって電気的に接続されている。電力半導体チップ３上をコーティング材膜６で覆い、さらに全体を封止樹脂４で封止したもので、特に封止樹脂４としてフェノール硬化型のエポキシ樹脂組成物を用いるとともに、上記コーティング材として、フェノール基を有するポリイミドを用いたもので、上記コーティング材膜が緩衝材としての機能を有し、かつ封止樹脂との密着性の向上を得ることができる。
【０００９】
なお、本実施の形態に係わるフェノール硬化型のエポキシ樹脂組成物としては、例えばトランスファー成形用封止樹脂等が用いられる。
なお、フェノール硬化型のエポキシ樹脂組成物は耐薬品性、耐湿性に優れるため電力半導体装置としての信頼性が向上する。
【００１０】
また、本実施の形態に係わるコーティング材膜６は、フェノール基を有するポリイミドで、例えばポリイミド骨格中にフェノール基を導入したものを塗布することにより形成されたものである。
上記ポリイミドのフェノール基は、上記フェノール硬化型のエポキシ樹脂のエポキシ基と化学反応するので封止樹脂との密着性が向上し、剥離などを抑制でき半導体デバイスとしての信頼性を向上できる。
つまり、上記コーティング材を用いて半導体チップをコーティングし、エポキシ樹脂で封止成形すると、エポキシ樹脂の成形中にコーティング材のフェノール基も同時に化学反応を起こし、エポキシ封止樹脂と化学結合する。そのためコーティング材と封止樹脂間で強固な密着性を実現でき剥離などによる耐電圧特性の低下を抑制できる。
また、上記ポリイミドはフェノール基を有し、フェノール硬化型のエポキシ樹脂と同種の「フェノール基」を有するため、化学的結合が容易となり、さらにその結合が非常に強固となる。
【００１１】
本実施の形態に係わるコーティング材の膜厚は適宜形成することができるが、５〜５００μｍであることが好ましい。５μｍより薄いと高電圧が印加されたときに発生する封止樹脂の分極などの影響を受けて半導体チップが誤動作を起こす。また、５００μｍよりも厚いとコーティング材の加熱乾燥時に溶剤を完全除去することが困難で電気特性の大きな低下の原因となる。
また、コーティング材の塗布方法は、特に制限されないが、例えば、スクリーン印刷法、スピンコートコーティング法、ディスペンス塗布法、ポッティング法、カーテンコート法、凸版印刷法、凹版印刷法および平版印刷法などが挙げられる。
【００１２】
本実施の形態に係わるコーティング材の加熱乾燥温度は、５０℃〜２００℃の範囲で低温から高温へ段階的に昇温することが望ましい。５０℃より低い温度で加熱乾燥してもコーティング材に含まれる溶剤を完全に乾燥除去することは困難であり、コーティング材に残留溶剤が存在すると電気特性の大きな低下の原因となる。また、加熱乾燥温度が２００℃よりも高い温度になると半導体チップの熱劣化を及ぼし、機器の信頼性が低下する。
【００１３】
本実施の形態に係わるコーティング材には、低収縮化や、強度および弾性率向上のために無機物の粉末を配合することができる。
無機物の粉末としては、たとえば、溶融シリカ、結晶シリカ、カンラン石、ウォラストナイト、コージエライトもしくはフォルステライトなどのケイ酸塩化合物、アルミナ、水和アルミナ、水酸化アルミニウム、中空ガラスビーズ、ガラス繊維、酸化マグネシウム、酸化チタン、炭酸カルシウム、炭酸マグネシウム、ドロマイト、タルク、チタン酸カリ繊維、水酸化カルシウム、水酸化マグネシウム、三酸化アンチモン、無水石こう、硫酸バリウム、窒化ホウ素、炭化ケイ素、フッ化アルミニウム、フッ化カルシウム、フッ化マグネシウムまたはホウ酸アルミニウムなどの粉末が挙げられる。なお、無機物の粉末は、それぞれ単独で、または、任意に組み合わせて用いることができる。
【００１４】
本実施の形態に係わるコーティング材には、低応力化のためにゴムを配合することができる。ゴムとしては、例えば、アクリル系ゴム、ブタジエン系ゴム、ニトリル系ゴム、スチレン系ゴムまたはシリコーン系ゴムなどが挙げられる。これらゴムは、それぞれ単独で、または、任意に組み合わせて用いることができる。
【００１５】
【実施例】
実施例１．
図１に示す電力半導体装置において、コーティング材膜６と封止樹脂４との密着性を検証するために、絶縁強度測定用試験片を作製する。
つまり、電極となる金属に、コーティング材としてフェノール基を有するポリイミド｛商品名：ＧＰＩ、群栄化学工業（株）製｝を加熱乾燥後の膜厚が０．２ｍｍとなるように均一に塗布して、１００℃で１時間加熱した後、１８０℃で３時間加熱乾燥して溶剤を完全に除去した。
上記コーティング材を塗布した金属電極をトランスファー成形機の金型にセットし、下記電極間の厚みが１ｍｍになるように上記コーティング材上を封止樹脂としてフェノール硬化型エポキシ樹脂｛商品名：ＥＭＥ６３００、住友ベークライト（株）製｝でモールドした。次に、１８０℃で３分間、その後１７５℃で８時間後硬化することによって絶縁強度測定用試験片を得た。
【００１６】
上記絶縁強度測定用試験片を電極で挟み込み、試験片に１００ｋＶ／ｃｍの電圧がかかるように直流電圧を印加して放電の有無により絶縁強度の評価を行ったところ、本実施例に係わる上記絶縁強度測定用試験片には放電が起こらなかった。
なお、本実施例で印加した「１００ｋＶ／ｃｍ」の電圧は、従来、パワーエレクトロニクス以外で用いられる半導体装置において必要とされる耐電圧数ｋＶ／ｃｍ〜１０ｋＶ／ｃｍ−に比べて格段に高電圧である。
これは、本実施例に係わる上記コーティング材が封止樹脂であるエポキシ樹脂と反応する官能基を有するため、封止樹脂の成形時に上記コーティング材とも化学反応して封止樹脂とコーティング材膜との間の密着性が高まり、高電圧印加時の絶縁性能が向上したことによる。
【００１７】
比較例１．
実施例１の絶縁強度測定用試験片を下記のようにして作製する。
つまり、コーティング材にエポキシ封止樹脂との反応を伴わないポリイミド｛商品名：ＨＬ−Ｐ８００，日立化成工業（株）製｝を使用し、加熱乾燥後の膜厚が０．２ｍｍとなるように均一に塗布して、１００℃で５分間加熱した後、１５０℃で５分間加熱乾燥して溶剤を完全に除去した。
上記コーティング材を塗布した金属電極をトランスファー成形機の金型にセットし、下記電極間の厚みが１ｍｍになるように上記コーティング材上を封止樹脂としてフェノール硬化型エポキシ樹脂｛商品名：ＥＭＥ６３００、住友ベークライト（株）製｝でモールドした。次に、２００℃で５分間、その後２５０℃で６０分間後硬化することによって絶縁強度測定用試験片を得た。
上記絶縁強度測定用試験片に対して、実施例１と同様にして絶縁強度の評価を行ったが、エポキシ封止樹脂との反応を伴わない上記コーティング材を用いるので、実施例１と同様に高電圧を印加したときには放電が発生した。
このように封止樹脂とコーティング材膜との間の密着性が低いと高電圧印加時の絶縁耐力が低下することが示された。
【００１８】
【発明の効果】
本発明の第１の電力半導体装置は、基板に実装された電力半導体チップ、およびこの電力半導体チップを、コーティング材膜を介して封止する封止樹脂を備えた電力半導体装置において、上記封止樹脂がフェノール硬化型のエポキシ樹脂組成物であり、上記コーティング材がフェノール基を有するポリイミドで、絶縁耐力や電気特性の向上するという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態の電力半導体装置を説明する断面図である。
【符号の説明】
１ 基板、３ 電力半導体チップ、４ 封止樹脂、６ コーティング材膜。
【発明の属する技術分野】
本発明は、樹脂封止型の電力半導体装置に関し、特に電力半導体チップ上にコーティング材を被覆した後、樹脂封止したものである。
【０００２】
【従来の技術】
従来の樹脂封止型の半導体装置として、高温動作時におけるリーク電流を防止するために、チップコートとして、シリコーン樹脂やポリイミドなどで半導体チップを覆い、さらにチップ全体をエポキシ樹脂等の絶縁性樹脂で覆う構造が知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特公昭６０−２５９０２号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、パワーエレクトロニクスにおいてコンパクト化および高耐圧・大電流化が進むと、パワーエレクトロニクスに用いられる電力半導体装置の絶縁耐力の向上が必要となる。
そのため、コーティング材膜とエポキシ樹脂などの封止樹脂との間の密着性を向上させることにより、コーティング材膜と封止樹脂との剥離を防止することが要求される。
【０００５】
本発明は、かかる課題を解決するためになされたものであり、絶縁耐力や電気特性の向上した電力半導体装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る第１の電力半導体装置は、基板に実装された電力半導体チップ、およびこの電力半導体チップを、コーティング材膜を介して封止する封止樹脂を備えた電力半導体装置において、上記封止樹脂がフェノール硬化型のエポキシ樹脂組成物であり、上記コーティング材がフェノール基を有するポリイミドであることを特徴とするものである。
【０００７】
【発明の実施の形態】
電力半導体装置において、コーティング材膜と封止樹脂との間で剥離が生ずると、この剥離部分でコロナ放電などが発生したり、吸湿時に上記剥離部分に水が溜まり封止樹脂中のイオン性物質が剥離部分に集中して電界状態が変化しリーク電流が増加して、耐電圧特性が低下することになる。
このため、上記コーティング材膜と封止樹脂であるエポキシ樹脂との密着性向上のためにコーティング材料として、エポキシ樹脂との化学結合が生じるシランカップリング剤を用いて封止樹脂との密着性を図ることも考慮される。
しかし、上記従来のチップコートとして用いたポリイミド膜は電力半導体チップと封止樹脂の間にあって、両者間の緩衝材としての機能を兼ねて剥離防止に寄与しているが、シランカップリング剤では緩衝材として必要な程度の膜厚を得ることができないため、充分な絶縁耐力の向上を得ることが困難となる。
【０００８】
実施の形態１．
図１は、本発明の実施形態の電力半導体装置を説明する断面図である。
つまり、基板１上に電力半導体チップ３が実装され、電力半導体チップ３とリードフレーム２は金属ワイヤ５によって電気的に接続されている。電力半導体チップ３上をコーティング材膜６で覆い、さらに全体を封止樹脂４で封止したもので、特に封止樹脂４としてフェノール硬化型のエポキシ樹脂組成物を用いるとともに、上記コーティング材として、フェノール基を有するポリイミドを用いたもので、上記コーティング材膜が緩衝材としての機能を有し、かつ封止樹脂との密着性の向上を得ることができる。
【０００９】
なお、本実施の形態に係わるフェノール硬化型のエポキシ樹脂組成物としては、例えばトランスファー成形用封止樹脂等が用いられる。
なお、フェノール硬化型のエポキシ樹脂組成物は耐薬品性、耐湿性に優れるため電力半導体装置としての信頼性が向上する。
【００１０】
また、本実施の形態に係わるコーティング材膜６は、フェノール基を有するポリイミドで、例えばポリイミド骨格中にフェノール基を導入したものを塗布することにより形成されたものである。
上記ポリイミドのフェノール基は、上記フェノール硬化型のエポキシ樹脂のエポキシ基と化学反応するので封止樹脂との密着性が向上し、剥離などを抑制でき半導体デバイスとしての信頼性を向上できる。
つまり、上記コーティング材を用いて半導体チップをコーティングし、エポキシ樹脂で封止成形すると、エポキシ樹脂の成形中にコーティング材のフェノール基も同時に化学反応を起こし、エポキシ封止樹脂と化学結合する。そのためコーティング材と封止樹脂間で強固な密着性を実現でき剥離などによる耐電圧特性の低下を抑制できる。
また、上記ポリイミドはフェノール基を有し、フェノール硬化型のエポキシ樹脂と同種の「フェノール基」を有するため、化学的結合が容易となり、さらにその結合が非常に強固となる。
【００１１】
本実施の形態に係わるコーティング材の膜厚は適宜形成することができるが、５〜５００μｍであることが好ましい。５μｍより薄いと高電圧が印加されたときに発生する封止樹脂の分極などの影響を受けて半導体チップが誤動作を起こす。また、５００μｍよりも厚いとコーティング材の加熱乾燥時に溶剤を完全除去することが困難で電気特性の大きな低下の原因となる。
また、コーティング材の塗布方法は、特に制限されないが、例えば、スクリーン印刷法、スピンコートコーティング法、ディスペンス塗布法、ポッティング法、カーテンコート法、凸版印刷法、凹版印刷法および平版印刷法などが挙げられる。
【００１２】
本実施の形態に係わるコーティング材の加熱乾燥温度は、５０℃〜２００℃の範囲で低温から高温へ段階的に昇温することが望ましい。５０℃より低い温度で加熱乾燥してもコーティング材に含まれる溶剤を完全に乾燥除去することは困難であり、コーティング材に残留溶剤が存在すると電気特性の大きな低下の原因となる。また、加熱乾燥温度が２００℃よりも高い温度になると半導体チップの熱劣化を及ぼし、機器の信頼性が低下する。
【００１３】
本実施の形態に係わるコーティング材には、低収縮化や、強度および弾性率向上のために無機物の粉末を配合することができる。
無機物の粉末としては、たとえば、溶融シリカ、結晶シリカ、カンラン石、ウォラストナイト、コージエライトもしくはフォルステライトなどのケイ酸塩化合物、アルミナ、水和アルミナ、水酸化アルミニウム、中空ガラスビーズ、ガラス繊維、酸化マグネシウム、酸化チタン、炭酸カルシウム、炭酸マグネシウム、ドロマイト、タルク、チタン酸カリ繊維、水酸化カルシウム、水酸化マグネシウム、三酸化アンチモン、無水石こう、硫酸バリウム、窒化ホウ素、炭化ケイ素、フッ化アルミニウム、フッ化カルシウム、フッ化マグネシウムまたはホウ酸アルミニウムなどの粉末が挙げられる。なお、無機物の粉末は、それぞれ単独で、または、任意に組み合わせて用いることができる。
【００１４】
本実施の形態に係わるコーティング材には、低応力化のためにゴムを配合することができる。ゴムとしては、例えば、アクリル系ゴム、ブタジエン系ゴム、ニトリル系ゴム、スチレン系ゴムまたはシリコーン系ゴムなどが挙げられる。これらゴムは、それぞれ単独で、または、任意に組み合わせて用いることができる。
【００１５】
【実施例】
実施例１．
図１に示す電力半導体装置において、コーティング材膜６と封止樹脂４との密着性を検証するために、絶縁強度測定用試験片を作製する。
つまり、電極となる金属に、コーティング材としてフェノール基を有するポリイミド｛商品名：ＧＰＩ、群栄化学工業（株）製｝を加熱乾燥後の膜厚が０．２ｍｍとなるように均一に塗布して、１００℃で１時間加熱した後、１８０℃で３時間加熱乾燥して溶剤を完全に除去した。
上記コーティング材を塗布した金属電極をトランスファー成形機の金型にセットし、下記電極間の厚みが１ｍｍになるように上記コーティング材上を封止樹脂としてフェノール硬化型エポキシ樹脂｛商品名：ＥＭＥ６３００、住友ベークライト（株）製｝でモールドした。次に、１８０℃で３分間、その後１７５℃で８時間後硬化することによって絶縁強度測定用試験片を得た。
【００１６】
上記絶縁強度測定用試験片を電極で挟み込み、試験片に１００ｋＶ／ｃｍの電圧がかかるように直流電圧を印加して放電の有無により絶縁強度の評価を行ったところ、本実施例に係わる上記絶縁強度測定用試験片には放電が起こらなかった。
なお、本実施例で印加した「１００ｋＶ／ｃｍ」の電圧は、従来、パワーエレクトロニクス以外で用いられる半導体装置において必要とされる耐電圧数ｋＶ／ｃｍ〜１０ｋＶ／ｃｍ−に比べて格段に高電圧である。
これは、本実施例に係わる上記コーティング材が封止樹脂であるエポキシ樹脂と反応する官能基を有するため、封止樹脂の成形時に上記コーティング材とも化学反応して封止樹脂とコーティング材膜との間の密着性が高まり、高電圧印加時の絶縁性能が向上したことによる。
【００１７】
比較例１．
実施例１の絶縁強度測定用試験片を下記のようにして作製する。
つまり、コーティング材にエポキシ封止樹脂との反応を伴わないポリイミド｛商品名：ＨＬ−Ｐ８００，日立化成工業（株）製｝を使用し、加熱乾燥後の膜厚が０．２ｍｍとなるように均一に塗布して、１００℃で５分間加熱した後、１５０℃で５分間加熱乾燥して溶剤を完全に除去した。
上記コーティング材を塗布した金属電極をトランスファー成形機の金型にセットし、下記電極間の厚みが１ｍｍになるように上記コーティング材上を封止樹脂としてフェノール硬化型エポキシ樹脂｛商品名：ＥＭＥ６３００、住友ベークライト（株）製｝でモールドした。次に、２００℃で５分間、その後２５０℃で６０分間後硬化することによって絶縁強度測定用試験片を得た。
上記絶縁強度測定用試験片に対して、実施例１と同様にして絶縁強度の評価を行ったが、エポキシ封止樹脂との反応を伴わない上記コーティング材を用いるので、実施例１と同様に高電圧を印加したときには放電が発生した。
このように封止樹脂とコーティング材膜との間の密着性が低いと高電圧印加時の絶縁耐力が低下することが示された。
【００１８】
【発明の効果】
本発明の第１の電力半導体装置は、基板に実装された電力半導体チップ、およびこの電力半導体チップを、コーティング材膜を介して封止する封止樹脂を備えた電力半導体装置において、上記封止樹脂がフェノール硬化型のエポキシ樹脂組成物であり、上記コーティング材がフェノール基を有するポリイミドで、絶縁耐力や電気特性の向上するという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態の電力半導体装置を説明する断面図である。
【符号の説明】
１ 基板、３ 電力半導体チップ、４ 封止樹脂、６ コーティング材膜。
Claims (3)
- 基板に実装された電力半導体チップ、およびこの電力半導体チップを、コーティング材膜を介して封止する封止樹脂を備えた電力半導体装置において、上記封止樹脂がフェノール硬化型のエポキシ樹脂組成物であり、上記コーティング材がフェノール基を有するポリイミドであることを特徴とする電力半導体装置。
- コーティング材膜は、２００℃以下の熱処理で形成されたものであることを特徴とする請求項１に記載の電力半導体装置。
- コーティング材膜の膜厚が、５〜５００μｍであることを特徴とする請求項１に記載の電力半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003131072A JP2004335816A (ja) | 2003-05-09 | 2003-05-09 | 電力半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003131072A JP2004335816A (ja) | 2003-05-09 | 2003-05-09 | 電力半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004335816A true JP2004335816A (ja) | 2004-11-25 |
Family
ID=33506347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003131072A Pending JP2004335816A (ja) | 2003-05-09 | 2003-05-09 | 電力半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004335816A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9789637B2 (en) | 2012-07-16 | 2017-10-17 | Denso Corporation | Electronic device and method for manufacturing the same |
-
2003
- 2003-05-09 JP JP2003131072A patent/JP2004335816A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9789637B2 (en) | 2012-07-16 | 2017-10-17 | Denso Corporation | Electronic device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6472458B2 (ja) | 半導体部品を覆う封止セメント材を有する半導体モジュール | |
| US10593608B2 (en) | Semiconductor module comprising an encapsulating compound that covers at least one semiconductor component | |
| JP3209132B2 (ja) | 金属ベース基板 | |
| TWI222143B (en) | Packaging method for saw element and SAW device having the resin-sealed SAW element | |
| JP6259608B2 (ja) | 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法 | |
| US20100148332A1 (en) | Semiconductor apparatus and manufacturing method thereof | |
| JP2011014863A (ja) | 半導体装置 | |
| JPH10242333A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001230341A (ja) | 半導体装置 | |
| JP2007327035A5 (ja) | ||
| KR0157844B1 (ko) | 수지봉지형 반도체장치 및 제조방법 | |
| JP4714406B2 (ja) | 半導体装置用ダイボンディング材及びこれを用いた半導体装置 | |
| JP2015026821A (ja) | 電子デバイスの封止方法、電子デバイスパッケージの製造方法及び封止シート | |
| JP2004335816A (ja) | 電力半導体装置 | |
| JP3354558B2 (ja) | 電子部品用絶縁性接着剤、これを用いたリードフレームおよび半導体装置 | |
| JPH09260567A (ja) | 樹脂封止型半導体装置 | |
| CN103107100A (zh) | 功率半导体器件的制造方法 | |
| TW540131B (en) | Mask sheet for assembly of semiconductor device and assembling method of semiconductor device | |
| JP2000100916A (ja) | 静電チャック装置 | |
| JPH0864759A (ja) | 樹脂封止型パワーモジュール装置及びその製法 | |
| JPH10154772A (ja) | 半導体パッケージ | |
| JPH10256304A (ja) | 半導体装置の製造方法 | |
| JP2015220400A (ja) | 電子デバイスパッケージの製造方法及び電子デバイスの封止方法 | |
| JP2004179590A (ja) | 半導体装置およびその製造方法 | |
| JP2005126712A (ja) | 半導体素子用接着剤組成物、それを用いた接着シート及び接着テープ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |