JP2004327620A

JP2004327620A - 多層基板

Info

Publication number: JP2004327620A
Application number: JP2003118762A
Authority: JP
Inventors: Tetsuo Harada; 哲郎原田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2003-04-23
Filing date: 2003-04-23
Publication date: 2004-11-18

Abstract

【課題】下層、中間層、上層の３つの絶縁シートのそれぞれに形成されたグランド電極以外の電極が多層基板の厚み方向に重なり、且つ前記絶縁シートの面に対して垂直に見たときに上層および下層の電極の少なくとも一方が中間層の電極の外周よりはみ出すように配置され、中間層と上層との電極間または中間層と下層との電極間の少なくとも一方が電気的に直結されていない領域で、上層と下層の電極間の不要な結合を回避する。
【解決手段】下層、中間層、上層の３つの絶縁シート１０ｉ，１０ｊ，１０ｋのそれぞれに形成された電極パターンａ，ｂ，ｃは多層基板の厚み方向に重なり、上層の電極ｃから下層の電極ａを見た時、下層の電極ａの外周が中間層の電極ｂの外周よりはみ出して見えないように、これら３つの電極ａ，ｂ，ｃを配置する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
この発明は、それぞれに電極パターンを形成した複数の絶縁シートを積層して所定の回路を構成した多層基板に関するものである。
【０００２】
【従来の技術】
多層基板において、下層の電極と中間層の電極との間、または中間層の電極と上層の電極との間の少なくとも一方が電気的に直結されていない場合で、グランド電極以外の３つの電極が基板の厚み方向に重なって配置される場合、直結されていない電極間に意図した容量を生じさせるとともに、上層と下層の電極間に不要な容量（ストレー容量）が発生しないように設計する必要がある。図９はその多層基板の断面部分を示している。ここでａ，ｂ，ｃは絶縁シート１０ｉ，１０ｊ，１０ｋの上面にそれぞれ形成された電極パターン（以下、単に「電極」という。）、１０Ｌは絶縁シート１０ｋの上部の絶縁シートである。これらのシートが積層された構造において、基板の面に対して垂直に見た時、上層の電極ｃおよび下層の電極ａが、中間層の電極ｂの外周よりそれぞれはみ出さないようにこれらを配置している。このことによって下層と上層の電極ａ−ｃ間に不要な容量が生じることがない。
【０００３】
なお、下層の電極と中間層の電極との間、または中間層の電極と上層の電極との間の両方が電気的に直結されている場合は、元々ストレー容量が生じる心配はない。
【０００４】
【発明が解決しようとする課題】
ところが、多層基板の断面において中間層の電極ｂの近傍で、その周囲に位置するビアホールに下層の電極ａや上層の電極ｃを接続しなければならない場合がある。図１０の（Ａ）はその場合の例について示している。このような構造では、上層の電極ｃからビアホールまで延びる引出し電極部分ｃ′が基板に垂直な方向から見た時、中間層の電極ｂの範囲外にはみ出すことになる。その結果、この引出し電極ｃ′から電極ａが見える場合があり、その場合には下層の電極ａと上層の電極ｃとが容量結合してしまう。
【０００５】
図１０の（Ｂ）に示すように、電極ａ，ｃを同一の絶縁層１０ｉに設け、その上部に電極ｂを配置することによって、電極ａ−ｂ間およびｂ−ｃ間にそれぞれ容量を生じさせる構造を採れば、結合を避けようとする電極ａ−ｃの対向関係は回避できる。ところが、電極ａ，ｃと電極ｂとの間でそれぞれ容量を生じさせる必要がある場合、電極ｂの必要面積が増大してしまう。
【０００６】
また、多層基板の表面に実装部品実装用の電極（ランド）を形成する場合、その電極は、実装部品の端子配置の制約を受ける。例えば図１０の（Ａ）において、電極ｃを実装部品実装用の電極とする場合、この電極ｃは実装部品の端子配置の制約を受けるため、その下層に存在する電極ｂを電極ａ−ｃ間の不要結合を抑制できる程度まで広げられない場合も生じる。
【０００７】
そこで、この発明の目的は、上述の問題を解消し、下層、中間層、上層の３つの絶縁シートのそれぞれに形成されたグランド電極以外の電極が多層基板の厚み方向に重なり、且つ前記絶縁シートの面に対して垂直に見たときに上層および下層の電極の少なくとも一方が中間層の電極の外周よりはみ出すように配置され、中間層と上層との電極間または中間層と下層との電極間の少なくとも一方が電気的に直結されていない領域で、上層と下層の電極間の不要な結合を回避した多層基板を提供することにある。
【０００８】
【課題を解決するための手段】
この発明は、電極パターンを形成した複数の絶縁シートを積層してなる多層基板において、下層、中間層、上層の３つの絶縁シートのそれぞれに形成されたグランド電極以外の電極パターンが多層基板の厚み方向に重なり、且つ前記絶縁シートの面に対して垂直に見たときに上層および下層の電極の少なくとも一方が中間層の電極の外周よりはみ出すように配置され、中間層と上層との電極間または中間層と下層との電極間の少なくとも一方は電気的に直結されておらず、さらに上層または下層の一方の電極から他方の電極を見たとき他方の電極の外周が中間層の電極の外周よりはみ出して見えないようにしたことを特徴としている。
【０００９】
この構成により、下層、中間層、上層の３つの層に形成された３つの電極パターンが多層基板の厚み方向に重なる部分において、基板に垂直な方向から見た時の重なり具合ではなく、上層の電極から下層の電極を見た時、下層の電極の外周が中間層の電極の外周よりはみ出して見えない関係としたことにより、上層の電極から下層の電極を見た時、下層の電極は中間層の電極で完全に覆われる。この関係は可逆性である。すなわち、下層の電極から上層の電極を見た時、上層の電極は中間層の電極で完全に覆われる。その結果、下層の電極と上層の電極間で不要な容量が生じることが無い。
【００１０】
また、この発明は、上層または下層の電極のいずれかを多層基板の表面に形成した実装部品実装用の電極とする場合も含む。この構造により、多層基板の表面に実装部品を実装した多層基板へも適用する。
【００１１】
【発明の実施の形態】
第１の実施形態に係る多層基板について図１を基に説明する。
図１の（Ａ）は構成しようとする回路の回路図、（Ｂ）はその多層基板の分解斜視図、（Ｃ）は多層基板の主要部の断面図である。この（Ａ）に示す回路は、フィルタを組み合わせることによって２つの周波数帯域を減衰させる場合などに用いられる回路構成である。（Ｂ）は２つのコンデンサＣ１，Ｃ２を構成する部分の電極パターンを示している。また（Ｃ）は、断面における電極ａ，ｃの位置が相対的に最もずれる関係となる部分での断面図である。
【００１２】
ここで、電極ａ，ｂによって図１の（Ａ）に示したコンデンサＣ１を構成していて、電極ｂ，ｃによってコンデンサＣ２を構成している。
この図１の（Ｃ）から明らかなように、絶縁シートに垂直な方向から見ると上層の電極ａおよび下層の電極ｃは中層の電極ｂの外周からはみ出しているにもかかわらず、上層の電極ｃから下層の電極ａを見たとき、電極ａの外周は中間層の電極ｂの外周よりはみ出して見えない関係としている。このことは、下層の電極ａから上層の電極ｃを見た時、上層の電極ｃの外周が中間層の電極ｂの外周よりはみ出して見えないようにしていることと等価である。
その結果、電極ａ−ｃ間には不要な容量が生じないので、フィルタの減衰特性が劣化しない。
【００１３】
次に、第２の実施形態に係るトリプルバンドスイッチプレクサについて図２〜図７を基に説明する。
図２はトリプルバンドスイッチプレクサの等価回路図、図３〜図５は同トリプルバンドスイッチプレクサを構成した多層基板の各層の構成を示す図（積図）である。
【００１４】
この例は、ＧＳＭ（ＧｌｏｂａｌＳｙｓｔｅｍｆｏｒＭｏｂｉｌｅＣｏｍｍｕｎｉｃａｔｉｏｎ）とＤＣＳおよびＰＣＳの３つの周波数帯域を用いるＧＳＭ／ＤＣＳ／ＰＣＳトリプルバンドのスイッチプレクサである。図２においてＧＳＭＴｘはＧＳＭの送信信号入力端子、ＧＳＭＲｘはＧＳＭの受信信号出力端子である。ＤＣＳ／ＰＣＳＴｘはＤＣＳおよびＰＣＳの送信信号入力端子である。ＰＣＳＲｘはＰＣＳの受信信号出力端子、ＤＣＳＲｘはＤＣＳの受信信号出力端子である。さらにＡＮＴはアンテナ接続端子である。
【００１５】
ＬＰＦ１はＧＳＭの送信信号を通過させるローパスフィルタである。このローパスフィルタＬＰＦ１はキャパシタＧＣｕ１，ＧＣｕ２，ＧＣｃ１および線路ＧＬｔ１によって構成している。
【００１６】
ＳＷ３はＧＳＭの送信信号と受信信号の切り換えを行う高周波スイッチ回路である。この高周波スイッチ回路ＳＷ３は、ダイオードＧＤ１，ＧＤ２とキャパシタＧＣ５と線路ＧＳＬ２とで構成している。インダクタＧＳＬ１と抵抗ＧＲは制御信号の通電経路を構成している。
【００１７】
ＬＰＦ２はＤＣＳ／ＰＣＳ信号の送信信号を通過させるローパスフィルタである。このローパスフィルタＬＰＦ２はキャパシタＤＣｕ２，ＤＣｃ１，ＤＣｃ２および線路ＤＬｔ１，ＤＬｔ２によって構成している。
【００１８】
ＳＷ１はＤＣＳ／ＰＣＳ送信信号とＤＣＳ／ＰＣＳ受信信号の切り替えを行う高周波スイッチ回路である。ここでキャパシタＤＰＣｔ１とインダクタＤＰＳＬｔの直列回路とダイオードＤＤ１との並列回路によってスルースイッチ部ＴＳを構成している。高周波スイッチＳＷ１は、このスルースイッチ部ＴＳ、インダクタＤＰＳＬ１、線路ＤＳＬ２、ダイオードＤＤ２、キャパシタＤＣ５および抵抗ＤＲによって構成している。抵抗ＤＲ、インダクタＤＳＬ２，ＤＰＳＬ１は制御信号の通電経路を構成している。
【００１９】
ＳＷ２はＰＣＳ受信信号とＤＣＳ受信信号の切り替えを行う高周波スイッチ回路である。この高周波スイッチＳＷ２は、インダクタＰＳＬ１、線路ＰＳＬ２、ダイオードＰＤ１，ＰＤ２、キャパシタＣｊ，ＰＣ５および抵抗ＰＲによって構成している。なお、キャパシタＤＣ６は制御信号入力端子Ｖｃ１，Ｖｃ２から入力される制御電圧信号間の直流カットのために挿入している。抵抗ＰＲ、インダクタＰＳＬ２，ＰＳＬ１は制御信号の通電経路を構成している。
【００２０】
また、ＤＰＸはＧＳＭ信号とＤＣＳ／ＰＣＳ信号とのトリプルバンドでアンテナを共用するためのダイプレクサである。このダイプレクサＤＰＸ内のキャパシタＣｕ１，Ｃｔ１と線路Ｌｔ１によって、ＧＳＭ信号を通過させるローパスフィルタを構成している。また、キャパシタＣｃ１，Ｃｃ２，Ｃｔ２と線路Ｌｔ２によって、ＤＣＳ／ＰＣＳ信号を通過させるバンドパスフィルタを構成している。なお、キャパシタＣａｎｔおよびインダクタＬａｎｔはアンテナ整合回路を構成している。
【００２１】
またＳＡＷｇはＧＳＭの受信信号を通過させるＳＡＷフィルタからなるバンドパスフィルタである。ＧＬｒ，ＧＣｒはその入出力部の整合回路を構成している。またＳＡＷｄはＤＣＳの受信信号を通過させるＳＡＷフィルタからなるバンドパスフィルタである。ＤＬｒはその出力部の整合回路を構成している。
【００２２】
図２において、ＳＷ３はＶｃ３→ＧＲ→ＧＤ２→ＧＳＬ２→ＧＤ１→ＧＳＬ１が制御信号の通電経路となる。すなわち、ＧＳＭＴｘ信号の送信時には、制御信号入力端子Ｖｃ３に制御電圧信号を印加してダイオードＧＤ２，ＧＤ１をともにオンさせる。このことにより、ダイプレクサＤＰＸからＧＳＭＲｘ端子へのＧＳＭＲｘ信号が遮断され、ＧＳＭＴｘ端子からダイプレクサＤＰＸへのＧＳＭＴｘ信号が通過する。ＧＳＭＲｘ信号の受信時には、ダイオードＧＤ１，ＧＤ２をともにオフさせる。このことにより、ＧＳＭＴｘ端子からダイプレクサＤＰＸへのＧＳＭＴｘ信号が遮断され、ダイプレクサＤＰＸからＧＳＭＲｘ端子へのＧＳＭＲｘ信号が通過する。
【００２３】
また、ＳＷ１はＶｃ１→ＤＲ→ＤＤ２→ＤＳＬ２→ＤＤ１→ＤＰＳＬ１が制御信号の通電経路となる。すなわち、ＤＣＳ／ＰＣＳＴｘ信号の送信時には、制御信号入力端子Ｖｃ１に正電圧を印加して、ダイオードＤＤ１，ＤＤ２のいずれもオンさせる。このことにより、ＤＣＳ／ＰＣＳＴｘ信号がスルースイッチ部ＴＳを経由してダイプレクサＤＰＸへ通過する。
【００２４】
また、ＳＷ２はＶｃ２→ＰＲ→ＰＤ２→ＰＳＬ２→ＰＤ１→ＰＳＬ１が制御信号の通電経路となる。すなわち、ＰＣＳＲｘ信号の受信時には、制御信号入力端子Ｖｃ２に正電圧を印加して、ダイオードＰＤ１，ＰＤ２のいずれもオンさせる。このことにより、ＳＷ１からＤＣＳＲｘ端子へのＤＣＳＲｘ信号が遮断され、ＳＷ１からＰＣＳＲｘ端子へのＰＣＳＲｘ信号が通過する。ＤＣＳＲｘ信号の受信時には、制御信号入力端子Ｖｃ２に０電圧または負電圧を印加して、ダイオードＰＤ１，ＰＤ２のいずれもオフさせる。このことにより、ＳＷ１からＰＣＳＲｘ端子へのＰＣＳＲｘ信号が遮断され、ＳＷ１からＤＣＳＲｘ端子へのＤＣＳＲｘ信号が通過する。
【００２５】
図３〜図５は、図２に示したスイッチプレクサを多層基板を用いて構成した時の、各層の構成を示す平面図である。図３〜図５において括弧付の番号は層番号を表していて、値の小さなものほど下層であり、図３の（１）が最下層、図５の（１７）が最上層に相当する。図３の（１）に示す各端子の名称のうち、ＧＮＤはグランド端子、Ｄ／ＰＴｘはＤＣＳ／ＰＣＳＴｘ端子である。その他は図２に示した記号に対応している。（２）の層と（４）の層にはグランド電極ＧＮＤを形成している。（３）で示す層には、（２）の層および（４）の層に形成したグランド電極ＧＮＤとの間でそれぞれキャパシタを構成する電極パターンを形成している。（５）の層には、（４）の層に形成したグランド電極ＧＮＤとの間でそれぞれキャパシタを構成する電極パターンを形成している。（７）〜（１１）で示す各層には、それぞれインダクタとして作用する電極パターン（線路）を形成している。これらの図中の記号は図２に示した各回路素子の記号に対応している。
【００２６】
図４の（１２）〜（１５）で示す層にはキャパシタ用電極をそれぞれ形成している。また、図５の（１７）で示す最上層には、ダイオードＤＤ１，ＤＤ２，ＰＤ１，ＰＤ２，ＧＤ１，ＧＤ２、チップキャパシタＣａｎｔ、チップインダクタＧＳＬ１，ＧＬｒ，Ｌａｎｔ，ＤＬｒ、チップ抵抗ＧＲ，ＤＲ，ＰＲ、デュアルのＳＡＷフィルタＳＡＷをそれぞれ搭載している。
【００２７】
図４において（１３），（１４），（１５）の各層にそれぞれ形成した電極ＤＣｃ２，（ＤＣｃ１・ＤＣｃ２），ＤＣｃ１のそれぞれの関係は、第１の実施形態で示した場合と同様である。すなわち、上層の電極ＤＣｃ１から下層の電極ＤＣｃ２を見た時、下層の電極ＤＣｃ２の外周が中間層の電極（ＤＣｃ１・ＤＣｃ２）の外周よりはみ出して見えないように、これらの３つの電極を配置している。この関係は、下層の電極ＤＣｃ２から上層の電極ＤＣｃ１を見た時、ＤＣｃ１の外周が中間層の電極（ＤＣｃ１・ＤＣｃ２）の外周よりはみ出して見えないようにしていることと等価である。この構造により、（１３）と（１５）の層の２つの電極ＤＣｃ１−ＤＣｃ２間に不要な容量が生じることが無く、図２に示したポイントａ−ｃ間に不要なストレー容量は生じない。
【００２８】
また、図４および図５において（１４），（１５），（１６）の各層にそれぞれ形成した電極ＧＣｃ１，ＧＣｃ１，ダイオードＧＤ１のカソード電極接続用電極（ランド）（図５の（１６）において下方側の電極）のそれぞれの関係も第１の実施形態で示した場合と同様である。すなわち、上層のダイオードＧＤ１のカソード電極接続用電極から下層側の電極ＧＣｃ１を見た時、下層の電極ＧＣｃ１の外周が中間層の電極ＧＣｃ１の外周よりはみ出して見えないように、これらの３つの電極を配置している。この構造により、ダイオードＧＤ１のカソード電極接続用電極と下層の電極ＧＣｃ１間に不要な容量が生じることが無く、図２に示したポイントｄ−ｆ間に不要なストレー容量は生じない。
【００２９】
さらに、図３および図４において（７）〜（１０）層に形成したインダクタ用電極ＤＰＳＬｔと、（１２）〜（１５）層に形成したキャパシタ用電極ＤＰＣｔ１の関係も第１の実施形態で示した場合と同様である。すなわち、（１５）層と（１３）層に形成した電極ＤＰＳｔ１同士が導通していて、（１４）層と（１２）層に形成した電極ＤＰＳｔ１同士が導通している。この上層側の（１５）層と（１３）層に形成した電極ＤＰＳｔ１から（７）〜（１０）層の電極ＤＰＳＬｔを見た時、下層の電極ＤＰＳＬｔの外周が（１２）層に形成した電極ＤＰＣｔ１の外周よりはみ出して見えないように、これらの電極を配置している。この構造により、図２に示したポイントｇ−ｉ間に不要なストレー容量は生じない。
【００３０】
図６は図２に示したトリプルバンドスイッチプレクサのＤＣＳ／ＰＣＳの送信部の経路について解析するためのシミュレーション回路である。ここでＣＳＣ１は図２に示したポイントａ−ｃ間に生じるストレー容量である。またＣＳＣ２，ＣＳＣ３は図２に示したポイントａ，ｃとグランドとの間に生じるストレー容量である。また図６においてＬｄｄ１は図２におけるダイオードＤＤ１の導通時に相当するインダクタである。その他の各素子は図２に示したものと同様である。
【００３１】
図７は図６におけるポートＰｉｎ−Ｐｏｕｔ間の通過特性を示している。上記ストレー容量ＣＳＣ１が０の時、（Ａ）の特性となり、ＣＳＣ１が大きくなるにつれて（Ｂ）に示すように、通過帯域の高域側に現れる２つの減衰極が無くなり、通過帯域高域側の減衰特性が悪化する。このことにより、本発明の構成が優れた効果を奏するものであることがわかる。
【００３２】
次に、第３の実施形態に係る多層基板の例を図８に示す。図８は２つの例について多層基板の主要部の構造を分解斜視図として示している。（Ａ）に示す例では、絶縁シート１０ｉ，１０ｊにインダクタ用電極パターンｄ，ｅを形成している。また絶縁シート１０ｋ，１０Ｌにはキャパシタ用電極パターンｆ，ｇを形成している。絶縁シート１０ｍには実装部品１１実装用の電極パターン（ランド）ｈを形成している。これらの電極のうちｆ，ｇ，ｈは第１の実施形態に示したものと同様の関係にあるが、電極ｅ，ｇ，ｈも第１の実施形態に示したものと同様の関係にある。すなわち、上層の電極ｈから下層側の電極ｅを見た時、下層の電極ｅの外周が中間層の電極ｇの外周よりはみ出して見えないように、これらの３つの電極を配置している。この構造により、電極ｈと電極ｅとの間に不要な容量が生じることが無い。
【００３３】
（Ｂ）に示す例では、中間層の電極ｋ、上層の電極Ｌ、下層の電極ｉおよびｊが第１の実施形態に示したものと同様の関係にある。すなわち、上層の電極Ｌから下層側の電極ｉおよびｊを見た時、下層の電極ｉおよびｊの外周が中間層の電極ｋの外周よりはみ出して見えないように、これらの３つの電極を配置している。この構造により、電極Ｌと電極ｉおよびｊとの間に不要な容量が生じることが無い。
【００３４】
【発明の効果】
この発明によれば、下層、中間層、上層の３つの層に形成された３つの電極パターンが多層基板の厚み方向に重なる部分において、基板に垂直な方向から見た時の重なり具合ではなく、上層の電極から下層の電極を見た時、下層の電極の外周が中間層の電極の外周よりはみ出して見えない関係としたことにより、上記３つの電極パターンから例えばビアホールまで引出し電極部分が延びる構造であっても、下層の電極と上層の電極間での不要な容量発生を防止できる。
【００３５】
また、この発明によれば、上層または下層の電極のいずれかを多層基板の表面に形成した実装部品実装用の電極としたことにより、多層基板の表面に実装部品実装用の比較的面積の大きな電極を備えた多層基板の場合でも、その実装用の電極を一方の電極とする不要な容量の発生を防止できる。
【図面の簡単な説明】
【図１】第１の実施形態に係る多層基板の構成を示す回路図、分解斜視図および断面図
【図２】第２の実施形態に係るトリプルバンドスイッチプレクサの等価回路図
【図３】同トリプルバンドスイッチプレクサを構成する多層基板各層の構成を示す平面図
【図４】同トリプルバンドスイッチプレクサを構成する多層基板各層の構成を示す平面図
【図５】同トリプルバンドスイッチプレクサを構成する多層基板各層の構成を示す平面図
【図６】同トリプルバンドスイッチプレクサのローパスフィルタＬＰＦ２部分に生じるストレー容量の影響をシミュレーションするための回路図
【図７】図６におけるストレー容量ＣＳＣ１の有無による特性変化の例を示す図
【図８】第３の実施形態に係る多層基板の構成を示す分解斜視図
【図９】従来の多層基板の構造を示す断面図
【図１０】従来の多層基板の構成例を示す分解斜視図
【符号の説明】
１０−絶縁シート
１１−実装部品
ａ〜Ｌ−電極パターン
ａ′，ｂ′，ｃ′−引出し電極

Claims

電極を形成した複数の絶縁シートを積層してなる多層基板において、
下層、中間層、上層の３つの絶縁シートのそれぞれに形成されたグランド電極以外の電極が多層基板の厚み方向に重なり、且つ前記絶縁シートの面に対して垂直に見たときに上層および下層の電極の少なくとも一方が中間層の電極の外周よりはみ出すように配置され、中間層と上層との電極間または中間層と下層との電極間の少なくとも一方は電気的に直結されておらず、さらに上層または下層の一方の電極から他方の電極を見たとき他方の電極の外周が中間層の電極の外周よりはみ出して見えないようにした多層基板。
前記上層の電極または前記下層の電極のいずれかが多層基板の表面に形成された、実装部品実装用の電極である請求項１に記載の多層基板。