JP2004320384A

JP2004320384A - Ｆｅｔ温度補償回路

Info

Publication number: JP2004320384A
Application number: JP2003110907A
Authority: JP
Inventors: Toru Ishino; 徹石野
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2003-04-15
Filing date: 2003-04-15
Publication date: 2004-11-11

Abstract

【課題】広い温度範囲に亘ってドレイン電流がある領域で線形に変化し且つある領域では非線形に変化するようなＦＥＴであっても、ドレイン電流を一定に制御する温度補償ゲートバイアス回路を具備したＦＥＴ温度補償回路を提供すること。
【解決手段】ＦＥＴ１のゲート端子に印加するゲート電圧を温度ＩＣ回路１０の出力電圧とサーミスタ回路１１の出力電圧とを反転加算器回路８に入力して生成し、該ゲート電圧はある温度より低温側では線形に変化し且つ前記ある温度より高温側では非線形に変化するように構成し、前記ＦＥＴ１のドレイン電流が温度に対して一定となるように構成したことにある。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ＦＥＴ温度補償回路に関するものである。更に詳述すれば本発明は、ＦＥＴのゲート端子に印加するゲート電圧を、ある温度より低温側では線形に変化させ且つある温度より高温側では非線形に変化させ、どんな電流特性を持つＦＥＴであっても広範囲な温度に亘ってドレイン電流を一定に制御できる温度補償ケートバイアス回路を具備するＦＥＴ温度補償回路に関するものである。
【０００２】
【従来の技術】
電界効果型トランジスタ（以降、ＦＥＴと記載する）は、携帯電話の基地局内送信機の高出力増幅器等に多用され、重要な電子部品の一つとなっている。増幅器に使用される場合、特に歪み特性が重要視され、歪み特性の向上に多大の努力が払われている。
【０００３】
歪み特性を向上させる方法はいくつか存在するが、最も簡単で実用的なのはドレイン電流（以降、Ｉｄｓと記載することもある）を増やすことである。しかし、ドレイン電流Ｉｄｓを増やすことは消費電力の増加につながるので、一般には所望の歪み特性と許容消費電力とを考慮してＩｄｓの最適値を決定することになる。所望の歪み特性と許容消費電力は、勿論、該ＦＥＴを用いている増幅器のみならず、システム或いは装置全体に要求されている特性等を考慮しながら決定される。
【０００４】
図４は、高出力ＦＥＴのゲート電圧（以降、Ｖｇｓと記載することもある）とドレイン電流Ｉｄｓとの関係を、温度をパラメータにして示した特性図である。横軸はゲート電圧Ｖｇｓ（ｍＶ）、縦軸はドレイン電流Ｉｄｓ（Ａ）である。この図４より、ドレイン電流Ｉｄｓは、ゲート電圧Ｖｇｓにより決定される。しかし、同じＶｇｓであってもＦＥＴのＩｄｓは、温度によって大幅に変化することがわかる。
【０００５】
図５は、ゲート電圧Ｖｇｓを一定とした場合の、温度とドレイン電流との関係を示した特性図である。横軸は温度（℃）、縦軸はドレイン電流Ｉｄｓ（Ａ）である。ゲート電圧Ｖｇｓは−５２０ｍＶ一定である。図５に示すように、ゲート電圧が一定であっても温度によってＩｄｓが簡単に数Ａも変化してしまうことがわかる。
【０００６】
実用時には広い温度範囲に亘って、所望の歪み特性と許容消費電力とを考慮した最適のドレイン電流値でＦＥＴを使用したい。このためには、温度に応じてゲート電圧Ｖｇｓを変化させ、ドレイン電流Ｉｄｓが一定となるように制御する必要がある。
【０００７】
図６は、ドレイン電流を一定にするため、温度に対してゲート電圧をどのように変化させれば良いかを示した、温度とゲート電圧との関係図である。横軸は温度（℃）、縦軸はゲート電圧（ｍＶ）である。これは一例であって、図４に示すような電流特性をもつＦＥＴを−５℃から＋５５℃までの範囲に亘って、常にドレイン電流Ｉｄｓ＝６Ａで使用したい場合には、ＦＥＴのゲート電圧Ｖｇｓを温度に応じて数十ｍＶ変化させる必要がある。
【０００８】
このような温度補償を行なうための回路は市販されている温度センサＩＣによって容易に実現できる。図７は、温度センサＩＣを用いた温度補償回路の回路図である。１はＦＥＴ、２はゲート端子、３はドレイン用プラス電源、４はＲＦ入力端子、５はＲＦ出力端子、６はドレイン電流、７は温度補償ゲートバイアス回路、８は反転加算器回路、９はバイアスセット回路、１０は温度ＩＣ回路、１２は演算増幅器、１３は帰還用抵抗器、１４は反転加算用第一抵抗器、１５は反転加算用第二抵抗器、１７はバイアスセット電圧、１８は温度ＩＣ回路出力電圧、２０はバイアスセット回路用可変抵抗器、２１はバイアスセット回路用基準マイナス電圧、２２はバイアスセット回路用基準プラス電圧、２３は温度ＩＣである。
【０００９】
温度ＩＣを用いた温度補償回路は、ＦＥＴ１と該ＦＥＴのゲート端子２に電圧を印加する温度補償ゲートバイアス回路７とから構成される。尚、ＦＥＴのゲート端子２にはＲＦ入力端子４が接続されており、ドレイン端子にはドレイン用プラス電源３及びＲＦ出力端子５が接続されている。ドレイン用プラス電源３からドレイン端子に向かって流れる電流がドレイン電流６である。
【００１０】
温度補償ゲートバイアス回路７は、バイアスセット回路９と温度ＩＣ回路１０と反転加算器回路８とから構成される。バイアスセット回路９と温度ＩＣ回路１０とからの出力電圧を反転加算器回路８で加算して合成電圧を生成し、該合成電圧をＦＥＴ１のゲート２に印加するように構成されている。
【００１１】
反転加算器回路８は、演算増幅器１２と増幅率を決める帰還用抵抗１３とから構成される。演算増幅器１２の一方の入力端子を接地し、他方の入力端子に、反転加算用抵抗器を介して種々の電圧を加えることで、入力された電圧が合成される構成に成っている。
【００１２】
バイアスセット回路９は、バイアスセット回路用基準マイナス電源２１とバイアスセット回路用基準プラス電源２２とバイアスセット回路用可変抵抗器２０とから構成される。バイアスセット回路用可変抵抗器２０を調整してバイアスセット電圧１７を決定する。バイアスセット回路の出力電圧は、温度に関して変化することなく常に一定である。
【００１３】
温度ＩＣ回路１０は、温度ＩＣ２３で構成され、温度に応じて温度ＩＣ回路出力電圧１８が出力される。図８は、温度ＩＣ回路出力電圧と温度の関係を示した特性図である。横軸は温度（℃）、縦軸は温度ＩＣ回路出力電圧（Ｖ）である。一つの例を示しているが、温度に関して線形に出力電圧が変化している。
【００１４】
上記のバイアスセット電圧１７と温度ＩＣ回路出力電圧１８は、それぞれ反転加算用第一抵抗器１４及び反転加算用第二抵抗器１５を介して、演算増幅器１２の入力端子に入力される。そして、それらの電圧は反転加算されて、ＦＥＴ１のゲート端子２に加えられゲート電圧を生成する。このゲート電圧は、帰還用抵抗器１３、反転加算用第一及び第二抵抗器１４、１５、並びに演算増幅器１２の特性を考慮して、例えば図６に示すような温度依存性を持たせることが可能である。従って、このようなゲート電圧をＦＥＴに印加することで、広い温度範囲に亘ってドレイン電流Ｉｄｓを一定にすることが可能となる。これは、図５に示したように、ゲート電圧Ｖｇｓを一定にしたとき、温度に対してドレイン電流Ｉｄｓが線形に変化することを利用したものである。
【００１５】
しかし、ＦＥＴによっては温度に対して線形にＩｄｓが変化しない電流特性を持つ場合もある。この場合には、ゲート電圧Ｖｇｓも非線形に変化させる必要がある。この目的のためにサーミスタが用いられる。
【００１６】
図９は、サーミスタを用いた温度補償回路の回路図である。１１はサーミスタ回路、１６は反転加算用第三抵抗器、１９はサーミスタ回路出力電圧、２４はサーミスタ、２５はサーミスタ回路用抵抗器、２６はサーミスタ回路用可変抵抗器、２７はサーミスタ回路用基準マイナス電源、２８はサーミスタ回路用基準プラス電源である。
【００１７】
サーミスタを用いた温度補償回路は、ＦＥＴ１と該ＦＥＴのゲート端子２に電圧を印加する温度補償ゲートバイアス回路７とから構成される。尚、ＦＥＴの構成は図７と同様である。
【００１８】
温度補償ゲートバイアス回路７は、バイアスセット回路９とサーミスタ回路１１と反転加算器回路８とから構成される。バイアスセット回路９とサーミスタ回路１１とからの出力電圧を反転加算器回路８で加算して合成電圧を生成し、該合成電圧をＦＥＴ１のゲート２に印加するように構成されている。尚、バイアスセット回路９は、前述したものと同様である。
【００１９】
サーミスタ回路１１は次のように構成されている。サーミスタ２４とサーミスタ回路用抵抗器２５とが並列に接続され、この両端にサーミスタ回路用可変抵抗器２６とサーミスタ回路用基準プラス電源２８が接続されている。そして、サーミスタ回路用可変抵抗器２６の他端にはサーミスタ回路用基準マイナス電源２７が接続されている。
【００２０】
サーミスタ回路出力電圧１９は、サーミスタ２４とサーミスタ回路用抵抗器２５、サーミスタ回路用可変抵抗器２６、サーミスタ回路用基準プラス電源２８、サーミスタ回路用基準マイナス電源２７を調整することにより決定される。図１０は、サーミスタ回路出力電圧の一例を示した特性図である。横軸は温度（℃）、縦軸はサーミスタ回路出力電圧（Ｖ）である。温度に対して非線形に電圧を変化させることが可能である。そして、バイアスセット電圧１７とサーミスタ回路出力電圧１９とを反転加算器回路８で加算することにより非線形なゲート電圧を合成することができる。
【００２１】
実際のＦＥＴは、温度に対してドレイン電流Ｉｄｓがある領域で線形に、ある領域では非線型に変化する電流特性を持つものが多数である。従って、ドレイン電流を温度に対して一定に保つために、温度に対してゲート電圧Ｖｇｓを線形及び非線形に変化させる必要がある。図１１は、温度に対してゲート電圧Ｖｇｓを線形及び非線形に変化させた一例を示す。横軸は温度（℃）、縦軸はゲート電圧Ｖｇｓ（ｍＶ）である。約温度２５℃を境に、低温側では線形にゲート電圧を変化させており、高温側では非線形にゲート電圧を変化させている。このような変化の仕方を、それぞれ線形補償、非線形補償と称する。
【００２２】
【発明が解決しようとする課題】
従来のＦＥＴ温度補償回路には、以下に説明する問題点があった。
図７に示す温度ＩＣを用いた温度補償回路では、ＦＥＴの特性が線形に変化する場合に限り使用でき、多くのＦＥＴには適用できなかった。又、図９のサーミスタを用いた温度補償回路では、広い温度範囲での実現が困難であった。
【００２３】
上記で説明したように、実際のＦＥＴはドレイン電流を一定に保つために、線形補償及び非線形補償の両方が必要であるため、図７の温度ＩＣを用いた温度補償回路、図９のサーミスタを用いた温度補償回路だけでは、その利用温度範囲は非常に限られていた。
【００２４】
従って本発明の目的は、上記の従来技術の問題点を解消し、広い温度範囲に亘ってドレイン電流がある領域で線形に変化し且つある領域では非線形に変化するようなＦＥＴであっても、ドレイン電流を一定に制御する温度補償ゲートバイアス回路を具備したＦＥＴ温度補償回路を提供することにある。
【００２５】
【課題を解決するための手段】
前記課題を解決する本出願第一の発明のＦＥＴ温度補償回路は、ＦＥＴのゲート端子に印加するゲート電圧を、バイアスセット回路の出力電圧と、温度ＩＣ回路の出力電圧と、サーミスタ回路の出力電圧とを反転加算器回路に入力して生成するように構成したことを特徴とする。
【００２６】
従って以上の本出願第一の発明のＦＥＴ温度補償回路によれば、様々な電流特性を持つＦＥＴであっても、ドレイン電流を温度に対して一定に保つように線形及び非線形なゲート電圧を任意に生成することができる。
【００２７】
前記課題を解決する本出願第二の発明のＦＥＴ温度補償回路は、本出願第一の発明のＦＥＴ温度補償回路において、前記ゲート電圧を或る温度より低温側では線形に変化するように構成したことを特徴とする。
【００２８】
従って以上の本出願第二の発明のＦＥＴ温度補償回路によれば、ドレイン電流を或る温度より低温側で一定に保つようにすることができる。
【００２９】
前記課題を解決する本出願第三の発明のＦＥＴ温度補償回路は、本出願第一及び第二の発明のＦＥＴ温度補償回路に於いて、前記ゲート電圧を或る温度より高温側では非線形に変化するように構成したことを特徴とする。
【００３０】
従って以上の本出願第三の発明のＦＥＴ温度補償回路によれば、ドレイン電流を或る温度より高温側で一定に保つようにすることができる。
【００３１】
前記課題を解決する本出願第四の発明のＦＥＴ温度補償回路は、本出願第一の発明のＦＥＴ温度補償回路において、前記バイアスセット回路は、バイアスセット回路用可変抵抗器の両端にバイアスセット回路用基準プラス電源と、バイアスセット回路用マイナス電源とを接続して構成し、該バイアスセット回路の出力電圧は温度に対して変化しないように構成して成ることを特徴とする。
【００３２】
従って以上の本出願第四の発明のＦＥＴ温度補償回路によれば、温度ＩＣ回路の出力電圧とサーミスタ回路の出力電圧に対して任意のバイアス電圧（オフセット電圧）を印加することができる。
【００３３】
前記課題を解決する本出願第五の発明のＦＥＴ温度補償回路は、本出願第一の発明のＦＥＴ温度補償回路に於いて、前記温度ＩＣ回路は、温度ＩＣにより構成し、該温度ＩＣ回路の出力電圧は温度に対して線形に変化するように構成して成ることを特徴とする。
【００３４】
従って以上の本出願第五の発明のＦＥＴ温度補償回路によれば、ドレイン電流が温度に対して線形に変化する領域で、ドレイン電流を一定に保つように線形なゲート電圧を生成することができる。
【００３５】
前記課題を解決する本出願第六の発明のＦＥＴ温度補償回路は、本出願第一の発明のＦＥＴ温度補償回路に於いて、前記サーミスタ回路は、サーミスタとサーミスタ用抵抗器とを並列に接続し、その両端にサーミスタ用基準プラス電源とサーミスタ用可変抵抗器とを接続し、且つ該サーミスタ用可変抵抗器の他端にはサーミスタ用基準マイナス電源を接続して構成し、該サーミスタ回路の出力電圧は温度に対して非線形に変化するように構成して成ることを特徴とする。
【００３６】
従って以上の本出願第六の発明のＦＥＴ温度補償回路によれば、ドレイン電流が温度に対して非線形に変化する領域で、ドレイン電流を一定に保つように非線形なゲート電圧を生成することができる。
【００３７】
【発明の実施の形態】
図１は、本発明のＦＥＴ温度補償回路の一実施例を示す回路図である。１はＦＥＴ、２はゲート端子、３はドレイン用プラス電源、４はＲＦ入力端子、５はＲＦ出力端子、６はドレイン電流、７は温度補償ゲートバイアス回路、８は反転加算器回路、９はバイアスセット回路、１０は温度ＩＣ回路、１１はサーミスタ回路、１２は演算増幅器、１３は帰還用抵抗器、１４は反転加算用第一抵抗器、１５は反転加算用第二抵抗器、１６は反転加算用第三抵抗器、１７はバイアスセット電圧、１８は温度ＩＣ回路出力電圧、１９はサーミスタ回路出力電圧、２０はバイアスセット回路用可変抵抗器、２１はバイアスセット回路用基準マイナス電源、２２はバイアスセット回路用基準プラス電源、２３は温度ＩＣ、２４はサーミスタ、２５はサーミスタ回路用抵抗器、２６はサーミスタ回路用可変抵抗器、２７はサーミスタ回路用基準マイナス電圧、２８はサーミスタ回路用基準プラス電圧である。
【００３８】
本発明のＦＥＴ温度補償回路は、温度補償ゲートバイアス回路７として、バイアスセット回路９と、温度ＩＣ回路１０と、サーミスタ回路１１とを合成して構成したことに特徴がある。
【００３９】
即ち、温度に対して線形な特性を持つ温度ＩＣ回路１０と、温度に対して非線形な特性を持つサーミスタ回路１１とを組み合わせて、温度補償ゲートバイアス回路７を構成し、電力増幅用の電界効果型トランジスタ（ＦＥＴと記載する）のゲート電圧Ｖｇｓをある温度領域では線形に、ある温度領域では非線形に変化させて、種々の電流特性をもつＦＥＴに対しても広範囲な温度においてドレイン電流Ｉｄｓが一定になるように制御することを可能としている。
【００４０】
ＦＥＴ１は、ゲート端子２に印加されるゲート電圧により決定されるドレイン電流Ｉｄｓ６を流している。ドレイン電流６はドレイン用プラス電源３により供給される。この電流を用いて、ＲＦ入力端子４に入力されたＲＦ信号を増幅し、ＲＦ出力端子５に出力する。
【００４１】
ゲート電圧Ｖｇｓは、温度補償ゲートバイアス回路７により生成される。温度補償ゲートバイアス回路７は、反転加算器回路８、バイアスセット回路９、温度ＩＣ回路１０、サーミスタ回路１１により構成されている。
【００４２】
バイアスセット回路９は、バイアスセット用可変抵抗器２０、バイアスセット用基準マイナス電源２１、バイアスセット用基準プラス電源２２により構成される。バイアスセット用可変抵抗器２０の両端にバイアスセット用基準マイナス電源２１とバイアスセット用基準プラス電源２２とが接続されている。バイアスセット用可変抵抗器２０の抵抗値を変えることで、ゲート電圧のオフセット値を決めるバイアスセット電圧１７を設定することができる。
【００４３】
温度ＩＣ回路１０は、温度ＩＣ２３で構成され、線形な温度補償のための温度ＩＣ回路出力電圧１８を出力する。
【００４４】
サーミスタ回路１１は、サーミスタ２４、サーミスタ用抵抗器２５、サーミスタ用可変抵抗器２６、サーミスタ用基準マイナス電源２７、サーミスタ用基準プラス電源２８で構成される。サーミスタ２４とサーミスタ用抵抗器２５は並列に接続され、その両端にサーミスタ用可変抵抗器２６とサーミスタ用基準プラス電源２８が接続されている。そして、サーミスタ用可変抵抗器２６の他端にはサーミスタ用基準マイナス電源２７が接続されている。サーミスタ２４の特性を考慮して、サーミスタ用抵抗器２５とサーミスタ用可変抵抗器２６の値を選ぶことで、非線形な温度補償のためのサーミスタ回路出力電圧１９を設定することができる。
【００４５】
バイアスセット電圧１７、温度ＩＣ回路出力電圧１８、サーミスタ回路出力電圧１９を反転増幅回路８により極性を逆転し（反転し）、加算して合成し、ゲート端子２に印加するゲート電圧Ｖｇｓを生成することができる。
【００４６】
反転加算器回路８は、演算増幅器１２、帰還用抵抗器１３、反転加算用第一抵抗器１４、反転加算用第二抵抗器１５、反転加算用第三抵抗器１６から構成される。そして、バイアスセット電圧１７、温度ＩＣ回路出力電圧１８、サーミスタ回路出力電圧１９はそれぞれ、反転加算用第一抵抗器１４、反転加算用第二抵抗器１５、反転加算用第三抵抗器１６介して演算増幅器１２の入力端子に入力される。各入力電圧は、この反転増幅回路８により極性が反転され、且つ加算されてゲート端子２に印加される。尚、演算増幅器１２の増幅率は帰還用抵抗器１３により設定できる。
【００４７】
次に、本ＦＥＴ温度補償回路の動作について詳述する。
実際のＦＥＴでは、ドレイン電流Ｉｄｓを温度に対して一定に保つためには、図１１に示したようにある温度領域では線形補償を、ある温度領域では非線形補償しなければならない。このためには、前述したように図２や図３の回路だけではもはや制御することが困難である。このため、図１に示すような温度ＩＣ回路１０とサーミスタ回路１１とを合わせた温度補償ゲートバイアス回路７が必要となるわけである。
【００４８】
線形な領域は温度ＩＣ回路１０により補償し、非線形な領域はサーミスタ回路１１により補償することで、最適なゲート電圧Ｖｇｓを生成し、ドレイン電流Ｉｄｓを一定に制御することが可能となっている。具体的には線形領域（この場合、低温側）のときは、サーミスタ回路出力電圧１９は常に一定となるようにサーミスタ用抵抗器２５、サーミスタ用可変抵抗器２６、及びサーミスタ２４の定数を選定しておく必要がある。
【００４９】
図２は、温度ＩＣ回路出力電圧１８とサーミスタ回路出力電圧１９、及びそれらを加算した電圧の温度依存性を示したものである。横軸は温度（℃）、縦軸は電圧Ｖｏ（Ｖ）である。約３５℃より低温側では、サーミスタ回路出力電圧１９が一定なので、温度に対する合計電圧の変化は温度ＩＣ回路出力電圧１８に一定のバイアスを印加したものとなる。このため合計電圧Ｖは線形な変化となる。
【００５０】
約３５℃より高温側では、温度ＩＣ回路出力電圧１８の線形な変化に加えて、サーミスタ回路出力電圧１９の非線形な変化が加わるので、合計電圧Ｖは非線形な変化となる。
【００５１】
上記の合計電圧Ｖに適当なバイアスセット電圧１７を加算し、反転することで前述の図１１に示したようなゲート電圧Ｖｇｓを生成することができる。従って、広い温度範囲に亘って、ドレイン電流を一定に制御することが可能である。
【００５２】ｐ
図３は、ＦＥＴのドレイン電流Ｉｄｓと温度の関係を示したものであって、本発明回路使用時とゲート電圧Ｖｇｓ＝一定時とした場合について比較して示している。何の温度補償も行なわず、Ｖｇｓ＝一定とした場合は、図３に示すように温度に対してドレイン電流Ｉｄｓが変化してしまう。しかし、本発明の回路を使用した場合には、同じく図３に示すように温度に対してドレイン電流Ｉｄｓを一定とすることができる。
【００５３】
【発明の効果】
本発明のＦＥＴ温度補償回路によれば、ＦＥＴのゲート端子に印加するゲート電圧を温度ＩＣ回路の出力電圧とサーミスタ回路の出力電圧とを反転加算器回路に入力して生成し、該ゲート電圧はある温度より低温側では線形に変化し且つ前記ある温度より高温側では非線形に変化するように構成し、前記ＦＥＴのドレイン電流が温度に対して一定となるように構成したので、次のような効果を発揮する。
【００５４】
種々の電流特性を有するＦＥＴであっても、ドレイン電流Ｉｄｓを広い温度範囲に亘って一定に制御することができ、その結果、歪み特性を満足しながら消費電力の増加を制限することができる。
【図面の簡単な説明】
【図１】本発明のＦＥＴ温度補償回路の一実施例を示す回路図である。
【図２】図１に関わり、温度ＩＣ出力電圧とサーミスタ回路出力電圧の合成電圧の温度依存性を示す説明図である。
【図３】図１に関わり、ドレイン電流と温度の関係を示す特性図である。
【図４】ＦＥＴのゲート電圧とドレイン電流の関係を示す特性図である。
【図５】ＦＥＴのゲート電圧を一定にしたときのドレイン電流の温度依存性を示す特性図である。
【図６】ＦＥＴのドレイン電流を一定に保つために必要なゲート電圧の温度依存性を示す特性図である。
【図７】従来の温度ＩＣを用いた温度補償回路の回路図である。
【図８】図７の温度ＩＣ回路の出力電圧の温度依存性を示す特性図である。
【図９】従来のサーミスタを用いた温度補償回路の回路図である。
【図１０】図９のサーミスタ回路の出力電圧の温度依存性を示す特性図である。
【図１１】ＦＥＴのゲート電圧を線形及び非線形に変化させた一例を示す説明図である。
【符号の説明】
１ＦＥＴ
２ゲート端子
３ドレイン用プラス電源
４ＲＦ入力端子
５ＲＦ出力端子
６ドレイン電流
７温度補償ゲートバイアス回路
８反転加算器回路
９バイアスセット回路
１０温度ＩＣ回路
１１サーミスタ回路
１２演算増幅器
１３帰還用抵抗器
１４反転加算用第一抵抗器
１５反転加算用第二抵抗器
１６反転加算用第三抵抗器
１７バイアスセット電圧
１８温度ＩＣ回路出力電圧
１９サーミスタ回路出力電圧
２０バイアスセット回路用可変抵抗器
２１バイアスセット回路用基準マイナス電源
２２バイアスセット回路用基準プラス電源
２３温度ＩＣ
２４サーミスタ
２５サーミスタ回路用抵抗器
２６サーミスタ回路用可変抵抗器
２７サーミスタ回路用基準マイナス電圧
２８サーミスタ回路用基準プラス電圧

Claims

ＦＥＴのゲート端子に印加するゲート電圧を、バイアスセット回路の出力電圧と、温度ＩＣ回路の出力電圧と、サーミスタ回路の出力電圧とを反転加算器回路に入力して生成するように構成して成ることを特徴とするＦＥＴ温度補償回路。
前記ゲート電圧は、或る温度より低温側では線形に変化するように構成して成ることを特徴とする請求項１記載のＦＥＴ温度補償回路。
前記ゲート電圧は、前記或る温度より高温側では非線形に変化するように構成して成ることを特徴とする請求項１及び２記載のＦＥＴ温度補償回路。
前記バイアスセット回路は、バイアスセット回路用可変抵抗器の両端にバイアスセット回路用基準プラス電源と、バイアスセット回路用マイナス電源とを接続して構成し、該バイアスセット回路の出力電圧は温度に対して変化しないように構成して成ることを特徴とする請求項１記載のＦＥＴ温度補償回路。
前記温度ＩＣ回路は、温度ＩＣにより構成し、該温度ＩＣ回路の出力電圧は温度に対して線形に変化するように構成して成ることを特徴とする請求項１記載のＦＥＴ温度補償回路。
前記サーミスタ回路は、サーミスタとサーミスタ用抵抗器とを並列に接続し、その両端にサーミスタ用基準プラス電源とサーミスタ用可変抵抗器とを接続し、且つ該サーミスタ用可変抵抗器の他端にはサーミスタ用基準マイナス電源を接続して構成し、該サーミスタ回路の出力電圧は温度に対して非線形に変化するように構成して成ることを特徴とする請求項１記載のＦＥＴ温度補償回路。