JP2004319689A - 金属ベース回路基板とその製造方法 - Google Patents

金属ベース回路基板とその製造方法 Download PDF

Info

Publication number
JP2004319689A
JP2004319689A JP2003110377A JP2003110377A JP2004319689A JP 2004319689 A JP2004319689 A JP 2004319689A JP 2003110377 A JP2003110377 A JP 2003110377A JP 2003110377 A JP2003110377 A JP 2003110377A JP 2004319689 A JP2004319689 A JP 2004319689A
Authority
JP
Japan
Prior art keywords
metal
circuit board
circuit
insulating layer
metal base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003110377A
Other languages
English (en)
Other versions
JP3992640B2 (ja
Inventor
Naoki Yonemura
直己 米村
Katsunori Yashima
克憲 八島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003110377A priority Critical patent/JP3992640B2/ja
Application filed by Denki Kagaku Kogyo KK filed Critical Denki Kagaku Kogyo KK
Priority to SG200802903-5A priority patent/SG163439A1/en
Priority to CNB200480009856XA priority patent/CN100490129C/zh
Priority to EP04727676.1A priority patent/EP1615267B1/en
Priority to CA2520241A priority patent/CA2520241C/en
Priority to CA2773112A priority patent/CA2773112A1/en
Priority to MXPA05011216A priority patent/MXPA05011216A/es
Priority to KR1020107028251A priority patent/KR101097076B1/ko
Priority to KR1020107028252A priority patent/KR101097075B1/ko
Priority to PCT/JP2004/005365 priority patent/WO2004093186A1/ja
Priority to KR1020057019663A priority patent/KR101051908B1/ko
Priority to SG200802901-9A priority patent/SG162619A1/en
Priority to US10/553,076 priority patent/US7709939B2/en
Priority to CA2773085A priority patent/CA2773085A1/en
Priority to KR1020107028250A priority patent/KR101162133B1/ko
Priority to SG200802902-7A priority patent/SG162620A1/en
Priority to CA2773076A priority patent/CA2773076A1/en
Publication of JP2004319689A publication Critical patent/JP2004319689A/ja
Application granted granted Critical
Publication of JP3992640B2 publication Critical patent/JP3992640B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】混成集積回路の高周波動作時に発生する半導体の誤動作時を大幅に低減し、熱放散性に優れた金属ベース回路基板を提供する。
【解決手段】金属板７上に絶縁層４，８を介して設けられた回路３と、前記回路上に実装される出力用半導体２と、前記出力用半導体を制御し、前記回路上に設けられる制御用半導体１とからなる混成集積回路に用いられる金属ベース回路基板であって、前記制御用半導体を搭載する回路部分（パッド部分）の下部に低静電容量部分９を埋設していることを特徴とする金属ベース回路基板であり、好ましくは、低静電容量部分が、無機質充填材を含有してなる樹脂からなり、しかも誘電率が２〜９であることを特徴とする前記の金属ベース回路基板。
【選択図】 図３

Description

【０００１】
本発明は、高周波動作に好適な金属ベース回路基板とその製造方法に関する。
【０００２】
【従来の技術】
図１は、従来の金属ベース回路基板上に半導体素子が搭載された混成集積回路の一例を示したものであり、その構造に於いては、出力用半導体２（パワー半導体）及び信号処理半導体（以下、制御用半導体ともいう）１は、半田を介して銅等からなる回路３上に搭載されている。また、半導体同士は銅回路を介して、またボンディング用ワイヤー５を介して電気的に接続されている構造を有している。
なお、出力用半導体２を回路３に搭載するにあたっては、熱放散を助長して、出力用半導体の温度が上昇し、誤作動を生じたりしないように、ヒートシンク６を介することがしばしば行われている。（特許文献１参照）
【０００３】
【特許文献１】特許第３１５６７９８号公報。
【０００４】
前記構造を有する混成集積回路では、各半導体と金属ベース基板とは電気的及び静電的に接続されているために、動作周波数を高く（数百ｋＨｚ以上）しようとすると、制御用半導体１からの信号（デジタル信号）が歪み、出力用半導体２が誤動作し、装置自体が設計どおりに動作しないという問題が生じることがある。
【０００５】
前記の対策として、金属基板に原因する静電容量の悪影響をなくするために、空中配線（リフトオフ）も用いられるが、コスト及び装置組み立てにおいて問題点が多い。
【０００６】
また、図２は、従来公知の他の混成集積回路の例であるが、図１の構造に比して、制御用半導体の塔載部の絶縁層厚さを大きくすることで、金属基板に原因する静電容量の悪影響を減じようとした試みもある。しかし、このような混成集積回路、或いはそれに用いる金属ベース回路基板を作成する際に、部分的に絶縁層の厚さの異なる部分を作成する必要があり、工程が複雑になること、得られる混成集積回路が上方向に肥大化する等の問題があった。更に、絶縁層を厚くする代りに、予め回路が設けたられている樹脂基板等を金属板或いは絶縁層を設けてある金属板（金属ベース基板ともいう）の上に積層することで前記構造を達成する試みもある（特許文献２参照）が、やはり前記問題が解決されること無く残っている。
【０００７】
【特許文献２】特許第２６０８９８０号公報。
【０００８】
【発明が解決しようとする課題】
本発明は、かかる従来技術における問題点に鑑みてなされたものであって、混成集積回路の高周波動作時に発生する半導体の誤動作時を大幅に低減し、かつ、熱放散性に優れた金属ベース回路基板を安価に提供することを目的としている。
【０００９】
【課題を解決するための手段】
即ち、本発明は、金属板上に絶縁層（Ａ、Ｂ）を介して設けられた回路と、前記回路上に実装される出力用半導体と、前記出力用半導体を制御し、前記回路上に設けられる制御用半導体とからなる混成集積回路に用いられる金属ベース回路基板であって、前記制御用半導体を搭載する回路部分（パッド部分）の下部に低静電容量部分を埋設していることを特徴とする金属ベース回路基板であり、好ましくは、低静電容量部分が、無機質充填材を含有してなる樹脂からなり、しかも誘電率が２〜９であることを特徴とする前記の金属ベース回路基板であり、更に好ましくは、低静電容量部分の厚さが１００〜１，０００μｍであることを特徴とする前記の金属ベース回路基板である、更に好ましくは、制御用半導体を搭載する回路部分（パッド部分）が、金属板に埋設された低静電容量部分の上に、絶縁層（Ｂ）を介して設けられていることを特徴とする前記の金属ベース回路基板である。
【００１０】
また、本発明は、（１）一主面上に凹部を有する金属板の前記凹部空隙に、絶縁層（Ａ）と同一表面高さにまで、低静電容量部分となる物質を充填することで低静電容量体装着板とする工程、（２）前記低静電容量体装着板の低静電容量部分の表面と絶縁層（Ａ）の表面とに、無機質充填材を含有してなる樹脂からなる絶縁層（Ｂ）を設けて低静電容量体装着基板とする工程、（３）前記低静電容量体装着基板の絶縁層（Ｂ）の表面に金属箔を設けて金属接合体とする工程、（４）少なくとも前記低静電容量部分表面に位置する金属箔から制御用半導体を搭載する回路部分（パッド部分）を形成することを含む、前記金属接合体の金属箔を加工して回路を形成する工程、とからなることを特徴とする金属ベース回路基板の製造方法であり、好ましくは、前記一主面上に凹部を有する金属板を、（ａ）金属板上の一主面上の所望の位置に、無機質充填材を含有してなる樹脂からなる絶縁層（Ａ）を設ける工程、（ｂ）前記絶縁層（Ａ）をマスクにして金属板をエッチングして金属板表面に凹部を形成する工程、とから作成することを特徴とする前記の金属ベース回路基板の製造方法である。
【００１１】
【発明の実施の形態】
以下、図を用いて本発明を説明する。
図３は、本発明に係る金属ベース回路基板を用いた混成集積回路を説明する図である。本発明の金属ベース回路基板は、金属板上に絶縁層（Ａ、Ｂ）を介して設けられた回路と、前記回路上に実装される出力用半導体と、前記出力用半導体を制御し、前記回路上に設けられる制御用半導体とからなる混成集積回路に用いられる金属ベース回路基板であって、前記制御用半導体を搭載する回路部分（パッド部分）の下部に低静電容量部分を埋設していることを特徴としている。即ち、本発明の係る金属ベース回路基板は、図３に例示されている通りに、制御用半導体１を搭載する回路部分（パッド部ともいう）並びに高周波信号の伝わる回路の下部及びその近傍に低静電容量部９を埋設した構造を有し、該箇所の回路基板の静電容量を低下させているので、制御用半導体１からの信号の歪みを低減して出力用半導体そして混成集積回路の誤動作を低減、防止し得る特徴を有する。また、図４は、本発明に係る他の金属ベース回路基板を用いた混成集積回路を説明する図である。金属板７上の所望の部分に凹部が形成され、その凹部に低静電容量部分９が埋設され、その上に絶縁層（Ａ）４並びに絶縁層（Ｂ）８を介して回路が設けられている構造を有している。
【００１２】
本発明に於いて、低静電容量部分９の材質は混成集積回路に所望される静電容量特性に応じて、低誘電率の物質を適宜選択すれば良いが、無機粉体を充填させた樹脂が近接する金属板や絶縁層との接着性に優れることから好ましい。また、前記無機粉体を充填させた樹脂の誘電率については、本発明者の検討に拠れば、２〜９であるときに本発明の目的が達成しやすく、好ましい。前記無機粉体としては、アルミナ、窒化ホウ素、マグネシア、シリカ、窒化ケイ素、窒化アルミ等が好ましく用いられ、樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、各種エンジニアプラスチックが好ましく用いられる。また、誘電率が２〜９のものは、前記無機粉体と樹脂の種類、並びに配合量を選択することにより得ることができる。
【００１３】
低静電容量部分９の形状に関して、その広がりは制御用半導体を搭載する回路並びに高周波信号の伝わる回路より大きければ良いが、その厚さについては、動作周波数や低静電容量部分の材質等に依存して定める必要がある。即ち、本発明者らの検討に基づけば、その厚さは１００μｍ以上１０００μｍ以下のときに動作特性に優れた、実用的な混成集積回路を確実に作成できる。尚、前記厚みについて、１０００μｍを超える場合であっても技術的に問題がないが、コストが上昇する問題が生じる。
【００１４】
また、本発明の金属ベース回路基板に於いて、低静電容量部分を含まない回路部分、出力用半導体の下部に関しては、図３に例示した通りに、高放熱性が要求されるために絶縁層（Ａ）は低静電容量部分９のある部分の絶縁層（Ｂ）に比べて薄く、しかも高熱伝導性材料で構成するのが好ましい。
【００１５】
また、本発明に於いて、絶縁層（Ａ）、絶縁層（Ｂ）はいずれも、無機粉体を充填した樹脂で構成されており、無機粉体はアルミナ、窒化ホウ素、マグネシア、シリカ、窒化ケイ素、窒化アルミ等が好ましく用いられ、樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、各種エンジニアプラスチックが好ましく用いられる。絶縁層（Ａ）、絶縁層（Ｂ）は必ずしも異なる材質、組成である必要はないが、前記したとおりに、出力用半導体搭載部と制御用半導体搭載部の両者の特性のバランスから両者の材質、組成が選択される。
【００１６】
また、本発明に於いて、制御用半導体を搭載する回路部分（パッド部ともいう）が、金属板に埋設された低静電容量部分の上に、絶縁層（Ｂ）を介して設けられていることが好ましい。このような構造を採用するとき、絶縁層（Ｂ）が回路側の全面を覆うので電気信頼性に優れる金属ベース回路基板が得られるし、しかも、後述する実施例に通りに、複雑な工程を経ることなく、従って安価に本発明の金属ベース回路基板を得ることができる特徴がある。
【００１７】
回路３は銅、アルミニウム或いは銅とアルミニウムとのクラッド箔のいずれからも構成されるが、ワイヤーボンディング、半導体やヒートシンク等の部品類の半田付けが容易となるように適宜メッキ処理等が施されていることが望ましい。
【００１８】
金属板７は、熱伝導性に優れた材質のものであればかまわないが、アルミニウム、アルミニウム合金、銅及び銅合金が高熱伝導であることから好ましく選択される。また、金属板７の厚みとしては、特に制限はないが０．５ｍｍ〜３．０ｍｍが一般的に用いられる
【００１９】
以下、実施例に基づき、本発明の金属ベース回路基板並びにその製造方法について、詳細に説明する。
【００２０】
【実施例】
（実施例１）
図５（１）に例示する通りに、５０ｍｍ×５０ｍｍ×（厚さｍｍ）のアルミニウム板上の所望の位置に、アルミナを６０体積％を含有してエポキシ樹脂からなる厚さ２０μｍの絶縁層（Ａ）１０を設け、該絶縁層（Ａ）をマスクにして金属板７をエッチングして金属板表面に深さ３００μｍの凹部１１を形成した（図５（２））。
【００２１】
金属板７の凹部１１に、絶縁層（Ａ）１０と同一表面高さにまで、シリカを６０体積％を含有するエポキシ樹脂を充填し、低静電容量部分１２を形成した（図５（３））。
【００２２】
次に、アルミナを６０体積％を含有しているエポキシ樹脂からなる絶縁層（Ｂ）１３を厚さ３０μｍで形成し（図５（４））、更に、金属箔１４をラミネートして金属ベース基板を得た（図５（５））。
【００２３】
前記金属ベース基板を用いて、低静電容量部の位置する金属箔より制御用半導体を搭載する回路（パッド部）並びにその他所望の回路３を形成して、出力用半導体と前記出力用半導体を制御する制御用半導体とを含む混成集積回路に用いることのできる金属ベース回路基板を作製した。
【００２４】
前記の金属ベース回路基板を用い、この回路上に制御用半導体としてデジタル信号ＩＣ、出力用半導体としてＭＯＳ−ＦＥＴを搭載したデジタルアンプ（混成集積回路）を試作し、動作周波数６００ｋＨｚで動作させたところ、正常に動作することを確認した。
【００２５】
（実施例２）
実施例１において、予め一主面上に凹部を有する金属板をエッチング法で作製し、金属板表面に絶縁層（Ａ）を設けることで図５（２）に例示した構造の金属板を用意し、それ以降は実施例１と同じ手順で金属ベース回路基板を作製し、更にデジタルアンプを作製して動作させたところ、動作周波数６００ｋＨｚで１時間以上継続して正常に動作することを確認した。
【００２６】
（比較例１）
アルミナを６０体積％含有したエポキシ樹脂をアルミニウム板上に５０μｍ厚みで塗布し、その上に銅箔をラミネートして金属ベース基板を作製した。前記金属ベース基板を用いて、実施例１と同じ操作で金属ベース回路基板を得て、更にデジタルアンプを作製し、動作確認を行ったが、誤動作した。なお、動作周波数は実施例１と同じく６００ｋＨｚとした。
【００２７】
（比較例２）
シリカ６０体積％を含有したエポキシ樹脂をアルミニウム板上に３００μｍ厚みで形成し、銅箔をラミネートして金属ベース基板を作製した。前記金属ベース基板を用いて、実施例１と同じ操作で金属ベース回路基板を得て、更にデジタルアンプを作製し、動作確認を行った。その結果、動作周波数６００ｋＨｚで動作させた当初は正常に動作したが、パワートランジスタの発熱により５秒動作後に動作しなくなった。
【００２８】
【発明の効果】
本発明の金属ベース回路基板は、制御用半導体を搭載する回路部分並びに高周波信号の伝わる回路の下に低静電容量部が埋設されていて制御用半導体から出力用半導体への信号の歪が低減さているので、更に、出力用半導体を搭載する回路部分の下は、一般的に熱放散性が悪い前記低静電容量部分は設けられておらず、熱放散性に優れる絶縁層のみであることから、これを用いて、高周波動作に於いても誤動作し難い混成集積回路を容易に得られる特徴があり、産業上非常に有用である。
【００２９】
本発明の金属ベース回路基板の製造方法は、前記特徴のある金属ベース回路基板を、確実に安定して提供できる特徴があり、産業上非常に有用である。
【図面の簡単な説明】
【図１】従来公知の金属ベース回路基板を用いた混成集積回路の一例を示す図。
【図２】従来公知の金属ベース回路基板を用いた混成集積回路の他の一例を示す図。
【図３】本発明に係る金属ベース回路基板を用いた混成集積回路の一例を示す図。
【図４】本発明に係る他の金属ベース回路基板を用いた混成集積回路の一例を示す図。
【図５】本発明に係る金属ベース回路基板の製造法の一例を示す図。
【符号の説明】
１ 制御用半導体
２ 出力用半導体
３ 回路
４ 絶縁層（Ａ）
５ ボンディング用ワイヤー
６ ヒートスプレッダー
７ 金属板
８ 絶縁層（Ｂ）又は樹脂基板
９ 低静電容量部分
１０ 絶縁層（Ａ）
１１ 凹部
１２ 低静電容量部分
１３ 絶縁層（Ｂ）
１４ 金属箔
１５ 回路（パッド部）

Claims (6)

  1. 金属板上に絶縁層（Ａ、Ｂ）を介して設けられた回路と、前記回路上に実装される出力用半導体と、前記出力用半導体を制御し、前記回路上に設けられる制御用半導体とからなる混成集積回路に用いられる金属ベース回路基板であって、前記制御用半導体を搭載する回路部分（パッド部分）の下部に低静電容量部分を埋設していることを特徴とする金属ベース回路基板。
  2. 低静電容量部分が、無機質充填材を含有してなる樹脂からなり、しかも誘電率が２〜９であることを特徴とする請求項１記載の金属ベース回路基板。
  3. 低静電容量部分の厚さが１００〜１，０００μｍであることを特徴とする請求項１又は請求項２記載の金属ベース回路基板。
  4. 制御用半導体を搭載する回路部分（パッド部分）が、金属板に埋設された低静電容量部分の上に、絶縁層（Ｂ）を介して設けられていることを特徴とする請求項３記載の金属ベース回路基板。
  5. （１）一主面上に凹部を有する金属板の前記凹部空隙に、絶縁層（Ａ）と同一表面高さにまで、低静電容量部分となる物質を充填することで低静電容量体装着板とする工程、
    （２）前記低静電容量体装着板の低静電容量部分の表面と絶縁層（Ａ）の表面とに、無機質充填材を含有してなる樹脂からなる絶縁層（Ｂ）を設けて低静電容量体装着基板とする工程、
    （３）前記低静電容量体装着基板の絶縁層（Ｂ）の表面に金属箔を設けて金属接合体とする工程、
    （４）少なくとも前記低静電容量部分表面に位置する金属箔から制御用半導体を搭載する回路部分（パッド部分）を形成することを含む、前記金属接合体の金属箔を加工して回路を形成する工程、
    とからなることを特徴とする金属ベース回路基板の製造方法。
  6. 前記一主面上に凹部を有する金属板を、
    （ａ）金属板上の一主面上の所望の位置に、無機質充填材を含有してなる樹脂からなる絶縁層（Ａ）を設ける工程、
    （ｂ）前記絶縁層（Ａ）をマスクにして金属板をエッチングして金属板表面に凹部を形成する工程、
    とから作製することを特徴とする請求項５記載の金属ベース回路基板の製造方法。
JP2003110377A 2003-04-15 2003-04-15 金属ベース回路基板の製造方法 Expired - Fee Related JP3992640B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2003110377A JP3992640B2 (ja) 2003-04-15 2003-04-15 金属ベース回路基板の製造方法
US10/553,076 US7709939B2 (en) 2003-04-15 2004-04-15 Metal-base circuit board and its manufacturing method
EP04727676.1A EP1615267B1 (en) 2003-04-15 2004-04-15 Hybrid integrated circuit comprising a metal-base circuit board and its manufacturing method
CA2520241A CA2520241C (en) 2003-04-15 2004-04-15 Metal base circuit board and its production process
CA2773112A CA2773112A1 (en) 2003-04-15 2004-04-15 Metal base circuit board and its production process
MXPA05011216A MXPA05011216A (es) 2003-04-15 2004-04-15 Tablero de circuitos con base de metal y su metodo de fabricacion.
KR1020107028251A KR101097076B1 (ko) 2003-04-15 2004-04-15 금속 베이스 회로 기판과 그 제조 방법
KR1020107028252A KR101097075B1 (ko) 2003-04-15 2004-04-15 금속 베이스 회로 기판과 그 제조 방법
SG200802903-5A SG163439A1 (en) 2003-04-15 2004-04-15 Metal base circuit board and its production process
KR1020057019663A KR101051908B1 (ko) 2003-04-15 2004-04-15 금속 베이스 회로 기판과 그 제조 방법
SG200802901-9A SG162619A1 (en) 2003-04-15 2004-04-15 Metal base circuit board and its production process
CNB200480009856XA CN100490129C (zh) 2003-04-15 2004-04-15 金属基电路基板及其制造方法
CA2773085A CA2773085A1 (en) 2003-04-15 2004-04-15 Metal base circuit board and its production process
KR1020107028250A KR101162133B1 (ko) 2003-04-15 2004-04-15 금속 베이스 회로 기판과 그 제조 방법
SG200802902-7A SG162620A1 (en) 2003-04-15 2004-04-15 Metal base circuit board and its production process
CA2773076A CA2773076A1 (en) 2003-04-15 2004-04-15 Metal base circuit board and its production process
PCT/JP2004/005365 WO2004093186A1 (ja) 2003-04-15 2004-04-15 金属ベース回路基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003110377A JP3992640B2 (ja) 2003-04-15 2003-04-15 金属ベース回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2004319689A true JP2004319689A (ja) 2004-11-11
JP3992640B2 JP3992640B2 (ja) 2007-10-17

Family

ID=33471256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003110377A Expired - Fee Related JP3992640B2 (ja) 2003-04-15 2003-04-15 金属ベース回路基板の製造方法

Country Status (2)

Country Link
JP (1) JP3992640B2 (ja)
CN (1) CN100490129C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9705837B2 (en) 2011-12-19 2017-07-11 International Business Machines Corporation Method, computer program and computer for detecting trends in social media

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5189576B2 (ja) * 2009-10-05 2013-04-24 日本電波工業株式会社 電圧制御発振器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6299053B1 (en) * 1998-08-19 2001-10-09 Kulicke & Soffa Holdings, Inc. Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
JP2000151050A (ja) * 1998-11-12 2000-05-30 Nippon Rika Kogyosho:Kk 複合絶縁金属基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9705837B2 (en) 2011-12-19 2017-07-11 International Business Machines Corporation Method, computer program and computer for detecting trends in social media

Also Published As

Publication number Publication date
JP3992640B2 (ja) 2007-10-17
CN100490129C (zh) 2009-05-20
CN1774800A (zh) 2006-05-17

Similar Documents

Publication Publication Date Title
KR100661948B1 (ko) 회로 장치 및 그의 제조 방법
CN104051376B (zh) 功率覆盖结构及其制作方法
KR100661946B1 (ko) 회로 장치 및 그 제조 방법
US20170301599A1 (en) Semiconductor device
JP4722836B2 (ja) 回路装置およびその製造方法
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
US20180301444A1 (en) Chip module with spatially limited thermally conductive mounting body
JP4882562B2 (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
JP2015005681A (ja) 半導体装置及びその製造方法
KR20150108683A (ko) 반도체모듈 패키지 및 그 제조 방법
JP2004214548A (ja) 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法
JP2008187146A (ja) 回路装置
JP2004064008A (ja) 混成集積回路装置およびマルチチップパッケージ装置
JP3992640B2 (ja) 金属ベース回路基板の製造方法
KR101443967B1 (ko) 방열 기판 및 방열 기판 제조 방법
JP2005072382A (ja) 放熱用リードフレーム基板及びその製造方法並びに半導体装置
JP2005332918A (ja) 電子装置
JP2009194277A (ja) 放熱基板とその製造方法
JP5039388B2 (ja) 回路装置
JP3862632B2 (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
JP2001036004A (ja) 電子部品用基板
JP2019096746A (ja) 電子装置
JP2007067117A (ja) 回路装置
JP2008021817A (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
JP4326366B2 (ja) 金属ベース回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070724

R150 Certificate of patent or registration of utility model

Ref document number: 3992640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees