JP2004315843A - 抵抗層付き導電性基材、抵抗層付き回路基板及び抵抗回路配線板 - Google Patents
抵抗層付き導電性基材、抵抗層付き回路基板及び抵抗回路配線板 Download PDFInfo
- Publication number
- JP2004315843A JP2004315843A JP2003107519A JP2003107519A JP2004315843A JP 2004315843 A JP2004315843 A JP 2004315843A JP 2003107519 A JP2003107519 A JP 2003107519A JP 2003107519 A JP2003107519 A JP 2003107519A JP 2004315843 A JP2004315843 A JP 2004315843A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- layer
- resistance layer
- base material
- conductive substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】本発明は、絶縁基板との安定した密着力を持ち、かつ、高導電性基材のエッチング除去後にも抵抗の安定した薄膜抵抗層を有する抵抗層付き導電性基材及びそれを用いた抵抗回路基板を提供することにある。
【解決手段】本発明は、略平滑な高導電性基材の表面に、抵抗性成分による粗化処理を施し、さらに抵抗性成分による抵抗層を設けることによって、高導電性基材と抵抗性成分層との境界を略平滑とすることができ、高導電性基材を溶解除去した後に、抵抗の安定した薄膜抵抗層を有することができ、かつ、絶縁支持体との密着力を保持しうる抵抗層付き導電性基材及びそれを用いた抵抗回路基板である。
【選択図】 なし
【解決手段】本発明は、略平滑な高導電性基材の表面に、抵抗性成分による粗化処理を施し、さらに抵抗性成分による抵抗層を設けることによって、高導電性基材と抵抗性成分層との境界を略平滑とすることができ、高導電性基材を溶解除去した後に、抵抗の安定した薄膜抵抗層を有することができ、かつ、絶縁支持体との密着力を保持しうる抵抗層付き導電性基材及びそれを用いた抵抗回路基板である。
【選択図】 なし
Description
【０００１】
【発明の属する技術分野】
本発明は、抵抗回路配線板の作成に有用な抵抗層付き導電性基材及び該抵抗層付き導電性基材を用いた抵抗回路基板に関するものであり、特に、該抵抗層付き導電性基材を構成する高導電性基材をエッチング除去し、抵抗層を絶縁基板に残す工程において、抵抗層の均一化を維持しうる抵抗層付き導電性基材並びに抵抗回路基板に関するものである。
【０００２】
【従来の技術】
抵抗層を内蔵するプリント回路基板材料（以下本明細書では抵抗回路基板と言う）は、一般に絶縁基板上に、抵抗層及び該抵抗層に接合された銅箔等の高導電性基材からなる抵抗層付き導電性基材を接合した積層体の形態で提供される。
【０００３】
抵抗層付き導電性基材を積層した抵抗回路基板を抵抗回路配線板に加工するには、目的とする回路のパターンに従って絶縁領域（絶縁基板上の全ての抵抗層及び高導電性基材が除去される）、抵抗領域（高導電性基材が除去される）、並びに導体領域（全て残す）が、サブトラクティブ法（マスクエッチング法）により選択エッチングにより形成され、抵抗回路配線板となる。
【０００４】
従来、抵抗層を形成する材料としてはカーボン系の抵抗材料が一般的であり、その他に金属薄膜を利用したものとして、リンを含む電気Ｎｉめっき（例えば特許文献１、２を参照）、Ｓｎを含む電気Ｎｉめっき（例えば特許文献３を参照）等が提案されている。しかし、この種の金属薄膜抵抗層では、膜厚を薄くしてシート抵抗の高い膜とするが、膜厚を薄くすると金属膜の均一性が失われ、一定のシート抵抗が得られないため、その薄さには限界があった。
【０００５】
【特許文献１】
特開昭４８−７３７６２号公報、
【特許文献２】
特公表昭６３−５００１３３号公報
【特許文献３】
特開昭５４−７２４６８号公報
【０００６】
【発明が解決しようとする課題】
即ち、上記の電気めっきによる抵抗層付き導電性基材の製造においては、高導電性基材上に薄膜抵抗層を電解めっきで形成するが、このとき、抵抗層付き導電性基材の絶縁基板との密着強度を上げるために高導電性基材表面を銅等にて粗化めっきした後、抵抗層となるＮｉ−Ｐ等をめっきして密着強度を上げている。しかし、このような方法では高導電性基材の表面の凹凸、特に粗化粒子での微細な凹凸上に抵抗層があるため、めっき直後においてもめっき厚の分布が悪くシート抵抗の均一性に欠ける欠点があった。
【０００７】
また、抵抗回路基板はその使用時に高導電性基材の層をエッチング除去するが、粗化処理層が高導電性素材（銅）で形成されているので、エッチング除去時に粗化処理層まで除去する必要があり、従って一部抵抗層の溶解が避けられない。例えばＮｉ−Ｐめっき抵抗層に厚さ分布があると高導電性素材の層（高導電性基材＋粗化処理層）を完全に除去するために、抵抗層も一部溶解しなければならず、そのために、抵抗層を安定に残したプリント抵抗回路配線板を製造することは極めて困難であった。特に、銅等での粗化めっき後に抵抗層をめっきした場合は、その断面は、銅の粗化によりコブ状に凹凸があり、抵抗層を溶解せずに全ての銅層を溶解除去することが困難であり、粗化処理層を十分に除去すると、抵抗層の溶解が不可避的に起こり安定した抵抗値を得ることができなかった。
更に、多層に積層したプリント抵抗回路配線板を製造する際に、プリント抵抗回路配線板を加熱プレスするが、この時に抵抗層のみの部分（高導電性基材がエッチング除去された部分）にて割れが発生し、抵抗の増大や回路オープンとなることがあった。
【０００８】
前記のＮｉ−Ｐ合金による抵抗層を形成する電解浴は、前記特許文献２の浴では、ニッケルイオンと亜リン酸イオンおよびリン酸イオンを必須とし、前記特許文献１の浴ではさらに硫酸イオンと塩素イオンをも含む浴である。これらの浴でＮｉ−Ｐ合金が銅等の高導電性基材にめっきされた抵抗層付き導電性基材は、めっき時に色むらが発生し、ミクロ的にもバラツキがあり、更に量産時での幅広の材料（例えば＞３００ｍｍ）においては、巾方向にてめっき厚やＰ成分のバラツキが生じやすい欠点があり、抵抗回路としての抵抗値のバラツキも大きくなっていた。
【０００９】
また、Ｎｉ−Ｓｎ合金による抵抗層の場合では、絶縁領域形成での抵抗層エッチング（Ｎｉ−Ｓｎ溶解）において、絶縁基板に錫の酸化物又は水酸化物が残存し、絶縁不良を発生させる問題があった。
なお、これらはいずれも、高導電性基材表面をＣｕ等により粗化処理を施した後に抵抗性成分をめっきしている。この目的は、絶縁基板との密着力を確保するためである。
また、抵抗性成分を設ける方法として蒸着等の乾式生成法によりＮｉ−ＣｒやＮｉ−Ｃｒ−Ａｌ−Ｓｉ等が抵抗層として同目的で開発されているが、コスト、生産性の問題の他、絶縁材料との密着強度が低いという問題が指摘されている。
【００１０】
本発明は、上記した従来の課題に鑑み、略平滑な高導電性基材の表面に、抵抗性成分による粗化処理を施し、さらに抵抗性成分による抵抗層を設けることで、高導電性基材と抵抗性成分層（粗化処理層＋抵抗層）との界面を略平滑とすることができ、高導電性基材の溶解除去に際して、該高導電性基材の溶解残の発生や、それを防ぐために過剰ぎみにエッチングしても粗化処理層の溶解に留まり、抵抗層が断絶する恐れがなく、安定した薄膜抵抗層を形成することができ、しかも、絶縁支持体との密着力を保持しうる抵抗層付き導電性基材を提供し、かつ、該抵抗層付き導電性基材を用いた抵抗回路基板、該抵抗回路基板から製作した抵抗回路配線板を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の請求項１は、高導電性基材の表面に抵抗性成分による粗化処理層を設け、該粗化処理層の上に抵抗層を設けてなることを特徴とする抵抗層付き導電性基材である。
【００１２】
本発明の請求項２は、前記高導電性基材として、電解銅箔、電解銅合金箔、圧延銅箔、圧延銅合金箔を用いることを特徴とする請求項１に記載の抵抗層付き導電性基材である。
【００１３】
上記高導電性基材としては、電解銅箔、圧延銅箔が望ましい。
なお、電解銅箔、圧延銅箔には微量の銀、リンなど合金成分を含むものも含まれる。
【００１４】
抵抗層としては、電気めっき、無電解めっき、または蒸着等の乾式生成により、Ｎｉ，Ｃｏ，Ｃｒおよびこれらの合金層を形成すればよい。特には、Ｐを含むＮｉまたはＣｏ合金が望ましい。
【００１５】
粗化処理層としては、抵抗層と同一のエッチング液で除去しうることが望ましく、Ｎｉ，Ｃｏ，Ｃｒおよびこれらを含む合金を電気めっきにて形成すれことが好ましい。特には、Ｐを含むＮｉまたはＣｏ合金が望ましい
【００１６】
本発明の請求項８は、前記高導電性基材の、少なくとも粗化処理層が形成される面の表面粗度がＲｚで３．５μｍ以下であることを特徴とするものであり、粗度が粗すぎると、導電性基材のエッチング時に抵抗性皮膜もエッチングされて、抵抗のバラツキを引き起こすため望ましくない。
【００１７】
本発明の請求項９は、絶縁基板の少なくとも片面に前記抵抗層付き導電性基材が、該基材の抵抗層を内側にして接合されていることを特徴とする抵抗層付き回路基板である。
【００１８】
本発明の請求項１０は、請求項９に記載の抵抗層付き回路基板の高導電性基材をエッチング除去して抵抗性成分からなる回路を形成したことを特徴とする抵抗回路配線板である。
【００１９】
【発明の実施の形態】
本発明は、高導電性基材にまず、抵抗性成分による粗化処理を施す。この後に抵抗性成分をめっきにより設けて抵抗層とした抵抗層付き導電性基材である。
［００２０］
本発明において、粗化処理は、一例として下記の如く硫酸Ｎｉ浴ベースにＰを加えた浴で実施することができる。
粗化めっき浴の例
ＮｉＳＯ４・６Ｈ２Ｏ：２００ｇ／Ｌ
Ｈ２ＮａＰＯ４ ：５０ｇ／Ｌ
Ｈ２ＮａＰＯ３ ：４０ｇ／Ｌ
ＮＨ４Ｃｌ ：５０ｇ／Ｌ
浴温 ：５０℃
ＰＨ ：６
電流密度 ：８０Ａ／ｄｍ２
【００２０】
なお、その他のいかなる浴を用いて、抵抗性成分からなる粗化処理を施してもよい。他の例として、スルファミン酸浴、ピロリン酸浴等でも可能である。また、ＣｏやＣｕなどの添加成分を含ませてもよい。
粗化処理層としては上記Ｎｉ合金の他にＣｏ合金，Ｃｒ合金が適している。後述の抵抗層用の浴等で高電流密度において粗化処理層を形成することが可能である。
【００２１】
本発明において、粗化処理層上に抵抗層をめっきするめっき浴、およびめっき条件の一例は次のとおりである。
ＮｉＳＯ４・６Ｈ２Ｏ ：１５０ｇ／Ｌ
ＮｉＣｌ２・６Ｈ２Ｏ ：４５ｇ／Ｌ
ＮｉＣＯ３ ：１５ｇ／Ｌ
Ｈ３ＰＯ４ ：５０ｇ／Ｌ
Ｈ３ＰＯ３ ：４０ｇ／Ｌ
浴温度 ：７５℃
電流密度 ：５Ａ／ｄｍ２
なお、抵抗層を平滑化めっきで形成するための電流密度は、１〜３０Ａ／ｄｍ２が良好であり、これを超えると電流効率の低下や平滑性の劣化が起き易い。
【００２２】
上記粗化処理層の形成と同様に、他の浴・条件でも実施できることは勿論である。電解めっき以外に無電解めっきで形成してもよい。また、蒸着法等の乾式めっきでもよい。
上記以外のＮｉ合金として、硫酸ニッケルと硫酸第１鉄、次亜リン酸ナトリウム、ほう酸、塩化ナトリウムを含む浴でのＮｉ−Ｆｅ−Ｐ合金めっき等がある。抵抗層としては上記Ｎｉ合金の他にＣｏ，Ｃｒ合金が適している。Ｃｏ合金浴としては、硫酸コバルトと塩化コバルトとほう酸と亜リン酸を含む浴等で、また、Ｃｒ合金浴としては無水クロム酸と硫酸と次亜リン酸を含む浴等で抵抗層を形成することが可能である。
【００２３】
アノードとしては、ＮｉやＮｉ−Ｐ合金等の溶解性アノードを用いることも可能である。しかし、溶解性アノードは長時間のめっき時に溶解消耗されてカソード（高導電性基材）との距離の変化が生じてマクロなめっき厚分布が劣化するため、また、電流効率のアノードとカソードとの差から浴中のＮｉ濃度が増加するために液抜きの必要が生じてコスト高となる等の理由により、不溶解性アノードの使用が望ましい。なお、不溶解性アノードを使用すると、めっき浴中のＮｉが減少するため、Ｎｉを補給する必要があり、これの補給には炭酸ニッケル等のニッケル塩を添加することが望ましい。
【００２４】
Ｎｉ−Ｐの場合、形成される抵抗層の皮膜としては、Ｐが２〜３０ｗｔ％にて高抵抗が得られ、かつエッチング性もよい。特には、８〜１８ｗｔ％であると、さらに抵抗、エッチング性が安定して、高導電性基材（例えば銅箔）エッチング後の溶解による抵抗バラツキも少なく優れる。厚みは、１ｎｍ〜１０００ｎｍの範囲がよく、Ｐの濃度と層の厚みにより、所望の抵抗値を得るように調整することができる。
また、Ｎｉ、Ｐ以外の合金成分として、Ｃｕ、Ｃｏ等の他の元素を含有させても良い。また、Ｎｉ合金の他に、Ｃｏ，Ｃｒなどの合金めっきでもよい。
なお、抵抗層形成後にて、Ｚｎ、クロメート、シラン処理等の表面処理を適宜行っても良い。
【００２５】
また、粗化処理前の高導電性基材の表面粗度が粗すぎると、その上に形成される粗化処理層・抵抗層との界面の凹凸も粗くなり、高導電性基材を溶解除時にＮｉ−Ｐ層をも溶解してしまい、抵抗層厚にバラツキが生じやすくなる。極端な場合には、不導通となる。このため、粗化処理前の高導電性基材の表面粗度はＲｚとして３．５μｍ以下が好ましく、特には加工性から２．５μｍ以下がより好ましい。
なお、高導電性基材の厚さが３．５μｍ以下であれば、密着性を向上させる等の目的で、高導電性基材表面に銅または銅合金で粗化処理を弱く施した後に、抵抗性成分で粗化処理し、抵抗層の平滑めっきを施してもよい。
【００２６】
本発明による抵抗層付き回路基板の製造方法の一実施形態は次のとおりである。
【００２７】
まず、高導電性基材、例えば銅箔の片面全面をマスキング用接着シートあるいはインク等により被覆する。次いで、他面に上記Ｎｉ−Ｐ合金めっきにより粗化処理を施した後、抵抗層として上記Ｎｉ−Ｐ合金めっき層を形成する。この後、マスキング用接着シート等を剥離し、抵抗層側に絶縁基板を熱圧着、接着剤等で接合する。
【００２８】
この抵抗回路基板からのプリント抵抗回路配線板の形成は、例えば、溶解法により、絶縁領域（絶縁基板上の全ての抵抗層及び高導電性基材が溶解除去される）、抵抗領域（高導電性基材が溶解除去される）、ならびに導体領域（すべて残す）を形成する。回路形成後必要により抵抗領域、導体領域の表面を液状、或いはフィルム状のカバーコートにより保護層を形成する。
【００２９】
上記加工において、エッチング液としては、公知のものを使用することができる。例えば、高導電性基材が銅箔の場合では、塩化第２鉄、塩化第２銅、過硫酸アンモニウム、クロム酸―硫酸混合液、およびアンモニアキレート系のエッチング液等が使用される。
粗化処理層・抵抗層がＮｉ−ＰなどＮｉ合金の抵抗層のエッチング液としては、硫酸銅―硫酸液や硫酸第２鉄―硫酸液、過硫酸アンモニウム−硫酸液等公知のエッチング液でよい。抵抗層がＣｏやＣｒ合金層のエッチングには塩化銅と塩酸の混合浴や、クロム酸と硫酸の混合浴等、公知の浴を用いればよい。
【００３０】
本発明の抵抗層付き導電性基材を構成する高導電性材料としては、電解または圧延による銅箔或いは銅合金箔、アルミニウム箔、アルミニウム合金箔、鉄合金箔等の高導電性を有する箔が好ましく、エッチング除去やリサイクル性から銅または銅合金箔が最も優れている。
【００３１】
絶縁基板としては、エポキシ樹脂、ポリエステル、ポリイミド、ポリアミドイミドおよびこれらとガラスクロスとの複合材や、フェノール樹脂―紙およびエポキシ樹脂―紙等の積層板、シート、フィルム類等いずれを用いても良い。
また、ヒートシンクとしてアルミニウムや鉄板を接合した（抵抗層を設ける面とは反対面に接合される）上記の各種絶縁性の積層板、シートまたはフィルム類が用いられる。
また、絶縁基板として、エポキシ樹脂、ポリエステル、ポリウレタン、ポリアミドイミド、ポリイミドおよびゴム等の樹脂やゴム類を接着剤層として用いたセラミックス板、ガラス板等の無機質の材料も使用することができる。
【００３２】
以上の説明では簡略化のため、Ｎｉ−Ｐを抵抗性成分とした抵抗層とし、絶縁基板の片面に抵抗層、粗化処理層および高導電性基材が接合されている構造につき述べたが、本発明に係る抵抗回路基板は、構造的改良・変更が可能であって、例えば絶縁基板の両面に抵抗層、粗化処理層および高導電性基材がそれぞれ接合された構造、絶縁基板の片面に抵抗層、粗化処理層および高導電性基材が接合され、他面に高導電層（エッチングにより導体および／または電極を形成するため）を接合した構造のものを含む。
【００３３】
以上の説明は、本発明の一般的な説明をする目的でなされたものであり、何ら限定的意味を持つものではない。本発明の範囲は、クレームを参照することにより最もよく判定される。
【００３４】
本発明は、抵抗回路基板および該抵抗回路基板を構成する絶縁基板に貼り付ける抵抗層付き導電性基材、該抵抗層付き導電性基材を構成する高導電性基材表面に抵抗層を形成する方法に関するものである。一般にプリント抵抗回路配線板は、絶縁基板、電気抵抗層、導電層の３層を具備しているが、３層以上のものも本発明に含まれる。また、これらを多層に積層した抵抗回路基板も含まれることは勿論である。
【００３５】
以下、本発明を実施例により、より具体的に説明する。
【実施例】
下記の高導電性基材を１：１塩酸（３５％）水に常温で３分間浸漬して前処理し、次いで粗化処理を施した後、抵抗層をめっきして抵抗層付き導電性基材を作成し、この基材を絶縁基板に接合し、エッチングにより抵抗回路を形成後１ｍｍ□での抵抗を測定した。
また、絶縁基板との密着強度をＪＩＳ Ｃ ６４８１ ５．７．３項で定める方法で測定した。
結果を表１に示す。なお、電気めっき浴のＰＨ調整は、硫酸または、スルファミン酸とＮａＯＨを用いて調整した。
【００３６】
実施例１
高導電性基材として厚さ１８μｍ、マット面のＲｚが２．１μｍの粗化処理前の電解銅箔を用い、シャイニー面を全面、マット面を１０＊１０ｃｍを残してマスキングした。対極（アノード）としては、１．５ｄｍ２の表面積を持つ白金めっきチタン板を用い、下記浴にてマット面に粗化処理し、その後抵抗層をめっきした。
粗化条件
ＮｉＳＯ４・６Ｈ２Ｏ ：２００ｇ／Ｌ
Ｈ２ＮａＰＯ４ ：５０ｇ／Ｌ
Ｈ２ＮａＰＯ３ ：４０ｇ／Ｌ
ＮＨ４Ｃｌ ：５０ｇ／Ｌ
浴温 ：５０℃
ＰＨ ：６
電流密度 ：８０Ａ／ｄｍ２
時間 ：１０秒
【００３７】
抵抗層めっき条件
スルファミン酸ニッケル ：３５０ｇ／Ｌ
Ｈ３ＢＯ３ ：３５ｇ／Ｌ
Ｈ３ＰＯ４ ：５０ｇ／Ｌ
Ｈ３ＰＯ３ ：４０ｇ／Ｌ
ＰＨ ：１．０
浴温度 ：６５℃
電流密度 ：１５Ａ／ｄｍ２
時間 ：３０秒
【００３８】
実施例２
Ｒｚが、１．８μｍの圧延銅箔を用いた他は、実施例１と同様に、粗化処理後抵抗層をめっきした
【００３９】
実施例３
実施例１と同様に粗化処理を施した後、硫酸コバルト１５ｇ／Ｌ、次亜リン酸ナトリウム２０ｇ／Ｌ、酒石酸ナトリウム１２０ｇ／Ｌ、硫酸アンモニウム６５ｇ／Ｌの組成でアンモニアを加えＰＨ調整してＰＨ＝１０とした無電解めっき浴にて、９０℃で２０ｎｍめっきし抵抗層とした。
【００４０】
実施例４
実施例１と同じ浴にて粗化処理を施した後、下記浴にて抵抗層をめっきした。
スルファミン酸ニッケル ：４５０ｇ／Ｌ
スルファミン酸コバルト ：５０ｇ／Ｌ
Ｈ３ＰＯ２ ：５０ｇ／Ｌ
温度 ：３０℃
電流密度 ：１０Ａ／ｄｍ２
時間 ：１２秒
ＰＨ ：４．０
【００４１】
実施例５
実施例１と同じ浴にて粗化処理を施した後、下記浴にて抵抗層をめっきした。
スルファミン酸ニッケル ：３５０ｇ／Ｌ
スルファミン酸銅 ：５０ｇ／Ｌ
ＮａＨ２ＰＯ４ ：５０ｇ／Ｌ
Ｈ３ＰＯ３ ：１２０ｇ／Ｌ
浴温度 ：６０℃
電流密度 ：１Ａ／ｄｍ２
時間 ：１８０秒
ＰＨ ：１．４
【００４２】
比較例１
高導電性基材として電解銅箔１８μｍ厚を用い、該基材に銅で粗化処理を施したマット面のＲｚを４．１μｍに調製し、マット面を１０＊１０ｃｍを残してマスキングした。なお、シャイニー面も全面マスキングした。対極（アノード）としては、１．５ｄｍ２の表面積を持つ白金めっきチタン板を用い、実施例１と同一条件でマット面に平滑な抵抗層をめっきした。
【００４３】
比較例２
高導電性基材として圧延銅箔１８μｍ厚を用い、片面に銅で粗化処理を施しその面のＲｚを２．７μｍとした粗化面を１０＊１０ｃｍを残してマスキングした。対極（アノード）としては、１．５ｄｍ２の表面積を持つ白金めっきチタン板を用い、実施例２と同様に粗化面に抵抗層をめっきした
【００４４】
比較例３
比較例１にて、銅粗化処理を施さなかった以外は、実施例１と同様に行った。
結果を下記表１に示す。表１において、ピール強度はＮ＝３の平均値を示す。
【００４５】
銅箔のエッチングは、実施例、比較例で作成した抵抗層付き導電性基板のめっき処理抵抗層面側にエポキシ樹脂含浸ガラスクロスを重ね合わせ、ラミネーション用プレスにより加熱加圧して接合することにより、抵抗層付き回路基板を作成し、シップレイ社製ニュートラエッチＶ−１で５２℃で銅色が見えなくなるまでエッチング（約１〜２分）を行い、また、抵抗層のエッチング除去は、硫酸銅２５０ｇ／Ｌ、硫酸５ｍＬ／Ｌ、及び塩化銅エッチング液で９０℃で行った。
抵抗値の単位は、Ω／□であり、Ｎ＝２０の平均値と３σを示す。
ピール強度の単位は、ｋＮ／ｍである。
【００４６】
【表１】
【００４７】
表１より明らかなように、抵抗バラツキは実施例においては少なかったが、比較例１、２ともに、大きくなっている。
【００４８】
また、比較例３では、ピール強度が大幅に劣り簡単に剥離してしまうため実用的でない。
以上の結果から明らかなように、本発明は、絶縁基板とのピール強度を維持しつつ、抵抗値のバラツキが小さい抵抗層付き導電性基材は提供することができる。
【００４９】
【発明の効果】
上述したように本発明抵抗層付き導電性基材は、高導電性基材表面に抵抗性成分層（粗化処理層＋抵抗層）が、その界面が略平滑になるように設けられ、絶縁基板とのピール強度を維持しつつ、抵抗値のバラツキが小さく、さらに抵抗性成分による抵抗層を設けることで、高導電性基材の溶解除去に際しても抵抗層を断絶する恐れがない安定した薄膜抵抗層を形成することができ、かつ、該抵抗層付き導電性基材を用いて抵抗回路基板、該抵抗回路基板を用いて抵抗回路配線板を製作し得る等の優れた効果を有するものである。
【発明の属する技術分野】
本発明は、抵抗回路配線板の作成に有用な抵抗層付き導電性基材及び該抵抗層付き導電性基材を用いた抵抗回路基板に関するものであり、特に、該抵抗層付き導電性基材を構成する高導電性基材をエッチング除去し、抵抗層を絶縁基板に残す工程において、抵抗層の均一化を維持しうる抵抗層付き導電性基材並びに抵抗回路基板に関するものである。
【０００２】
【従来の技術】
抵抗層を内蔵するプリント回路基板材料（以下本明細書では抵抗回路基板と言う）は、一般に絶縁基板上に、抵抗層及び該抵抗層に接合された銅箔等の高導電性基材からなる抵抗層付き導電性基材を接合した積層体の形態で提供される。
【０００３】
抵抗層付き導電性基材を積層した抵抗回路基板を抵抗回路配線板に加工するには、目的とする回路のパターンに従って絶縁領域（絶縁基板上の全ての抵抗層及び高導電性基材が除去される）、抵抗領域（高導電性基材が除去される）、並びに導体領域（全て残す）が、サブトラクティブ法（マスクエッチング法）により選択エッチングにより形成され、抵抗回路配線板となる。
【０００４】
従来、抵抗層を形成する材料としてはカーボン系の抵抗材料が一般的であり、その他に金属薄膜を利用したものとして、リンを含む電気Ｎｉめっき（例えば特許文献１、２を参照）、Ｓｎを含む電気Ｎｉめっき（例えば特許文献３を参照）等が提案されている。しかし、この種の金属薄膜抵抗層では、膜厚を薄くしてシート抵抗の高い膜とするが、膜厚を薄くすると金属膜の均一性が失われ、一定のシート抵抗が得られないため、その薄さには限界があった。
【０００５】
【特許文献１】
特開昭４８−７３７６２号公報、
【特許文献２】
特公表昭６３−５００１３３号公報
【特許文献３】
特開昭５４−７２４６８号公報
【０００６】
【発明が解決しようとする課題】
即ち、上記の電気めっきによる抵抗層付き導電性基材の製造においては、高導電性基材上に薄膜抵抗層を電解めっきで形成するが、このとき、抵抗層付き導電性基材の絶縁基板との密着強度を上げるために高導電性基材表面を銅等にて粗化めっきした後、抵抗層となるＮｉ−Ｐ等をめっきして密着強度を上げている。しかし、このような方法では高導電性基材の表面の凹凸、特に粗化粒子での微細な凹凸上に抵抗層があるため、めっき直後においてもめっき厚の分布が悪くシート抵抗の均一性に欠ける欠点があった。
【０００７】
また、抵抗回路基板はその使用時に高導電性基材の層をエッチング除去するが、粗化処理層が高導電性素材（銅）で形成されているので、エッチング除去時に粗化処理層まで除去する必要があり、従って一部抵抗層の溶解が避けられない。例えばＮｉ−Ｐめっき抵抗層に厚さ分布があると高導電性素材の層（高導電性基材＋粗化処理層）を完全に除去するために、抵抗層も一部溶解しなければならず、そのために、抵抗層を安定に残したプリント抵抗回路配線板を製造することは極めて困難であった。特に、銅等での粗化めっき後に抵抗層をめっきした場合は、その断面は、銅の粗化によりコブ状に凹凸があり、抵抗層を溶解せずに全ての銅層を溶解除去することが困難であり、粗化処理層を十分に除去すると、抵抗層の溶解が不可避的に起こり安定した抵抗値を得ることができなかった。
更に、多層に積層したプリント抵抗回路配線板を製造する際に、プリント抵抗回路配線板を加熱プレスするが、この時に抵抗層のみの部分（高導電性基材がエッチング除去された部分）にて割れが発生し、抵抗の増大や回路オープンとなることがあった。
【０００８】
前記のＮｉ−Ｐ合金による抵抗層を形成する電解浴は、前記特許文献２の浴では、ニッケルイオンと亜リン酸イオンおよびリン酸イオンを必須とし、前記特許文献１の浴ではさらに硫酸イオンと塩素イオンをも含む浴である。これらの浴でＮｉ−Ｐ合金が銅等の高導電性基材にめっきされた抵抗層付き導電性基材は、めっき時に色むらが発生し、ミクロ的にもバラツキがあり、更に量産時での幅広の材料（例えば＞３００ｍｍ）においては、巾方向にてめっき厚やＰ成分のバラツキが生じやすい欠点があり、抵抗回路としての抵抗値のバラツキも大きくなっていた。
【０００９】
また、Ｎｉ−Ｓｎ合金による抵抗層の場合では、絶縁領域形成での抵抗層エッチング（Ｎｉ−Ｓｎ溶解）において、絶縁基板に錫の酸化物又は水酸化物が残存し、絶縁不良を発生させる問題があった。
なお、これらはいずれも、高導電性基材表面をＣｕ等により粗化処理を施した後に抵抗性成分をめっきしている。この目的は、絶縁基板との密着力を確保するためである。
また、抵抗性成分を設ける方法として蒸着等の乾式生成法によりＮｉ−ＣｒやＮｉ−Ｃｒ−Ａｌ−Ｓｉ等が抵抗層として同目的で開発されているが、コスト、生産性の問題の他、絶縁材料との密着強度が低いという問題が指摘されている。
【００１０】
本発明は、上記した従来の課題に鑑み、略平滑な高導電性基材の表面に、抵抗性成分による粗化処理を施し、さらに抵抗性成分による抵抗層を設けることで、高導電性基材と抵抗性成分層（粗化処理層＋抵抗層）との界面を略平滑とすることができ、高導電性基材の溶解除去に際して、該高導電性基材の溶解残の発生や、それを防ぐために過剰ぎみにエッチングしても粗化処理層の溶解に留まり、抵抗層が断絶する恐れがなく、安定した薄膜抵抗層を形成することができ、しかも、絶縁支持体との密着力を保持しうる抵抗層付き導電性基材を提供し、かつ、該抵抗層付き導電性基材を用いた抵抗回路基板、該抵抗回路基板から製作した抵抗回路配線板を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の請求項１は、高導電性基材の表面に抵抗性成分による粗化処理層を設け、該粗化処理層の上に抵抗層を設けてなることを特徴とする抵抗層付き導電性基材である。
【００１２】
本発明の請求項２は、前記高導電性基材として、電解銅箔、電解銅合金箔、圧延銅箔、圧延銅合金箔を用いることを特徴とする請求項１に記載の抵抗層付き導電性基材である。
【００１３】
上記高導電性基材としては、電解銅箔、圧延銅箔が望ましい。
なお、電解銅箔、圧延銅箔には微量の銀、リンなど合金成分を含むものも含まれる。
【００１４】
抵抗層としては、電気めっき、無電解めっき、または蒸着等の乾式生成により、Ｎｉ，Ｃｏ，Ｃｒおよびこれらの合金層を形成すればよい。特には、Ｐを含むＮｉまたはＣｏ合金が望ましい。
【００１５】
粗化処理層としては、抵抗層と同一のエッチング液で除去しうることが望ましく、Ｎｉ，Ｃｏ，Ｃｒおよびこれらを含む合金を電気めっきにて形成すれことが好ましい。特には、Ｐを含むＮｉまたはＣｏ合金が望ましい
【００１６】
本発明の請求項８は、前記高導電性基材の、少なくとも粗化処理層が形成される面の表面粗度がＲｚで３．５μｍ以下であることを特徴とするものであり、粗度が粗すぎると、導電性基材のエッチング時に抵抗性皮膜もエッチングされて、抵抗のバラツキを引き起こすため望ましくない。
【００１７】
本発明の請求項９は、絶縁基板の少なくとも片面に前記抵抗層付き導電性基材が、該基材の抵抗層を内側にして接合されていることを特徴とする抵抗層付き回路基板である。
【００１８】
本発明の請求項１０は、請求項９に記載の抵抗層付き回路基板の高導電性基材をエッチング除去して抵抗性成分からなる回路を形成したことを特徴とする抵抗回路配線板である。
【００１９】
【発明の実施の形態】
本発明は、高導電性基材にまず、抵抗性成分による粗化処理を施す。この後に抵抗性成分をめっきにより設けて抵抗層とした抵抗層付き導電性基材である。
［００２０］
本発明において、粗化処理は、一例として下記の如く硫酸Ｎｉ浴ベースにＰを加えた浴で実施することができる。
粗化めっき浴の例
ＮｉＳＯ４・６Ｈ２Ｏ：２００ｇ／Ｌ
Ｈ２ＮａＰＯ４ ：５０ｇ／Ｌ
Ｈ２ＮａＰＯ３ ：４０ｇ／Ｌ
ＮＨ４Ｃｌ ：５０ｇ／Ｌ
浴温 ：５０℃
ＰＨ ：６
電流密度 ：８０Ａ／ｄｍ２
【００２０】
なお、その他のいかなる浴を用いて、抵抗性成分からなる粗化処理を施してもよい。他の例として、スルファミン酸浴、ピロリン酸浴等でも可能である。また、ＣｏやＣｕなどの添加成分を含ませてもよい。
粗化処理層としては上記Ｎｉ合金の他にＣｏ合金，Ｃｒ合金が適している。後述の抵抗層用の浴等で高電流密度において粗化処理層を形成することが可能である。
【００２１】
本発明において、粗化処理層上に抵抗層をめっきするめっき浴、およびめっき条件の一例は次のとおりである。
ＮｉＳＯ４・６Ｈ２Ｏ ：１５０ｇ／Ｌ
ＮｉＣｌ２・６Ｈ２Ｏ ：４５ｇ／Ｌ
ＮｉＣＯ３ ：１５ｇ／Ｌ
Ｈ３ＰＯ４ ：５０ｇ／Ｌ
Ｈ３ＰＯ３ ：４０ｇ／Ｌ
浴温度 ：７５℃
電流密度 ：５Ａ／ｄｍ２
なお、抵抗層を平滑化めっきで形成するための電流密度は、１〜３０Ａ／ｄｍ２が良好であり、これを超えると電流効率の低下や平滑性の劣化が起き易い。
【００２２】
上記粗化処理層の形成と同様に、他の浴・条件でも実施できることは勿論である。電解めっき以外に無電解めっきで形成してもよい。また、蒸着法等の乾式めっきでもよい。
上記以外のＮｉ合金として、硫酸ニッケルと硫酸第１鉄、次亜リン酸ナトリウム、ほう酸、塩化ナトリウムを含む浴でのＮｉ−Ｆｅ−Ｐ合金めっき等がある。抵抗層としては上記Ｎｉ合金の他にＣｏ，Ｃｒ合金が適している。Ｃｏ合金浴としては、硫酸コバルトと塩化コバルトとほう酸と亜リン酸を含む浴等で、また、Ｃｒ合金浴としては無水クロム酸と硫酸と次亜リン酸を含む浴等で抵抗層を形成することが可能である。
【００２３】
アノードとしては、ＮｉやＮｉ−Ｐ合金等の溶解性アノードを用いることも可能である。しかし、溶解性アノードは長時間のめっき時に溶解消耗されてカソード（高導電性基材）との距離の変化が生じてマクロなめっき厚分布が劣化するため、また、電流効率のアノードとカソードとの差から浴中のＮｉ濃度が増加するために液抜きの必要が生じてコスト高となる等の理由により、不溶解性アノードの使用が望ましい。なお、不溶解性アノードを使用すると、めっき浴中のＮｉが減少するため、Ｎｉを補給する必要があり、これの補給には炭酸ニッケル等のニッケル塩を添加することが望ましい。
【００２４】
Ｎｉ−Ｐの場合、形成される抵抗層の皮膜としては、Ｐが２〜３０ｗｔ％にて高抵抗が得られ、かつエッチング性もよい。特には、８〜１８ｗｔ％であると、さらに抵抗、エッチング性が安定して、高導電性基材（例えば銅箔）エッチング後の溶解による抵抗バラツキも少なく優れる。厚みは、１ｎｍ〜１０００ｎｍの範囲がよく、Ｐの濃度と層の厚みにより、所望の抵抗値を得るように調整することができる。
また、Ｎｉ、Ｐ以外の合金成分として、Ｃｕ、Ｃｏ等の他の元素を含有させても良い。また、Ｎｉ合金の他に、Ｃｏ，Ｃｒなどの合金めっきでもよい。
なお、抵抗層形成後にて、Ｚｎ、クロメート、シラン処理等の表面処理を適宜行っても良い。
【００２５】
また、粗化処理前の高導電性基材の表面粗度が粗すぎると、その上に形成される粗化処理層・抵抗層との界面の凹凸も粗くなり、高導電性基材を溶解除時にＮｉ−Ｐ層をも溶解してしまい、抵抗層厚にバラツキが生じやすくなる。極端な場合には、不導通となる。このため、粗化処理前の高導電性基材の表面粗度はＲｚとして３．５μｍ以下が好ましく、特には加工性から２．５μｍ以下がより好ましい。
なお、高導電性基材の厚さが３．５μｍ以下であれば、密着性を向上させる等の目的で、高導電性基材表面に銅または銅合金で粗化処理を弱く施した後に、抵抗性成分で粗化処理し、抵抗層の平滑めっきを施してもよい。
【００２６】
本発明による抵抗層付き回路基板の製造方法の一実施形態は次のとおりである。
【００２７】
まず、高導電性基材、例えば銅箔の片面全面をマスキング用接着シートあるいはインク等により被覆する。次いで、他面に上記Ｎｉ−Ｐ合金めっきにより粗化処理を施した後、抵抗層として上記Ｎｉ−Ｐ合金めっき層を形成する。この後、マスキング用接着シート等を剥離し、抵抗層側に絶縁基板を熱圧着、接着剤等で接合する。
【００２８】
この抵抗回路基板からのプリント抵抗回路配線板の形成は、例えば、溶解法により、絶縁領域（絶縁基板上の全ての抵抗層及び高導電性基材が溶解除去される）、抵抗領域（高導電性基材が溶解除去される）、ならびに導体領域（すべて残す）を形成する。回路形成後必要により抵抗領域、導体領域の表面を液状、或いはフィルム状のカバーコートにより保護層を形成する。
【００２９】
上記加工において、エッチング液としては、公知のものを使用することができる。例えば、高導電性基材が銅箔の場合では、塩化第２鉄、塩化第２銅、過硫酸アンモニウム、クロム酸―硫酸混合液、およびアンモニアキレート系のエッチング液等が使用される。
粗化処理層・抵抗層がＮｉ−ＰなどＮｉ合金の抵抗層のエッチング液としては、硫酸銅―硫酸液や硫酸第２鉄―硫酸液、過硫酸アンモニウム−硫酸液等公知のエッチング液でよい。抵抗層がＣｏやＣｒ合金層のエッチングには塩化銅と塩酸の混合浴や、クロム酸と硫酸の混合浴等、公知の浴を用いればよい。
【００３０】
本発明の抵抗層付き導電性基材を構成する高導電性材料としては、電解または圧延による銅箔或いは銅合金箔、アルミニウム箔、アルミニウム合金箔、鉄合金箔等の高導電性を有する箔が好ましく、エッチング除去やリサイクル性から銅または銅合金箔が最も優れている。
【００３１】
絶縁基板としては、エポキシ樹脂、ポリエステル、ポリイミド、ポリアミドイミドおよびこれらとガラスクロスとの複合材や、フェノール樹脂―紙およびエポキシ樹脂―紙等の積層板、シート、フィルム類等いずれを用いても良い。
また、ヒートシンクとしてアルミニウムや鉄板を接合した（抵抗層を設ける面とは反対面に接合される）上記の各種絶縁性の積層板、シートまたはフィルム類が用いられる。
また、絶縁基板として、エポキシ樹脂、ポリエステル、ポリウレタン、ポリアミドイミド、ポリイミドおよびゴム等の樹脂やゴム類を接着剤層として用いたセラミックス板、ガラス板等の無機質の材料も使用することができる。
【００３２】
以上の説明では簡略化のため、Ｎｉ−Ｐを抵抗性成分とした抵抗層とし、絶縁基板の片面に抵抗層、粗化処理層および高導電性基材が接合されている構造につき述べたが、本発明に係る抵抗回路基板は、構造的改良・変更が可能であって、例えば絶縁基板の両面に抵抗層、粗化処理層および高導電性基材がそれぞれ接合された構造、絶縁基板の片面に抵抗層、粗化処理層および高導電性基材が接合され、他面に高導電層（エッチングにより導体および／または電極を形成するため）を接合した構造のものを含む。
【００３３】
以上の説明は、本発明の一般的な説明をする目的でなされたものであり、何ら限定的意味を持つものではない。本発明の範囲は、クレームを参照することにより最もよく判定される。
【００３４】
本発明は、抵抗回路基板および該抵抗回路基板を構成する絶縁基板に貼り付ける抵抗層付き導電性基材、該抵抗層付き導電性基材を構成する高導電性基材表面に抵抗層を形成する方法に関するものである。一般にプリント抵抗回路配線板は、絶縁基板、電気抵抗層、導電層の３層を具備しているが、３層以上のものも本発明に含まれる。また、これらを多層に積層した抵抗回路基板も含まれることは勿論である。
【００３５】
以下、本発明を実施例により、より具体的に説明する。
【実施例】
下記の高導電性基材を１：１塩酸（３５％）水に常温で３分間浸漬して前処理し、次いで粗化処理を施した後、抵抗層をめっきして抵抗層付き導電性基材を作成し、この基材を絶縁基板に接合し、エッチングにより抵抗回路を形成後１ｍｍ□での抵抗を測定した。
また、絶縁基板との密着強度をＪＩＳ Ｃ ６４８１ ５．７．３項で定める方法で測定した。
結果を表１に示す。なお、電気めっき浴のＰＨ調整は、硫酸または、スルファミン酸とＮａＯＨを用いて調整した。
【００３６】
実施例１
高導電性基材として厚さ１８μｍ、マット面のＲｚが２．１μｍの粗化処理前の電解銅箔を用い、シャイニー面を全面、マット面を１０＊１０ｃｍを残してマスキングした。対極（アノード）としては、１．５ｄｍ２の表面積を持つ白金めっきチタン板を用い、下記浴にてマット面に粗化処理し、その後抵抗層をめっきした。
粗化条件
ＮｉＳＯ４・６Ｈ２Ｏ ：２００ｇ／Ｌ
Ｈ２ＮａＰＯ４ ：５０ｇ／Ｌ
Ｈ２ＮａＰＯ３ ：４０ｇ／Ｌ
ＮＨ４Ｃｌ ：５０ｇ／Ｌ
浴温 ：５０℃
ＰＨ ：６
電流密度 ：８０Ａ／ｄｍ２
時間 ：１０秒
【００３７】
抵抗層めっき条件
スルファミン酸ニッケル ：３５０ｇ／Ｌ
Ｈ３ＢＯ３ ：３５ｇ／Ｌ
Ｈ３ＰＯ４ ：５０ｇ／Ｌ
Ｈ３ＰＯ３ ：４０ｇ／Ｌ
ＰＨ ：１．０
浴温度 ：６５℃
電流密度 ：１５Ａ／ｄｍ２
時間 ：３０秒
【００３８】
実施例２
Ｒｚが、１．８μｍの圧延銅箔を用いた他は、実施例１と同様に、粗化処理後抵抗層をめっきした
【００３９】
実施例３
実施例１と同様に粗化処理を施した後、硫酸コバルト１５ｇ／Ｌ、次亜リン酸ナトリウム２０ｇ／Ｌ、酒石酸ナトリウム１２０ｇ／Ｌ、硫酸アンモニウム６５ｇ／Ｌの組成でアンモニアを加えＰＨ調整してＰＨ＝１０とした無電解めっき浴にて、９０℃で２０ｎｍめっきし抵抗層とした。
【００４０】
実施例４
実施例１と同じ浴にて粗化処理を施した後、下記浴にて抵抗層をめっきした。
スルファミン酸ニッケル ：４５０ｇ／Ｌ
スルファミン酸コバルト ：５０ｇ／Ｌ
Ｈ３ＰＯ２ ：５０ｇ／Ｌ
温度 ：３０℃
電流密度 ：１０Ａ／ｄｍ２
時間 ：１２秒
ＰＨ ：４．０
【００４１】
実施例５
実施例１と同じ浴にて粗化処理を施した後、下記浴にて抵抗層をめっきした。
スルファミン酸ニッケル ：３５０ｇ／Ｌ
スルファミン酸銅 ：５０ｇ／Ｌ
ＮａＨ２ＰＯ４ ：５０ｇ／Ｌ
Ｈ３ＰＯ３ ：１２０ｇ／Ｌ
浴温度 ：６０℃
電流密度 ：１Ａ／ｄｍ２
時間 ：１８０秒
ＰＨ ：１．４
【００４２】
比較例１
高導電性基材として電解銅箔１８μｍ厚を用い、該基材に銅で粗化処理を施したマット面のＲｚを４．１μｍに調製し、マット面を１０＊１０ｃｍを残してマスキングした。なお、シャイニー面も全面マスキングした。対極（アノード）としては、１．５ｄｍ２の表面積を持つ白金めっきチタン板を用い、実施例１と同一条件でマット面に平滑な抵抗層をめっきした。
【００４３】
比較例２
高導電性基材として圧延銅箔１８μｍ厚を用い、片面に銅で粗化処理を施しその面のＲｚを２．７μｍとした粗化面を１０＊１０ｃｍを残してマスキングした。対極（アノード）としては、１．５ｄｍ２の表面積を持つ白金めっきチタン板を用い、実施例２と同様に粗化面に抵抗層をめっきした
【００４４】
比較例３
比較例１にて、銅粗化処理を施さなかった以外は、実施例１と同様に行った。
結果を下記表１に示す。表１において、ピール強度はＮ＝３の平均値を示す。
【００４５】
銅箔のエッチングは、実施例、比較例で作成した抵抗層付き導電性基板のめっき処理抵抗層面側にエポキシ樹脂含浸ガラスクロスを重ね合わせ、ラミネーション用プレスにより加熱加圧して接合することにより、抵抗層付き回路基板を作成し、シップレイ社製ニュートラエッチＶ−１で５２℃で銅色が見えなくなるまでエッチング（約１〜２分）を行い、また、抵抗層のエッチング除去は、硫酸銅２５０ｇ／Ｌ、硫酸５ｍＬ／Ｌ、及び塩化銅エッチング液で９０℃で行った。
抵抗値の単位は、Ω／□であり、Ｎ＝２０の平均値と３σを示す。
ピール強度の単位は、ｋＮ／ｍである。
【００４６】
【表１】
表１より明らかなように、抵抗バラツキは実施例においては少なかったが、比較例１、２ともに、大きくなっている。
【００４８】
また、比較例３では、ピール強度が大幅に劣り簡単に剥離してしまうため実用的でない。
以上の結果から明らかなように、本発明は、絶縁基板とのピール強度を維持しつつ、抵抗値のバラツキが小さい抵抗層付き導電性基材は提供することができる。
【００４９】
【発明の効果】
上述したように本発明抵抗層付き導電性基材は、高導電性基材表面に抵抗性成分層（粗化処理層＋抵抗層）が、その界面が略平滑になるように設けられ、絶縁基板とのピール強度を維持しつつ、抵抗値のバラツキが小さく、さらに抵抗性成分による抵抗層を設けることで、高導電性基材の溶解除去に際しても抵抗層を断絶する恐れがない安定した薄膜抵抗層を形成することができ、かつ、該抵抗層付き導電性基材を用いて抵抗回路基板、該抵抗回路基板を用いて抵抗回路配線板を製作し得る等の優れた効果を有するものである。
Claims (10)
- 高導電性基材の表面に抵抗性成分による粗化処理層を設け、該粗化処理層の上に抵抗層を設けてなることを特徴とする抵抗層付き導電性基材。
- 前記高導電性基材として、電解銅箔、電解銅合金箔、圧延銅箔、圧延銅合金箔を用いることを特徴とする請求項１に記載の抵抗層付き導電性基材。
- 前記抵抗層は、Ｎｉ、Ｃｏ、またはＣｒあるいはこれらを含む合金を電気めっきまたは無電解めっきして形成したことを特徴とする請求項１に記載の抵抗層付き導電性基材。
- 前記抵抗層が少なくともＰを含むＮｉ、ＣｏまたはＣｒ合金であることを特徴とする請求項１乃至３のいずれかに記載の抵抗層付き導電性基材。
- 前記粗化処理層が抵抗層と同一のエッチング液で除去しうる金属で形成されていることを特徴とする請求項１乃至４のいずれかに記載の抵抗層付き導電性基材。
- 前記粗化処理層がＮｉ、Ｃｏ、またはＣｒあるいはこれらを含む合金を電気めっきあるいは無電解めっきして形成したことを特徴とする請求項１乃至５のいずれかに記載の抵抗層付き導電性基材。
- 前記粗化処理層が少なくともＰを含むＮｉ、ＣｏまたはＣｒ合金であることを特徴とする請求項１乃至６のいずれかに記載の抵抗層つき導電性基材。
- 前記高導電性基材の、少なくとも粗化処理層が形成される面の表面粗度がＲｚで３．５μｍ以下であることを特徴とする請求項１乃至７のいずれかに記載の抵抗層付き導電性基材。
- 絶縁基材の少なくとも片面に抵抗層付き導電性基材が、該基材の抵抗層を絶縁基材側にして接合されていることを特徴とする抵抗回路基板。
- 請求項９に記載の抵抗層付き回路基板の高導電性基材をエッチング除去して抵抗層からなる回路を形成したことを特徴とする抵抗回路配線板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107519A JP4217778B2 (ja) | 2003-04-11 | 2003-04-11 | 抵抗層付き導電性基材、抵抗層付き回路基板及び抵抗回路配線板 |
| US10/819,929 US7215235B2 (en) | 2003-04-11 | 2004-04-08 | Conductive substrate with resistance layer, resistance board, and resistance circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107519A JP4217778B2 (ja) | 2003-04-11 | 2003-04-11 | 抵抗層付き導電性基材、抵抗層付き回路基板及び抵抗回路配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004315843A true JP2004315843A (ja) | 2004-11-11 |
| JP4217778B2 JP4217778B2 (ja) | 2009-02-04 |
Family
ID=33127991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003107519A Expired - Fee Related JP4217778B2 (ja) | 2003-04-11 | 2003-04-11 | 抵抗層付き導電性基材、抵抗層付き回路基板及び抵抗回路配線板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7215235B2 (ja) |
| JP (1) | JP4217778B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022104995A1 (zh) * | 2020-11-19 | 2022-05-27 | 广州方邦电子股份有限公司 | 一种复合金属箔及线路板 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4030982B2 (ja) * | 2004-05-10 | 2008-01-09 | ユーディナデバイス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2006005149A (ja) * | 2004-06-17 | 2006-01-05 | Furukawa Circuit Foil Kk | 抵抗層付き導電性基材及び抵抗層付き回路基板材料 |
| JP2008098456A (ja) * | 2006-10-13 | 2008-04-24 | Eudyna Devices Inc | 半導体装置の製造方法 |
| CN102365165A (zh) * | 2009-03-25 | 2012-02-29 | 吉坤日矿日石金属株式会社 | 带电阻膜的金属箔及其制造方法 |
| DE102010035661A1 (de) * | 2010-08-27 | 2012-03-01 | Ipt International Plating Technologies Gmbh | Elektrolytisches Bad für die galvanische Abscheidung und Verfahren zu dessen Herstellung |
| JP2012201980A (ja) * | 2011-03-28 | 2012-10-22 | Jx Nippon Mining & Metals Corp | 電気抵抗層付き金属箔及びその製造方法 |
| JP6144003B2 (ja) * | 2011-08-29 | 2017-06-07 | 富士通株式会社 | 配線構造及びその製造方法並びに電子装置及びその製造方法 |
| CN102732862B (zh) * | 2012-07-18 | 2013-11-13 | 哈尔滨工业大学 | 铜箔上置换镀Ni-S合金阻挡层的方法及该阻挡层的化学钝化方法 |
| US20140205854A1 (en) * | 2013-01-18 | 2014-07-24 | Ohmega Technologies, Inc. | Circuit board material |
| CN114554686A (zh) * | 2020-11-19 | 2022-05-27 | 广州方邦电子股份有限公司 | 一种复合金属箔及线路板 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3878003A (en) * | 1960-08-16 | 1975-04-15 | Us Army | Composite double base propellant with HMX oxidizer |
| US3287161A (en) * | 1962-10-01 | 1966-11-22 | Xerox Corp | Method for forming a thin film resistor |
| US3691007A (en) * | 1969-08-14 | 1972-09-12 | Mica Corp The | Printed circuit board fabrication by electroplating a surface through a porous membrane |
| US3808576A (en) * | 1971-01-15 | 1974-04-30 | Mica Corp | Circuit board with resistance layer |
| US3743583A (en) * | 1971-01-15 | 1973-07-03 | Mica Corp | Printed circuit board fabrication |
| FR2166347A1 (en) | 1972-01-04 | 1973-08-17 | Mica Corp | Printed circuit laminate - with resistive under-cladding |
| US3857683A (en) * | 1973-07-27 | 1974-12-31 | Mica Corp | Printed circuit board material incorporating binary alloys |
| JPS5472468A (en) | 1977-11-21 | 1979-06-09 | Nitto Electric Ind Co | Printing circuit substrate with resistance |
| US4808967A (en) | 1985-05-29 | 1989-02-28 | Ohmega Electronics | Circuit board material |
| US4888574A (en) * | 1985-05-29 | 1989-12-19 | 501 Ohmega Electronics, Inc. | Circuit board material and method of making |
| US4892776A (en) * | 1987-09-02 | 1990-01-09 | Ohmega Electronics, Inc. | Circuit board material and electroplating bath for the production thereof |
| US5243320A (en) * | 1988-02-26 | 1993-09-07 | Gould Inc. | Resistive metal layers and method for making same |
| JPH09500762A (ja) * | 1993-07-21 | 1997-01-21 | オーメガ エレクトロニクス インコーポレーテッド | バリア層を伴う回路基板材料 |
| DE69513656T2 (de) * | 1994-06-08 | 2000-07-13 | Raychem Corp | Leitfähige polymere enthaltende elektrische vorrichtungen |
| EP0826223A1 (en) * | 1995-05-10 | 1998-03-04 | Littelfuse, Inc. | Ptc circuit protection device and manufacturing process for same |
| US6208234B1 (en) * | 1998-04-29 | 2001-03-27 | Morton International | Resistors for electronic packaging |
| US6329899B1 (en) * | 1998-04-29 | 2001-12-11 | Microcoating Technologies, Inc. | Formation of thin film resistors |
| AU5234099A (en) * | 1998-07-31 | 2000-02-21 | Oak-Mitsui Inc. | Composition and method for manufacturing integral resistors in printed circuit boards |
| TW487742B (en) * | 1999-05-10 | 2002-05-21 | Matsushita Electric Ind Co Ltd | Electrode for PTC thermistor, manufacture thereof, and PTC thermistor |
| CN1315822A (zh) * | 2000-03-30 | 2001-10-03 | 日本胜利株式会社 | 印刷电路板的薄膜电阻体元件及其形成方法 |
| US6965293B2 (en) * | 2000-04-08 | 2005-11-15 | Lg Cable, Ltd. | Electrical device having PTC conductive polymer |
| US6622374B1 (en) * | 2000-09-22 | 2003-09-23 | Gould Electronics Inc. | Resistor component with multiple layers of resistive material |
| EP1261241A1 (en) * | 2001-05-17 | 2002-11-27 | Shipley Co. L.L.C. | Resistor and printed wiring board embedding those resistor |
| JP2004040073A (ja) * | 2002-01-11 | 2004-02-05 | Shipley Co Llc | 抵抗器構造物 |
-
2003
- 2003-04-11 JP JP2003107519A patent/JP4217778B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-08 US US10/819,929 patent/US7215235B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022104995A1 (zh) * | 2020-11-19 | 2022-05-27 | 广州方邦电子股份有限公司 | 一种复合金属箔及线路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7215235B2 (en) | 2007-05-08 |
| US20040201446A1 (en) | 2004-10-14 |
| JP4217778B2 (ja) | 2009-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101129471B1 (ko) | 표면처리동박 및 회로기판 | |
| JP4833556B2 (ja) | 表面処理銅箔 | |
| KR20060052031A (ko) | 표면 처리 동박 및 회로 기판 | |
| JP3295308B2 (ja) | 電解銅箔 | |
| TW201428139A (zh) | 表面處理電解銅箔、積層板、及印刷配線板 | |
| CN102555333B (zh) | 复合金属箔、其制造方法以及印刷布线板 | |
| TW201338649A (zh) | 印刷配線板用銅箔及使用其之積層體、印刷配線板及電子零件 | |
| JP4217778B2 (ja) | 抵抗層付き導電性基材、抵抗層付き回路基板及び抵抗回路配線板 | |
| JP3954958B2 (ja) | 抵抗層付き銅箔及び抵抗層付き回路基板材料 | |
| KR20060049212A (ko) | 저항층이 있는 도전성 기재 및 저항층이 있는 회로기판재료 | |
| JPH09217193A (ja) | 非シアン化物真鍮めっき浴混合物、真鍮層を有する金属箔の製造方法、及び非シアン化物真鍮めっき浴の使用方法 | |
| JP2007042696A (ja) | 積層回路基板 | |
| JP4615226B2 (ja) | 基板用複合材及びそれを用いた回路基板 | |
| CN102783255B (zh) | 印刷电路基板用铜箔及印刷电路基板用覆铜层压板 | |
| JP5052806B2 (ja) | 薄膜抵抗層付き導電性基材、薄膜抵抗層付き導電性基材の製造方法及び薄膜抵抗層付き回路基板 | |
| JP3792216B2 (ja) | 薄膜抵抗層の形成方法、薄膜抵抗層付き導電性基材及び抵抗層付き回路基板材料 | |
| US20070048507A1 (en) | Laminated circuit board | |
| JP2011009453A (ja) | プリント配線板用銅箔 | |
| JP4471795B2 (ja) | 電解銅箔の製造方法およびプリント配線板 | |
| JP2004162143A (ja) | プリント配線板用銅箔の製造方法 | |
| JPH10135594A (ja) | プリント配線板用銅箔 | |
| JP2007035658A (ja) | ポリイミド樹脂基材及びそのポリイミド樹脂基材を用いた配線板 | |
| JP2006159634A (ja) | 銅メタライズド樹脂及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080207 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081016 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4217778 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |