JP2004311853A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2004311853A JP2004311853A JP2003105991A JP2003105991A JP2004311853A JP 2004311853 A JP2004311853 A JP 2004311853A JP 2003105991 A JP2003105991 A JP 2003105991A JP 2003105991 A JP2003105991 A JP 2003105991A JP 2004311853 A JP2004311853 A JP 2004311853A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- insulating film
- groove
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ＤＭＯＳ容量を形成する上で、ある一定の容量Ｃを保ちつつ、半導体基板上に占める容量素子の占有面積を縮小できる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１と、この半導体基板１上に形成された溝２および溝２に埋め込まれた絶縁膜３により形成された素子分離領域と、半導体基板１上に形成されたＭＯＳ型トランジスタ領域（７、８ａ、１０ａ、１０ｂ）と、半導体基板１上に形成された拡散層５を下部電極としたＤＭＯＳ容量領域とを備えた半導体装置であって、容量領域の一部が溝２内に延長し、拡散層５が半導体基板１上から溝２の側壁へ連続して構成されて溝２内の容量領域の下部電極を構成している。
【選択図】 図１
【解決手段】半導体基板１と、この半導体基板１上に形成された溝２および溝２に埋め込まれた絶縁膜３により形成された素子分離領域と、半導体基板１上に形成されたＭＯＳ型トランジスタ領域（７、８ａ、１０ａ、１０ｂ）と、半導体基板１上に形成された拡散層５を下部電極としたＤＭＯＳ容量領域とを備えた半導体装置であって、容量領域の一部が溝２内に延長し、拡散層５が半導体基板１上から溝２の側壁へ連続して構成されて溝２内の容量領域の下部電極を構成している。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばＤＭＯＳ容量を有する半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体装置とその製造方法を説明する。図１２〜図１８は従来の半導体装置とその製造方法を示すものである。
【０００３】
図１２〜図１８において、２０１は半導体基板、２０２はパッド酸化膜、２０３はＳｉＮ膜、２０４は半導体基板２０１に形成された溝、２０５はプラズマＣＶＤ法により形成したシリコン酸化膜、２０６は第１の拡散層、２０７は容量絶縁膜、２０８は容量素子の上部電極、２０９はサードウォール、２１０は第１の拡散層、２１１はシリサイド層、２１２は層間絶縁膜層、２１３は密着層下層、２１４は密着層上層、２１５は導電体プラグ、２１６はバリアメタル層、２１７は配線層、２１８は反射防止膜層である。
【０００４】
まず、半導体基板２０１に素子分離領域であるフィールド絶縁膜を形成する従来技術（ＳＴＩ技術）について説明する。半導体基板２０１上に電気炉による熱酸化により、パッド酸化膜２０２を形成し、続いて減圧ＣＶＤ法によりＳｉＮ膜２０３を形成する（図１２）。縮小投影露光法によりフィールド絶縁膜を形成するためレジストパターンを形成し、ＳｉＮ膜２０３と、パッド酸化膜２０２と、半導体基板２０１の所定の位置に連続して溝２０４を形成する（図１３）。
【０００５】
溝２０４を形成した半導体基板２０１上に、溝２０４に充填されるようにシリコン酸化膜２０５を形成し、ＣＭＰにより研磨することにより、溝２０４以外のシリコン酸化膜２０５を除去して、溝２０４内部だけにシリコン酸化膜２０５を残し、ＳｉＮ膜２０３の表面を露出させる（図１４）。更に露出したＳｉＮ膜２０３を除去することによって、フィールド絶縁膜が形成される。
【０００６】
続いて半導体基板２０１上の所定の領域に、高濃度の不純物としてＰイオンを導入して、第１の拡散層２０６を形成する（図１５）。第１の拡散層２０６上には、電気炉による熱酸化により形成したＳｉ酸化膜（図１６）と、減圧気相成長法により形成した多結晶Ｓｉ膜を順次堆積する。縮小投影露光法によりレジストパターンを形成し、多結晶ＳｉとＳｉ酸化膜を所定のパターンに加工することによって、容量絶縁膜２０７と容量素子の上部電極２０８を形成する。以上によって、半導体基板２０１上の第１の拡散層２０６を下部電極とし、容量素子の上部電極２０８、容量絶縁膜２０７とを有する、ＤＭＯＳ容量の基本的な構造が実現できる。
【０００７】
以上が、従来の半導体装置とその製造方法の概略である。
【０００８】
【発明が解決しようとする課題】
一般に容量素子の容量Ｃは面積Ｓと容量絶縁膜の膜厚Ｔと誘電率εで決定され下記の関係である。
【０００９】
Ｃ＝εＳ／Ｔ
半導体基板上に形成するＤＭＯＳ容量素子における容量値は、容量絶縁膜材料が半導体基板材料や製造方法との親和性のあるものに限定されるため、ある特定の製造方法を選択した場合は、容量絶縁膜の膜厚Ｔと誘電率εは、固定されたパラメータとなる。半導体基板上に形成する集積回路に要求される容量Ｃを実現するためには、容量素子の面積Ｓを可変パラメータとして容量値が設定されているのが現状である。
【００１０】
一方で現状の集積回路は、コスト低減、高機能化、低消費電力化、等の目的で微細化と半導体基板の大口径化が進められており、チップサイズの縮小と取れ数の拡大は重要な課題である。
【００１１】
また、一般的に用いられている容量素子の容量絶縁膜は、薄膜化が進められているものの、薄膜化に応じたトンネル電流の増加などの問題で、容量絶縁膜の膜厚Ｔの縮小には限界がある。一方で誘電率εを増加するための新たな材料を使用する試みも進められているが、半導体装置の製造方法との親和性の問題がある。
【００１２】
以上から従来の半導体装置とその製造方法では、ＤＭＯＳ容量を形成する上で、ある一定の容量Ｃを保ちつつ、半導体基板上に占める容量素子の占有面積を縮小することはできない。
【００１３】
本発明は、ＤＭＯＳ容量を形成する上で、ある一定の容量Ｃを保ちつつ、半導体基板上に占める容量素子の占有面積を縮小できる半導体装置およびその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１記載の半導体装置は、半導体基板と、この半導体基板上に形成された溝および溝に埋め込まれた絶縁膜により形成された素子分離領域と、半導体基板上に形成された拡散層を下部電極とした容量領域とを備えた半導体装置であって、容量領域の一部が溝内に延長し、拡散層が半導体基板上から溝の側壁へ連続して構成されて溝内の容量領域の下部電極を構成していることを特徴とするものである。
【００１５】
請求項１記載の半導体装置によれば、半導体基板上に構成したＤＭＯＳ容量素子の有効面積として、フィールド絶縁膜を構成する第１の溝の一部も寄与することができるので、半導体基板上に占める、ＤＭＯＳ容量素子の占有面積を大幅に小さくすることができる。その結果、半導体装置の高集積化や高密度化が可能になる。
【００１６】
請求項２記載の半導体装置は、請求項１において、半導体基板上にＭＯＳ型トランジスタ領域を有し、容量領域はＤＭＯＳ容量領域であり、ＤＭＯＳ容量領域の下部電極を構成する拡散層は、ＭＯＳ型トランジスタのソース／ドレインとして機能する拡散層と電気的に繋がっているものである。
【００１７】
請求項２記載の半導体装置によれば、請求項１と同様な効果のほか、容量の下部電極となる第１の拡散層とＭＯＳトランジスタのソースとなる第２の拡散層は重ねて形成できるので、配線層を介した接続に依らず電気的に短絡することができ、トランジスタとＤＭＯＳ容量との直列接続が可能となる。
【００１８】
請求項３記載の半導体装置は、請求項２において、ＤＭＯＳ容量領域の容量絶縁膜は、少なくともＣＶＤ法により成長させたＳｉ酸化膜かＳｉ窒化膜を含む膜構成で構成され、ＭＯＳ型トランジスタのゲート酸化膜は、窒素と酸素を含む雰囲気中で酸窒化して成長させたＳｉＯＮ膜か、酸素を含む雰囲気中で酸化して成長させたＳｉＯ２膜で構成されているものである。
【００１９】
請求項３記載の半導体装置によれば、請求項２と同様な効果のほか、容量絶縁膜をＳｉ窒化膜を含む膜で構成することにより、より誘電率を高くすることができ、ＤＭＯＳ容量素子の面積を縮小することができる。
【００２０】
請求項４記載の半導体装置は、請求項１において、容量領域の容量絶縁膜は、ＣＶＤ法により成長させたＳｉ窒化膜と、Ｓｉ窒化膜を再酸化したＳｉＯＮ膜で構成されているものである。
【００２１】
請求項４記載の半導体装置によれば、請求項３と同様な効果がある。
【００２２】
請求項５記載の半導体装置は、請求項１において、容量領域の容量絶縁膜は、ＣＶＤ法により成長させたＳｉ酸化膜と、Ｓｉ酸化膜を少なくとも窒素を含む雰囲気中で酸窒化したＳｉＯＮ膜で構成されているものである。
【００２３】
請求項５記載の半導体装置によれば、請求項１と同様な効果がある。
【００２４】
請求項６記載の半導体装置は、請求項２において、ＤＭＯＳ容量領域の上部電極は、ＭＯＳ型トランジスタのゲート電極と同一の材料で構成されているものである。
【００２５】
請求項６記載の半導体装置によれば、請求項２と同様な効果がある。
【００２６】
請求項７記載の半導体装置は、請求項１において、容量領域の下部電極を構成する拡散層は、半導体基板と溝の角部において、角が丸まって構成されているものである。
【００２７】
請求項７記載の半導体装置によれば、請求項１と同様な効果のほか、ＤＭＯＳ容量素子の下部電極を構成する半導体基板の表面と溝の境界線は、エッジ角部が丸めて形成されるので、容量絶縁膜は、エッジ角部においても膜厚に違いが生じないようにコンフォーマルに形成できる。これによって、ＤＭＯＳ容量素子の下部電極を構成する半導体基板の表面と溝の境界線における、電界集中による容量絶縁膜の絶縁破壊を防止することができる。また、容量絶縁膜をコンフォーマルに形成するので、局所的薄膜化による局所的な電界増加が生じず、容量絶縁膜の絶縁破壊を防止することができる。
【００２８】
請求項８記載の半導体装置は、請求項１において、容量領域の容量絶縁膜は、容量領域の下部電極を構成する拡散層の全ての領域にわたって、その膜厚が±１０％のばらつき範囲で構成されているものである。
【００２９】
請求項８記載の半導体装置によれば、請求項１と同様な効果のほか、コンフォーマルな膜厚で容量絶縁膜６が構成できる。
【００３０】
請求項９記載の半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜を形成した半導体基板上に、第１の絶縁膜と半導体基板を貫通する第１の溝を形成する工程と、第１の溝に第２の絶縁膜を充填しフィールド絶縁膜を形成する工程と、第１の絶縁膜と第２の絶縁膜に、少なくとも第１の溝の側壁を含む領域において第２の溝を形成すると同時に、第２の溝に露出した第１の溝上部の半導体基板の角を落として丸める工程と、第２の溝に露出した半導体基板に不純物を導入して第１の拡散層を形成する工程と、半導体基板上に容量絶縁膜を形成する工程と、容量絶縁膜を第２の溝を覆う部分を残し、その他の領域の容量絶縁膜を除去する工程と、半導体基板上にゲート酸化膜を形成すると同時に容量絶縁膜を再酸化する工程と、ゲート酸化膜を形成した半導体基板上に第１の導電膜を形成する工程と、第１の導電膜を加工してゲート電極と容量上部電極を同時に形成する工程と、ゲート電極と容量上部電極の側壁にサイドウォールを形成する工程と、露出した半導体基板上に不純物を導入して第２の拡散層を形成する工程と、第２の拡散層とゲート電極と容量上部電極の上面に、第１の導電膜より低抵抗な第２の導電膜を形成する工程を含むものである。
【００３１】
請求項９記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【００３２】
請求項１０記載の半導体装置の製造方法は、請求項９において、第１の溝以外の領域に形成する容量上部電極が、第２の溝領域の内部に含まれるように形成するものである。
【００３３】
請求項１０記載の半導体装置の製造方法によれば、請求項９と同様な効果のほか、容量値のばらつきを抑えることができる。
【００３４】
請求項１１記載の半導体装置の製造方法は、請求項９において、容量絶縁膜が気相成長で形成したＳｉ窒化膜であるものである。
【００３５】
請求項１１記載の半導体装置の製造方法によれば、請求項９と同様な効果がある。
【００３６】
請求項１２記載の半導体装置の製造方法は、請求項９において、容量絶縁膜が気相成長で形成したＳｉ酸化膜であるものである。
【００３７】
請求項１２記載の半導体装置の製造方法によれば、請求項９と同様な効果がある。
【００３８】
請求項１３記載の半導体装置の製造方法は、請求項９において、第２の溝が第１の溝よりも浅く形成するものである。
【００３９】
請求項１３記載の半導体装置の製造方法によれば、請求項９と同様な効果のほか、第１の拡散層が第１の溝の底部に回り込まないようにできる。
【００４０】
請求項１４記載の半導体装置の製造方法は、請求項９において、容量上部電極とサイドウォール下部以外の容量絶縁膜が、サイドウォールを形成する工程において除去し、半導体基板の表面を露出させるものである。
【００４１】
請求項１４記載の半導体装置の製造方法によれば、請求項９と同様な効果がある。
【００４２】
【発明の実施の形態】
以下本発明の第１の実施の形態について、図面を参照しながら説明する。
【００４３】
図１は本発明の半導体装置を示すものであり、１は半導体基板、２は第１の溝、３は第１の絶縁膜、４は第２の溝、５は第１の拡散層、６，６ａ，６ｂは容量絶縁膜、７はゲート酸化膜、８ａはゲート電極、８ｂは容量素子の上部電極、９はサードウォール、１０ａ，１０ｂ，１０ｃは第２の拡散層、１１はシリサイド層、１２は第２の縁膜膜、１３は密着層、１４は導電体プラグ、１５はバリアメタル層、１６は配線層、１７は反射防止膜層である。
【００４４】
半導体基板１は、本実施の形態ではｐ型のＳｉ基板で構成される。
【００４５】
半導体基板１には、素子分離領域であるＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）領域が構成されており、半導体基板１上の所定の場所に第１の溝２が構成され、その内部に第１の絶縁膜３が充填される。ここでは第１の絶縁膜３は、例えばＣＶＤ法で成長させたＳｉ酸化膜で構成される。半導体基板１上の所定の場所の第１の溝２と、その内部に充填された第１の絶縁膜３は、各種回路素子を絶縁分離するために機能し、例えば、図１では、第１の拡散層５と第２の拡散層１０ｃを電気的に絶縁分離する機能がある。
【００４６】
第１の絶縁膜３には、半導体基板１に構成されている第１の溝２の側壁を含む、第２の溝４が構成される。ここで、第２の溝４の深さは、第１の溝２の深さよりも浅く構成される。これは、第１の拡散層５が第１の溝２の底部に回り込まないように構成し、第１の拡散層５と第２の拡散層１０ｃを電気的に絶縁分離することを、より確実に機能させるためである。
【００４７】
第２の溝４の側壁に露出した、第１の溝２の側壁部と、側壁部と連続する半導体基板１の表面部の一部領域には、第１の拡散層５が構成される。第１の拡散層５は、ＤＭＯＳ容量素子の下部電極として機能させるために構成しており、第１の拡散層５は、高濃度の不純物が導入されｎ型に縮退した層で構成される。これは、第１の拡散層５の電位が変動した時に、容量絶縁膜６との接触部に空乏層が広がり、ＤＭＯＳ容量素子の規定容量の電圧依存変動を抑えるためである。
【００４８】
容量絶縁膜６は、第１の拡散層５に接し、第２の溝４の内部を覆い、容量素子の上部電極８ｂの下部に構成する。容量絶縁膜６と、容量素子の上部電極８ｂと、第１の拡散層５の下部電極によってＤＭＯＳ容量素子が構成される。ここでは容量絶縁膜６は、例えば、ＣＶＤ法でＳｉ窒化膜を成長させ、酸素雰囲気中で酸化処理を施したＳｉＯＮ膜や、比較的高温のＣＶＤ法で成長させた耐圧特性に優秀なＳｉ酸化膜や、熱酸化により半導体基板１を直接酸化して成長させたＳｉ酸化膜や、Ｓｉ酸化膜を少なくとも窒素を含む雰囲気中で酸窒化したＳｉＯＮ膜や、上記方法の組み合わせで成長させた絶縁膜で構成する。容量絶縁膜６をＳｉ窒化膜を含む膜構成で構成することにより、より誘電率を高くすることができ、ＤＭＯＳ容量素子の面積を縮小することができる。また、ＣＶＤ法により成長させることにより、その膜厚が第１の拡散層５上の位置に依らず、±１０％以内のばらつきで構成され、半導体基板１の面方位に依存しない、コンフォーマルな膜厚で容量絶縁膜６が構成できる。また、容量絶縁膜６に窒素を含有させることにより、より耐圧特性に優れた容量絶縁膜６を構成できる。
【００４９】
ゲート酸化膜７は、半導体基板１上の第１の溝２以外の特定の領域に構成され、ゲート電極８ａの下部に構成される。ここではゲート酸化膜７は、例えば、熱酸化により半導体基板１を直接酸化して成長させたＳｉ酸化膜や、熱酸化中にＮＯ等の窒素を含むガスを添加して成長させたＳｉ酸窒化膜で構成される。
【００５０】
ＤＭＯＳ容量領域の上部電極８ｂは、ＭＯＳ型トランジスタのゲート電極８ａと同一の材料で構成されている。ゲート電極８ａの側壁には、サイドウォール９が構成され、半導体基板１上のゲート電極８ａとサイドウォール９の構成部以外の領域には、第２の拡散層１０ａ，１０ｂ，１０ｃが構成される。ここではサイドウォール９は、Ｓｉ酸化膜やＳｉ窒化膜やその組み合わせ積層膜で構成される。また、１０ａ，１０ｂ，１０ｃ第２の拡散層は、イオン注入によりＰイオンやＡｓイオンを導入することにより、ｎ型の拡散層で構成される。
【００５１】
以上によって、ゲート酸化膜７を絶縁膜とする、ＭＯＳトランジスタとして機能し、ゲート電極８ａ、第２の拡散層１０ａ，１０ｂは、それぞれＭＯＳトランジスタのゲート、ソース／ドレインとして機能する。
【００５２】
シリサイド層１１は、ゲート電極８ａと容量素子８ｂの上部電極と第２の拡散層１０ａ，１０ｂ，１０ｃの上面に自己整合的に形成した、金属シリサイド層であり、それぞれゲート電極８ａ、容量素子の上部電極８ｂ、第２の拡散層１０ａ，１０ｂ，１０ｃを、低抵抗化するために構成される。ここではシリサイド層１１は、例えばＣｏＳｉ２層で構成される。
【００５３】
第２の絶縁膜１２は、半導体基板１上に構成され、上部のバリアメタル層１５、配線層１６、反射防止膜層１７と、半導体基板１上のＭＯＳトランジスタやＤＭＯＳ容量素子を絶縁分離するために構成される。ここでは第２の絶縁膜１２は、例えばＢＰＳＧ膜や比較的低温のＣＶＤ法で成長させたＳｉ酸化膜や、Ｓｉ窒化膜や、それらの組み合わせ積層膜で構成される。
【００５４】
密着層１３と導電体プラグ１４は、第２の絶縁膜１２を上下に貫通し、半導体基板１上のＭＯＳトランジスタやＤＭＯＳ容量素子と、バリアメタル層１５、配線層１６、反射防止膜層１７を電気的に接続するために構成される。また、容量素子の上部電極８ｂに接続する密着層１３と導電体プラグ１４は、下部に第１の拡散層５を有し容量絶縁膜として機能する、容量絶縁膜６ａ，６ｂの上方には構成されない。これは、密着層１３と導電体プラグ１４を形成時のダメージを回避して、容量絶縁膜６の機能を保つためである。
【００５５】
バリアメタル層１５、配線層１６、反射防止膜層１７は三層で機能しており、ＭＯＳトランジスタやＤＭＯＳ容量素子を、密着層１３と導電体プラグ１４を介して、電気的に接続するための配線を構成している。
【００５６】
以上の構成によって、半導体基板１上に構成したＤＭＯＳ容量素子の有効面積として、第１の溝２の側壁部と連続する半導体基板１の表面部の一部領域に構成された第１の拡散層５上に位置する容量絶縁膜６ａ部分のみでなく、第２の溝４の側壁に露出した第１の溝２の側壁部に構成された第１の拡散層５上に位置する容量絶縁膜６ｂ部分も容量に寄与することができるので、半導体基板１上に占める、ＤＭＯＳ容量素子の占有面積を大幅に小さくすることができる。容量絶縁膜６ｂ部分は元々フィールド絶縁膜を構成する一部であり、容量増加のために、半導体基板１上に新たな領域を占有しないという長所がある。
【００５７】
また、ＤＭＯＳ容量素子の下部電極を構成する第１の拡散層５の、半導体基板１の表面部分とそれに連続する第２の溝４の側壁との角部の境界線は、図１の部分拡大図に示すように、エッジ角部を丸めて構成される。容量絶縁膜６は、そのエッジ角部においても膜厚に違いが生じないようにコンフォーマルに構成される。これによって、ＤＭＯＳ容量素子の下部電極を構成する第１の拡散層５の、１半導体基板の表面と４第２の溝の境界線における、電界集中による容量絶縁膜６の絶縁破壊を防止することができる。また、容量絶縁膜６をコンフォーマルに構成しているので、局所的薄膜化による局所的な電界増加が生じず、容量絶縁膜６の絶縁破壊を防止することができる。
【００５８】
また、第１の拡散層５と第２の拡散層１０ｂは重なった構成にすることによって、ＭＯＳ型トランジスタのソースと、容量素子の下部電極を電気的に短絡することができる。
【００５９】
以上のように、第１の実施の形態の発明では、半導体基板上に形成したフィールド絶縁膜部と機能を共有させ、また、半導体基板に水平方向以外にも容量絶縁膜が構成させるので、半導体基板上に占める容量素子の占有面積以上の容量素子の面積Ｓを設定することができる。
【００６０】
以下本発明の第２の実施の形態について、図面を参照しながら説明する。
【００６１】
図２〜図１１は本発明の半導体装置の製造方法を示すものであり、１０１は半導体基板、１０２は第１のパッド酸化膜、１０３はＳｉＮ膜、１０４は第１の溝、１０５は第２のパッド酸化膜、１０６は第１の絶縁膜、１０７は第２の溝、１０８は第１の拡散層、１０９は容量絶縁膜、１１０はゲート酸化膜、１１１ａはゲート電極、１１１ｂは容量素子の上部電極、１１２はサードウォール、１１３は第２の拡散層、１１４はシリサイド層、１１５は第２の絶縁膜、１１６はコンタクト穴、１１７は第１の密着層、１１８は第２の密着層、１１９は導電体プラグ、１２０はバリアメタル層、１２１は配線層、１２２は反射防止膜層である。
【００６２】
半導体基板１０１は、本実施の形態ではｐ型のＳｉ基板を用いる。半導体基板１０１上には、１０００度の熱酸化により膜厚が１０ｎｍの第１のパッド酸化膜１０２を形成し、その上部に減圧ＣＶＤにより膜厚が１５０ｎｍのＳｉＮ膜１０３を形成する。パッド酸化膜１０２は、半導体基板１０１にＳｉＮ膜１０３が直接触れないようにするために設ける。また、後にＳｉＮ膜１０３をエッチング除去する時のストッパーとして働く。ＳｉＮ膜１０３は半導体基板１０１に第１の溝１０４を形成する異方性ドライエッチング時のマスクとして用いるために設ける。また、第１の溝１０４に充填すると同時に、ＳｉＮ膜１０３上に形成したシリコン酸化膜を、ＣＭＰにより研磨し、第１の溝１０４の内部にのみ残す工程において、ＣＭＰによる研磨のストッパーとして働く（図２参照）。
【００６３】
次に、縮小投影露光技術により所定パターンのフィールド絶縁膜を形成するためのレジストパターンを形成した後、異方性ドライエッチングによりＳｉＮ膜１０３とパッド酸化膜１０２のエッチングを行う。レジストパターンは、ＳｉＮ膜１０３とパッド酸化膜１０２の異方性ドライエッチングを行うときのマスクとして働く。ＳｉＮ膜１０３とパッド酸化膜１０２の異方性ドライエッチングは、別々に行ってもよいが、一回の異方性ドライエッチングにより同時に行ってもよい。これによって、縮小投影露光技術により形成したフィールド絶縁膜のレジストパターンが、ＳｉＮ膜１０３に転写される。レジストパターンは、酸素プラズマ処理による灰化処理と、アンモニアと硫酸と過酸化水素水の混合溶液による洗浄により除去する。なお、レジストパターンは、この後の第１の溝１０４の形成後に除去してもよい。
【００６４】
次に、ＳｉＮ膜１０３をマスクとして、半導体基板１０１の異方性ドライエッチングを行って、半導体基板１０１上に深さが４００ｎｍの第１の溝１０４を形成する。これによって、ＳｉＮ膜１０３に転写されている、フィールド絶縁膜の所定のレジストパターンが、半導体基板１０１上の第１の溝１０４に転写される。更に、アンモニアと硫酸と過酸化水素水の混合溶液による洗浄を行って、半導体基板１０１の異方性ドライエッチング時に付着した、エッチング生成物を除去する（図３参照）。
【００６５】
次に、希釈したＨＦ溶液のエッチングにより、第１の溝１０４の側壁に露出したパッド酸化膜１０２のエッチングを行い、パッド酸化膜１０２を第１の溝１０４の側壁面より後退させる。その後、熱酸化を行って、第１の溝１０４の内部の酸化処理を行い、第２のパッド酸化膜１０５を形成する。これによって、異方性ドライエッチングによる、第１の溝１０４内の表面のエッチングダメージ層の除去、および回復を行う。また、パッド酸化膜１０２を第１の溝１０４の側壁より後退させているので、第１の溝１０４の上部の半導体基板１０１のエッジ部が適度に酸化され、ラウンドした形状に形成される。
【００６６】
次に、半導体基板１０１上に形成した第１の溝１０４の内部に完全に充填するようにして、プラズマＣＶＤ法により第１の絶縁膜１０６を形成する。第１の絶縁膜１０６は成長後の表面が平坦に形成されるように十分な膜厚で形成する。目安としては第１の溝１０４の深さの２倍程度の膜厚で形成すればよい。ここでは、第１の絶縁膜１０６の膜厚を８００ｎｍで形成する。
【００６７】
次に、半導体基板１０１上に形成した第１の溝１０４の内部だけに第１の絶縁膜１０６を残し、ＳｉＮ膜１０３上の第１の絶縁膜１０６を除去する。ここでは、ＣＭＰによる研磨によってＳｉＮ膜１０３上の第１の絶縁膜１０６を除去する。ＳｉＮ膜１０３上の第１の絶縁膜１０６を完全に除去するために、ＣＭＰによる研磨はＳｉＮ膜１０３の上部まで研磨する。この時、ＳｉＮ膜１０３と第１の絶縁膜１０６の研磨速度が、ほぼ同じになる条件を選択し、研磨後のＳｉＮ膜１０３と第１の絶縁膜１０６の高さがほぼ同じになるように行う（図４参照）。
【００６８】
次に、１３０度程度に加熱した、りん酸溶液を用いてＳｉＮ膜１０３をエッチング除去する。この時、パッド酸化膜１０２は、りん酸溶液のエッチングのストッパーとして働き、半導体基板１０１がりん酸溶液にさらされないようにできる。以上によって各素子を電気的に分離するための素子分離領域であるフィールド絶縁膜が形成できる。フィールド絶縁膜によって、溝１０４の両端を電気的に分離することができ、独立した電位を与えることが可能となる。
【００６９】
次に、縮小投影露光技術により所定パターンの第２の溝１０７を形成するためのレジストパターンを形成した後、異方性ドライエッチングにより、第１の絶縁膜１０６と第２のパッド酸化膜１０５、第１のパッド酸化膜１０２のエッチングを行って、半導体基板１０１と第１の溝１０４の一部側壁を露出させる。この時、異方性ドライエッチングはプラズマの直進性が強く、スパッタ性の強い条件で行うことにより、第１の溝１０４を開口する前段階で露出する第１の溝１０４の上部の半導体基板１０１のエッジ部をラウンドした形状にする。また、第２の溝１０７は第１の溝１０４の底部に到達しないように、異方性ドライエッチを停止する。ここでは、深さ４００ｎｍの第１の溝１０４に対して、深さ２００ｎｍの第２の溝１０７を形成する。これによって、第１の拡散層１０８が第１の溝１０４の底部に回り込まないようにできる。
【００７０】
次に、ｎ型不純物として、斜めイオン注入によってＰイオンを半導体基板１０１上に注入して、第２の溝１０７を形成時に露出した半導体基板１０１の表面と第２の溝１０７の側壁に導入して、第１の拡散層１０８を形成する。ここでは、第１の拡散層１０８を縮退させるため、５Ｅ１５ｃｍ−２（５×１０１５／ｃｍ２）以上のＰイオンを導入する。続いて、レジストパターンを、酸素プラズマ処理による灰化処理と、アンモニアと硫酸と過酸化水素水の混合溶液による洗浄により除去して、清浄な第１のパッド酸化膜１０２と第２の溝１０７の表面を露出させる（図５参照）。
【００７１】
次に、半導体基板１０１上に減圧気相成長によりＳｉ窒化膜を形成する。Ｓｉ窒化膜は６ｎｍの膜厚で形成する。この時、減圧気相成長時にＳｉ窒化膜の下部には極薄のＳｉ自然酸化膜を形成する。
【００７２】
次に縮小投影露光技術により所定パターンの容量絶縁膜１０９を形成するためのレジストパターンを形成した後、異方性ドライエッチングにより、Ｓｉ窒化膜を除去する。この時、Ｓｉ窒化膜は先に形成した第２の溝１０７をすべて含む領域を残し、それ以外の領域のＳｉ窒化膜は除去して、第１のパッド酸化膜１０２の表面を露出させる（図６参照）。第１のパッド酸化膜１０２はＳｉ窒化膜を異方性ドライエッチングで除去する際のエッチングストッパーとして機能する。加工されたＳｉ窒化膜のエッジ部は、半導体基板１０１との間に第１のパッド酸化膜１０２を挟んだ構造で、また、第２の溝１０７は、第１の拡散層１０８を形成した半導体基板１０１との間に自然酸化膜を挟んだ構造で形成する。
【００７３】
次に希釈したＨＦ溶液により、第１のパッド酸化膜１０２を除去して、半導体基板１０１の表面を露出させる。この時、Ｓｉ窒化膜で覆われた部分は、ＨＦ溶液にエッチングされないので、そのままの形状で残存する。
【００７４】
次に、酸素を含む雰囲気中、あるいは、酸素と窒素を含む雰囲気中で酸化処理を行うことによって、半導体基板１０１の表面にゲート酸化膜１１０を形成する。この時、Ｓｉ窒化膜表面にも酸化処理が施されて、耐圧・リーク特性に優れた容量絶縁膜１０９が形成できる。また酸化処理によって、第１の拡散層１０８に導入したＰイオンが十分に活性化して、容量素子の下部電極として機能できるようになる。
【００７５】
引続き導電膜を形成した後、縮小投影露光技術により所定パターンのゲート電極１１１ａと容量素子の上部電極１１１ｂを形成するためのレジストパターンを形成した後、異方性ドライエッチングにより、導電膜の加工をして、ゲート電極１１１ａと容量素子の上部電極１１１ｂを形成する。容量素子の上部電極１１１ｂは、第１の溝１０４の上部以外で半導体基板１０１上は、先に形成した第２の溝１０７の内部に含まれるように形成する。これは、容量素子の上部電極１１１ｂの端部が、第１のパッド酸化膜１０２と重ならないようにして、ＤＭＯＳ容量素子の容量値ばらつきを生じさせないようにするためである。ここで導電膜は減圧気相成長で形成した膜厚１５０ｎｍのＰｏｌｙＳｉ膜を用いる。レジストパターンは、酸素プラズマ処理による灰化処理と、アンモニアと硫酸と過酸化水素水の混合溶液による洗浄により除去して、清浄な半導体基板１０１とゲート電極１１１ａと容量素子の上部電極１１１ｂの表面を露出させる（図７参照）。
【００７６】
次に、比較的低温の減圧気相成長によりＳｉ酸化膜を、半導体基板１０１上に形成した後、異方性ドライエッチングにより全面エッチバックを行って、ゲート電極１１１ａと容量素子の上部電極１１１ｂの側壁にサイドウォール１１２を形成する（図８参照）。この時、異方性ドライエッチングにより全面エッチバックによって、容量素子の上部電極１１１ｂの周辺に残存していた、Ｓｉ窒化膜と第１のパッド酸化膜１０２も除去して、半導体基板１０１を露出させる。異方性ドライエッチは、半導体基板１０１に対して、十分にエッチングレートが低い条件で行うことによって、先に露出するＳｉ窒化膜と第１のパッド酸化膜１０２に覆われていない半導体基板１０１は、ほとんどエッチングされないように行う。
【００７７】
次に、ｎ型不純物として、イオン注入によってＡｓイオンを半導体基板１０１に注入して、ゲート電極１１１ａと容量素子の上部電極１１１ｂとサイド−ウォール１１２部以外の半導体基板１０１上に、第２の拡散層１１３を形成する。第２の拡散層１１３はＭＯＳトランジスタのソース／ドレインとして機能させるため、２Ｅ１５ｃｍ−２のＡｓイオンを導入する。この時、ゲート電極１１１ａと容量素子の上部電極１１１ｂにもＡｓイオンが注入されるので、より不純物濃度が高いｎ型のＰｏｌｙＳｉとなる。その後、熱処理を加えて、第２の拡散層１１３を電気的に活性化させる。ここでは、９００℃で１０秒の熱処理をくわえる。
【００７８】
次に、半導体基板１０１上にＴｉＮ／Ｃｏ膜を堆積して熱処理を施すことによって、ゲート電極１１１ａと容量素子の上部電極１１１ｂと第２の拡散層１１３の上部に、シリサイド層１１４を形成する。シリサイド層１１４は、ゲート電極１１１ａと容量素子の上部電極１１１ｂと第２の拡散層１１３を低抵抗化するためと、後に形成する第１の密着層１１７との接触を安定化、及び、低抵抗化するために形成する。この場合、シリサイド層１１４はＣｏシリサイドで形成する（図９参照）。
【００７９】
次に、シリサイド層１１４を形成した半導体基板１０１上に、第２の絶縁膜１１５を形成する。第２の絶縁膜１１５は、常圧ＣＶＤ法で成長させたＢＰＳＧ膜やプラズマＣＶＤ法で成長させたＳｉ酸化膜で、その単層膜や、あるいは複数層を組み合わせた多層膜で形成する。ここでは、膜厚が１００ｎｍのＢＰＳＧ膜と、膜厚が５００ｎｍのＳｉ酸化膜と、膜厚が９００ｎｍのＢＰＳＧ膜を形成した後、ＣＭＰを行って平坦化処理を施し、最終的に１０００ｎｍ程度に仕上げた絶縁膜を第２の絶縁膜１１５とする。第２の絶縁膜１１５は半導体基板１０１上に形成したシリサイド層１１４と、下部にバリアメタル層１２０を形成した配線層１２１との絶縁耐圧を確保するために設ける。
【００８０】
次に、第２の絶縁膜１１５には、縮小投影露光技術により所定パターンのコンタクト穴１１６を形成するためのレジストパターンを形成した後、異方性ドライエッチングにより、第２の絶縁膜１１５を加工をして、コンタクト穴１１６を形成する。この時、コンタクト穴１１６の底部のシリサイド層１１４が露出するように、異方性ドライエッチングを行う。また、コンタクト穴１１６は、ここでは、２００ｎｍ程度の直径で形成する。続いて、レジストパターンは、酸素プラズマ処理による灰化処理と、アンモニアと硫酸と過酸化水素水の混合溶液による洗浄により除去して、清浄な第２の絶縁膜１１５の表面とコンタクト穴１１６の内部表面を露出させる（図１０参照）。
【００８１】
次に、第２の絶縁膜１１５を形成した半導体基板１０１上には、第１の密着層１１７と第２の密着層１１８を順次、形成する。第１の密着層１１７は、第２の絶縁膜１１５への密着力の確保と、コンタクト穴１１６の底部の露出したシリサイド層１１４との接触を安定化するために形成する。第２の密着層１１８は、導電体プラグ１１９の材料の拡散防止層とするために形成する。ここでは、第１の密着層１１７は、膜厚が１０ｎｍ程度のＴｉ膜を用いる。Ｔｉ膜は、半導体基板１０１の表面と、コンタクト穴１１６の底部では膜厚が１０ｎｍ程度、コンタクト穴１１６の側面には、ほとんど成長しない条件で形成する。また、第２の密着層１１８は、膜厚が５ｎｍ程度のＴｉＮ膜を用いる。ＴｉＮ膜は、半導体基板１０１の表面と、コンタクト穴１１６の底部と側面、全てにおいてコンフォーマルな膜厚で形成する。
【００８２】
次に、第１の密着層１１７と第２の密着層１１８を形成した半導体基板１０１上に、導電体プラグ１１９を形成するための導電膜を形成する。導電膜は、半導体基板１０１の表面と、コンタクト穴１１６の底部と側面、全てにおいてコンフォーマルな膜厚で形成し、コンタクト穴１１６を充填する。ここでは、膜厚をコンタクト穴１１６の直径程度で設定して、プラズマＣＶＤ法により膜厚が４００ｎｍのＷ膜を形成する。続いて導電層にＣＭＰ処理を施して、第２の密着層１１８上の導電層を全て除去し、コンタクト穴１１６の内部にのみ残すようにする。また、この時、ＣＭＰ処理時は導電層だけでなく、第２の絶縁膜１１５上の第１の密着層１１７と第２の密着層１１８を同時に除去して、第２の絶縁膜１１５の表面を露出させる。以上によって、導電体プラグ１１９を形成する。導電体プラグ１１９はシリサイド層１１４を上部に形成したゲート電極１１１ａ、容量素子の上部電極１１１ｂ、第２の拡散層１１３と下部にバリアメタル層１２０を形成した配線層１２１を電気的に接続するために形成する。
【００８３】
次に、導電体プラグ１１９を形成した第２の絶縁膜１１５上に、バリアメタル層１２０と配線層１２１と反射防止膜層１２２を順次形成する。バリアメタル層１２０は、導電体プラグ１１９と接触を密にして電気的に安定化するため、および上部に形成する配線層１２１の結晶性を整え、熱応力等による配線層１２１の断線を防止するために形成する。配線層１２１は電気抵抗を下げるために形成する。反射防止膜層１２２は、バリアメタル層１２０と配線層１２１と反射防止膜層１２２を所定のパターンに加工する時、縮小投影露光技術により形成するレジストパターンを、よりマスクパターンに忠実に転写するために形成する。ここでは、バリアメタル１２０は、膜厚がそれぞれ、下層２０ｎｍと上層２０ｎｍのＴｉ膜とＴｉＮ膜で形成する。また、配線層１２１は、膜厚が４００ｎｍのアルミ合金で形成する。また、反射防止膜層１２２は、膜厚がそれぞれ、下層５ｎｍと上層２０ｎｍのＴｉ膜とＴｉＮ膜で形成する。
【００８４】
次に、縮小投影露光技術により所定パターンのレジストパターンを形成した後、異方性ドライエッチングにより、バリアメタル層１２０と配線層１２１と反射防止膜層１２２を加工する（図１１参照）。
【００８５】
次に、容量絶縁膜を形成する別の２方法について説明する。すなわち、図５に示す、第２の溝１０７の表面を露出させた以降の工程について説明する。それ以前の製造方法については上記と同じである。
【００８６】
まず一つ目の方法について説明する。
【００８７】
半導体基板１０１上に減圧気相成長によりＳｉ酸化膜を形成する。Ｓｉ酸化膜は１０ｎｍの膜厚で形成する。減圧気相成長は耐圧特性に優れたＳｉ酸化膜を形成するために、例えばＳｉＨ４とＮ２Ｏの混合ガスを用いて比較的高温の熱分解で形成する。この場合は、最終的に形成される容量絶縁膜１０９が主にＳｉ酸化膜で形成されるため、Ｓｉ窒化膜と比較して誘電率が低く、ＤＭＯＳ容量が同一面積では低くなってしまうという短所がある。次に縮小投影露光技術により所定パターンの容量絶縁膜１０９を形成するためのレジストパターンを形成した後、希釈したＨＦ溶液により、減圧気相成長により形成したＳｉ酸化膜と第１のパッド酸化膜１０２を除去して、半導体基板１０１の表面を露出させる。この場合は、Ｓｉ窒化膜を形成していないので、Ｓｉ窒化膜を異方性ドライエッチによって除去する工程が不要となり、工程が短縮できるという長所がある。
【００８８】
次に、酸素を含む雰囲気中、あるいは、酸素と窒素を含む雰囲気中で酸化処理を行うことによって、半導体基板１０１の表面にゲート酸化膜１１０を形成する。以降の製造方法については同じである。
【００８９】
次に二つ目の方法について説明する。
【００９０】
半導体基板１０１上に熱酸化によりＳｉ酸化膜を形成する。Ｓｉ酸化膜は１０ｎｍの膜厚で形成する。この場合は、最終的に形成される容量絶縁膜１０９が主にＳｉ酸化膜で形成されるため、Ｓｉ窒化膜と比較して誘電率が低く、ＤＭＯＳ容量が同一面積では低くなってしまうという短所がある。また、異なる面方位を有する１０８第１の拡散層を熱酸化して形成するので、成長するＳｉ酸化膜の膜厚が不均一になるという短所がある。ＣＶＤ法で形成した方が、第１の拡散層１０８上には、より膜厚が均一なコンフォーマルな膜が形成できる。一方では、従来の製造方法と親和性が高く、製造が比較的容易という長所がある。次に縮小投影露光技術により所定パターンの容量絶縁膜１０９を形成するためのレジストパターンを形成した後、希釈したＨＦ溶液により、熱酸化により形成したＳｉ酸化膜と第１のパッド酸化膜１０２を除去して、半導体基板１０１の表面を露出させる。この場合は、Ｓｉ窒化膜を形成していないので、Ｓｉ窒化膜を異方性ドライエッチによって除去する工程が不要となり、工程が短縮できるという長所がある。
【００９１】
次に、酸素を含む雰囲気中、あるいは、酸素と窒素を含む雰囲気中で酸化処理を行うことによって、半導体基板１０１の表面にゲート酸化膜１１０を形成する。以降の製造方法については同じである。
【００９２】
以上によって、ＤＭＯＳ容量素子を含む微細な半導体装置を、より小さいチップ面積で歩留の低下をまねくことなく安定に製造することができる、優れた半導体装置とその製造方法を実現できるものである。
【００９３】
【発明の効果】
請求項１記載の半導体装置によれば、半導体基板上に構成したＤＭＯＳ容量素子の有効面積として、フィールド絶縁膜を構成する第１の溝の一部も寄与することができるので、半導体基板上に占める、ＤＭＯＳ容量素子の占有面積を大幅に小さくすることができる。その結果、半導体装置の高集積化や高密度化が可能になる。
【００９４】
請求項２記載の半導体装置によれば、請求項１と同様な効果のほか、容量の下部電極となる第１の拡散層とＭＯＳトランジスタのソースとなる第２の拡散層は重ねて形成できるので、配線層を介した接続に依らず電気的に短絡することができ、トランジスタとＤＭＯＳ容量との直列接続が可能となる。
【００９５】
請求項３記載の半導体装置によれば、請求項２と同様な効果のほか、容量絶縁膜をＳｉ窒化膜を含む膜で構成することにより、より誘電率を高くすることができ、ＤＭＯＳ容量素子の面積を縮小することができる。
【００９６】
請求項４記載の半導体装置によれば、請求項３と同様な効果がある。
【００９７】
請求項５記載の半導体装置によれば、請求項２と同様な効果がある。
【００９８】
請求項６記載の半導体装置によれば、請求項２と同様な効果がある。
【００９９】
請求項７記載の半導体装置によれば、請求項２と同様な効果のほか、ＤＭＯＳ容量素子の下部電極を構成する半導体基板の表面と溝の境界線は、エッジ角部が丸めて形成されるので、容量絶縁膜は、エッジ角部においても膜厚に違いが生じないようにコンフォーマルに形成できる。これによって、ＤＭＯＳ容量素子の下部電極を構成する半導体基板の表面と溝の境界線における、電界集中による容量絶縁膜の絶縁破壊を防止することができる。また、容量絶縁膜をコンフォーマルに形成するので、局所的薄膜化による局所的な電界増加が生じず、容量絶縁膜の絶縁破壊を防止することができる。
【０１００】
請求項８記載の半導体装置によれば、請求項２と同様な効果のほか、コンフォーマルな膜厚で容量絶縁膜６が構成できる。
【０１０１】
請求項９記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【０１０２】
請求項１０記載の半導体装置の製造方法によれば、請求項９と同様な効果のほか、容量値のばらつきを抑えることができる。
【０１０３】
請求項１１記載の半導体装置の製造方法によれば、請求項９と同様な効果がある。
【０１０４】
請求項１２記載の半導体装置の製造方法によれば、請求項９と同様な効果がある。
【０１０５】
請求項１３記載の半導体装置の製造方法によれば、請求項９と同様な効果のほか、第１の拡散層が第１の溝の底部に回り込まないようにできる。
【０１０６】
請求項１４記載の半導体装置の製造方法によれば、請求項９と同様な効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置の断面図である。
【図２】本発明の第２の実施の形態における半導体装置の製造方法の初期段階の一部工程断面図である。
【図３】図２に続く工程断面図である。
【図４】図３に続く工程断面図である。
【図５】図４に続く工程断面図である。
【図６】図５に続く工程断面図である。
【図７】図６に続く工程断面図である。
【図８】図７に続く工程断面図である。
【図９】図８に続く工程断面図である。
【図１０】図９に続く工程断面図である。
【図１１】図１０に続く工程断面図である。
【図１２】従来の半導体装置の製造方法の初期段階の一部工程断面図である。
【図１３】図１２に続く工程断面図である。
【図１４】図１３に続く工程断面図である。
【図１５】図１４に続く工程断面図である。
【図１６】図１５に続く工程断面図である。
【図１７】図１６に続く工程断面図である。
【図１８】図１７に続く工程断面図である。
【符号の説明】
１ 半導体基板
２ 第１の溝
３ 第１の絶縁膜
４ 第２の溝
５ 第１の拡散層
６ ６ａ，６ｂ 容量絶縁膜
７ ゲート酸化膜
８ａ ゲート電極
８ｂ 容量素子の上部電極
９ サードウォール
１０ａ，１０ｂ，１０ｃ 第２の拡散層
１１ シリサイド層
１２ 層間絶縁膜層
１３ 密着層
１４ 導電体プラグ
１５ バリアメタル層
１６ 配線層
１７ 反射防止膜層
１０１ 半導体基板
１０２ 第１のパッド酸化膜
１０３ ＳｉＮ膜
１０４ 第１の溝
１０５ 第２のパッド酸化膜
１０６ 第１の絶縁膜
１０７ 第２の溝
１０８ 第１の拡散層
１０９ 容量絶縁膜
１１０ ゲート酸化膜
１１１ａ ゲート電極
１１１ｂ 容量素子の上部電極
１１２ サドウォール
１１３ 第２の拡散層
１１４ シリサイド層
１１５ 第２の絶縁膜
１１６ コンタクト穴
１１７ 第１の密着層
１１８ 第２の密着層
１１９ 導電体プラグ
１２０ バリアメタル層
１２１ 配線層
１２２ 反射防止膜層
２０１ 半導体基板
２０２ パッド酸化膜
２０３ ＳｉＮ膜
２０４ 溝
２０５ Ｓｉ酸化膜
２０６ 第１の拡散層
２０７ 容量絶縁膜
２０８ 容量素子の上部電極
２０９ サイドウォール
２１０ 第１の拡散層
２１１ シリサイド層
２１２ 層間絶縁膜層
２１３ 密着層下層
２１４ 密着層上層
２１５ 導電体プラグ
２１６ バリアメタル層
２１７ 配線層
２１８ 反射防止膜層
【発明の属する技術分野】
本発明は、例えばＤＭＯＳ容量を有する半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体装置とその製造方法を説明する。図１２〜図１８は従来の半導体装置とその製造方法を示すものである。
【０００３】
図１２〜図１８において、２０１は半導体基板、２０２はパッド酸化膜、２０３はＳｉＮ膜、２０４は半導体基板２０１に形成された溝、２０５はプラズマＣＶＤ法により形成したシリコン酸化膜、２０６は第１の拡散層、２０７は容量絶縁膜、２０８は容量素子の上部電極、２０９はサードウォール、２１０は第１の拡散層、２１１はシリサイド層、２１２は層間絶縁膜層、２１３は密着層下層、２１４は密着層上層、２１５は導電体プラグ、２１６はバリアメタル層、２１７は配線層、２１８は反射防止膜層である。
【０００４】
まず、半導体基板２０１に素子分離領域であるフィールド絶縁膜を形成する従来技術（ＳＴＩ技術）について説明する。半導体基板２０１上に電気炉による熱酸化により、パッド酸化膜２０２を形成し、続いて減圧ＣＶＤ法によりＳｉＮ膜２０３を形成する（図１２）。縮小投影露光法によりフィールド絶縁膜を形成するためレジストパターンを形成し、ＳｉＮ膜２０３と、パッド酸化膜２０２と、半導体基板２０１の所定の位置に連続して溝２０４を形成する（図１３）。
【０００５】
溝２０４を形成した半導体基板２０１上に、溝２０４に充填されるようにシリコン酸化膜２０５を形成し、ＣＭＰにより研磨することにより、溝２０４以外のシリコン酸化膜２０５を除去して、溝２０４内部だけにシリコン酸化膜２０５を残し、ＳｉＮ膜２０３の表面を露出させる（図１４）。更に露出したＳｉＮ膜２０３を除去することによって、フィールド絶縁膜が形成される。
【０００６】
続いて半導体基板２０１上の所定の領域に、高濃度の不純物としてＰイオンを導入して、第１の拡散層２０６を形成する（図１５）。第１の拡散層２０６上には、電気炉による熱酸化により形成したＳｉ酸化膜（図１６）と、減圧気相成長法により形成した多結晶Ｓｉ膜を順次堆積する。縮小投影露光法によりレジストパターンを形成し、多結晶ＳｉとＳｉ酸化膜を所定のパターンに加工することによって、容量絶縁膜２０７と容量素子の上部電極２０８を形成する。以上によって、半導体基板２０１上の第１の拡散層２０６を下部電極とし、容量素子の上部電極２０８、容量絶縁膜２０７とを有する、ＤＭＯＳ容量の基本的な構造が実現できる。
【０００７】
以上が、従来の半導体装置とその製造方法の概略である。
【０００８】
【発明が解決しようとする課題】
一般に容量素子の容量Ｃは面積Ｓと容量絶縁膜の膜厚Ｔと誘電率εで決定され下記の関係である。
【０００９】
Ｃ＝εＳ／Ｔ
半導体基板上に形成するＤＭＯＳ容量素子における容量値は、容量絶縁膜材料が半導体基板材料や製造方法との親和性のあるものに限定されるため、ある特定の製造方法を選択した場合は、容量絶縁膜の膜厚Ｔと誘電率εは、固定されたパラメータとなる。半導体基板上に形成する集積回路に要求される容量Ｃを実現するためには、容量素子の面積Ｓを可変パラメータとして容量値が設定されているのが現状である。
【００１０】
一方で現状の集積回路は、コスト低減、高機能化、低消費電力化、等の目的で微細化と半導体基板の大口径化が進められており、チップサイズの縮小と取れ数の拡大は重要な課題である。
【００１１】
また、一般的に用いられている容量素子の容量絶縁膜は、薄膜化が進められているものの、薄膜化に応じたトンネル電流の増加などの問題で、容量絶縁膜の膜厚Ｔの縮小には限界がある。一方で誘電率εを増加するための新たな材料を使用する試みも進められているが、半導体装置の製造方法との親和性の問題がある。
【００１２】
以上から従来の半導体装置とその製造方法では、ＤＭＯＳ容量を形成する上で、ある一定の容量Ｃを保ちつつ、半導体基板上に占める容量素子の占有面積を縮小することはできない。
【００１３】
本発明は、ＤＭＯＳ容量を形成する上で、ある一定の容量Ｃを保ちつつ、半導体基板上に占める容量素子の占有面積を縮小できる半導体装置およびその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１記載の半導体装置は、半導体基板と、この半導体基板上に形成された溝および溝に埋め込まれた絶縁膜により形成された素子分離領域と、半導体基板上に形成された拡散層を下部電極とした容量領域とを備えた半導体装置であって、容量領域の一部が溝内に延長し、拡散層が半導体基板上から溝の側壁へ連続して構成されて溝内の容量領域の下部電極を構成していることを特徴とするものである。
【００１５】
請求項１記載の半導体装置によれば、半導体基板上に構成したＤＭＯＳ容量素子の有効面積として、フィールド絶縁膜を構成する第１の溝の一部も寄与することができるので、半導体基板上に占める、ＤＭＯＳ容量素子の占有面積を大幅に小さくすることができる。その結果、半導体装置の高集積化や高密度化が可能になる。
【００１６】
請求項２記載の半導体装置は、請求項１において、半導体基板上にＭＯＳ型トランジスタ領域を有し、容量領域はＤＭＯＳ容量領域であり、ＤＭＯＳ容量領域の下部電極を構成する拡散層は、ＭＯＳ型トランジスタのソース／ドレインとして機能する拡散層と電気的に繋がっているものである。
【００１７】
請求項２記載の半導体装置によれば、請求項１と同様な効果のほか、容量の下部電極となる第１の拡散層とＭＯＳトランジスタのソースとなる第２の拡散層は重ねて形成できるので、配線層を介した接続に依らず電気的に短絡することができ、トランジスタとＤＭＯＳ容量との直列接続が可能となる。
【００１８】
請求項３記載の半導体装置は、請求項２において、ＤＭＯＳ容量領域の容量絶縁膜は、少なくともＣＶＤ法により成長させたＳｉ酸化膜かＳｉ窒化膜を含む膜構成で構成され、ＭＯＳ型トランジスタのゲート酸化膜は、窒素と酸素を含む雰囲気中で酸窒化して成長させたＳｉＯＮ膜か、酸素を含む雰囲気中で酸化して成長させたＳｉＯ２膜で構成されているものである。
【００１９】
請求項３記載の半導体装置によれば、請求項２と同様な効果のほか、容量絶縁膜をＳｉ窒化膜を含む膜で構成することにより、より誘電率を高くすることができ、ＤＭＯＳ容量素子の面積を縮小することができる。
【００２０】
請求項４記載の半導体装置は、請求項１において、容量領域の容量絶縁膜は、ＣＶＤ法により成長させたＳｉ窒化膜と、Ｓｉ窒化膜を再酸化したＳｉＯＮ膜で構成されているものである。
【００２１】
請求項４記載の半導体装置によれば、請求項３と同様な効果がある。
【００２２】
請求項５記載の半導体装置は、請求項１において、容量領域の容量絶縁膜は、ＣＶＤ法により成長させたＳｉ酸化膜と、Ｓｉ酸化膜を少なくとも窒素を含む雰囲気中で酸窒化したＳｉＯＮ膜で構成されているものである。
【００２３】
請求項５記載の半導体装置によれば、請求項１と同様な効果がある。
【００２４】
請求項６記載の半導体装置は、請求項２において、ＤＭＯＳ容量領域の上部電極は、ＭＯＳ型トランジスタのゲート電極と同一の材料で構成されているものである。
【００２５】
請求項６記載の半導体装置によれば、請求項２と同様な効果がある。
【００２６】
請求項７記載の半導体装置は、請求項１において、容量領域の下部電極を構成する拡散層は、半導体基板と溝の角部において、角が丸まって構成されているものである。
【００２７】
請求項７記載の半導体装置によれば、請求項１と同様な効果のほか、ＤＭＯＳ容量素子の下部電極を構成する半導体基板の表面と溝の境界線は、エッジ角部が丸めて形成されるので、容量絶縁膜は、エッジ角部においても膜厚に違いが生じないようにコンフォーマルに形成できる。これによって、ＤＭＯＳ容量素子の下部電極を構成する半導体基板の表面と溝の境界線における、電界集中による容量絶縁膜の絶縁破壊を防止することができる。また、容量絶縁膜をコンフォーマルに形成するので、局所的薄膜化による局所的な電界増加が生じず、容量絶縁膜の絶縁破壊を防止することができる。
【００２８】
請求項８記載の半導体装置は、請求項１において、容量領域の容量絶縁膜は、容量領域の下部電極を構成する拡散層の全ての領域にわたって、その膜厚が±１０％のばらつき範囲で構成されているものである。
【００２９】
請求項８記載の半導体装置によれば、請求項１と同様な効果のほか、コンフォーマルな膜厚で容量絶縁膜６が構成できる。
【００３０】
請求項９記載の半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜を形成した半導体基板上に、第１の絶縁膜と半導体基板を貫通する第１の溝を形成する工程と、第１の溝に第２の絶縁膜を充填しフィールド絶縁膜を形成する工程と、第１の絶縁膜と第２の絶縁膜に、少なくとも第１の溝の側壁を含む領域において第２の溝を形成すると同時に、第２の溝に露出した第１の溝上部の半導体基板の角を落として丸める工程と、第２の溝に露出した半導体基板に不純物を導入して第１の拡散層を形成する工程と、半導体基板上に容量絶縁膜を形成する工程と、容量絶縁膜を第２の溝を覆う部分を残し、その他の領域の容量絶縁膜を除去する工程と、半導体基板上にゲート酸化膜を形成すると同時に容量絶縁膜を再酸化する工程と、ゲート酸化膜を形成した半導体基板上に第１の導電膜を形成する工程と、第１の導電膜を加工してゲート電極と容量上部電極を同時に形成する工程と、ゲート電極と容量上部電極の側壁にサイドウォールを形成する工程と、露出した半導体基板上に不純物を導入して第２の拡散層を形成する工程と、第２の拡散層とゲート電極と容量上部電極の上面に、第１の導電膜より低抵抗な第２の導電膜を形成する工程を含むものである。
【００３１】
請求項９記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【００３２】
請求項１０記載の半導体装置の製造方法は、請求項９において、第１の溝以外の領域に形成する容量上部電極が、第２の溝領域の内部に含まれるように形成するものである。
【００３３】
請求項１０記載の半導体装置の製造方法によれば、請求項９と同様な効果のほか、容量値のばらつきを抑えることができる。
【００３４】
請求項１１記載の半導体装置の製造方法は、請求項９において、容量絶縁膜が気相成長で形成したＳｉ窒化膜であるものである。
【００３５】
請求項１１記載の半導体装置の製造方法によれば、請求項９と同様な効果がある。
【００３６】
請求項１２記載の半導体装置の製造方法は、請求項９において、容量絶縁膜が気相成長で形成したＳｉ酸化膜であるものである。
【００３７】
請求項１２記載の半導体装置の製造方法によれば、請求項９と同様な効果がある。
【００３８】
請求項１３記載の半導体装置の製造方法は、請求項９において、第２の溝が第１の溝よりも浅く形成するものである。
【００３９】
請求項１３記載の半導体装置の製造方法によれば、請求項９と同様な効果のほか、第１の拡散層が第１の溝の底部に回り込まないようにできる。
【００４０】
請求項１４記載の半導体装置の製造方法は、請求項９において、容量上部電極とサイドウォール下部以外の容量絶縁膜が、サイドウォールを形成する工程において除去し、半導体基板の表面を露出させるものである。
【００４１】
請求項１４記載の半導体装置の製造方法によれば、請求項９と同様な効果がある。
【００４２】
【発明の実施の形態】
以下本発明の第１の実施の形態について、図面を参照しながら説明する。
【００４３】
図１は本発明の半導体装置を示すものであり、１は半導体基板、２は第１の溝、３は第１の絶縁膜、４は第２の溝、５は第１の拡散層、６，６ａ，６ｂは容量絶縁膜、７はゲート酸化膜、８ａはゲート電極、８ｂは容量素子の上部電極、９はサードウォール、１０ａ，１０ｂ，１０ｃは第２の拡散層、１１はシリサイド層、１２は第２の縁膜膜、１３は密着層、１４は導電体プラグ、１５はバリアメタル層、１６は配線層、１７は反射防止膜層である。
【００４４】
半導体基板１は、本実施の形態ではｐ型のＳｉ基板で構成される。
【００４５】
半導体基板１には、素子分離領域であるＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）領域が構成されており、半導体基板１上の所定の場所に第１の溝２が構成され、その内部に第１の絶縁膜３が充填される。ここでは第１の絶縁膜３は、例えばＣＶＤ法で成長させたＳｉ酸化膜で構成される。半導体基板１上の所定の場所の第１の溝２と、その内部に充填された第１の絶縁膜３は、各種回路素子を絶縁分離するために機能し、例えば、図１では、第１の拡散層５と第２の拡散層１０ｃを電気的に絶縁分離する機能がある。
【００４６】
第１の絶縁膜３には、半導体基板１に構成されている第１の溝２の側壁を含む、第２の溝４が構成される。ここで、第２の溝４の深さは、第１の溝２の深さよりも浅く構成される。これは、第１の拡散層５が第１の溝２の底部に回り込まないように構成し、第１の拡散層５と第２の拡散層１０ｃを電気的に絶縁分離することを、より確実に機能させるためである。
【００４７】
第２の溝４の側壁に露出した、第１の溝２の側壁部と、側壁部と連続する半導体基板１の表面部の一部領域には、第１の拡散層５が構成される。第１の拡散層５は、ＤＭＯＳ容量素子の下部電極として機能させるために構成しており、第１の拡散層５は、高濃度の不純物が導入されｎ型に縮退した層で構成される。これは、第１の拡散層５の電位が変動した時に、容量絶縁膜６との接触部に空乏層が広がり、ＤＭＯＳ容量素子の規定容量の電圧依存変動を抑えるためである。
【００４８】
容量絶縁膜６は、第１の拡散層５に接し、第２の溝４の内部を覆い、容量素子の上部電極８ｂの下部に構成する。容量絶縁膜６と、容量素子の上部電極８ｂと、第１の拡散層５の下部電極によってＤＭＯＳ容量素子が構成される。ここでは容量絶縁膜６は、例えば、ＣＶＤ法でＳｉ窒化膜を成長させ、酸素雰囲気中で酸化処理を施したＳｉＯＮ膜や、比較的高温のＣＶＤ法で成長させた耐圧特性に優秀なＳｉ酸化膜や、熱酸化により半導体基板１を直接酸化して成長させたＳｉ酸化膜や、Ｓｉ酸化膜を少なくとも窒素を含む雰囲気中で酸窒化したＳｉＯＮ膜や、上記方法の組み合わせで成長させた絶縁膜で構成する。容量絶縁膜６をＳｉ窒化膜を含む膜構成で構成することにより、より誘電率を高くすることができ、ＤＭＯＳ容量素子の面積を縮小することができる。また、ＣＶＤ法により成長させることにより、その膜厚が第１の拡散層５上の位置に依らず、±１０％以内のばらつきで構成され、半導体基板１の面方位に依存しない、コンフォーマルな膜厚で容量絶縁膜６が構成できる。また、容量絶縁膜６に窒素を含有させることにより、より耐圧特性に優れた容量絶縁膜６を構成できる。
【００４９】
ゲート酸化膜７は、半導体基板１上の第１の溝２以外の特定の領域に構成され、ゲート電極８ａの下部に構成される。ここではゲート酸化膜７は、例えば、熱酸化により半導体基板１を直接酸化して成長させたＳｉ酸化膜や、熱酸化中にＮＯ等の窒素を含むガスを添加して成長させたＳｉ酸窒化膜で構成される。
【００５０】
ＤＭＯＳ容量領域の上部電極８ｂは、ＭＯＳ型トランジスタのゲート電極８ａと同一の材料で構成されている。ゲート電極８ａの側壁には、サイドウォール９が構成され、半導体基板１上のゲート電極８ａとサイドウォール９の構成部以外の領域には、第２の拡散層１０ａ，１０ｂ，１０ｃが構成される。ここではサイドウォール９は、Ｓｉ酸化膜やＳｉ窒化膜やその組み合わせ積層膜で構成される。また、１０ａ，１０ｂ，１０ｃ第２の拡散層は、イオン注入によりＰイオンやＡｓイオンを導入することにより、ｎ型の拡散層で構成される。
【００５１】
以上によって、ゲート酸化膜７を絶縁膜とする、ＭＯＳトランジスタとして機能し、ゲート電極８ａ、第２の拡散層１０ａ，１０ｂは、それぞれＭＯＳトランジスタのゲート、ソース／ドレインとして機能する。
【００５２】
シリサイド層１１は、ゲート電極８ａと容量素子８ｂの上部電極と第２の拡散層１０ａ，１０ｂ，１０ｃの上面に自己整合的に形成した、金属シリサイド層であり、それぞれゲート電極８ａ、容量素子の上部電極８ｂ、第２の拡散層１０ａ，１０ｂ，１０ｃを、低抵抗化するために構成される。ここではシリサイド層１１は、例えばＣｏＳｉ２層で構成される。
【００５３】
第２の絶縁膜１２は、半導体基板１上に構成され、上部のバリアメタル層１５、配線層１６、反射防止膜層１７と、半導体基板１上のＭＯＳトランジスタやＤＭＯＳ容量素子を絶縁分離するために構成される。ここでは第２の絶縁膜１２は、例えばＢＰＳＧ膜や比較的低温のＣＶＤ法で成長させたＳｉ酸化膜や、Ｓｉ窒化膜や、それらの組み合わせ積層膜で構成される。
【００５４】
密着層１３と導電体プラグ１４は、第２の絶縁膜１２を上下に貫通し、半導体基板１上のＭＯＳトランジスタやＤＭＯＳ容量素子と、バリアメタル層１５、配線層１６、反射防止膜層１７を電気的に接続するために構成される。また、容量素子の上部電極８ｂに接続する密着層１３と導電体プラグ１４は、下部に第１の拡散層５を有し容量絶縁膜として機能する、容量絶縁膜６ａ，６ｂの上方には構成されない。これは、密着層１３と導電体プラグ１４を形成時のダメージを回避して、容量絶縁膜６の機能を保つためである。
【００５５】
バリアメタル層１５、配線層１６、反射防止膜層１７は三層で機能しており、ＭＯＳトランジスタやＤＭＯＳ容量素子を、密着層１３と導電体プラグ１４を介して、電気的に接続するための配線を構成している。
【００５６】
以上の構成によって、半導体基板１上に構成したＤＭＯＳ容量素子の有効面積として、第１の溝２の側壁部と連続する半導体基板１の表面部の一部領域に構成された第１の拡散層５上に位置する容量絶縁膜６ａ部分のみでなく、第２の溝４の側壁に露出した第１の溝２の側壁部に構成された第１の拡散層５上に位置する容量絶縁膜６ｂ部分も容量に寄与することができるので、半導体基板１上に占める、ＤＭＯＳ容量素子の占有面積を大幅に小さくすることができる。容量絶縁膜６ｂ部分は元々フィールド絶縁膜を構成する一部であり、容量増加のために、半導体基板１上に新たな領域を占有しないという長所がある。
【００５７】
また、ＤＭＯＳ容量素子の下部電極を構成する第１の拡散層５の、半導体基板１の表面部分とそれに連続する第２の溝４の側壁との角部の境界線は、図１の部分拡大図に示すように、エッジ角部を丸めて構成される。容量絶縁膜６は、そのエッジ角部においても膜厚に違いが生じないようにコンフォーマルに構成される。これによって、ＤＭＯＳ容量素子の下部電極を構成する第１の拡散層５の、１半導体基板の表面と４第２の溝の境界線における、電界集中による容量絶縁膜６の絶縁破壊を防止することができる。また、容量絶縁膜６をコンフォーマルに構成しているので、局所的薄膜化による局所的な電界増加が生じず、容量絶縁膜６の絶縁破壊を防止することができる。
【００５８】
また、第１の拡散層５と第２の拡散層１０ｂは重なった構成にすることによって、ＭＯＳ型トランジスタのソースと、容量素子の下部電極を電気的に短絡することができる。
【００５９】
以上のように、第１の実施の形態の発明では、半導体基板上に形成したフィールド絶縁膜部と機能を共有させ、また、半導体基板に水平方向以外にも容量絶縁膜が構成させるので、半導体基板上に占める容量素子の占有面積以上の容量素子の面積Ｓを設定することができる。
【００６０】
以下本発明の第２の実施の形態について、図面を参照しながら説明する。
【００６１】
図２〜図１１は本発明の半導体装置の製造方法を示すものであり、１０１は半導体基板、１０２は第１のパッド酸化膜、１０３はＳｉＮ膜、１０４は第１の溝、１０５は第２のパッド酸化膜、１０６は第１の絶縁膜、１０７は第２の溝、１０８は第１の拡散層、１０９は容量絶縁膜、１１０はゲート酸化膜、１１１ａはゲート電極、１１１ｂは容量素子の上部電極、１１２はサードウォール、１１３は第２の拡散層、１１４はシリサイド層、１１５は第２の絶縁膜、１１６はコンタクト穴、１１７は第１の密着層、１１８は第２の密着層、１１９は導電体プラグ、１２０はバリアメタル層、１２１は配線層、１２２は反射防止膜層である。
【００６２】
半導体基板１０１は、本実施の形態ではｐ型のＳｉ基板を用いる。半導体基板１０１上には、１０００度の熱酸化により膜厚が１０ｎｍの第１のパッド酸化膜１０２を形成し、その上部に減圧ＣＶＤにより膜厚が１５０ｎｍのＳｉＮ膜１０３を形成する。パッド酸化膜１０２は、半導体基板１０１にＳｉＮ膜１０３が直接触れないようにするために設ける。また、後にＳｉＮ膜１０３をエッチング除去する時のストッパーとして働く。ＳｉＮ膜１０３は半導体基板１０１に第１の溝１０４を形成する異方性ドライエッチング時のマスクとして用いるために設ける。また、第１の溝１０４に充填すると同時に、ＳｉＮ膜１０３上に形成したシリコン酸化膜を、ＣＭＰにより研磨し、第１の溝１０４の内部にのみ残す工程において、ＣＭＰによる研磨のストッパーとして働く（図２参照）。
【００６３】
次に、縮小投影露光技術により所定パターンのフィールド絶縁膜を形成するためのレジストパターンを形成した後、異方性ドライエッチングによりＳｉＮ膜１０３とパッド酸化膜１０２のエッチングを行う。レジストパターンは、ＳｉＮ膜１０３とパッド酸化膜１０２の異方性ドライエッチングを行うときのマスクとして働く。ＳｉＮ膜１０３とパッド酸化膜１０２の異方性ドライエッチングは、別々に行ってもよいが、一回の異方性ドライエッチングにより同時に行ってもよい。これによって、縮小投影露光技術により形成したフィールド絶縁膜のレジストパターンが、ＳｉＮ膜１０３に転写される。レジストパターンは、酸素プラズマ処理による灰化処理と、アンモニアと硫酸と過酸化水素水の混合溶液による洗浄により除去する。なお、レジストパターンは、この後の第１の溝１０４の形成後に除去してもよい。
【００６４】
次に、ＳｉＮ膜１０３をマスクとして、半導体基板１０１の異方性ドライエッチングを行って、半導体基板１０１上に深さが４００ｎｍの第１の溝１０４を形成する。これによって、ＳｉＮ膜１０３に転写されている、フィールド絶縁膜の所定のレジストパターンが、半導体基板１０１上の第１の溝１０４に転写される。更に、アンモニアと硫酸と過酸化水素水の混合溶液による洗浄を行って、半導体基板１０１の異方性ドライエッチング時に付着した、エッチング生成物を除去する（図３参照）。
【００６５】
次に、希釈したＨＦ溶液のエッチングにより、第１の溝１０４の側壁に露出したパッド酸化膜１０２のエッチングを行い、パッド酸化膜１０２を第１の溝１０４の側壁面より後退させる。その後、熱酸化を行って、第１の溝１０４の内部の酸化処理を行い、第２のパッド酸化膜１０５を形成する。これによって、異方性ドライエッチングによる、第１の溝１０４内の表面のエッチングダメージ層の除去、および回復を行う。また、パッド酸化膜１０２を第１の溝１０４の側壁より後退させているので、第１の溝１０４の上部の半導体基板１０１のエッジ部が適度に酸化され、ラウンドした形状に形成される。
【００６６】
次に、半導体基板１０１上に形成した第１の溝１０４の内部に完全に充填するようにして、プラズマＣＶＤ法により第１の絶縁膜１０６を形成する。第１の絶縁膜１０６は成長後の表面が平坦に形成されるように十分な膜厚で形成する。目安としては第１の溝１０４の深さの２倍程度の膜厚で形成すればよい。ここでは、第１の絶縁膜１０６の膜厚を８００ｎｍで形成する。
【００６７】
次に、半導体基板１０１上に形成した第１の溝１０４の内部だけに第１の絶縁膜１０６を残し、ＳｉＮ膜１０３上の第１の絶縁膜１０６を除去する。ここでは、ＣＭＰによる研磨によってＳｉＮ膜１０３上の第１の絶縁膜１０６を除去する。ＳｉＮ膜１０３上の第１の絶縁膜１０６を完全に除去するために、ＣＭＰによる研磨はＳｉＮ膜１０３の上部まで研磨する。この時、ＳｉＮ膜１０３と第１の絶縁膜１０６の研磨速度が、ほぼ同じになる条件を選択し、研磨後のＳｉＮ膜１０３と第１の絶縁膜１０６の高さがほぼ同じになるように行う（図４参照）。
【００６８】
次に、１３０度程度に加熱した、りん酸溶液を用いてＳｉＮ膜１０３をエッチング除去する。この時、パッド酸化膜１０２は、りん酸溶液のエッチングのストッパーとして働き、半導体基板１０１がりん酸溶液にさらされないようにできる。以上によって各素子を電気的に分離するための素子分離領域であるフィールド絶縁膜が形成できる。フィールド絶縁膜によって、溝１０４の両端を電気的に分離することができ、独立した電位を与えることが可能となる。
【００６９】
次に、縮小投影露光技術により所定パターンの第２の溝１０７を形成するためのレジストパターンを形成した後、異方性ドライエッチングにより、第１の絶縁膜１０６と第２のパッド酸化膜１０５、第１のパッド酸化膜１０２のエッチングを行って、半導体基板１０１と第１の溝１０４の一部側壁を露出させる。この時、異方性ドライエッチングはプラズマの直進性が強く、スパッタ性の強い条件で行うことにより、第１の溝１０４を開口する前段階で露出する第１の溝１０４の上部の半導体基板１０１のエッジ部をラウンドした形状にする。また、第２の溝１０７は第１の溝１０４の底部に到達しないように、異方性ドライエッチを停止する。ここでは、深さ４００ｎｍの第１の溝１０４に対して、深さ２００ｎｍの第２の溝１０７を形成する。これによって、第１の拡散層１０８が第１の溝１０４の底部に回り込まないようにできる。
【００７０】
次に、ｎ型不純物として、斜めイオン注入によってＰイオンを半導体基板１０１上に注入して、第２の溝１０７を形成時に露出した半導体基板１０１の表面と第２の溝１０７の側壁に導入して、第１の拡散層１０８を形成する。ここでは、第１の拡散層１０８を縮退させるため、５Ｅ１５ｃｍ−２（５×１０１５／ｃｍ２）以上のＰイオンを導入する。続いて、レジストパターンを、酸素プラズマ処理による灰化処理と、アンモニアと硫酸と過酸化水素水の混合溶液による洗浄により除去して、清浄な第１のパッド酸化膜１０２と第２の溝１０７の表面を露出させる（図５参照）。
【００７１】
次に、半導体基板１０１上に減圧気相成長によりＳｉ窒化膜を形成する。Ｓｉ窒化膜は６ｎｍの膜厚で形成する。この時、減圧気相成長時にＳｉ窒化膜の下部には極薄のＳｉ自然酸化膜を形成する。
【００７２】
次に縮小投影露光技術により所定パターンの容量絶縁膜１０９を形成するためのレジストパターンを形成した後、異方性ドライエッチングにより、Ｓｉ窒化膜を除去する。この時、Ｓｉ窒化膜は先に形成した第２の溝１０７をすべて含む領域を残し、それ以外の領域のＳｉ窒化膜は除去して、第１のパッド酸化膜１０２の表面を露出させる（図６参照）。第１のパッド酸化膜１０２はＳｉ窒化膜を異方性ドライエッチングで除去する際のエッチングストッパーとして機能する。加工されたＳｉ窒化膜のエッジ部は、半導体基板１０１との間に第１のパッド酸化膜１０２を挟んだ構造で、また、第２の溝１０７は、第１の拡散層１０８を形成した半導体基板１０１との間に自然酸化膜を挟んだ構造で形成する。
【００７３】
次に希釈したＨＦ溶液により、第１のパッド酸化膜１０２を除去して、半導体基板１０１の表面を露出させる。この時、Ｓｉ窒化膜で覆われた部分は、ＨＦ溶液にエッチングされないので、そのままの形状で残存する。
【００７４】
次に、酸素を含む雰囲気中、あるいは、酸素と窒素を含む雰囲気中で酸化処理を行うことによって、半導体基板１０１の表面にゲート酸化膜１１０を形成する。この時、Ｓｉ窒化膜表面にも酸化処理が施されて、耐圧・リーク特性に優れた容量絶縁膜１０９が形成できる。また酸化処理によって、第１の拡散層１０８に導入したＰイオンが十分に活性化して、容量素子の下部電極として機能できるようになる。
【００７５】
引続き導電膜を形成した後、縮小投影露光技術により所定パターンのゲート電極１１１ａと容量素子の上部電極１１１ｂを形成するためのレジストパターンを形成した後、異方性ドライエッチングにより、導電膜の加工をして、ゲート電極１１１ａと容量素子の上部電極１１１ｂを形成する。容量素子の上部電極１１１ｂは、第１の溝１０４の上部以外で半導体基板１０１上は、先に形成した第２の溝１０７の内部に含まれるように形成する。これは、容量素子の上部電極１１１ｂの端部が、第１のパッド酸化膜１０２と重ならないようにして、ＤＭＯＳ容量素子の容量値ばらつきを生じさせないようにするためである。ここで導電膜は減圧気相成長で形成した膜厚１５０ｎｍのＰｏｌｙＳｉ膜を用いる。レジストパターンは、酸素プラズマ処理による灰化処理と、アンモニアと硫酸と過酸化水素水の混合溶液による洗浄により除去して、清浄な半導体基板１０１とゲート電極１１１ａと容量素子の上部電極１１１ｂの表面を露出させる（図７参照）。
【００７６】
次に、比較的低温の減圧気相成長によりＳｉ酸化膜を、半導体基板１０１上に形成した後、異方性ドライエッチングにより全面エッチバックを行って、ゲート電極１１１ａと容量素子の上部電極１１１ｂの側壁にサイドウォール１１２を形成する（図８参照）。この時、異方性ドライエッチングにより全面エッチバックによって、容量素子の上部電極１１１ｂの周辺に残存していた、Ｓｉ窒化膜と第１のパッド酸化膜１０２も除去して、半導体基板１０１を露出させる。異方性ドライエッチは、半導体基板１０１に対して、十分にエッチングレートが低い条件で行うことによって、先に露出するＳｉ窒化膜と第１のパッド酸化膜１０２に覆われていない半導体基板１０１は、ほとんどエッチングされないように行う。
【００７７】
次に、ｎ型不純物として、イオン注入によってＡｓイオンを半導体基板１０１に注入して、ゲート電極１１１ａと容量素子の上部電極１１１ｂとサイド−ウォール１１２部以外の半導体基板１０１上に、第２の拡散層１１３を形成する。第２の拡散層１１３はＭＯＳトランジスタのソース／ドレインとして機能させるため、２Ｅ１５ｃｍ−２のＡｓイオンを導入する。この時、ゲート電極１１１ａと容量素子の上部電極１１１ｂにもＡｓイオンが注入されるので、より不純物濃度が高いｎ型のＰｏｌｙＳｉとなる。その後、熱処理を加えて、第２の拡散層１１３を電気的に活性化させる。ここでは、９００℃で１０秒の熱処理をくわえる。
【００７８】
次に、半導体基板１０１上にＴｉＮ／Ｃｏ膜を堆積して熱処理を施すことによって、ゲート電極１１１ａと容量素子の上部電極１１１ｂと第２の拡散層１１３の上部に、シリサイド層１１４を形成する。シリサイド層１１４は、ゲート電極１１１ａと容量素子の上部電極１１１ｂと第２の拡散層１１３を低抵抗化するためと、後に形成する第１の密着層１１７との接触を安定化、及び、低抵抗化するために形成する。この場合、シリサイド層１１４はＣｏシリサイドで形成する（図９参照）。
【００７９】
次に、シリサイド層１１４を形成した半導体基板１０１上に、第２の絶縁膜１１５を形成する。第２の絶縁膜１１５は、常圧ＣＶＤ法で成長させたＢＰＳＧ膜やプラズマＣＶＤ法で成長させたＳｉ酸化膜で、その単層膜や、あるいは複数層を組み合わせた多層膜で形成する。ここでは、膜厚が１００ｎｍのＢＰＳＧ膜と、膜厚が５００ｎｍのＳｉ酸化膜と、膜厚が９００ｎｍのＢＰＳＧ膜を形成した後、ＣＭＰを行って平坦化処理を施し、最終的に１０００ｎｍ程度に仕上げた絶縁膜を第２の絶縁膜１１５とする。第２の絶縁膜１１５は半導体基板１０１上に形成したシリサイド層１１４と、下部にバリアメタル層１２０を形成した配線層１２１との絶縁耐圧を確保するために設ける。
【００８０】
次に、第２の絶縁膜１１５には、縮小投影露光技術により所定パターンのコンタクト穴１１６を形成するためのレジストパターンを形成した後、異方性ドライエッチングにより、第２の絶縁膜１１５を加工をして、コンタクト穴１１６を形成する。この時、コンタクト穴１１６の底部のシリサイド層１１４が露出するように、異方性ドライエッチングを行う。また、コンタクト穴１１６は、ここでは、２００ｎｍ程度の直径で形成する。続いて、レジストパターンは、酸素プラズマ処理による灰化処理と、アンモニアと硫酸と過酸化水素水の混合溶液による洗浄により除去して、清浄な第２の絶縁膜１１５の表面とコンタクト穴１１６の内部表面を露出させる（図１０参照）。
【００８１】
次に、第２の絶縁膜１１５を形成した半導体基板１０１上には、第１の密着層１１７と第２の密着層１１８を順次、形成する。第１の密着層１１７は、第２の絶縁膜１１５への密着力の確保と、コンタクト穴１１６の底部の露出したシリサイド層１１４との接触を安定化するために形成する。第２の密着層１１８は、導電体プラグ１１９の材料の拡散防止層とするために形成する。ここでは、第１の密着層１１７は、膜厚が１０ｎｍ程度のＴｉ膜を用いる。Ｔｉ膜は、半導体基板１０１の表面と、コンタクト穴１１６の底部では膜厚が１０ｎｍ程度、コンタクト穴１１６の側面には、ほとんど成長しない条件で形成する。また、第２の密着層１１８は、膜厚が５ｎｍ程度のＴｉＮ膜を用いる。ＴｉＮ膜は、半導体基板１０１の表面と、コンタクト穴１１６の底部と側面、全てにおいてコンフォーマルな膜厚で形成する。
【００８２】
次に、第１の密着層１１７と第２の密着層１１８を形成した半導体基板１０１上に、導電体プラグ１１９を形成するための導電膜を形成する。導電膜は、半導体基板１０１の表面と、コンタクト穴１１６の底部と側面、全てにおいてコンフォーマルな膜厚で形成し、コンタクト穴１１６を充填する。ここでは、膜厚をコンタクト穴１１６の直径程度で設定して、プラズマＣＶＤ法により膜厚が４００ｎｍのＷ膜を形成する。続いて導電層にＣＭＰ処理を施して、第２の密着層１１８上の導電層を全て除去し、コンタクト穴１１６の内部にのみ残すようにする。また、この時、ＣＭＰ処理時は導電層だけでなく、第２の絶縁膜１１５上の第１の密着層１１７と第２の密着層１１８を同時に除去して、第２の絶縁膜１１５の表面を露出させる。以上によって、導電体プラグ１１９を形成する。導電体プラグ１１９はシリサイド層１１４を上部に形成したゲート電極１１１ａ、容量素子の上部電極１１１ｂ、第２の拡散層１１３と下部にバリアメタル層１２０を形成した配線層１２１を電気的に接続するために形成する。
【００８３】
次に、導電体プラグ１１９を形成した第２の絶縁膜１１５上に、バリアメタル層１２０と配線層１２１と反射防止膜層１２２を順次形成する。バリアメタル層１２０は、導電体プラグ１１９と接触を密にして電気的に安定化するため、および上部に形成する配線層１２１の結晶性を整え、熱応力等による配線層１２１の断線を防止するために形成する。配線層１２１は電気抵抗を下げるために形成する。反射防止膜層１２２は、バリアメタル層１２０と配線層１２１と反射防止膜層１２２を所定のパターンに加工する時、縮小投影露光技術により形成するレジストパターンを、よりマスクパターンに忠実に転写するために形成する。ここでは、バリアメタル１２０は、膜厚がそれぞれ、下層２０ｎｍと上層２０ｎｍのＴｉ膜とＴｉＮ膜で形成する。また、配線層１２１は、膜厚が４００ｎｍのアルミ合金で形成する。また、反射防止膜層１２２は、膜厚がそれぞれ、下層５ｎｍと上層２０ｎｍのＴｉ膜とＴｉＮ膜で形成する。
【００８４】
次に、縮小投影露光技術により所定パターンのレジストパターンを形成した後、異方性ドライエッチングにより、バリアメタル層１２０と配線層１２１と反射防止膜層１２２を加工する（図１１参照）。
【００８５】
次に、容量絶縁膜を形成する別の２方法について説明する。すなわち、図５に示す、第２の溝１０７の表面を露出させた以降の工程について説明する。それ以前の製造方法については上記と同じである。
【００８６】
まず一つ目の方法について説明する。
【００８７】
半導体基板１０１上に減圧気相成長によりＳｉ酸化膜を形成する。Ｓｉ酸化膜は１０ｎｍの膜厚で形成する。減圧気相成長は耐圧特性に優れたＳｉ酸化膜を形成するために、例えばＳｉＨ４とＮ２Ｏの混合ガスを用いて比較的高温の熱分解で形成する。この場合は、最終的に形成される容量絶縁膜１０９が主にＳｉ酸化膜で形成されるため、Ｓｉ窒化膜と比較して誘電率が低く、ＤＭＯＳ容量が同一面積では低くなってしまうという短所がある。次に縮小投影露光技術により所定パターンの容量絶縁膜１０９を形成するためのレジストパターンを形成した後、希釈したＨＦ溶液により、減圧気相成長により形成したＳｉ酸化膜と第１のパッド酸化膜１０２を除去して、半導体基板１０１の表面を露出させる。この場合は、Ｓｉ窒化膜を形成していないので、Ｓｉ窒化膜を異方性ドライエッチによって除去する工程が不要となり、工程が短縮できるという長所がある。
【００８８】
次に、酸素を含む雰囲気中、あるいは、酸素と窒素を含む雰囲気中で酸化処理を行うことによって、半導体基板１０１の表面にゲート酸化膜１１０を形成する。以降の製造方法については同じである。
【００８９】
次に二つ目の方法について説明する。
【００９０】
半導体基板１０１上に熱酸化によりＳｉ酸化膜を形成する。Ｓｉ酸化膜は１０ｎｍの膜厚で形成する。この場合は、最終的に形成される容量絶縁膜１０９が主にＳｉ酸化膜で形成されるため、Ｓｉ窒化膜と比較して誘電率が低く、ＤＭＯＳ容量が同一面積では低くなってしまうという短所がある。また、異なる面方位を有する１０８第１の拡散層を熱酸化して形成するので、成長するＳｉ酸化膜の膜厚が不均一になるという短所がある。ＣＶＤ法で形成した方が、第１の拡散層１０８上には、より膜厚が均一なコンフォーマルな膜が形成できる。一方では、従来の製造方法と親和性が高く、製造が比較的容易という長所がある。次に縮小投影露光技術により所定パターンの容量絶縁膜１０９を形成するためのレジストパターンを形成した後、希釈したＨＦ溶液により、熱酸化により形成したＳｉ酸化膜と第１のパッド酸化膜１０２を除去して、半導体基板１０１の表面を露出させる。この場合は、Ｓｉ窒化膜を形成していないので、Ｓｉ窒化膜を異方性ドライエッチによって除去する工程が不要となり、工程が短縮できるという長所がある。
【００９１】
次に、酸素を含む雰囲気中、あるいは、酸素と窒素を含む雰囲気中で酸化処理を行うことによって、半導体基板１０１の表面にゲート酸化膜１１０を形成する。以降の製造方法については同じである。
【００９２】
以上によって、ＤＭＯＳ容量素子を含む微細な半導体装置を、より小さいチップ面積で歩留の低下をまねくことなく安定に製造することができる、優れた半導体装置とその製造方法を実現できるものである。
【００９３】
【発明の効果】
請求項１記載の半導体装置によれば、半導体基板上に構成したＤＭＯＳ容量素子の有効面積として、フィールド絶縁膜を構成する第１の溝の一部も寄与することができるので、半導体基板上に占める、ＤＭＯＳ容量素子の占有面積を大幅に小さくすることができる。その結果、半導体装置の高集積化や高密度化が可能になる。
【００９４】
請求項２記載の半導体装置によれば、請求項１と同様な効果のほか、容量の下部電極となる第１の拡散層とＭＯＳトランジスタのソースとなる第２の拡散層は重ねて形成できるので、配線層を介した接続に依らず電気的に短絡することができ、トランジスタとＤＭＯＳ容量との直列接続が可能となる。
【００９５】
請求項３記載の半導体装置によれば、請求項２と同様な効果のほか、容量絶縁膜をＳｉ窒化膜を含む膜で構成することにより、より誘電率を高くすることができ、ＤＭＯＳ容量素子の面積を縮小することができる。
【００９６】
請求項４記載の半導体装置によれば、請求項３と同様な効果がある。
【００９７】
請求項５記載の半導体装置によれば、請求項２と同様な効果がある。
【００９８】
請求項６記載の半導体装置によれば、請求項２と同様な効果がある。
【００９９】
請求項７記載の半導体装置によれば、請求項２と同様な効果のほか、ＤＭＯＳ容量素子の下部電極を構成する半導体基板の表面と溝の境界線は、エッジ角部が丸めて形成されるので、容量絶縁膜は、エッジ角部においても膜厚に違いが生じないようにコンフォーマルに形成できる。これによって、ＤＭＯＳ容量素子の下部電極を構成する半導体基板の表面と溝の境界線における、電界集中による容量絶縁膜の絶縁破壊を防止することができる。また、容量絶縁膜をコンフォーマルに形成するので、局所的薄膜化による局所的な電界増加が生じず、容量絶縁膜の絶縁破壊を防止することができる。
【０１００】
請求項８記載の半導体装置によれば、請求項２と同様な効果のほか、コンフォーマルな膜厚で容量絶縁膜６が構成できる。
【０１０１】
請求項９記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【０１０２】
請求項１０記載の半導体装置の製造方法によれば、請求項９と同様な効果のほか、容量値のばらつきを抑えることができる。
【０１０３】
請求項１１記載の半導体装置の製造方法によれば、請求項９と同様な効果がある。
【０１０４】
請求項１２記載の半導体装置の製造方法によれば、請求項９と同様な効果がある。
【０１０５】
請求項１３記載の半導体装置の製造方法によれば、請求項９と同様な効果のほか、第１の拡散層が第１の溝の底部に回り込まないようにできる。
【０１０６】
請求項１４記載の半導体装置の製造方法によれば、請求項９と同様な効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置の断面図である。
【図２】本発明の第２の実施の形態における半導体装置の製造方法の初期段階の一部工程断面図である。
【図３】図２に続く工程断面図である。
【図４】図３に続く工程断面図である。
【図５】図４に続く工程断面図である。
【図６】図５に続く工程断面図である。
【図７】図６に続く工程断面図である。
【図８】図７に続く工程断面図である。
【図９】図８に続く工程断面図である。
【図１０】図９に続く工程断面図である。
【図１１】図１０に続く工程断面図である。
【図１２】従来の半導体装置の製造方法の初期段階の一部工程断面図である。
【図１３】図１２に続く工程断面図である。
【図１４】図１３に続く工程断面図である。
【図１５】図１４に続く工程断面図である。
【図１６】図１５に続く工程断面図である。
【図１７】図１６に続く工程断面図である。
【図１８】図１７に続く工程断面図である。
【符号の説明】
１ 半導体基板
２ 第１の溝
３ 第１の絶縁膜
４ 第２の溝
５ 第１の拡散層
６ ６ａ，６ｂ 容量絶縁膜
７ ゲート酸化膜
８ａ ゲート電極
８ｂ 容量素子の上部電極
９ サードウォール
１０ａ，１０ｂ，１０ｃ 第２の拡散層
１１ シリサイド層
１２ 層間絶縁膜層
１３ 密着層
１４ 導電体プラグ
１５ バリアメタル層
１６ 配線層
１７ 反射防止膜層
１０１ 半導体基板
１０２ 第１のパッド酸化膜
１０３ ＳｉＮ膜
１０４ 第１の溝
１０５ 第２のパッド酸化膜
１０６ 第１の絶縁膜
１０７ 第２の溝
１０８ 第１の拡散層
１０９ 容量絶縁膜
１１０ ゲート酸化膜
１１１ａ ゲート電極
１１１ｂ 容量素子の上部電極
１１２ サドウォール
１１３ 第２の拡散層
１１４ シリサイド層
１１５ 第２の絶縁膜
１１６ コンタクト穴
１１７ 第１の密着層
１１８ 第２の密着層
１１９ 導電体プラグ
１２０ バリアメタル層
１２１ 配線層
１２２ 反射防止膜層
２０１ 半導体基板
２０２ パッド酸化膜
２０３ ＳｉＮ膜
２０４ 溝
２０５ Ｓｉ酸化膜
２０６ 第１の拡散層
２０７ 容量絶縁膜
２０８ 容量素子の上部電極
２０９ サイドウォール
２１０ 第１の拡散層
２１１ シリサイド層
２１２ 層間絶縁膜層
２１３ 密着層下層
２１４ 密着層上層
２１５ 導電体プラグ
２１６ バリアメタル層
２１７ 配線層
２１８ 反射防止膜層
Claims (14)
- 半導体基板と、この半導体基板上に形成された溝および前記溝に埋め込まれた絶縁膜により形成された素子分離領域と、前記半導体基板上に形成された拡散層を下部電極とした容量領域とを備えた半導体装置であって、前記容量領域の一部が前記溝内に延長し、前記拡散層が前記半導体基板上から前記溝の側壁へ連続して構成されて前記溝内の前記容量領域の下部電極を構成していることを特徴とする半導体装置。
- 半導体基板上にＭＯＳ型トランジスタ領域を有し、容量領域はＤＭＯＳ容量領域であり、前記ＤＭＯＳ容量領域の下部電極を構成する拡散層は、前記ＭＯＳ型トランジスタのソース／ドレインとして機能する拡散層と電気的に繋がっている請求項１記載の半導体装置。
- ＤＭＯＳ容量領域の容量絶縁膜は、少なくともＣＶＤ法により成長させたＳｉ酸化膜かＳｉ窒化膜を含む膜構成で構成され、ＭＯＳ型トランジスタのゲート酸化膜は、窒素と酸素を含む雰囲気中で酸窒化して成長させたＳｉＯＮ膜か、酸素を含む雰囲気中で酸化して成長させたＳｉＯ２膜で構成されている請求項２記載の半導体装置。
- 容量領域の容量絶縁膜は、ＣＶＤ法により成長させたＳｉ窒化膜と、前記Ｓｉ窒化膜を再酸化したＳｉＯＮ膜で構成されている請求項１記載の半導体装置。
- 容量領域の容量絶縁膜は、ＣＶＤ法により成長させたＳｉ酸化膜と、前記Ｓｉ酸化膜を少なくとも窒素を含む雰囲気中で酸窒化したＳｉＯＮ膜で構成されている請求項１記載の半導体装置。
- ＤＭＯＳ容量領域の上部電極は、ＭＯＳ型トランジスタのゲート電極と同一の材料で構成されている請求項２記載の半導体装置。
- 容量領域の下部電極を構成する拡散層は、半導体基板と溝の角部において、角が丸まって構成されている請求項１記載の半導体装置。
- 容量領域の容量絶縁膜は、容量領域の下部電極を構成する拡散層の全ての領域にわたって、その膜厚が±１０％のばらつき範囲で構成されている請求項１記載の半導体装置。
- 半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜を形成した前記半導体基板上に、前記第１の絶縁膜と前記半導体基板を貫通する第１の溝を形成する工程と、前記第１の溝に第２の絶縁膜を充填しフィールド絶縁膜を形成する工程と、前記第１の絶縁膜と前記第２の絶縁膜に、少なくとも前記第１の溝の側壁を含む領域において第２の溝を形成すると同時に、前記第２の溝に露出した前記第１の溝上部の前記半導体基板の角を落として丸める工程と、前記第２の溝に露出した前記半導体基板に不純物を導入して第１の拡散層を形成する工程と、前記半導体基板上に容量絶縁膜を形成する工程と、前記容量絶縁膜を前記第２の溝を覆う部分を残し、その他の領域の前記容量絶縁膜を除去する工程と、前記半導体基板上にゲート酸化膜を形成すると同時に前記容量絶縁膜を再酸化する工程と、前記ゲート酸化膜を形成した前記半導体基板上に第１の導電膜を形成する工程と、前記第１の導電膜を加工してゲート電極と容量上部電極を同時に形成する工程と、前記ゲート電極と前記容量上部電極の側壁にサイドウォールを形成する工程と、露出した前記半導体基板上に不純物を導入して第２の拡散層を形成する工程と、前記第２の拡散層と前記ゲート電極と前記容量上部電極の上面に、第１の導電膜より低抵抗な第２の導電膜を形成する工程を含む半導体装置の製造方法。
- 第１の溝以外の領域に形成する容量上部電極は、第２の溝領域の内部に含まれるように形成する請求項９記載の半導体装置の製造方法。
- 容量絶縁膜は気相成長で形成したＳｉ窒化膜である請求項９記載の半導体装置の製造方法。
- 容量絶縁膜は気相成長で形成したＳｉ酸化膜である請求項９記載の半導体装置の製造方法。
- 第２の溝は第１の溝よりも浅く形成する請求項９記載の半導体装置の製造方法。
- 容量上部電極とサイドウォール下部以外の容量絶縁膜は、前記サイドウォールを形成する工程において除去し、半導体基板の表面を露出させる請求項９記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003105991A JP2004311853A (ja) | 2003-04-10 | 2003-04-10 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003105991A JP2004311853A (ja) | 2003-04-10 | 2003-04-10 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004311853A true JP2004311853A (ja) | 2004-11-04 |
Family
ID=33468304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003105991A Pending JP2004311853A (ja) | 2003-04-10 | 2003-04-10 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004311853A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186185A (ja) * | 2004-12-28 | 2006-07-13 | Renesas Technology Corp | 半導体記憶装置 |
| JP2006270027A (ja) * | 2005-02-24 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 半導体装置および相補形ｍｉｓ論理回路 |
| US7348235B2 (en) | 2005-04-28 | 2008-03-25 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
-
2003
- 2003-04-10 JP JP2003105991A patent/JP2004311853A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186185A (ja) * | 2004-12-28 | 2006-07-13 | Renesas Technology Corp | 半導体記憶装置 |
| US8106437B2 (en) | 2004-12-28 | 2012-01-31 | Renesas Electronics Corporation | Semiconductor storage device |
| JP2006270027A (ja) * | 2005-02-24 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 半導体装置および相補形ｍｉｓ論理回路 |
| US7348235B2 (en) | 2005-04-28 | 2008-03-25 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI249774B (en) | Forming method of self-aligned contact for semiconductor device | |
| CN108231670B (zh) | 半导体元件及其制作方法 | |
| JP4540899B2 (ja) | 半導体装置の製造方法 | |
| TW495967B (en) | Semiconductor integrated circuit device and the manufacturing method thereof | |
| US8669152B2 (en) | Methods of manufacturing semiconductor devices | |
| KR20090110170A (ko) | 반도체 소자 및 그의 제조 방법 | |
| US6239010B1 (en) | Method for manually manufacturing capacitor | |
| US7560356B2 (en) | Fabrication method of trench capacitor | |
| JP3725465B2 (ja) | 半導体装置及びその製造方法 | |
| JP4053226B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| US6362041B1 (en) | Method and structure for stacked DRAM capacitors and FETs for embedded DRAM circuits | |
| JP2005353657A (ja) | 半導体装置およびその製造方法 | |
| US10529854B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100311842B1 (ko) | 컨택트 형성 방법 및 반도체 장치 | |
| JP2004311853A (ja) | 半導体装置とその製造方法 | |
| JP2013045953A (ja) | 半導体装置およびその製造方法 | |
| CN107482010A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| TWI490980B (zh) | 導電接觸物之製造方法 | |
| TWI419266B (zh) | 半導體裝置之製造方法 | |
| JP4170612B2 (ja) | 半導体装置およびその製造方法 | |
| JP2014053361A (ja) | 半導体装置の製造方法 | |
| US20030008474A1 (en) | Method of forming shallow trench isolation | |
| JP2006352003A (ja) | 半導体装置およびその製造方法 | |
| TWI267190B (en) | Semiconductor devices and method for fabricating the same | |
| TWI246700B (en) | Trench capacitor and method for preparing the same |