JP2004304998A - 自動ライン・レギュレーションを備える高ｑインピーダンス整合インバータ回路 - Google Patents

Abstract

【課題】 低入力電圧で動作する高出力放電ランプ用の自動ライン・レギュレーション電子安定器を備える３次高Ｑインピーダンス整合インバータ回路を提供する。
【解決手段】 インバータ回路６０は、電圧源６４から電圧を受け取り、回路へ電圧を入力する入力部（６２ａ−６２ｄ）を含む。スイッチングネットワーク（６８，７０）は入力部から入力電圧を受け取る。コントローラ７２はスイッチングネットワークの動作を制御する。共振スイッチング回路（７４，７６）はスイッチングネットワークから出力を受け取り、負荷接続は共振スイッチング回路に接続される。可変静電容量ネットワークは、回路動作中に可変静電容量を供給するよう負荷接続点（８０ａ，８０ｂ）に接続される。
【選択図】 図３

Description

本出願は、放電ランプの電力供給に使用されるインバータ回路に関し、特に、低入力電圧で動作する高出力放電ランプで使用するための自動ライン・レギュレーション電子安定器を備える３次高Ｑインピーダンス整合インバータ回路に関する。

図１を参照すると、高出力、低インピーダンスの放電ランプへの電力供給に使用される、公知のラピッドスタート形の２次インバータ回路接続形態が示されている。このような回路は、始動信号の印加とランプ点灯の間に１から１．５秒の遅延を有する。回路１０は、ＡＣ電源１４からの入力を受け取るフルブリッジ入力部１２を含む。フルブリッジ部１２の出力は、第１トランジスタスイッチ１８、第２トランジスタスイッチ２０、及びコントローラ２１からなるハーフブリッジスイッチング回路ネットワーク１６に供給される。ハーフブリッジスイッチング回路１６からの出力電圧は、共振インダクタ２４及び共振コンデンサ２６を含む共振ＬＣネットワーク２２へ送られる。ＬＣ回路２２からの出力はランプ２８へ供給され、ランプ２８は更にコンデンサ３２及びコンデンサ３４からなる容量性分圧器ネットワーク３０へ接続される。点灯電圧として約６００ボルトの始動電圧を使用することができる。このタイプの回路では、ストライク電圧は一般にわずか６００ボルトであるので、点灯電圧を供給する前にランプを予熱するための予熱回路（図示せず）を含む場合がある。
米国特許第５，４０８，４０３号 米国特許第５，７９６，２１４号 米国特許第５，８７４，８１０号 米国特許第５，８７７，５９５号

図１に示す回路の欠点は、高インピーダンスランプが効率よく動作するように設計されていないことである。これは、一つには、低い入力電圧を使用することに起因する。例えば、標準１２０ボルトの入力の場合、回路バス電圧は約１５０から１６０ボルトとすることができる。このＡＣ電圧は、スイッチングネットワーク１８の動作によりほぼ半分になり、これによりハーフブリッジスイッチングネットワーク１８のＡＣ出力が約７５ボルトになる。この電圧は、低インピーダンスランプを効率的に動作させるのに充分である。しかしながら、ランプが高インピーダンスランプである場合には、回路１０にはより大きな電流をとる必要があり、これにより回路内の素子に非効率的な動作とストレスを引き起こすことになる。

図１の回路の別の欠点は、高インピーダンスランプを駆動しようとする場合に許容できるＱ定格を得るため、極めて高い電圧をランプに供給する必要があることである。この状況において、望ましいＱ定格を得るためには、大型の共振コンデンサ２６及び共振インダクタ２４が必要とされる。

更に、図１のラピッドスタート回路１０は、ランプの点灯後でさえも予熱回路をアクティブに保持しており、結果として約１〜１．５ワットの電力損失を生じる。

回路１０が瞬時始動点灯システムとして動作するよう企図されている場合には、ランプ始動電圧は約１３００ボルトになる。この高電圧は、約５アンペアの高い共振電流を必要とする。電流が高い程、インダクタ２４に対する応力が大きくなり、大型の素子を必要とする。磁気材料（すなわちインダクタ２４）の大きさが大きくなると、磁気材料のコストが増大し、磁気材料を保持するハウジングの大きさが大きくなる。同じスイッチング電流がまた、トランジスタ１８及び２０を含むハーフブリッジスイッチングネットワーク１６によってみられる。これらのより高い電流を扱うためには、大きなサイズのチップが必要とされ、従って、トランジスタ１８及び２０に対してより大きなパッケージが使用されることになる（トランジスタはＦＥＴ、ＣＭＯＳ、バイポーラ、又は他の適切なトランジスタタイプである）。これらの大きく、堅牢なトランジスタ及びコンデンサは、経済的コストが増加し、物理的に大きなサイズのランプ点灯システムを必要とし、更に結果として回路効率を低下させる。

従って、図２の２次インバータ回路１０が高インピーダンスランプの駆動に使用される場合には、大きな始動電流が必要である。始動電流が高い程、より大きな磁気材料（すなわちインダクタ２４）及びトランジスタがより高い電流を扱うことが必要となり、結果としてランプ点灯システムの効率が低下する。

本出願の１つの態様によると、インバータ回路は、電圧源から電圧を受け取り、回路へ電圧を入力するように構成された入力部を含む。スイッチングネットワークは入力部から入力電圧を受け取るために接続される。コントローラはスイッチングネットワークと動作可能な接続で配置され、スイッチングネットワークの動作を制御するように設計される。共振スイッチング回路はスイッチングネットワークから出力を受け取るように構成される。負荷接続が共振スイッチング回路に接続される。可変静電容量ネットワークは、回路動作中に可変静電容量を供給するよう負荷接続に接続される。

本出願の別に態様によると、電圧源から入力部へ電圧を供給する段階を含む、インバータ回路を動作させるための方法が供給される。受け取られた電圧は入力部からスイッチングネットワークへ通電される。スイッチングネットワークの動作はコントローラによって制御され、ここで所定電圧が共振回路へ伝送され、更にランプ電圧が共振回路に接続されたランプに供給される。コンデンサの電圧が予め定められたレベルでクランプされる。クランプの作用は、回路から、又は回路の１サイクルの動作の少なくとも一部分から固定されたコンデンサを取り除くように機能し、ここで実効可変回路静電容量がクランプの動作の実行によって得られる。

本発明は、種々の素子及び該素子の構成、更に種々の段階及び該段階の構成の形態をとることができる。図面は好ましい実施形態を説明する目的のためだけのものであり、本発明を限定するものと解釈されるべきではない。

図１の２次インバータ回路１０は、コンデンサ３２及び３４の値がかなり小さい大きさにされるか、又は回路から取り除かれる場合には、３次インバータ回路として使用することが可能である。特に、２次回路として動作する場合、コンデンサ３２及び３４を含むコンデンサネットワーク３０はランプに対する分圧器として働き、回路エネルギを蓄える。１２０ボルト入力を用いる１つの実施形態において、これは約１００ナノファラドを上回る静電容量を使用することにより達成できる。しかしながら、コンデンサ３２及び３４が約１００ナノファラドから約５ナノファラドまでの範囲内にある場合には、コンデンサネットワーク３０は、分圧器／エネルギ貯蔵回路として働くだけではなく、共振回路（共振インダクタ２４及び共振コンデンサ２６を含む）の一部となる。これは図１の回路を２次インバータ回路から３次インバータ回路へ変更することになる。

しかしながら、この方式で構成された回路は動作中の調整が低品質のものとなる。例えば、入力電圧が１０パーセント変化すると、電力は２０から２５パーセント変動する。この不安定性は回路入力の変化が大きくなるにつれて増大し続け、回路素子へのストレス、及びエネルギの損失をもたらす。更に、３次インバータとして図１の回路１０を動作させると、結果として電圧入力の変動だけでなく素子の変化に対しても回路的に非常に高感度なものとなる。特に、仕様外の素子、又は許容定格内の素子でも回路動作の好ましくない変化を生じる可能性がある。この好ましくない変動を制御するために、ＩＣコントローラ又は他の素子を実装する複雑な制御装置が一定の回路安定性を得るために必要とされる。これらの欠点は、低コスト環境で図１に示されるように設計された回路の３次インバータ動作の実用化を制限してきた。更にこれは、電力線変動、素子変動、並びにインピーダンス変動に対する回路感度によるものである。

しかしながら、３次回路は、低始動電流で高インピーダンスランプを効率的に駆動することができるといった利点を含む、望ましい態様を有することを本明細書の説明から理解されたい。これは、１つには、２次回路に使用されるよりも遙かに小さい共振静電容量を使用することに起因する。静電容量が小さい程、電流値が小さくなり、これにより小さなインダクタ２４とトランジスタ１８及び２０が使用可能になる。

図２を参照すると、本出願の概念による３次インバータ回路を表す回路ブロック図４０が示される。フルブリッジのダイオードブリッジ（図示せず）又は他の適切なネットワークなどからの信号は、スイッチング回路ブロック４２へ送られる。このスイッチングネットワークは、本出願の概念を実施するように設計された、シングル、ハーフブリッジ、フルブリッジ、又は他の適切なネットワークとすることができる。回路ブロック４２は、インダクタ／コンデンサ／コンデンサ高Ｑインバータブロック４４に電圧を供給する。ブロック４４のコンデンサは２次システムのコンデンサよりも極めて小さな値を有する。

ブロック４４の静電容量性ネットワークは、可変コンデンサ制御ブロック４６で示したような可変静電容量を与えるように設計されている。この構成によって、割り当てられた電圧値、電力値、及び電流値は、高インピーダンスランプなどの高インピーダンス負荷４８に供給される。また、ブロック４４のネットワークは、設計パラメータ内で回路動作を制御するために使用されるフィードバック信号をフィードバックゲート制御ブロック５０に供給する。可変コンデンサ制御ブロック４６は、回路のライン電圧入力又は他の素子の変化を補償し、負荷４８に供給される電力調整を改善する。回路ブロック図４０の動作概念は、固定値を有するコンデンサ素子に回路動作のサイクルにわたる実効可変回路静電容量として機能させることである。

図３を参照すると、本出願の概念による自動ライン・レギュレーションを備える３次インバータ回路６０が示されている。この設計は前述の回路１０の特性の多くを保持する。しかしながら、本回路設計は、安定した動作を有する回路で低動作電流を供給すると共に、低始動電流で高インピーダンスランプを効率的に駆動することができる。

回路６０は、ダイオード６２ａ、６２ｂ、６２ｃ及び６２ｄからなるフルブリッジ整流器を含み、該整流器は、正バス６３ａ及び共通バス６３ｂに接続され、入力源６４を介して給電される。スイッチング回路６６は、この図では、コントローラ７２によって制御される、第１トランジスタ６８と第２トランジスタ７０を備えたハーフブリッジネットワークとして示されている。以下の実施形態のスイッチングネットワークはハーフブリッジ設計として示されているが、これらの実施形態は同様に適用可能であり、様々な制御機構を備えた、シングル及びフルブリッジスイッチングネットワークを含む他の入力装置を含むことを企図することが分かる。従って、図２のスイッチング回路ブロック４２は、様々な既知のスイッチング素子及び制御機構を表すことが企図される。

前述のように、スイッチング回路６６によって発生する出力電圧は、共振インダクタ７４と共振コンデンサ７６を含む共振回路に供給される。第２共振コンデンサ７８は、負荷接続点８０ａ、８０ｂによって回路に接続される高インピーダンスランプなどの負荷８０に直列に接続される。更に本発明の回路は、ランプ８０に同様に直列に接続されるインピーダンス整合コンデンサ８２を含む。共振回路の一部とみなすことができる整合コンデンサ８２はまた、例えば２次インバータ回路に必要とされるように、共振コンデンサ７６に対して高い値を必要とすることなく回路のＱ値を増大させるように機能する。従って、始動電流は減少し、どちらかと言えば可能な限り小さなサイズのインダクタ及びコンデンサの使用が可能となる。

しかし、動作中にこの高Ｑ回路６０は、ライン電圧及びシステムの素子の変動に影響されやすいことが分かる。これらの問題に対処するために、回路６０は、インピーダンス整合コンデンサ８２を用いて、固定コンデンサ値を有するにもかかわらず、実効可変静電容量をもたらす。これは、スイッチング素子８４及び８６をインピーダンス整合コンデンサ８２と組み合わせて使用することにより達成される。スイッチング素子８６は、インピーダンス整合コンデンサ８２と並列に配置され、スイッチ８４は一方端がスイッチ８６に接続され、他端が回路６０の正バスに接続される。１つの実施形態において、スイッチ８４及び８６は高速のファスト・リカバリ・ダイオードになる。

図４を参照すると、図３に示される回路によるランプの電流感度分析、及び整合コンデンサ８２とダイオード８４、８６の構成の効果を示すグラフが示されている。電圧波形９０はコンデンサ８２の両端電圧を示す。

このグラフから観測されるように、波形９０は正側９２で約１５０ボルトにクランプされ、負側９４で約０ボルトにクランプされる。詳細には、波形９０は、負側で共通電圧にクランプされ、正側で正バス電圧にクランプされる。直線領域９５で動作中、コンデンサ８２は固定静電容量値を有する素子として働く。約１５０ボルトを越える範囲又は約０ボルトより下の範囲で、コンデンサ８２は本質的に回路動作から取り外される。この設計により、動作の全サイクルにわたって実効可変静電容量値が得られる。

高い電流又は低い電流がコンデンサ８２を流れる場合、これは高い電流又は低い電流がランプを流れることを示すことになる。ランプ電流とコンデンサ電流とは、コンデンサ８２がランプ８０と直列であることから、同一（ダイオード８４及び８６が回路をクランプしていないことを前提にして）のものである。従って、ランプ８０の電流は、ライン電圧の変化又は素子変動の発生に応じて変化する。

これらの変動はまた、コンデンサ８２両端電圧の変化をもたらす。コンデンサ８２とダイオード８４、８６の両端電圧が予め定められた値（例えば１５０又は０ボルト）に達すると、ダイオード８４、８６がコンデンサ８２の両端電圧をクランプする。ダイオード８４及び８６がコンデンサ８２をクランプすると、コンデンサ８２は導通時間のこの間に有効にバイパスされる。この動作によって、回路は実質的に回路の等価コンデンサ容量値を自動的に変更する。従って、コンデンサ８２とダイオード８４及び８６は、図２のブロック４６のように可変静電容量制御回路として機能する。この静電容量調整機能により、上述の入力電圧変動又は素子起因の変動などの変動に対する回路感度が低下する。

上記プロセスが効果的である理由は、全ての回線の変化、インダクタ変化、コンデンサ変化、周波数変化が変換され、ランプ電流に関して該電流を変化させる効果を有することによる。ランプ電流を制御することにより、このような変動に対する回路の感度を下げることができる。この設計及びプロセスは、２次インバータ回路によって得られるのと同様の調整が可能であり、素子にあまりストレスを与えない、低始動電流、及び高始動電圧を使用する高インピーダンスランプへの適用といった３次回路の利点が得られる一方、これと同時に、小さいサイズの素子を使用することにより物理的に小さな実装面積で装置を構成することができる。また、この設計は、高インピーダンスランプを駆動する場合に、２次インバータ回路よりも効率良く動作することによる３次インバータの利点が得られる。

上述のように、ランプを通る電流は種々の要因に依存する。次式はこの概念を示す。
ΔＩ_Lamp＝（ｄＩ_Lamp／ｄＬ）・ΔＬ＋（ｄＩ_Lamp／ｄＣ_Lamp）・ΔＣ_Lamp＋（ｄＩ_Lamp／ｄＲ_Lamp）・ΔＲ_Lamp
具体的には、この式は、総ランプ電流の変化（ΔＩ_Lamp）が３つの構成要素からなることを強調している。第１の要素はインダクタンスの総変化（ΔＬ）の共振インダクタ変化（ｄＬ）に対するランプ電流変化（ｄＩ_Lamp）である。第２の要素は、総共振静電容量変化（ΔＣ_Lamp）における共振コンデンサ容量変化（ｄＣ_Lamp）に対するランプ電流変化（ｄＩ_Lamp）からなる。第３の要素は、総ランプ変化（ΔＲ_Lamp）におけるランプインピーダンス変化（ｄＲ_Lamp）に対する電流ランプ変化（ｄＩ_Lamp）である。ランプのインピーダンス変化は、ランプのロット毎に、或いはランプ毎に、これらの固有インピーダンスが変化する特定のランプの製造ばらつきに起因する可能性がある。

図５を参照すると、３次インバータ回路１００の第２の実施形態が示されている。この設計において、スイッチングネットワーク１０２は、集積制御回路１０８によって制御される２つのＦＥＴ１０４、１０６を使用する。集積制御回路１０８により、開ループシステム又は閉ループシステムのいずれでも動作するような設計が可能になる。システムの残りの素子は図３の回路６０のものと同じである。

図６を参照すると、３次インバータ回路１１０の第３の実施形態がスイッチングネットワーク１１２を含み、これはインダクタ１１８及び１２０とコンデンサ１２２の入力を介して駆動される相補形のペアスイッチ（例えばＦＥＴ）１１４、１１６を実装する相補形スイッチング回路設計である（相補形ペアスイッチングの別の設計は、Ｎｅｒｏｎｅ他に付与された、米国特許第５，４０８，４０３号、第５，７９６，２１４号、第５，８７４，８１０号、第５，８７７，５９５号に示されており、各々は引用により本明細書に組み込まれる）。この接続形態は自励発振形の、低コストのシステム設計を示している。残りの回路部分は、図３の回路と同様である。インダクタコイル１１８はまた、共振回路設計の一部である点に留意されたい。

図７を参照すると、３次インバータ回路１３０の第４の実施形態が示されており、これはスイッチング素子としてバイポーラトランジスタを使用する。詳細には、駆動回路１３２は、バイポーラトランジスタ１３４、１３６と、該トランジスタの各両端にそれぞれ接続されたダイオード１３８、１４０とを含む。トランジスタ１３４及び１３６は、インダクタコイル１４６に電気的に導通するインダクタコイル１４２、１４４により駆動される。

図８を参照すると、本出願による回路１４８の別の実施形態が示されており、ここでスイッチングネットワーク１５０は、トランジスタ１５２、１５４、１５６及び１５８からなるフルブリッジスイッチングネットワークを有するものとして特に定義される。コントローラは、汎用コントローラ１６０として示されているが、これはフルブリッジネットワークを動作するのに使用される上述のコントローラ、又は他の既存のコントローラのどのようなものであってもよい。この設計は、１ｋｗのような高い出力動作を可能にする。

図９は、コントローラ１７４によって制御されるシングルスイッチ１７２用に設計されたスイッチングネットワーク１７０を備えた、先に説明されたものと同様の回路１６８を示す。

図３、及び図５から図９に示される３次インバータ回路の実施形態は、図２のブロック回路図と同様に実効可変静電容量値が固定コンデンサ容量値から得られ、回路動作を安定させるフィードバック制御（すなわち図２のブロック５０）として働く場合の回路を説明する。特に、コンデンサ調節は、回路及び／又は回路素子への入力変動に動作的に相対するものである。例えば、正電圧の変化が一定値を超えて発生する（すなわち電圧が上昇する）場合、可変静電容量はこの変化及び／又は他の素子の変化を打ち消すように働く。コンデンサ８２とダイオード８４及び８６の組み合わせによって生成された実効可変静電容量の作用は、回路変動（すなわち上昇／低下）を抑制するように機能する。この方式において、システムは、安定化機能を本質的に有する負のフィードバック制御を備える。

本出願の３次インバータ回路の動作は、この設計によって得られるＱ値を２から５の範囲まで増大させるが、２次システムにおけるＱ値動作は、大体１から１．５の範囲である。また、照明システム（例えばコンパクト蛍光灯）の物理的なサイズは、既存のインバータ回路設計を実装するコンパクト蛍光灯システムと比較して３０パーセントだけ小さくすることができる。１つの実施例において、同じサイズのランプに電力を供給する２次及び３次インバータ回路に使用されるインダクタの値が実質的に同じである場合には、２次システムは現在開示されている回路の２倍の電流を潜在的に通す必要があり、従って、より大きなコアサイズが必要となる。更に、コンパクト蛍光灯システム向けなどのガラスエンベロープの直径、及びガラスエンベロープのループ間隔は、本明細書に説明される特徴により既存のランプよりも極めて小さくすることができる。

本システムは、いくつかの異なる選択肢、及び異なる値で具現化することができるが、当該技術分野で公知の１２５ボルト入力使用のハーフブリッジ整流器システムを実装する１つの実施形態において、図３に示されるような特定の実施の具体的な値は、以下のものを含む。

ダイオード６２ａ，６２ｂ，６２ｃ，６２ｄ １Ｎ５３９５
スイッチ６８ ＦＱＵ９Ｎ２５
スイッチ７０ ＦＱＵ９Ｎ２５
インダクタ７４ ４７０ｕｈ
コンデンサ７６ ６．８ｎｆ
コンデンサ７８ ２２ｎｆ
ランプ８０ ４２Ｗ
コンデンサ８２ １０ｎｆ
ダイオード８４ １Ｎ４９３７
ダイオード８６ １Ｎ４９３７
このリストに含まれていない、本出願に示されている他の番号が付けられた素子は、上述の値と同じ値を有することができる。付与された値は、単に実施例として与えられるものであり、特許請求の範囲を限定することを企図するものではない点を理解されたい。

本発明を好ましい実施形態について参照しながら説明してきた。前述の詳細な説明を読み理解すれば、当業者には修正及び変更が想起されることは明らかであろう。前記特許請求の範囲又はその同等のものによって規定される本発明の範囲内に含まれる限り、本発明はかかる変更形態又は変形形態の全てを包括するものと理解すべきである。

２次インバータ回路接続形態。 本出願の概念による回路のブロック回路図。 本出願による自動ライン・レギュレーションを備える３次インバータ回路用の第１の実施形態の回路接続形態。 本回路のランプの電流感度を示す、本出願の回路のコンデンサの両端電圧。 開又は閉ループ動作の集積回路制御を備える３次インバータ回路の第２の実施形態。 相補形ペアのＦＥＴを備える３次インバータ回路の第３の実施形態。 バイポーラトランジスタを用いる３次インバータ回路の第４の実施形態。 本出願の概念によるフルブリッジスイッチングネットワーク回路。 本出願の概念を組み込んだシングルスイッチネットワーク。

符号の説明

６０ ３次インバータ回路
６２ａ−ｄ ダイオード
６４ 入力源
６８ 第１トランジスタ
７０ 第２トランジスタ
７４ 共振インダクタ
７６ 共振コンデンサ
８０ 負荷

Claims (20)

1. インバータ回路６０において、
   電圧源６４からの電圧を受け取り、前記電圧を前記回路へ入力するように構成された入力部（６２ａ−６２ｄ）と、
   前記入力部から前記入力電圧を受け取るように接続されたスイッチングネットワーク（６８，７０）と、
   前記スイッチングネットワーク（６８，７０）と動作可能に接続され、前記スイッチングネットワークの動作を制御するように設計されたコントローラ７２と、
   前記スイッチングネットワーク（６８，７０）から出力を受け取るように構成された共振回路（７４，７６）と、
   前記共振スイッチング回路（７４，７６）に接続された負荷接続点（８０ａ，８０ｂ）と、
   前記負荷接続点に接続されて回路動作中に可変静電容量を与える可変静電容量ネットワーク（８２，８４，８６）と、
   を備えるインバータ回路６０。
2. 前記可変静電容量ネットワークが、固定コンデンサ値を有する固定コンデンサ８２と、前記固定コンデンサ８２と並列に接続された第１ダイオード８６と、前記第１ダイオード８６と直列に接続された第２ダイオード８４とを含むことを特徴とする請求項１に記載のインバータ回路。
3. 前記固定コンデンサが約１００ナノファラドから１ナノファラドの間の固定静電容量値を有することを特徴とする請求項２に記載のインバータ回路。
4. 前記スイッチングネットワークがＦＥＴ、ＣＭＯＳ又はバイポーラトランジスタのうち少なくとも１つを含むことを特徴とする請求項１に記載のインバータ回路。
5. 前記スイッチングネットワークがシングルトランジスタスイッチであることを特徴とする請求項１に記載のインバータ回路。
6. 前記スイッチングネットワークがハーフブリッジトランジスタネットワークであることを特徴とする請求項１に記載のインバータ回路。
7. 前記スイッチングネットワークがフルブリッジトランジスタネットワークであることを特徴とする請求項１に記載のインバータ回路。
8. 前記コントローラが集積回路コントローラであることを特徴とする請求項１に記載のインバータ回路。
9. 前記コントローラが相補形ペアトランジスタスイッチを制御するための相補形ペアコントローラであることを特徴とする請求項１に記載のインバータ回路。
10. 前記コントローラがバイポーラのコントローラネットワークであることを特徴とする請求項１に記載のインバータ回路。
11. 前記可変静電容量ネットワークが負のフィードバック回路であることを特徴とする請求項１に記載のインバータ回路。
12. 前記負荷接続点が前記回路に高インピーダンスランプを接続するように構成されることを特徴とする請求項１に記載のインバータ回路。
13. インバータ回路を動作させる方法であって、
    電圧源６４から入力部（６２ａ−６２ｄ）へ電圧を供給する段階と、
    前記入力部からスイッチングネットワーク（６８，７０）へ入力電圧を通電する段階と、
    所定電圧が共振回路（７４，７６）に伝送される、前記スイッチングネットワークの動作をコントローラ７２によって制御する段階と、
    前記共振回路に接続された負荷８０に負荷電圧を与える段階と、
    予め定められたレベルで前記負荷の電圧をクランプする段階と、
    を含み、前記クランプの動作が前記回路の動作サイクルの少なくとも一部分の間、前記回路から固定コンデンサ８２を取り除き、前記クランプ作用の動作によって実効可変回路静電容量が得られることを特徴とする方法。
14. 前記固定コンデンサ８２が、前記クランプ動作によって取り除かれない場合に前記共振回路の一部であることを特徴とする請求項１３に記載の方法。
15. 非クランプ状態にある前記固定コンデンサの動作が、その固定静電値で行われることを特徴とする請求項１４に記載の方法。
16. 前記クランプ作用が、前記固定コンデンサ８２と並列の第１ダイオード８４と、前記第１ダイオードと直列の第２ダイオード８６とによって得られることを特徴とする請求項１５に記載の方法。
17. 前記固定コンデンサ、第１ダイオード、及び第２ダイオードの動作が前記回路に負のフィードバック信号を供給することを特徴とする請求項１６に記載の方法。
18. 負荷に直列に接続される、固定の静電容量値を有する固定コンデンサ８２と、
    前記固定コンデンサと直列／並列に接続されたスイッチング配列（８４，８６）を備え、
    前記スイッチング配列が、前記回路中に予め定められた電圧が存在する場合に前記回路から前記固定コンデンサを取り除くことを特徴とする可変静電容量ネットワーク。
19. 前記スイッチング配列が、前記固定コンデンサに並列に接続された第１ダイオードと、前記第１コンデンサに直列に接続された第２ダイオードとを含むことを特徴とする請求項１８に記載のネットワーク。
20. 前記固定コンデンサとスイッチング配列が負のフィードバック回路を含むことを特徴とする請求項１８に記載のネットワーク。

Images